JPS5991562A - Method for protecting incorrect access in multimaster system - Google Patents

Method for protecting incorrect access in multimaster system

Info

Publication number
JPS5991562A
JPS5991562A JP57202572A JP20257282A JPS5991562A JP S5991562 A JPS5991562 A JP S5991562A JP 57202572 A JP57202572 A JP 57202572A JP 20257282 A JP20257282 A JP 20257282A JP S5991562 A JPS5991562 A JP S5991562A
Authority
JP
Japan
Prior art keywords
address
card
mask
area
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57202572A
Other languages
Japanese (ja)
Inventor
Yoshihiro Chiba
千葉 芳弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Fuji Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp, Fuji Electric Manufacturing Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP57202572A priority Critical patent/JPS5991562A/en
Publication of JPS5991562A publication Critical patent/JPS5991562A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Multi Processors (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE:To prevent the incorrect access of a multi-master system by discriminating a master card in using a bus on a common bus and checking the address of the common bus to prevent the access of an address outside of an area. CONSTITUTION:Since a read signal *RD or a write signal *WT is ''L'' during the access of a slave card, an address signal on the common bus is entered at the ''L'' timing of the *RD or *WT, and said address signal is compared with address data stored in an area address registering memory 8 by address size discriminators 10, 11. The address size discriminators 10, 11 discriminate whether the address signal is the address in the area stored in the memory 8 or not and decide the correctness/incorrectness of the address after tA hours from the time turning the read signal *RD or the write signal *WT to ''L''. In case of an incorrect address, an address error signal *AER is turned to ''L'' and the information indicating that the address is incorrect is sent to the slave card.

Description

【発明の詳細な説明】 発明の技術分野 本発明は複数のマスクカードと該複数のマスクカードが
共通にアクセス可能なスレーブカードとを含む構成のマ
ルチマスクシステムにおり)で、本来はアクセスするこ
とがないスレーブ領域をマスクカードがアクセスしよう
としたとき(二、該アクセスが誤アクセスであることを
検出し、該マスタカート(−誤アクセスであることを通
知するマルチマスタシステム(二おける誤アクセス保護
方式(1関するものである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to a multi-mask system configured to include a plurality of mask cards and a slave card that can be accessed in common by the plurality of mask cards. When a mask card attempts to access a slave area that does not exist (2), the multi-master system detects that the access is an erroneous access, and notifies the master card (2) of erroneous access protection. Method (Related to 1.

技術の背景 複数のマスクカードと該複数のマスクカードカー共通に
アクセス可能なスレーブカードとが共通ノくスを介して
接続されてマルチマスクシステムを構成Tる場合、マス
クカードとは共通パスの使用権を自ら獲得することがで
きるカードであり、かつスレーブカードをアクセスでき
るカードである。
Technical Background When a multi-mask system is configured by connecting multiple mask cards and a slave card that can be accessed in common to the multiple mask cards, the mask cards are connected via a common path. It is a card that can acquire rights for itself, and it is also a card that can access slave cards.

またスレーブカードとは、たとえばメモリカード。A slave card is, for example, a memory card.

入力カード、出力カードなどで、マスクカードの指令(
二従ってアクセスされるカードである。
Mask card commands (input cards, output cards, etc.)
The second card is thus accessed.

従来技術と問題点 第1図は従来のマルチマスクシステムのシステム構成と
共通バスの例である。1はパス制御カード、2−1.2
−2はマスクカード、ろ−1,ろ−2はメモリカード、
4−1 、4−2は入出力カード、Bは共通バス、Aは
アドレス部、Dはデータ部、C8は制御信号部、BCは
パス使用権制御信号部、CCは共通りロック部である。
Prior Art and Problems FIG. 1 shows an example of the system configuration and common bus of a conventional multi-mask system. 1 is a path control card, 2-1.2
-2 is a mask card, Ro-1, Ro-2 are memory cards,
4-1 and 4-2 are input/output cards, B is a common bus, A is an address section, D is a data section, C8 is a control signal section, BC is a path usage right control signal section, and CC is a common lock section. .

なお*は信号表示で、A、〜A115はアドレス、D 
o ”−D 1aはデータ、RDは読込み、WTは書込
み、ACKはアクセヌ確認返送、BRQo −BRQ2
は共通パス使用中のマスクカード番号、PSGo −P
SG2はパス使用許可、BBSYはパス使用中、CLK
はクロックである。
Note that * is a signal display, A, ~A115 are addresses, and D
o ”-D 1a is data, RD is read, WT is write, ACK is acknowledgment return, BRQo-BRQ2
is the mask card number in use of the common pass, PSGo-P
SG2: Pass usage permitted, BBSY: Pass in use, CLK
is the clock.

従来のマルチマスクシステム構成(二おいて、最近のL
SI技術の進歩と、マイクロプロセッサ応用システムの
多機能化に伴って、共通バスを共有するマスクカードの
数は数枚から十数枚と多数必要になってきている。従っ
て複数のマスクカードが、各種のデータが記憶されてい
るメモリカードなどを共通にアクセスすることになり、
特定のマスクカード(−専用(二割当てられた領域を他
の・7スタカードかアクセスする恐れが生ずる。この結
果、次のような問題が生ずる。
Conventional multi-mask system configuration (2), recent L
With the progress of SI technology and the multifunctionality of microprocessor application systems, the number of mask cards that share a common bus has become large, ranging from several to more than ten. Therefore, multiple mask cards commonly access memory cards that store various types of data.
There is a possibility that the area allocated to a specific mask card (-2) may be accessed by other 7-star cards. As a result, the following problem occurs.

(1)メモリカード、出力カードなどのデータの言己憶
を破壊する。
(1) Destroying the memory of data on memory cards, output cards, etc.

(2)異る領域のデータを誤りと判断せず(1収1)込
んで利用してしまう。
(2) Data in different areas is not judged as an error (1 yield 1) and is used in a complicated manner.

これらの間匙は次のような原因(=よって発生する。These spoons occur due to the following reasons (= therefore.

すなわち、 (1)アドレスラインの不良:これはマスクカードのア
ドレスバスゲートの不良、アドレス部(スの不良、スレ
ーブカードのアドレスレシーノ<ケートの不良など(二
よる。
That is, (1) Defective address line: This is due to a defective address bus gate of the mask card, a defective address section, or a defective address line of the slave card.

(2)マスクカードの不良:これはマイクロプロセッサ
の演算部の不良、マスクカード内ロジックの不良などに
よる。
(2) Defective mask card: This is caused by a defect in the arithmetic unit of the microprocessor, a defect in the logic within the mask card, etc.

この場合、(1)のアドレスラインの不良(二つり)て
は、アドレスライン(−パリティを付加することでチェ
ックし、問題の発生を防止でき、現在実用(1供されて
いる。(2)のマスクカードの不良(二つ(Aでは、次
のような対策がとられてり、Nる。
In this case, if the address line in (1) is defective (two), it can be checked by adding -parity to the address line (-) to prevent the problem from occurring, and this is currently in practical use (1). Defective mask cards (2) (In A, the following countermeasures have been taken.

(1)  メモリカードの中のプログラム記憶部への書
込み防止、すなわちプログラムは、本来は読出し専用の
データであるから、プログラム記憶領域(−データを書
込もうとしたことをチェックすることで防止できる。
(1) Preventing writing to the program storage area of a memory card. In other words, since programs are originally read-only data, this can be prevented by checking whether an attempt has been made to write data to the program storage area (-). .

(i)  マスタカードが共通バスの使用権を獲得した
ときにアクセスしようとするアドレスを自己診断するこ
と(二より防止する。
(i) Self-diagnosis of the address to be accessed when the master card acquires the right to use the common bus (secondary prevention).

然しくi)および(i)のいずれの方法も、誤アクセス
を防止できる領域が限定されること、また自己診断の確
実さの保証が定量的(二表わし難いことなどから満足で
きる方法とはいえない。
However, both methods i) and (i) are not satisfactory methods because the areas in which erroneous access can be prevented are limited, and the reliability of self-diagnosis cannot be guaranteed quantitatively (difficult to express). do not have.

発明の目的 本発明の目的は、パスを使用中のマスクカードを共通パ
ス上で識別し、該共通パス上のアドレスをチェックして
、領域外のアドレスをアクセスすることを防止すること
(二より、確実なマルチマスクシステムの誤アクセスを
防止するマルチマスタシステムにおける誤アクセス1保
護方式を提供すること(二ある。
OBJECTS OF THE INVENTION An object of the present invention is to identify a mask card that is using a path on a common path, check the addresses on the common path, and prevent access to addresses outside the area. To provide a protection method against erroneous access in a multi-master system that reliably prevents erroneous access in a multi-mask system (there are two methods).

発明の実施例 第2図は本発明のパス制御カード1の一実施例の構成を
示すものである。第1図と同じ記号は同じ部分を示す。
Embodiment of the Invention FIG. 2 shows the configuration of an embodiment of the path control card 1 of the invention. The same symbols as in FIG. 1 indicate the same parts.

5はアドレス入力ゲート、6−1〜6−3はパス使用中
のマスク番号読込みゲート、7はバスアクセス中ストロ
ーブ読込みゲート、8は領域アドレス登録メモリ、9−
1〜9−6はゲート、10および11はアドレス大小判
別器、12はタイマ、13−1−13−3はゲート、I
 RTo −I RT2は割込要求信号、AERはアド
レスエラー信号である。
5 is an address input gate, 6-1 to 6-3 are mask number read gates during pass use, 7 is a strobe read gate during bus access, 8 is an area address registration memory, 9-
1 to 9-6 are gates, 10 and 11 are address size discriminators, 12 is a timer, 13-1-13-3 are gates, and I
RTo-I RT2 is an interrupt request signal, and AER is an address error signal.

第3図および第4図に共通パスの信号の動作チャートを
示す。第6図はスレーブカードのデータ読込みの動作で
あり、第4図はスレーブカードのデータ書込みの動作で
ある。第3図および第4図に示すよう(二、スレーブカ
ードをアクセス中は読込み信号*RDまたは書込み信号
*wTが’ Low”(以下“L″と記す。)であるの
で、該信号*RDまたしま*WTが“L#のタイミング
で共通パス上のアドレス信号を取り込み、該アドレス信
号と領域アドレス登録メモリ8に記憶されているアドレ
スデータとをアドレス大小判別器10および11で比較
する。領域アドレス登録メモリ8はアクセスしてよい領
域アドレスを記憶させている素子であり、たとえばRO
Mが用いられる。アドレス大小判別器1゜および11で
領域アドレス登録メモリ8に記憶された領域内のアドレ
スであるか否かを比較し、読込みまたは書込み信号の*
RDまたは*wTが”L”からtA時間後アドレスの良
否を判断する。否の場合は、第5図に示す領域外アクセ
ス時の動作チャートのようにアドレスエラー信号*AE
Rを“L”にし、スレーブカードに該アドレスは不良で
ある旨を通知する。タイマ12のtlは第4図の書込み
信号*WTが“L″(−なり、アクセス確認返送信号*
ACKがL″(二なる時間tAより短がい時間(二設定
しておくこと、およびスレーブカードではアドレスエラ
ー信号*AERが”L”のときは書込み信号*wTを受
信しないようにしておくこと(二より、該信号*AER
が“L″のときは該アドレスにデータを書込むことを防
止できる。同時に共通パス使用中のマスクカードへは、
ゲート13−1〜13 =−3を介して割込要求信号’
fCI RTo〜* I RT 2を出力する。該信号
* I RT o −* I RT 2はマスタカード
0〜2(図示せず)(二対窓させておき、マスクカード
内のCPU(図示せず)C二直接割込みが可能にしてお
けば、リアルタイムに領域外アクセスをマスクカード(
二通知することができる。
FIGS. 3 and 4 show operational charts of signals on the common path. FIG. 6 shows the data reading operation of the slave card, and FIG. 4 shows the data writing operation of the slave card. As shown in FIGS. 3 and 4 (2. While the slave card is being accessed, the read signal *RD or write signal *wT is 'Low' (hereinafter referred to as "L"), so the signal *RD or The address signal on the common path is taken in at the timing when Shima*WT is "L#", and the address signal and the address data stored in the area address registration memory 8 are compared by the address size discriminators 10 and 11.Area address The registration memory 8 is an element that stores addresses of areas that may be accessed, for example, RO.
M is used. The address size discriminators 1 and 11 compare whether or not the address is within the area stored in the area address registration memory 8.
The acceptability of the address is determined after tA time from RD or *wT being "L". If not, the address error signal *AE is output as shown in the operation chart for out-of-area access shown in FIG.
Set R to "L" and notify the slave card that the address is defective. tl of the timer 12 is the write signal *WT in FIG. 4 becomes "L" (-, access confirmation return signal *
ACK must be set to ``L'' (2) shorter than the time tA, and the slave card must not receive the write signal *wT when the address error signal *AER is ``L'' ( From 2, the signal *AER
When is "L", writing of data to the address can be prevented. For mask cards that are using a common pass at the same time,
Interrupt request signal' via gates 13-1 to 13 =-3
Output fCI RTo~* I RT 2. The signal * I RT o - * I RT 2 is set as a window for master cards 0 to 2 (not shown) (two pairs), and the CPU (not shown) in the mask card is enabled for direct interrupts. , Mask card for out-of-area access in real time (
Two notices may be given.

第6図は本発明のパス制御カード1の他の実施例の構成
を示すものである。第2図と同じ記号は同じ部分を示す
。14は微分回路、15はアクセス確認返送信号*AC
K記憶フリップフロップCPL下F/Fと記す。)、1
6はCPUである。共通パスの信号の動作チャート(二
おいて、スレーブカードのデータ読込みおよびデータ書
込みの動作は第2図の実施例の第3図および第4図に示
したものと同じであるので説明は省略する。第7図(二
部6図の実施例における領域外アクセス時の動作チャー
トを示す。本実施例(−おいては、さらにCPU16へ
不良検出の旨を微分回路14を介して割込み(二より通
知する。CPU16では不良のアドレスデータとマスク
カード番号とを入力し、一旦記憶した後該信号*ACK
記憶F/F 15をセットして該信号*ACKをL’ 
l二する。この場合スレーブカードではアドレスエラー
信号*AERがL”のときは該信号、(くAERを返送
しないようC二して?くことによりマスクカードはパス
の使用権を開放せず(二、パス帖使用中のままにしてお
くことができる。従ってアドレス信号が変わることかな
いので、CPU16は確実に不良のアドレスとマスクカ
ード番号を記憶することが可能である。このようにして
、アクセス確認返送信号*ACKをスレーブカードに代
行して” L ”にすれは、不良のマスクカードはパス
の使用権を開放する。この後の動作(二ついては図示し
てないが、まずパスの使用権獲得を一旦ロツクし、この
ロックの間にマスクカードの不良の履歴の調査などをC
PU16が実行して不良マスクカードの切離しを判断し
たり、他のマスクカードへの代替の切換を行うなど各種
の高機能な対策を講じることが可能である。領域アドレ
ス登録メモリ8はCPU16からデータの変更が可能な
ようにすればより柔軟なチェックが可能になる。第2図
の実施例(二おいて、アクセス領域がシステムとして固
定であればROMを使用し、任意(二記憶変更したい場
合はRAMを使用して共通バスで自由に内容変更をする
ようにしてもよい。またマスクカードに通知する必要が
ない場合は、13−1〜16−6のゲートおよび割込要
求信号*IRT、〜*IRT2は不要である。通知する
必要がある場合でも各マスタカードごとに対応した信号
線数にすることは必要ない。
FIG. 6 shows the configuration of another embodiment of the path control card 1 of the present invention. The same symbols as in FIG. 2 indicate the same parts. 14 is a differentiation circuit, 15 is an access confirmation return signal *AC
It is written as K memory flip-flop CPL lower F/F. ), 1
6 is a CPU. Common path signal operation chart (2) The data reading and data writing operations of the slave card are the same as those shown in FIGS. 3 and 4 of the embodiment in FIG. 2, so their explanation will be omitted. FIG. 7 (shows an operation chart at the time of out-of-area access in the embodiment shown in Part 2 and FIG. The CPU 16 inputs the defective address data and mask card number, stores it once, and then sends the signal *ACK.
Set memory F/F 15 and set the signal *ACK to L'
l2. In this case, in the slave card, if the address error signal *AER is "L", the mask card does not release the right to use the path by setting C2 so as not to return the address error signal *AER. It can be left in use. Therefore, since the address signal does not change, the CPU 16 can reliably memorize the defective address and mask card number. In this way, the access confirmation return signal * When the slave card transfers the ACK to "L", the defective mask card releases the right to use the path.The following operations (two steps are not shown in the diagram, but first lock the right to use the path) During this lock, investigation of the history of defective mask cards, etc.
The PU 16 can take various highly functional measures, such as determining whether to remove a defective mask card or switching to another mask card. If the data in the area address registration memory 8 can be changed by the CPU 16, more flexible checking becomes possible. The embodiment shown in Figure 2 (2) uses ROM if the access area is fixed as a system, and uses RAM (2) to freely change the contents via a common bus if the memory needs to be changed. Also, if there is no need to notify the mask card, the gates 13-1 to 16-6 and interrupt request signals *IRT, ~ *IRT2 are unnecessary. Even if notification is necessary, each master card It is not necessary to set the number of signal lines to correspond to each case.

またシステムを停止させてよい場合はアドレスエラー信
号*AERは不要である。領域アドレス登録メモリ8.
アドレス大小判別器io、i1は、読込信号*RDと書
込信号*WTごと(二設けることにより、よりきめ細か
いチェックを行うことも可能となる。更に第6図の実施
例において、アクセス確認返送信号*ACKの返送をス
レーブカード(二代行して行えるようにした手段を設け
ることにより、CPU16で不良のデータの確認、記憶
が可能となる。
Further, if the system can be stopped, the address error signal *AER is not necessary. Area address registration memory8.
By providing two address size discriminators io and i1 for each read signal *RD and write signal *WT, more detailed checks can be performed.Furthermore, in the embodiment shown in FIG. * By providing a means for sending back ACK on behalf of the slave card (two), it becomes possible for the CPU 16 to confirm and store defective data.

発明の効果 以上詳述したよう(二本発明によれば、マスクカード単
位にアクセスしてよい領域のチェックを、アクセスしよ
うとするマスクカードの外側で行っており、かつこのチ
ェックは共通パス上で行っているので、マスクカード内
で自己診断するよりも確実性の点で極めて優れている。
Effects of the Invention As detailed above (2) According to the present invention, the area that can be accessed for each mask card is checked outside the mask card to be accessed, and this check is performed on the common path. This is extremely superior in terms of certainty than self-diagnosis within the mask card.

本発明(二よれば次の効果が顕著である。すなわち、 (1)所定の領域外のメモリデータの破壊防止、誤出力
防止、 (2)所定の領域外のメモリデータを正しい領域のデー
タとして誤って利用することの防止、(3)マスクカー
ドの異常検出によるシステムからの切離し、可能、 (4)不良データの履歴管理により、システムの定期点
検時に不良多発カードを予備品と交換する際のデータと
して利用、 (5)不良マスクカードの切離しとシステム再構成によ
り、不良発生の頻度が筒くなったマスクカードを切離し
、予備マスクか一ドC二切換えるなどのシステムの信頼
度の向上。
According to the present invention (2), the following effects are remarkable: (1) Preventing destruction and erroneous output of memory data outside a predetermined area; (2) Treating memory data outside a predetermined area as data in the correct area. (3) It is possible to disconnect the mask card from the system by detecting an abnormality. (4) History management of defective data makes it easier to replace frequently defective cards with spare parts during regular system inspections. (5) Improving the reliability of the system by removing defective mask cards and reconfiguring the system, such as removing mask cards with low frequency of defects and switching to spare masks or one card or two.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のマルチマスクシステムのシステム構成と
共通バスの例、第2図は本発明の第1・実施例、第6図
はスレーブカードのデータ読込・の動作チャート、第4
図はスレーブカードのブタ書込みの動作チャート、第5
図は第1の実施の領域外アクセス時の動作チャート、第
6図は。 発明の第2の実施例、第7図は第2の実施例の域外アク
セス時の動作チャートである。 1・・・パス制御カード、21.2−2・・・マスター
ド、3−1.3−2・・・メモリカード、4−1.4−
一・・・入出力カード、5・・・アドレス入力ゲート、
61〜6−6・・・バス使用中のマスクカード番号読込
−ト、7・・・バスアクセス中ストローブ読込ゲー8・
・・領域アドレス登録メモリ、9−1〜9−3・・・−
ト、10.11・・・アドレス大小判別器、12・・・
イマ、13−1.13−2.13−3・・・ゲート、1
4微分回路、15・・・アクセス確認返送信号記憶フツ
ブフロツブ、16・・・CPU、B・・・共通バス、A
アト2フ部、D・・・データ部、CS・・・制御信号部
BC・・・バス使用権制御信号部、CC・・・共通りロ
ク部。
Fig. 1 shows an example of the system configuration and common bus of a conventional multi-mask system, Fig. 2 shows the first embodiment of the present invention, Fig. 6 shows an operation chart for reading data from a slave card, and Fig. 4 shows an example of the system configuration and common bus of a conventional multi-mask system.
The figure is a slave card pig write operation chart, No. 5.
The figure is an operation chart when accessing outside the area in the first implementation, and FIG. 6 is a diagram. Second Embodiment of the Invention FIG. 7 is an operation chart of the second embodiment during out-of-area access. 1...Pass control card, 21.2-2...Mustard, 3-1.3-2...Memory card, 4-1.4-
1...I/O card, 5...Address input gate,
61 to 6-6...Mask card number reading while bus is in use, 7...Strobe reading game while bus is being accessed.8.
・・Area address registration memory, 9-1 to 9-3...-
10.11...Address size discriminator, 12...
Now, 13-1.13-2.13-3...Gate, 1
4 differentiating circuit, 15...access confirmation return signal storage block, 16...CPU, B...common bus, A
AT2F part, D...Data part, CS...Control signal part BC...Bus right control signal part, CC...Common lock part.

Claims (2)

【特許請求の範囲】[Claims] (1)  複数のマスクカードと、該複数のマスクカー
ドが共通(ニアクセス可能なスレーブカードを含むマル
チマスクシステムにおいて、スレーブカードをアクセス
するマスクカードの外でアクセスするアドレス信号とマ
スクカード番号とを監視する手段と、該マスタカードご
とのアクセスしてもよい領域アドレスを記憶しておく手
段と、前記アクセスするアドレス信号と該領域アドレス
の両者の大小を比較して領域内であるか否かを判断する
手段とを備えてなり、パスを使用中のマスクカードを共
通パス上で識別し、該共通パス上のアドレスをチェック
して領域外アクセスを防止することを特徴とするマルチ
マスクシステムにお−ける誤アクセス保護方式。
(1) In a multi-mask system including a plurality of mask cards and a slave card that can be accessed in common by the plurality of mask cards, the address signal and mask card number that are accessed outside the mask card that accesses the slave card are means for monitoring, means for storing an address of an area that may be accessed for each master card, and comparing the size of both the address signal to be accessed and the area address to determine whether or not it is within the area. A multi-mask system comprising a means for determining a path, identifies a mask card using a path on a common path, and checks an address on the common path to prevent access outside the area. - Accidental access protection method.
(2)複数のマスクカードと、該複数のマスクカードが
共通にアクセス可能なスレーブカードを含むマルチマス
クシステムにおいて、スレーブカードをアクセスするマ
スクカードの外でアクセスするアドレス信号とマスクカ
ード番号とを監視する手段と、該マスタカードごとのア
クセスしてもよい領域アドレスを記憶しておく手段と、
前記アクセスするアドレス信号と該領域アドレスの両者
の大小を比較して領域内であるか否がを判断する手段と
、該スレーブカードのアクセス確認返送信号をロックす
る手段と、該アクセス確認返送信号を代行しで出力する
手段と、誤りと判断したアドレスデータとマスクカード
番号とを読取り記憶する手段とを備えてなり、パスを使
用中のマスクカードを共通パス上で識別し、該共通パス
上のアドレスをチェックして領域外アクセスを防止する
ことを特徴とするマルチマスクシステムにおける誤アク
セス保護方式。
(2) In a multi-mask system that includes multiple mask cards and slave cards that can be commonly accessed by the multiple mask cards, monitor address signals and mask card numbers that are accessed outside the mask card that accesses the slave cards. means for storing an area address that may be accessed for each master card;
means for comparing the size of the address signal to be accessed and the area address to determine whether or not it is within the area; means for locking the access confirmation return signal of the slave card; and means for locking the access confirmation return signal of the slave card; It is equipped with means for outputting on behalf of the user, and means for reading and storing the address data and mask card number determined to be incorrect, and identifying the mask card using the pass on the common path, and A false access protection method in a multi-mask system characterized by checking addresses to prevent out-of-area accesses.
JP57202572A 1982-11-18 1982-11-18 Method for protecting incorrect access in multimaster system Pending JPS5991562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57202572A JPS5991562A (en) 1982-11-18 1982-11-18 Method for protecting incorrect access in multimaster system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57202572A JPS5991562A (en) 1982-11-18 1982-11-18 Method for protecting incorrect access in multimaster system

Publications (1)

Publication Number Publication Date
JPS5991562A true JPS5991562A (en) 1984-05-26

Family

ID=16459712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202572A Pending JPS5991562A (en) 1982-11-18 1982-11-18 Method for protecting incorrect access in multimaster system

Country Status (1)

Country Link
JP (1) JPS5991562A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200466A (en) * 1987-12-21 1989-08-11 Honeywell Bull Inc Variable resource zoning apparatus and method for data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01200466A (en) * 1987-12-21 1989-08-11 Honeywell Bull Inc Variable resource zoning apparatus and method for data processing system

Similar Documents

Publication Publication Date Title
US5396609A (en) Method of protecting programs and data in a computer against unauthorized access and modification by monitoring address regions
CA1153474A (en) Hardware memory write lock circuit
US4716586A (en) State sequence dependent read only memory
US4308580A (en) Data multiprocessing system having protection against lockout of shared data
JPS6044707B2 (en) Fault detection method for buffer memory control circuit
JPS5991562A (en) Method for protecting incorrect access in multimaster system
US6260132B1 (en) Method and apparatus for secure address re-mapping
TW202324158A (en) Error management in system on a chip with securely partitioned memory space
JPS59231800A (en) Preventing device for foul writing to main memory
JPS63250753A (en) Memory access checking system
JPS62160554A (en) Device for preventing wrong access to memory
JPS6329859A (en) Memory protection circuit
JPH08129508A (en) Computer system and its shared memory control method
JPH0822419A (en) Miswriting prevention system
JP2640139B2 (en) Memory card
JP3190694B2 (en) Diagnostic method for local memory
JPS6043541B2 (en) data processing equipment
JPS59112494A (en) Memory testing system
JPS5864688A (en) Data processor
JPS5930305B2 (en) Lock management method
JPH02301836A (en) Data processing system
JPS59178553A (en) Debugging system
JPH01290060A (en) Rise system for computer system
JPH06266621A (en) Data access method
JPH06250933A (en) Access control method for information processor and main storage