JPS5986942A - Controlling system of data communication terminal equipment - Google Patents

Controlling system of data communication terminal equipment

Info

Publication number
JPS5986942A
JPS5986942A JP57197185A JP19718582A JPS5986942A JP S5986942 A JPS5986942 A JP S5986942A JP 57197185 A JP57197185 A JP 57197185A JP 19718582 A JP19718582 A JP 19718582A JP S5986942 A JPS5986942 A JP S5986942A
Authority
JP
Japan
Prior art keywords
line
section
signal transfer
circuit
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57197185A
Other languages
Japanese (ja)
Inventor
Yasuhiro Nakahara
中原 康裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57197185A priority Critical patent/JPS5986942A/en
Publication of JPS5986942A publication Critical patent/JPS5986942A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Communication Control (AREA)

Abstract

PURPOSE:To improve a program processing capacity by constituting a titled system so that a circuit control part and a program control part can use alternately a data bus o a circuit corresponding part without exerting influence on transmission and reception of data. CONSTITUTION:A control device 1 contains a program control part 2, a circuit control part 3, circuit corresponding parts 4, 4', a receiving data bus 5 connected to a transmission line, a transmitting data bus 6, address buses 17, 17' and 17'', input data buses 18, 18' and 18'' and output data buses 19, 19' and 19''. Also, it contains a switching circuit 11 of an address bus, a switching circuit 12 of an input data bus, a switching circuit 13 of an output data bus and a switch controlling circuit 14. As for a timer 15, the time corresponding to a signal transfer time between the control part 2 and the circuit corresponding part 4 is set in advance, and it is operated when a transfer of this signal is started, and informs information to the switch controlling circuit 14 after this set time elapses.

Description

【発明の詳細な説明】 (1)発明の技術分野 データ通信システムの一形態として、情報処理装置に接
続された通信制御処理装置と、一台で数台のデータ通信
端末機を制御することの出来る複数の制御装置を、環状
に敷設した時分割多重通信方式の伝送路に接続して構成
fるオンラインシステムがある。
Detailed Description of the Invention (1) Technical Field of the Invention As one form of a data communication system, a communication control processing device connected to an information processing device and one device controlling several data communication terminals are used. There is an online system in which a plurality of control devices are connected to a time division multiplex communication transmission line installed in a ring.

本発明は、上記オンラインシステム等において、時分割
多重通信方式の伝送路と複数のデータ通信端末との間に
位置して、その間のデータの送受およびこれに係る制御
を行なう前記制御装置の制御方式に関するものである。
The present invention provides a control method for the control device located between a transmission line of a time division multiplex communication system and a plurality of data communication terminals in the above-mentioned online system, etc., and that performs data transmission and reception therebetween and controls related thereto. It is related to.

(2)従来技術と問題点 第1図は従来の制御方式を示すブロック図であって、1
は制御装置、2はプログラム制御部、3は回線制御部、
4.41は回線対応部、5は伝送路と接続される受信デ
ータのバス、6は伝送路と接続される送信データのバス
、7はアドレスバス、8は入力データのバス、9は出力
データのバス、10.10′はデータ通信端末機の接続
端子である。
(2) Prior art and problems Figure 1 is a block diagram showing a conventional control system.
is a control device, 2 is a program control section, 3 is a line control section,
4. 41 is a line correspondence part, 5 is a receive data bus connected to the transmission line, 6 is a send data bus connected to the transmission line, 7 is an address bus, 8 is an input data bus, and 9 is an output data bus. The bus 10.10' is a connection terminal for a data communication terminal.

第2図は伝送路上のデータの形式を示す図であって、F
はフレーム、FHはフレームヘッダ、T S、、TS、
、TS、、T S、はそれぞれタイムスロットを示して
いる。フレームヘッダFHは数十ビットからなる2値付
号で、主としてフレームFごとの同期をとるために使用
される。タイムスロットTS、−TSnはそれぞれ回線
対応部ごとくデータ通信端末機ごと)に割シ付け′られ
ておシ、一つのタイムスロットには数ビットの2値付号
からなる送受信データが存在する。
FIG. 2 is a diagram showing the format of data on the transmission path,
is a frame, FH is a frame header, T S, TS,
, TS, and TS each indicate a time slot. The frame header FH is a binary code consisting of several tens of bits, and is mainly used for synchronizing each frame F. The time slots TS and -TSn are assigned to each data communication terminal (like a line corresponding section), and each time slot contains transmission/reception data consisting of several bits of binary code.

第1図において、回線制御部3は伝送路のデータのフレ
ームごとに、受信したタイムスロットの数をカウントし
ながら、その値を次々とアドレスバス7に送出する。こ
の時受信データも同時に入力バス8に乗せられる。
In FIG. 1, the line control unit 3 counts the number of time slots received for each frame of data on the transmission line and sequentially sends the values to the address bus 7. At this time, the received data is also put on the input bus 8 at the same time.

回線対応部4はアドレスバス7上の値を常に監視してお
υ、それ、が自己のアドレスと一致したら、その時の入
力バス上のデータを受は入れてデータ通信端末機に送シ
出す。送信データの処理も同様な手順で行なわれる。従
ってアドレスバス7、入力データバス8、および出力デ
ータバス9は、データのフレーム中のほとんどの時間(
’rsh〜T S、)を回線制御部3が専有して使用す
る結果となシ、プログラム制御部2がこれらのバスを使
用出来るのは、データフレームの中のフレームヘッダ(
FH)の存在する時間帯のみである。
The line correspondence section 4 constantly monitors the value on the address bus 7, and if it matches its own address, it accepts the data on the input bus at that time and sends it to the data communication terminal. Transmission data is also processed in a similar manner. Therefore, the address bus 7, input data bus 8, and output data bus 9 are connected most of the time during a frame of data (
As a result, the line control unit 3 exclusively uses the bus from 'rsh to
FH) exists only during the time period.

伝送路上のデータのフレームのタイミングに追従して、
データの送受信を行なわなければならない回線制御部3
と、これとは非同期的に動作するプログラム制御部2と
の間で、゛ ・データバス使用上の競合が起きることを
防止するために、このような方法が従来から採られて来
た。
Following the timing of data frames on the transmission path,
Line control unit 3 that must send and receive data
Conventionally, such a method has been adopted in order to prevent contention in the use of the data bus between the program controller 2 and the program control unit 2, which operates asynchronously.

プログラム制御部2は回線対応部4との間での信号線及
び通信形態の設定と、これに係る制御などの外、事故発
生時のロギング情報の送出等、他の処理も行なっている
が、前述したようにバスの使用可能時間が少ないため、
待ち合せとなることが多く、レスポンスタイムが長い欠
点があった。また処理が分断されるので制御プログラム
が複雑になる欠点があった。
The program control unit 2 not only sets the signal line and communication form with the line support unit 4 and controls related thereto, but also performs other processes such as sending out logging information when an accident occurs. As mentioned above, because the available bus time is short,
The disadvantage was that there was often a waiting list and the response time was long. Furthermore, since the processing is divided, there is a drawback that the control program becomes complicated.

(3)発明の目的 本発明は上記従来の欠点に鑑み、データの送受信に影響
を与えることなく、回線制御部とプログラム制御部が1
回線対応部との間のデータバスを交互に使用出来る方法
を提供することにより、プログラム制御部の処理能力を
向上させることを目的としている0 (4)発明の構成 そしてこの目的は本発明によれば、特許請求の範囲に記
載のとおり、主として伝送手順に係る制御を受は持つプ
ログラム制御部と、データ゛の送受信に係る制御を受は
持つ回線制御部と、複数のデータ通信端末機の各々に対
応して設けられる回線対応部とから成シ1時分割多重通
信方式の伝送路と複数のデータ通信端末機との間に位置
して、データの送受およびこれに係る制御を行なう制御
装置において、回線制御部と回線対応部との間の信号転
送開始の繰シ返し周期およびプログラム制御部と回線対
応部との間の信号転送開始の繰り返し周期を、回線制御
部と回線対応部との間の信号転送に必要な時間とプログ
ラム制御部と回線対応部との間の信号転送に必要な時間
との和ニジも犬に設定すると共に、回線制御部と回線対
応部との間における信号転送終了時刻およびプログラム
制御部と回線対応部との間における信号転送終了時刻の
検出用タイマーを設け、該タイマーによシ、回線制御部
あるいはプログラム制御部の内いずれか一方と回線対応
部との間の信号転送終了時刻を検出した時、他方が回線
対応部との間の信号転送用バスを使用することを可能な
らしめる構成であることを特徴とするデータ通信端末機
制御方式により達成される0 (5)発明の実施例 第3図は本発明の一実施例を実現する装置のブロック図
であって、1〜10および10′は第1図と同じであり
、11はアドレスバスのスイッチ回路、12は入力デー
タバスのスイッチ回路、13は出力データバスのスイッ
チ回路、14はスイッチ制御回路、15.16はタイマ
ー、17.17′、17″はアドレスバス、18.18
′、18′Iは入力データバス、19.19′、19″
は出力データバスを示している。
(3) Purpose of the Invention In view of the above-mentioned drawbacks of the conventional art, the present invention provides a system that allows the line control unit and the program control unit to be integrated into one unit without affecting the transmission and reception of data.
It is an object of the present invention to improve the processing ability of a program control section by providing a method that can alternately use a data bus between it and a line corresponding section. For example, as described in the claims, a program control section that mainly controls transmission procedures, a line control section that controls transmission and reception of data, and each of a plurality of data communication terminals. A control device that is located between a transmission line of a time division multiplex communication system and a plurality of data communication terminals and performs data transmission and reception and related control, comprising a correspondingly provided line corresponding section, The repetition period of the start of signal transfer between the line control section and the line correspondence section and the repetition period of the start of signal transfer between the program control section and the line correspondence section are The sum of the time required for signal transfer and the time required for signal transfer between the program control section and the line correspondence section is also set in the dog, as well as the end time of signal transfer between the line control section and the line correspondence section. A timer for detecting the end time of signal transfer between the program control section and the line correspondence section is provided, and the timer is used to detect the signal transfer end time between either the line control section or the program control section and the line correspondence section. 0 (5) achieved by a data communication terminal control method characterized by a configuration that enables the other side to use a signal transfer bus with the line corresponding section when the transfer end time is detected. ) Embodiment of the Invention FIG. 3 is a block diagram of an apparatus for realizing an embodiment of the present invention, in which 1 to 10 and 10' are the same as in FIG. 1, 11 is an address bus switch circuit, and 12 is 13 is an input data bus switch circuit, 13 is an output data bus switch circuit, 14 is a switch control circuit, 15.16 is a timer, 17.17', 17'' are address buses, 18.18
', 18'I are input data buses, 19.19', 19''
indicates the output data bus.

タイマー15は、予めプログラム制御部2と回線対応部
4との間の信号転送時間に相当する時間がセットしてあ
って、該信号転送開始と共に作動し、該セット時間経過
後、スイッチ制御回路14に通知する。タイマー16は
、予め回線制御部3と回線対応部4との間の信号転送時
間に相当する時間がセットしてあって、該信号転送開始
と共に作動し、該セット時間経過後、スイッチ制御回路
14に通知する。スイッチ制御回路14は、常にプログ
ラム制御部2および回線制御部3からの、回線対応部と
の間のバス使用要求を監視していて、必要に応じ、スイ
ッチ回路11〜13を制御してアドレスバスやデータバ
スをプログラム制御部側あるいは回線制御部側に切9替
える。
The timer 15 is set in advance for a time corresponding to the signal transfer time between the program control section 2 and the line correspondence section 4, and operates at the start of the signal transfer, and after the set time has elapsed, the switch control circuit 14 Notify. The timer 16 is set in advance for a time corresponding to the signal transfer time between the line control section 3 and the line correspondence section 4, and operates at the start of the signal transfer, and after the set time has elapsed, the switch control circuit 14 Notify. The switch control circuit 14 constantly monitors requests from the program control section 2 and the line control section 3 to use the bus with the line corresponding section, and controls the switch circuits 11 to 13 to control the address bus as necessary. or data bus to the program control unit side or the line control unit side.

第3図において回線制御部3は、受信したタイムスロッ
トごとのデータをバッファを経由して入力データバス1
8′に乗せるが、同時に該タイムスロットの数をカウン
トして、その値をアドレスバスに乗せる。
In FIG. 3, the line control unit 3 transfers the received data for each time slot to the input data bus 1 via the buffer.
At the same time, the number of time slots is counted and the value is placed on the address bus.

この時、回線制御部5はスイッチ制御回路i4に対し、
毎回パス使用要求を出す。これを受けたスイッチ制御回
路14はスイッチ回路11〜13を制御して、その都度
、各ノくスを回線制御部側に切り替えるが、その度にタ
イマー16が作動して、予めセットした時間が経過した
時、バスを解放する。
At this time, the line control unit 5 tells the switch control circuit i4 to
Issue a pass usage request every time. Upon receiving this, the switch control circuit 14 controls the switch circuits 11 to 13 to switch each node to the line control section side each time, but each time the timer 16 is activated and the preset time elapses. When the time has passed, release the bus.

従って、一つのタイムスロットのアドレスとデータを回
線対応部4に送り終えてから次のタイムスロットのデー
タを送るまでの間は。
Therefore, from the time the address and data of one time slot are sent to the line correspondence section 4 until the data of the next time slot is sent.

プログラム制御部がバスを使用することが可能となる。It becomes possible for the program control section to use the bus.

この時、プログラム制御部2からのノ;ス使用要求が上
っていれば、スイッチfliG御回路14は直ちにアド
レスバスとデータバスをプログラム制御部側に切り替え
る様スイッチ回路に指示し、またタイマー15を作動さ
せる。そしてプログラム制御部2から回線対応部4への
信号転送が終了したことをタイマー15により知った時
、スイッチ制御回路14は次のタイムスロットのデータ
に備えてアドレスノ(スやデータバスを解放する。
At this time, if there is a request to use the bus from the program control section 2, the switch fliG control circuit 14 instructs the switch circuit to immediately switch the address bus and data bus to the program control section side, and also the timer 15 Activate. When the timer 15 determines that the signal transfer from the program control section 2 to the line correspondence section 4 has been completed, the switch control circuit 14 releases the address bus and data bus in preparation for the next time slot data. .

このような制御を反復することにより、プログラム制御
部は、フレームヘッダーのタイミングの外、各タイムス
ロットごとに回線対応部との間のデータの受は渡しが可
能になるので、従来のように、長時間、)くスの空くの
を待つと言うことはない。
By repeating such control, the program control section can receive and pass data to and from the line corresponding section for each time slot, in addition to the timing of the frame header. There is no need to wait for a long time for a vacant space.

回線制御部こと回線対応部4の間の信号転送開始の繰り
返し周期お、よびプログラム制御部2と回線対応部4の
間の信号転送開始の繰り返し周期は、それぞれ、回線制
御部側と回線対応部4との間の信号転送時間とプログラ
ム制御部2と回線対応部4との間の信号転送時間の和よ
りも大きく設定しであるので、前記タイマーの動作と相
まってノくス使用上の競合が起きろことはない。
The repetition period of starting signal transfer between the line control unit and the line handling unit 4 and the repetition period of starting signal transfer between the program control unit 2 and the line handling unit 4 are determined by the line control unit and the line handling unit, respectively. 4 and the signal transfer time between the program control section 2 and the line correspondence section 4. Therefore, in combination with the operation of the timer, there is a conflict in the use of the node. There's no need to wake up.

これまでの説明では主として、データの受信の場合の動
作について述べているが、送信の場合もデータの伝送方
向が逆になること一6E異なる外は受信の場合と同様で
ある。
The explanation so far has mainly been about the operation in the case of data reception, but the case of transmission is the same as the case of reception except that the direction of data transmission is reversed.

(6)発明の効果 以上詳細に説明したように、本発明のIIJ御方式によ
れば、データの各フレーム内で各タイムスロットごとに
、プログラム制御部が回線対応部に、信号を転送するた
めのバスが確保出来るので、同一フレーム周期内に、回
線対応部への回線制御部からのデータ信号の転送と、プ
ログラム制御部からの制御信号の転送が行なえるから、
プログラム制御部の処理論理が簡単になる利点がある。
(6) Effects of the Invention As explained in detail above, according to the IIJ control method of the present invention, the program control unit transfers signals to the line corresponding unit for each time slot in each frame of data. Since a bus can be secured, data signals can be transferred from the line control section to the line corresponding section and control signals from the program control section can be transferred within the same frame period.
This has the advantage of simplifying the processing logic of the program control section.

またプログラム制御部と回線対応部間のバスが充分な時
間確保出来るので持ち合せなどが無くなり、レスポンス
タイムが向上する利点がある。
Furthermore, since sufficient time can be secured for the bus between the program control section and the line correspondence section, there is no need to wait for a bus to run, which has the advantage of improving response time.

そして、これらの結果としてプログラム制御部の処理能
力が向上するので、更に他の処理を行なうことによシ、
装置全体の性能向上を期待出来るなど、効果は大である
As a result of these, the processing capacity of the program control section improves, so by performing other processing,
The effects are great, such as improving the performance of the entire device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の制御方式を示すブロック図、第2図は伝
送路上のデータの形式を示す図、第3図は本発明の1実
施例を実現する装置のブロック図である。 1・・・制御装置、2・・・プログラム制御部、3・・
・回線制御部、4.4′・・・回線対応部、5・・・伝
送路と接続される受信データのバス、6・・・伝送路と
接続される送信データのバス、7・・・アドレスバス、
8・・・入力データのバス、9・・・出力データのバス
、10.10′・・・データ通信端末機の接続端子、1
1・・・アドレスバスのスイッチ回路、12・・・入力
データバスのスイッチ回路、13・・・出力データバス
のスイッチ回路、14・・・スイッチ制御回路、15.
16・・・タイマー、17.17’、17″・・・アド
レスバス、18.18′、18″・・・入力データバス
、19,19’、19″・・・出力データバス、F・・
・フレーム、FH・・・フレームヘッダ、TS、。
FIG. 1 is a block diagram showing a conventional control system, FIG. 2 is a diagram showing the format of data on a transmission path, and FIG. 3 is a block diagram of a device implementing an embodiment of the present invention. 1... Control device, 2... Program control section, 3...
- Line control section, 4.4'... Line correspondence section, 5... Reception data bus connected to the transmission line, 6... Transmission data bus connected to the transmission line, 7... address bus,
8... Input data bus, 9... Output data bus, 10.10'... Data communication terminal connection terminal, 1
1... Address bus switch circuit, 12... Input data bus switch circuit, 13... Output data bus switch circuit, 14... Switch control circuit, 15.
16...Timer, 17.17', 17''...Address bus, 18.18', 18''...Input data bus, 19,19', 19''...Output data bus, F...
・Frame, FH...Frame header, TS.

Claims (1)

【特許請求の範囲】[Claims] 主として伝送手順に係る制御を受は持つプログラム制御
部と、データの送受信に係る制御を受は持つ回線制御部
と、複数のデータ通信端末機の各々に対応して設けられ
る回線対応部とから成り、時分割多重通信方式の伝送路
と複数のデータ通信端末機との間に位置して、データの
送受およびこれに係る制御を行なう制御装置において、
回線制御部と回線対応部との間の信号転送開始の繰り返
し周期およびプログラム制御部と回線対応部との間の信
号転送開始の繰り返し周期を、回線制御部と回線対応部
との間の信号転送に必要な時間とプログラム制御部と回
線対応部との間の信号転送に必要な時間との和よりも大
に設定すると共に、回線制御部と回線対応部との間にお
ける信号転送終了時刻およびプログラム制御部と回線対
応部との間における信号転送終了時刻の検出用タイマー
を設け、該タイマーにより、回線制御部あるいはプログ
ラム制御部の内いずれか一方と回線対応部との間の信号
転送終了時刻を検出した時、他方が回線対応部との間の
信号転送用バスを使用することを可能ならしめる構成で
あることを特徴とするデータ通信端末機制御方式。
It consists of a program control unit that mainly controls transmission procedures, a line control unit that controls data transmission and reception, and a line support unit that is provided corresponding to each of a plurality of data communication terminals. , a control device that is located between a transmission path of a time division multiplex communication system and a plurality of data communication terminals and performs data transmission and reception and related control,
The repetition period of the start of signal transfer between the line control section and the line correspondence section and the repetition period of the start of signal transfer between the program control section and the line correspondence section are set as the repetition period of the start of signal transfer between the line control section and the line correspondence section. and the time required for signal transfer between the program control section and the line correspondence section. A timer for detecting the end time of signal transfer between the control section and the line correspondence section is provided, and the timer detects the end time of signal transfer between either the line control section or the program control section and the line correspondence section. 1. A data communication terminal control system, characterized in that, when detected, the other side is configured to use a signal transfer bus with a line corresponding section.
JP57197185A 1982-11-10 1982-11-10 Controlling system of data communication terminal equipment Pending JPS5986942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57197185A JPS5986942A (en) 1982-11-10 1982-11-10 Controlling system of data communication terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57197185A JPS5986942A (en) 1982-11-10 1982-11-10 Controlling system of data communication terminal equipment

Publications (1)

Publication Number Publication Date
JPS5986942A true JPS5986942A (en) 1984-05-19

Family

ID=16370212

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57197185A Pending JPS5986942A (en) 1982-11-10 1982-11-10 Controlling system of data communication terminal equipment

Country Status (1)

Country Link
JP (1) JPS5986942A (en)

Similar Documents

Publication Publication Date Title
JPS5923142B2 (en) Adapter for data communication system
US5311172A (en) Communication control system
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JPS5986942A (en) Controlling system of data communication terminal equipment
JP2000269988A (en) Multiple address data transmission system
EP0474698B1 (en) Hybrid data communications system
JPH06232882A (en) Time division multiplex communication system
JPS63288317A (en) Printer
JPH06232880A (en) Time division multiplex communication system
JPH07101877B2 (en) Terminal device
JPS5987553A (en) Confliction controlling system
JPH09321758A (en) Data collecting system
JPH0583297A (en) Packet transfer system
JPS6024747A (en) Priority communication method
JPS61273657A (en) Bus occupation controlling system
JPS5824256A (en) Line circuit control system of communication controller
JPS59119439A (en) Buffer busy avoiding system
JPS6285527A (en) Transmission control system
JPH0865299A (en) Controlling method for transmission right
JPS61214832A (en) Method and device for gathering dynamic information
JPH05304530A (en) Bus type lan
JPS63202154A (en) Serial communication system
JPS5930392A (en) Remote supervisory and controlling equipment
JPH0695670B2 (en) Multiplex transmission system
JPH03108930A (en) Asynchronous communication system