JPS5972568A - Picture converter - Google Patents

Picture converter

Info

Publication number
JPS5972568A
JPS5972568A JP57184336A JP18433682A JPS5972568A JP S5972568 A JPS5972568 A JP S5972568A JP 57184336 A JP57184336 A JP 57184336A JP 18433682 A JP18433682 A JP 18433682A JP S5972568 A JPS5972568 A JP S5972568A
Authority
JP
Japan
Prior art keywords
image
input
pixel
signal
picture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57184336A
Other languages
Japanese (ja)
Other versions
JP2502274B2 (en
Inventor
Kiyouya Tsutsui
京弥 筒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57184336A priority Critical patent/JP2502274B2/en
Publication of JPS5972568A publication Critical patent/JPS5972568A/en
Application granted granted Critical
Publication of JP2502274B2 publication Critical patent/JP2502274B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/0007Image acquisition

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Image Processing (AREA)
  • Image Generation (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE:To increase the density of an input picture element and to prevent the intermittence of output picture elements, by adding a virtual input picture element to an original input picture element. CONSTITUTION:Both original and virtual input picture elements delivered from a virtual picture element adding circuit 3 are supplied to an exclusive hardware 4. The write/read is controlled by a processor 5 for the picture data given from a picture memory 1. Then the processor 5 obtains the writing address of a picture memory 2 from the reading address of the memory 1 and a conversion equation corresponding to a picture conversion pattern. In other words, the processor 5 knows through calculations the area to be converted with an input picture and gives an access instruction of a desired picture element to the memory 1. In this case, the conversion equation uses an equation which performs approximation with a linear conversion, an equation which divides an input picture into many rectangular blocks and at the same time approximates an output picture with many polygons, etc.

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、ディジタル的な信号処理によって画像の幾
何学的変換を行なうようにした画像変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an image conversion device that performs geometric conversion of an image by digital signal processing.

この発明は、放送用特殊効果装置やアニメーション作成
装置として用いられる。
The present invention is used as a special effects device for broadcasting and an animation creation device.

「背景技術とその問題点」 ディジタルビデオ信号を処理して、原画像が幾何学的に
変換された画像を形成するひとつの方法として、書込ア
ドレス制御方式と称されるものがある。この書込アドレ
ス制御方式についてit図及び第2図を参照して説明す
る。
"Background Art and its Problems" One method of processing a digital video signal to form an image that is a geometrically transformed original image is known as a write address control method. This write address control system will be explained with reference to the IT diagram and FIG. 2.

第1図において、 IMlが入力画像を示し、  IM
茸が出力画像を示し、入力画像の画素が白いドツトで示
され、出力画像■M鵞の画素がXマークで示されている
。これら入力画像IMI及び出力画像IM2は、同一形
状で、夫々の画素は、同一位置く配されている。各画素
の位置は、入力画像IM、に訃いては、(x鼠、yl)
l!I標により表わされ、出力画像IM2にkいては、
(X21y2)座標によシ表わされる。
In Fig. 1, IMl indicates the input image, IM
The mushroom indicates the output image, the pixels of the input image are indicated by white dots, and the pixels of the output image ■M goose are indicated by X marks. These input image IMI and output image IM2 have the same shape, and their respective pixels are arranged at the same position. The position of each pixel in the input image IM is (x, yl)
l! It is represented by I mark, and in the output image IM2,
It is expressed by (X21y2) coordinates.

そして、入力画像がスキャンされ、このスキャンされた
入力画像IMIの画素が座標変換によって出力画像IM
!の座標上のどの位置になるかが求められる。この座標
変換は、目的とする幾何学的変換で定まるものである。
Then, the input image is scanned, and the pixels of the scanned input image IMI are converted into the output image IM by coordinate transformation.
! The position on the coordinates of is determined. This coordinate transformation is determined by the intended geometric transformation.

この変換によって求められた出力画像IJJz上の位置
に最も近い位置の画素に、入力画素IMIの変換された
画素が割シ当てられる。ディジタル信号処理においては
、入力画像IMI及び出力画像IMmと夫々対応する画
像メモリが設けられ1画素の位置が画像メモリのアドレ
スと対応させられ、1画像が例えば8ビツトのデータと
される。また、3次元の画像変換を行なうためには、深
さ方向の座標軸も必要とされる。
The converted pixel of the input pixel IMI is assigned to the pixel closest to the position on the output image IJJz determined by this conversion. In digital signal processing, image memories corresponding to the input image IMI and the output image IMm are provided, the position of one pixel is made to correspond to the address of the image memory, and one image is made into, for example, 8-bit data. Further, in order to perform three-dimensional image transformation, a coordinate axis in the depth direction is also required.

また1画像変換の他の方法として読出しアドレス制御方
式がある。この読出しアドレス制御方式は、入力画像I
MIの座標(x+、yl)から出力画像IM冨の座標(
x2 + y*)への変換についての逆変換を求め、こ
の逆変換で求められた出力画像IM2の各画素の入力画
伝IMI上の位置に最も近い入力画像IM、の画素を取
シ出し、これを出力画像IM2の各画素にW1]シ描て
るものである。
There is also a read address control method as another method of converting one image. This read address control method is based on the input image I
From the coordinates of MI (x+, yl) to the coordinates of output image IM depth (
x2 + y*), extract the pixel of the input image IM that is closest to the position on the input picture image IMI of each pixel of the output image IM2 obtained by this inverse transformation, This can be drawn in each pixel of the output image IM2.

このように、書込アドレス制御方式は、入力画像IMI
の座標を基準として出力画像メモリの書込みアドレスを
制御するものである。また、続出アドレス制御方式は、
出力画像IM2の座村を基準として入力画像メそりの読
出しアドレスを制御するものである。読出しアドレス制
御方式では、逆変換を求める演算が非常K +fi雑と
をシ、そのためのハードウェアも大観わ)となる問題が
ある。これに対して、書込アドレス制御力式は、逆変換
を求めなくて良い利点がある。しかし、書込アドレス制
御方式は、入力画像IMIの画素が割シ当てられない画
素が出力画像IM2において生じる欠点がある。
In this way, the write address control method uses the input image IMI
The write address of the output image memory is controlled based on the coordinates of . In addition, the successive address control method is
This is to control the readout address of the input image mesori with reference to the village of the output image IM2. In the read address control method, there is a problem in that the calculation for obtaining the inverse conversion is extremely sloppy (and the hardware required for it is also very expensive). In contrast, the write address control force formula has the advantage of not requiring inverse conversion. However, the write address control method has the drawback that there are pixels in the output image IM2 to which the pixels of the input image IMI are not assigned.

書込アドレス制御方式によって入力画像IM1を45°
回転させる幾何学的変換を行なう場合、#J2図Aに示
す入力画像IMIの4個の画素al v al ta3
1 a4は、出力画像1M!においては、第2図BK示
す位置となる。そして、変換後の画素a!〜a4の夫々
に最も近い出方画像の4個の画素bl +1)1wb3
r b4が割り合てられる。したがって、出力画像IM
20画素1)+sKは1割当てられる画像データが存在
しないことになる。このように、書込アドレス制御方式
においては、出力画素の間欠が生じる欠点がある。
The input image IM1 is set at 45° using the write address control method.
When performing a rotational geometric transformation, the four pixels al v al ta3 of the input image IMI shown in #J2 Figure A
1 a4 is an output image of 1M! In this case, the position is shown in FIG. 2BK. And pixel a after conversion! 4 pixels of the appearance image closest to each of ~a4 bl +1) 1wb3
r b4 is allocated. Therefore, the output image IM
For 20 pixels 1)+sK, there is no image data to be assigned 1. As described above, the write address control method has the disadvantage that output pixels are intermittently produced.

「発明の目的」 この発明は、書込アドレス制御方式の画像変換装置にお
・ける問題点を解決するものである。この発明は、出力
画素の間欠を防止した画像変換装置の実現を目的とする
ものである。また、この発明は、演算などの処理をパイ
プライン制御方式によって行なうことが可能なII!j
像変換装置の提供を目的とするものである。
``Object of the Invention'' The present invention is intended to solve problems in image conversion devices using a write address control method. The object of the present invention is to realize an image conversion device that prevents output pixel intermittence. Furthermore, the present invention provides II! processing such as arithmetic operations that can be performed using a pipeline control method. j
The purpose of this invention is to provide an image conversion device.

「発明の概袈」 この発明は、入力画像信号の各画素の信号に基いて仮想
入力画素の信号を1画面内の各部分の拡大率に応じて形
成し、変換パターンに従って入力画像信号の各画素の信
号及び仮想入力画素の信号を出力側の画像メモリに書込
み、出力側の画像メモリから各画素の信号及び仮想入力
画素の信号を順次読出し、変換された出力画像を形成す
るようにしたものである。また、仁の発明は、仮想入力
画素を入力画像の全面にわたって均一に形成するもので
ある。
"Summary of the Invention" This invention forms virtual input pixel signals based on the signals of each pixel of an input image signal according to the enlargement ratio of each part within one screen, and forms each of the input image signals according to a conversion pattern. A pixel signal and a virtual input pixel signal are written to the output side image memory, and each pixel signal and virtual input pixel signal are sequentially read out from the output side image memory to form a converted output image. It is. Furthermore, Jin's invention forms virtual input pixels uniformly over the entire surface of an input image.

「実施例」 第3図は、この発明の一実施ρlの構成を保し。"Example" FIG. 3 shows the configuration of one embodiment of the present invention ρl.

1が入力画像データが供給され、1フレームの画像デー
タが書込まれる画像メモリであり、2が出力画像データ
が書込まれる画像メモリである。
An image memory 1 is supplied with input image data and into which one frame of image data is written, and an image memory 2 is into which output image data is written.

画像メモリ1から順次読出された画像データが仮想画素
付加回路3に供給され、仮想画素が付加される。
Image data sequentially read from the image memory 1 is supplied to a virtual pixel addition circuit 3, and virtual pixels are added thereto.

この一実施例では、入力画像と出力画像との間で画面の
局所的な拡大率が全画面にわたって一定値におさえられ
ていることを両折として、仮想入力画素を全画面で均一
にとっている。、第4図において、白いドツトが原入力
画素を示している。第4図U−fI4式的なもので、縦
が4画素で横が5画素としている。そして、第4図にお
いて黒ドツトで示すよ5 K 、’i!dim間の距離
が原入力画素に関するものの1/2となるように、仮想
入力画素が均一に付加される。したがって、原入力画素
と仮想人力画素とを合計した画票数は、(8X10=8
0)とな9.4倍に増加するものとなる。このような仮
想入力1Li11素は、仮想画素付加回路3にかいて線
形補間によって形成することができる。
In this embodiment, the fact that the local magnification of the screen between the input image and the output image is held to a constant value over the entire screen is considered to be a double issue, and the virtual input pixels are uniformly distributed over the entire screen. , in FIG. 4, white dots indicate original input pixels. Fig. 4 U-fI4 type, with 4 pixels vertically and 5 pixels horizontally. And, as shown by the black dot in Fig. 4, 5 K, 'i! The virtual input pixels are added uniformly such that the distance between dims is 1/2 of that for the original input pixels. Therefore, the total number of pixels including original input pixels and virtual human input pixels is (8X10=8
0), which results in an increase of 9.4 times. Such virtual input 1Li11 elements can be formed by linear interpolation using the virtual pixel adding circuit 3.

葭想入力画素は1局所的な拡大率に応じた密度で形成す
るようにしCも良い。つまシ、入力画像のM、数画素を
よむ領域毎に拡大率を求め、拡大率が大きい領域はど付
加する仮想入力画素を増し。
It is also possible to form the image input pixels at a density corresponding to the local magnification rate. The magnification rate is calculated for each area where several pixels of the input image are read, and the number of virtual input pixels to be added is increased in areas where the magnification rate is large.

入力画素の密度を高くするのである。This increases the density of input pixels.

仮想画素付加回路3から現れる原入力画素及び仮想入力
画素が専用ハードウェア4に供給される。
The original input pixels and virtual input pixels emerging from the virtual pixel addition circuit 3 are supplied to dedicated hardware 4 .

画1象メモリ1からの画像データの書込及び続出がプロ
セッサ5により市1jJされ、また、この画像メモリ1
の読出しアドレスと画像変換パターンと対応する変換式
とから画像メモリ2の書込アドレスがプロセッサ5にお
いて求められる。つまシ、fロセツサ5は、入力画像の
どの部分がどこに変換されるかを計算し1画像メモIJ
 I K対して必要な画素のアクセス命令を与える。こ
の変換式としては、線形変換で近似するもの、入力画像
を多数の矩形のブロックに分割すると共に、出力画像を
多数の多角形で近似するものなどを用いることができる
。プロセッサ5と関連して入出力装置6が設けられ1画
像変換パターンの種類の指定などが行なわれる。
The writing and continuous output of image data from the image memory 1 is performed by the processor 5, and this image memory 1
The processor 5 determines the write address of the image memory 2 from the read address, the image conversion pattern, and the corresponding conversion formula. The data processor 5 calculates which part of the input image is to be converted to which part and creates a one-image memo IJ.
Give necessary pixel access instructions to IK. As this conversion formula, one that approximates by linear transformation, one that divides the input image into many rectangular blocks and approximates the output image using many polygons, etc. can be used. An input/output device 6 is provided in association with the processor 5, and the type of one image conversion pattern is designated.

専用ハードウェア4に求められた画像メモリ2の書込ア
ドレスに入力画素が畳込まれる。同一の書込アドレスに
対して2回以上の書込がされるときは、最新の入力画素
が書込まれる。この画像メモリ2からの続出しは、一定
の順序に従ってなされ1画像メモリ2から出力画像デー
タが取り出される。
The input pixel is folded into the write address of the image memory 2 determined by the dedicated hardware 4. When writing is performed to the same write address twice or more, the latest input pixel is written. This successive output from the image memory 2 is performed in a fixed order, and output image data is taken out from the one image memory 2.

カラー画像の場合1画像メモリ1.仮想l!11i素付
加回路3.専用ハードウェア42画像メモリ2がカラー
ビデオ信号の各コンポーネント(Y、U。
For color images, 1 image memory 1. Virtual l! 11i element addition circuit 3. Dedicated hardware 42 image memory 2 stores each component (Y, U, etc.) of the color video signal.

V)毎に設けられている。V).

また、仮想入力画素を全−面にわたって均一に発生させ
、原入力画素及び仮想入力画素からなる入力画素が均一
に存在しているので、専用ノ・−ドウエア4に訃いてパ
イプライン方式でデータ処理を行なうことができる。パ
イプライン方式の処理とは、あるクロックに同期して処
理データが各環部を流れていく方式のことである。この
パイプライン方式を行なうためには、各処理データの各
処理部分での処理が同一時間ですむ必要がある。そして
、パイプライン方式を用いる仁とKよ勺、ノ1−ドウエ
アの簡単化と高速のデータ処理が可能となる。前述のよ
うに、仮想入力画素を付加することによって、入力画素
が4倍に増加しているために、専用ハードウェア4では
、4倍のスぎ一ドでデータ処理を行なう必要がある。し
たがってパイプライン方式を用いることは、このような
必要に対して有効である。
In addition, since the virtual input pixels are generated uniformly over the entire surface, and the input pixels consisting of the original input pixels and the virtual input pixels are uniformly present, the data is processed using the dedicated node 4 in a pipeline method. can be done. Pipeline processing is a method in which processing data flows through each ring in synchronization with a certain clock. In order to perform this pipeline method, it is necessary that each processing portion of each processing data be processed in the same amount of time. Furthermore, it becomes possible to simplify the hardware and perform high-speed data processing using the pipeline system. As mentioned above, since the number of input pixels is increased four times by adding virtual input pixels, the dedicated hardware 4 needs to process data four times as fast. Therefore, using the pipeline method is effective for meeting such needs.

画像変換の一例を第5図に示す。この画像変換は、アル
ファベットの4文字からなる入力画像IMIを、第5図
Bに示すように1円筒面に伸縮なく巻きつけ、これを透
視変換によって見た場合のような出力画像IMlに変換
するものである。この変換において、入力画像中の任意
の2点をとシ。
An example of image conversion is shown in FIG. In this image conversion, an input image IMI consisting of four letters of the alphabet is wrapped around a cylindrical surface without expansion or contraction as shown in FIG. It is something. In this conversion, any two points in the input image are converted.

この2点と対応する出力画像中の2点を考えると。Considering these two points and the corresponding two points in the output image.

入力画像中の2点間の距離と比べて出力画像中の2点間
の距離は、決して大きくならない。
The distance between two points in the output image is never large compared to the distance between two points in the input image.

また第6図Aに示す入力画像IMiを第snB。Further, the input image IMi shown in FIG. 6A is stored as snB.

第6図C1及び第6図りに示すような出力画像IM2に
夫々変換する場合でも、出力画像のどの部分も入力画像
よシ引き伸ばされていない。この第5図及び第6図に示
されるように、実際に用いられる画像変換は1局所的な
拡大率が1以下の一定値に訃さえられている場合が多い
Even when converting to output images IM2 as shown in FIGS. 6C1 and 6, respectively, no part of the output image is enlarged compared to the input image. As shown in FIGS. 5 and 6, in image conversion actually used, the local magnification ratio is often kept at a constant value of 1 or less.

このように1画像の拡大率が1以下の一定値におさえら
れている場合に、この一実施例のようK。
In this way, when the enlargement ratio of one image is kept at a constant value of 1 or less, K as in this embodiment.

入力画像の密度を4倍とすることによシ画素の間欠が生
じることを必ず防止することができる。この点について
、第7図を参照して説明する。
By quadrupling the density of the input image, it is possible to definitely prevent pixel gaps from occurring. This point will be explained with reference to FIG.

第7図Aは、入力画像IMIの入力画素及び仮想入力画
素を示す。この入力画素の隣接するもの同士の水平方向
及び垂直方向の距離を0.5とすると。
FIG. 7A shows input pixels and virtual input pixels of the input image IMI. Assuming that the distance between adjacent input pixels in the horizontal and vertical directions is 0.5.

入力画像中の任意の点に対して1−の距離以内に必らす
原入力画素又は仮想入力画素が存在している。
There must be an original input pixel or a virtual input pixel within a distance of 1- to any point in the input image.

したがって、第7図A及び第7図Bに示すように。Therefore, as shown in FIGS. 7A and 7B.

出力画像IM、の変換領域1内にある画素8に対応する
入力画像IMl中の点9を考えれば、この点9力画素が
存在することになる。この点9と原入力画素又は仮想入
力画素との距離は、変換後に伸びることがないとしてh
るから、第7図Bに示すように1画素8から’(<0.
6)粒内の所忙、必ず原入力画素又は仮想入力画素に変
換を施した点が存在するととKなる。したがって1画素
8に画像データが割当てられないような出力画素の間欠
が生じることを防止できる。
If we consider a point 9 in the input image IM1 that corresponds to a pixel 8 in the transformation area 1 of the output image IM, there is a pixel at this point. The distance between this point 9 and the original input pixel or virtual input pixel is h
Therefore, as shown in FIG. 7B, from 1 pixel 8'(<0.
6) If there is always a point in the grain where the original input pixel or the virtual input pixel has been transformed, then it becomes K. Therefore, it is possible to prevent intermittent output pixels such that image data is not assigned to one pixel 8.

第8図はこの発明の他の実施例を示す。前述の第3図に
示すこの発明の一実施例と同様に1画像メモリ1.仮想
il!ii索付加回路3.専用ハードウェア49画像メ
モリ2が設けられ1画像メモリ1に対するアクセス命令
、 il!j7像メモリ2の書込アドレスの演算などが
プロセッサ5においてなされる。
FIG. 8 shows another embodiment of the invention. Similar to the embodiment of the present invention shown in FIG. 3 described above, one image memory 1. Virtual il! ii cable addition circuit 3. Dedicated hardware 49 is provided with image memory 2, and 1 access command to image memory 1, il! The processor 5 performs calculations of the write address of the j7 image memory 2 and the like.

そして、出力側の画像メモリ2に対して画像拡大装置1
0が設けられている。
Then, the image enlarging device 1 is connected to the image memory 2 on the output side.
0 is set.

この画像拡大装置10は1画像メモリ2に書込まれた出
力画像を1以上の一定の拡大率で拡大するための装置で
ある。この画像拡大装置10も。
This image enlarging device 10 is a device for enlarging an output image written in one image memory 2 at a fixed enlargement ratio of one or more. This image enlarging device 10 as well.

画像変換装置であって、入力及び出力用の画像メモリ、
専用バーにウェアを含んでいる。この+1!ii像拡大
装置10は1画像の単純な拡大を行なうものであって、
その構成は簡単のものとなり、書込アドレス制御方式及
び続出アドレス制御方式の何れの方式のものでも良い。
An image conversion device comprising: an image memory for input and output;
Contains clothing in a dedicated bar. This +1! ii The image enlarging device 10 performs simple enlarging of one image,
Its structure is simple and may be of either the write address control method or the successive address control method.

そして、プロセッサ5及び専用ハー−−ウェア4によっ
てなされる画像変換は、目的とする出力画像を一定の比
で縮小した相似な出力画像を形成するものである。この
画像メモリ2から取シ出された出力画像が画像拡大装置
10を介されるととKよって、目的とする出力画像を得
ることができる。
The image conversion performed by the processor 5 and the dedicated hardware 4 is to form a similar output image by reducing the target output image at a fixed ratio. When the output image taken out from the image memory 2 is passed through the image enlarging device 10, a desired output image can be obtained.

この発明の他の実施例では1画像の局所的な拡大率が一
定値以上になるような変換でも、目的とする出力画像の
縮小したものへの変換を行ない。
In another embodiment of the present invention, even if the local enlargement rate of one image is greater than a certain value, the conversion is performed into a reduced version of the target output image.

次に1画像拡大によって目的とする出力画像を形成する
ので、仮想入力画素を均一に発生させる方式を適用する
ことができる。
Next, since the desired output image is formed by enlarging one image, a method of uniformly generating virtual input pixels can be applied.

「発明の効果」 この発明に依れば、書込アドレス制御方式であるので、
逆変換を求める必要がなく、ノ・−rウェアの簡略化を
図ることができる。また、この発明では、原入力画素に
対して仮想入力画素を付加することによシ、入力画素の
密度を高くしているので、出力画素の間欠を防止するこ
とができる。更に9画像変換の変換パターン又は画像拡
大の処理を付加することによシ1画像変換の局所的な拡
大率が一定値におさえられている場合には、この発明に
より付加される仮想画素を均一なものとすることができ
、したがって、データ処理方式としてパイプライン側副
方式を用いることが可能となる。
"Effects of the Invention" According to this invention, since it is a write address control method,
There is no need to obtain inverse transformation, and software can be simplified. Further, in this invention, the density of input pixels is increased by adding virtual input pixels to original input pixels, so that it is possible to prevent output pixels from being interrupted. Furthermore, by adding a conversion pattern of 9 image conversions or an image enlargement process, if the local enlargement rate of 1 image conversion is suppressed to a constant value, the virtual pixels added by this invention can be made uniform. Therefore, it becomes possible to use the pipeline collateral method as the data processing method.

【図面の簡単な説明】[Brief explanation of the drawing]

第】図及び第2図は従来の書込アドレス制御方式による
画像変換装置の説明に用いる略靜図、第3図はこの発明
の一実施例の構成を示すブロック図、第4図はこの発明
の一実施例における仮想入力画素の説明に用いる路線図
、第5図及び第6図はこの発明を適用しうる画像変換の
いくつかの例の説明に用いる路線図、第7図はこの発明
の一実施例の説明に用いる路線図、@8図はこの発明の
他の実施例の構成を示すブロック圀である。 IMl・・・・・・・・・・・・入力両像、 1M2・
・・・・・・・・・・・出力画像、1゜2・・・・・・
・・・・・・画像メモリ、3・・・・・・・・・・・・
仮想画素付加回路。 4・・・・・・・・・・・・専用ハードウェア、5・・
・・・・・・・・・・プロセッサ。 代理人 杉  浦  正  知 B イーーーーーーーーー 第5図
1 and 2 are schematic diagrams used to explain an image conversion device using a conventional write address control method, FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention, and FIG. 4 is a diagram of the present invention. FIGS. 5 and 6 are route maps used to explain virtual input pixels in one embodiment, and FIGS. 6 and 6 are route maps used to explain some examples of image conversion to which this invention can be applied. FIG. The route map used to explain one embodiment, Figure @8, is a block diagram showing the configuration of another embodiment of the present invention. IMl・・・・・・・・・Input both images, 1M2・
・・・・・・・・・・・・Output image, 1゜2・・・・・・
・・・・・・Image memory, 3・・・・・・・・・・・・
Virtual pixel addition circuit. 4...... Dedicated hardware, 5...
・・・・・・・・・Processor. Agent Tadashi Sugiura Tomo B

Claims (2)

【特許請求の範囲】[Claims] (1)  入力側の画像メ噛すに貯えられた入力画像信
号をθr定の変換パターンに従って出力側の画像メモ!
JK4F込むようにした画像変換装置において。 上記入力画像信号の各画素の信号に基いて仮想入力画素
の信号を1画面内の各部分の拡大率に応じて形成し、上
記変換パターンに従って上記入力画像信号の各画素の信
号及び上記仮想入力画素の信号を上記出力側の画像メモ
IJ K書込み、上記出力側の画像メモリから上記各画
素の信号及び上記仮想入力画素の信号を順次読出し、変
換された出力画像を形成するようにした画像変換装置。
(1) The input image signal stored in the image memo on the input side is converted into an image memo on the output side according to a conversion pattern of θr constant!
In an image conversion device that incorporates JK4F. A signal of a virtual input pixel is formed based on the signal of each pixel of the input image signal according to the enlargement rate of each part within one screen, and a signal of each pixel of the input image signal and the virtual input are formed according to the conversion pattern. Image conversion in which a pixel signal is written to the image memo IJK on the output side, the signals of each pixel and the signal of the virtual input pixel are sequentially read out from the image memory on the output side, and a converted output image is formed. Device.
(2)  入力側の画像メモリに貯えられた入力画像信
号を所定の変換パターンに従って出力側の画像メモリに
書込むようにした画像変換装置において。 上記入力画像信号の各画素の信号に基いて均一に仮想入
力画素の信号を形成し、上記変換パターンに従って上記
入力画像信号の各画素の信号及び上記仮想入力画素の信
号を上記出力側の画像メモリに有込み、上記出力側の画
像メモリから上記各画素の信号及び上記仮想入力画素の
信号を順次読出し、変換された出力画像を形成・するよ
うにした画像変換装置。
(2) In an image conversion device that writes an input image signal stored in an image memory on the input side to an image memory on the output side according to a predetermined conversion pattern. A virtual input pixel signal is uniformly formed based on the signal of each pixel of the input image signal, and the signal of each pixel of the input image signal and the signal of the virtual input pixel are transferred to the output side image memory according to the conversion pattern. An image conversion device configured to read out signals of each pixel and signals of the virtual input pixel sequentially from the image memory on the output side to form a converted output image.
JP57184336A 1982-10-20 1982-10-20 Image converter Expired - Lifetime JP2502274B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57184336A JP2502274B2 (en) 1982-10-20 1982-10-20 Image converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57184336A JP2502274B2 (en) 1982-10-20 1982-10-20 Image converter

Publications (2)

Publication Number Publication Date
JPS5972568A true JPS5972568A (en) 1984-04-24
JP2502274B2 JP2502274B2 (en) 1996-05-29

Family

ID=16151518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57184336A Expired - Lifetime JP2502274B2 (en) 1982-10-20 1982-10-20 Image converter

Country Status (1)

Country Link
JP (1) JP2502274B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149276A (en) * 1984-08-17 1986-03-11 Canon Inc Picture editing device
JPS61201371A (en) * 1985-03-04 1986-09-06 Nippon Telegr & Teleph Corp <Ntt> Image forming device
JPS6219618U (en) * 1985-07-18 1987-02-05
JPS62130474A (en) * 1985-11-19 1987-06-12 Sony Corp Picture signal processor
JPS62279477A (en) * 1986-05-28 1987-12-04 Fujitsu Ltd Image data rotating system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5172235A (en) * 1974-12-09 1976-06-22 Mitsubishi Electric Corp
JPS5690375A (en) * 1979-12-24 1981-07-22 Toshiba Corp Picture expanding-contracting device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5172235A (en) * 1974-12-09 1976-06-22 Mitsubishi Electric Corp
JPS5690375A (en) * 1979-12-24 1981-07-22 Toshiba Corp Picture expanding-contracting device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6149276A (en) * 1984-08-17 1986-03-11 Canon Inc Picture editing device
JPS61201371A (en) * 1985-03-04 1986-09-06 Nippon Telegr & Teleph Corp <Ntt> Image forming device
JPH0234070B2 (en) * 1985-03-04 1990-08-01 Nippon Telegraph & Telephone
JPS6219618U (en) * 1985-07-18 1987-02-05
JPH0529455Y2 (en) * 1985-07-18 1993-07-28
JPS62130474A (en) * 1985-11-19 1987-06-12 Sony Corp Picture signal processor
JPS62279477A (en) * 1986-05-28 1987-12-04 Fujitsu Ltd Image data rotating system

Also Published As

Publication number Publication date
JP2502274B2 (en) 1996-05-29

Similar Documents

Publication Publication Date Title
US4975976A (en) Image transformation method and device
US4759076A (en) Image rotating system by an arbitrary angle
JP2773354B2 (en) Special effect device and special effect generation method
US5621866A (en) Image processing apparatus having improved frame buffer with Z buffer and SAM port
US5325446A (en) Apparatus for image transformation
JPS5972568A (en) Picture converter
JPS5935270A (en) Picture element density converter
JPH0481231B2 (en)
US6677950B1 (en) Graphics computer
JPS6022878A (en) Interpolation method of digital picture signal
JP3327961B2 (en) Image processing device
JP2712287B2 (en) Wipe pattern generator
USH84H (en) Real-time polar controlled video processor
JP2998689B2 (en) How to map image data
JPH0374071B2 (en)
JP2913635B2 (en) Drawing method in bitmap display system
JPH04329482A (en) Image rotation processing method and processing device for relevant method
JP2699342B2 (en) Image conversion method
JP2903514B2 (en) High-speed drawing method
JPH0863595A (en) Method and device for rotation processing of image
JPS6125192B2 (en)
JPS63189056A (en) Image synthesizing system
JP2647073B2 (en) Graphic display device
JPS63292378A (en) Image producing device
JPS63116193A (en) Affine transformation system for image