JPS5964923A - Switch circuit device - Google Patents
Switch circuit deviceInfo
- Publication number
- JPS5964923A JPS5964923A JP17673682A JP17673682A JPS5964923A JP S5964923 A JPS5964923 A JP S5964923A JP 17673682 A JP17673682 A JP 17673682A JP 17673682 A JP17673682 A JP 17673682A JP S5964923 A JPS5964923 A JP S5964923A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- signal
- differential amplifier
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は２つの異なる入力信号を切換えることに用いら
れるスイッチ回路装置に関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a switch circuit arrangement used for switching between two different input signals.
従来例の構成とその問題点 アナログ信号の回路をパルス信号によってオン。Conventional configuration and its problems The analog signal circuit is turned on by a pulse signal.
オフするようにした所謂アナログスイッチとして従来で
は各種形式のものが知られている。第１図は従来の差動
形アナログスイッチを示す。Ａ、Ｂはトランジスタ（６
） （７） 、 （８） （９）で構成される第１．第
２の差動増幅器で、第１の信号入力端子（１）および第
２の信号入力端子（２）に、それぞれ異なる入力信号が
与えられる。またパルス入力端子（３）、（４）には、
位相が合致すると共にその極性が相違するスイッチング
パルスがそれぞれに与えられる。即ち、第１図ではパル
ス入力端子（３）には正極性パルスＰ１、パルス入力端
子（４）には負極性のパルスＰ２が与えられる。パルス
Ｐ１の′Ｈ″の期間においては、トランジスタ（Ｉｆ’
）がオンし、パルスＰ２のｉｆ Ｈ１１の期間にあって
はトランジスタ（１１）がオンする。ここで、トランジ
スタ（１υは第１の信号入力端子（１）の入力信号を信
号出力端子０ηに伝達するスイッチとして作用し、トラ
ンジスタαＤは第２の信号入力端子（２）の入力信号を
信号出力端子α力に伝達するスイッチの機−介１七ｋ・
ｒ、する。Conventionally, various types of so-called analog switches that are turned off are known. FIG. 1 shows a conventional differential type analog switch. A and B are transistors (6
) (7), (8) and (9). In the second differential amplifier, different input signals are applied to the first signal input terminal (1) and the second signal input terminal (2), respectively. In addition, the pulse input terminals (3) and (4) have
Switching pulses having matching phases and different polarities are applied to each of them. That is, in FIG. 1, a positive pulse P1 is applied to the pulse input terminal (3), and a negative pulse P2 is applied to the pulse input terminal (4). During the 'H' period of the pulse P1, the transistor (If'
) is turned on, and during the period of if H11 of pulse P2, the transistor (11) is turned on. Here, the transistor (1υ) acts as a switch that transmits the input signal of the first signal input terminal (1) to the signal output terminal 0η, and the transistor αD outputs the input signal of the second signal input terminal (2). Switch mechanism 17k for transmitting power to terminal α
r, do.
これを詳細に説明する。トランジスタ００がオンすると
、トランジスタ（６）、 （７） 、 ０２ 、 （１
１およびエミッタホロワトランジスタθ→がオンし、第
１の信号入力端子（１）の入力信号は信号出力端子０η
に伝達される。ここで、出力信号をトランジスタ（７）
のベースへ与えるならば、信号出力端子α旧こ取り出さ
れる出力信号は入力信号と同じ直流レベルに保持され、
かつ振幅値を人力と等しく設定できることが既に知られ
ている。また、トランジスタＱｌ）の方がオンすると、
トランジスタ（８） 、 （９） 、 Ｑす、０３およ
びＱ４＋がオンし、第２の信号入力端子（２）の入力信
号が信号出力端子０７）に伝達される。信号出力端子０
．７）の一端をトランジスタ（９）のベースへ与えるこ
とにより、第２の信号入力端子（２）と信号出力端子Ｑ
７）との電圧利得を１倍、即ち電圧ホロワとして作動さ
せ得ることはトランジスタθＱの場合と同様である。This will be explained in detail. When transistor 00 is turned on, transistors (6), (7), 02, (1
1 and emitter follower transistor θ→ are turned on, and the input signal of the first signal input terminal (1) is output to the signal output terminal 0η.
transmitted to. Here, the output signal is transferred to the transistor (7)
When applied to the base of the signal output terminal α, the output signal taken out from the signal output terminal α is held at the same DC level as the input signal,
Moreover, it is already known that the amplitude value can be set equal to human power. Also, when transistor Ql) turns on,
Transistors (8), (9), Qsu, 03, and Q4+ are turned on, and the input signal of the second signal input terminal (2) is transmitted to the signal output terminal (07). Signal output terminal 0
．． 7) to the base of the transistor (9), the second signal input terminal (2) and the signal output terminal Q
7), that is, it can be operated as a voltage follower, as in the case of transistor θQ.
ここで、（５）は電源端子、０均およびθＧは電流源で
ある。Here, (5) is a power supply terminal, and 0 and θG are current sources.
ところで、第１図の従来例においては次のような問題点
が存在する。即ち、オフ側におかれたトランジスタＯＱ
または０υに経路をもつ差動増幅器のベース・エミッタ
間に逆方向耐圧を越える電圧が印加されると、トランジ
スタに破壊もしくは劣化を与える不都合が発生する。た
とえば、パルスＰ１が“ＨＩ＋の状態でトランジスタθ
（責がオンしている場合であって、第１の信号入力端子
（１）に与えられる入力信号の電圧レベルが低く、さら
に第２の信号入力端子（２）に与えられる人力信号の電
圧レベルが高く〔第２図における電圧レベルＶ２ ）て
、これう両者間にトランジスタ（９）のベース・エミッ
タ逆方向耐圧を越える電圧差が生じたならば、本来なら
第２図の（イ）に示す信号出力端子α力に出力されるは
ずの第１の信号入力端子（１）の電圧レベル■ｌが得ら
れずに、第２図の（ロ）に示すように望ましからぬ電圧
レベルＶ３が生じる。なお、上記の不都合な状態は、ト
ランジスタ（９）に限られるものではなく、前記のよう
にオフ側におかれたトランジスタＯＱまたはθυに経路
をもつ差動増幅器を形成するその他のトランジスタにも
存在し、その差動増幅のいずれのトランジスタであるか
は、ベースが低い電圧におかれた方のトランジスタとい
うことになる。By the way, the conventional example shown in FIG. 1 has the following problems. That is, the transistor OQ placed on the off side
Alternatively, if a voltage that exceeds the reverse breakdown voltage is applied between the base and emitter of a differential amplifier having a path to 0υ, there will be a problem that the transistor will be destroyed or deteriorated. For example, when the pulse P1 is "HI+", the transistor θ
(When the input signal is on, the voltage level of the input signal applied to the first signal input terminal (1) is low, and the voltage level of the human input signal applied to the second signal input terminal (2) is high [voltage level V2 in Figure 2], and if a voltage difference occurs between the two that exceeds the base-emitter reverse breakdown voltage of the transistor (9), the voltage difference shown in (A) in Figure 2 should occur. The voltage level ■l of the first signal input terminal (1) that should be output to the signal output terminal α cannot be obtained, and an undesirable voltage level V3 occurs as shown in (b) of FIG. arise. Note that the above-mentioned disadvantageous condition is not limited to transistor (9), but also exists in other transistors forming a differential amplifier having a path to transistor OQ or θυ placed on the off side as described above. However, which transistor in the differential amplification is selected is the one whose base is placed at a lower voltage.
発明の目的
本発明は、上記、の不都合を排除し、スイッチ回路装置
として充分満足できるものを提供するものである。OBJECTS OF THE INVENTION The present invention eliminates the above-mentioned disadvantages and provides a fully satisfactory switch circuit device.
発明の構成
本発明は、一方の入力にそれぞれ異なる信号が入力され
る第１．第２の差動増幅器と、この第１゜第２の差動増
幅器と一方の電源との間に介装されたカレントミラー回
路と、前記第１．第２の差動増幅器と他方の電源との間
にそれぞれ介装された第１．第２のスイッチングトラン
ジスタとを設け、第１．第２の差動増幅器の他方の入力
相互と前記カレントミラー回路に結合されたエミツクポ
ロワ出力とを接続して信号出力端子とし、前記第１また
は第２のスイッチングトランジスタをオンさせてこれに
対応して前記信号出力端子に第１または第２の差動増幅
器に入力された信号を取り出すように構成すると共に、
前記第１の差動増幅器を成す２つのトランジスタと前記
第１のスイッチングトランジスタとの間に電源に対して
順方向に第１゜第２のダイオードを介装し、前記第２の
差動増幅器を成す２つのトランジスタと前記第２のスイ
ッチングトランジスタとの間に電源に対して順方向に第
３．第４のダイオードを介装したことを特徴とする。Structure of the Invention The present invention provides a first . a second differential amplifier; a current mirror circuit interposed between the first and second differential amplifiers and one power supply; The first differential amplifier is interposed between the second differential amplifier and the other power supply. a second switching transistor; The other inputs of the second differential amplifier and the emitter output coupled to the current mirror circuit are connected to form a signal output terminal, and the first or second switching transistor is turned on to respond to this. The signal output terminal is configured to take out the signal input to the first or second differential amplifier, and
A second diode is interposed in a forward direction with respect to the power supply between two transistors forming the first differential amplifier and the first switching transistor, and the second diode is connected to the first switching transistor. A third switching transistor is connected between the two transistors forming the switching transistor and the second switching transistor in the forward direction with respect to the power supply. It is characterized by interposing a fourth diode.
実施例の説明 以下、本発明の一実施例を第３図に基づいて説明する。Description of examples Hereinafter, one embodiment of the present invention will be described based on FIG. 3.
第３図のスイッチ回路装置はタイオード（ト）Ｑ１■υ
が介装されていることだけが第１図と異なり、基本動作
はまったく同じである。The switch circuit device in Figure 3 is a diode (T) Q1■υ
The only difference from FIG. 1 is that a is interposed, and the basic operation is exactly the same.
最初に第１のダイオードとしてのダイオード０椋の作用
と効果について説明する。トランジスタθＱがオフであ
って、第１の信号入力端子（１）に低い電圧が、第２の
信号入力端子（２）に高い電圧の入力信号がそれぞれに
与えられると、信号出力端子α力には高い電圧を有した
第２の信号入力端子（２）の入力信号が生じる。このと
きに、第１．第２の信号入力端子（１） −（２）間に
、トランジスタ（６）のベース・エミッタの逆方向耐圧
を越える電圧が加えられると、信号出力端子０７１１即
ちトランジスタ（７）のベースから同トランジスタ（７
）のエミッタを通じ、ダイオード叫を介して、トランジ
スタ（６）ベース・エミッタの逆方向耐圧を越える高電
圧が加わるが、このときに、ダイオード（坤は前記トラ
ンジスタ（６）の逆方向耐圧を越える電圧を阻止し、前
記異常電流の経路を遮断せしめる。First, the function and effect of the diode 0 as the first diode will be explained. When the transistor θQ is off and a low voltage input signal is applied to the first signal input terminal (1) and a high voltage input signal is applied to the second signal input terminal (2), the signal output terminal α becomes results in an input signal at the second signal input terminal (2) having a high voltage. At this time, the first. When a voltage exceeding the reverse breakdown voltage of the base-emitter of the transistor (6) is applied between the second signal input terminals (1) and (2), the signal output terminal 0711, that is, the base of the transistor (7), (7
), a high voltage that exceeds the reverse breakdown voltage of the base and emitter of the transistor (6) is applied through the emitter of the diode (6). The path of the abnormal current is cut off.
次に第２のダイオードとしてのダイオード０呻はトラン
ジスタ（１０がオフであって第１の信号入力端子（１）
に高い電圧が、第２の信号入力端子（２）に低い電圧が
加えられ、第１．第２の信号入力端子（１）−（２）間
に生ずる電圧差がトランジスタ（７）のベース・エミッ
タ逆方向耐圧を越える場合にトランジスタ（７）を破壊
若しくは劣化から保護する。Next, the diode 0 as the second diode is the transistor (10 is off and the first signal input terminal (1)
A high voltage is applied to the second signal input terminal (2), a low voltage is applied to the first signal input terminal (2), and a low voltage is applied to the first signal input terminal (2). The transistor (7) is protected from destruction or deterioration when the voltage difference occurring between the second signal input terminals (1) and (2) exceeds the base-emitter reverse breakdown voltage of the transistor (7).
さらに、第８のダイオードとしてのダイオード（イ）は
、トランジスタＱｌ）がオフであって、第１の信号入力
端子（１）に高い電圧が、第２の信号入力端子（２）に
低い電圧が加えられ、第１．第２の信号入力端子（１）
−（２）間に、トランジスタ（８）のベース・エミッ
タ逆方向耐圧を越える電圧差があった場合に、トランジ
スタ（８）の破壊若しくは劣化を防止する役割を有する
。Further, in the diode (a) as the eighth diode, when the transistor Ql) is off, a high voltage is applied to the first signal input terminal (1) and a low voltage is applied to the second signal input terminal (2). Added, 1st. Second signal input terminal (1)
- (2), it has the role of preventing destruction or deterioration of the transistor (8) when there is a voltage difference that exceeds the base-emitter reverse breakdown voltage of the transistor (8).
第４のダイオードとしてのダイオードＱυは、トランジ
スタ０１）がオフであって、第１の信号入力端子（１）
に低い電圧が、第２の信号入力端子（２）に高い電圧が
加えられ、第１．第２の入力端子間にトランジスタ（９
）のベース・エミッタの逆方向耐圧を越エルときに、第
２の信号入力端子（２）がらトランジスタ（８）を通じ
、ダイオード翰を介してトランジスタ（９）のベース・
エミッタ逆方向耐圧を越える電圧を阻止する。The diode Qυ as the fourth diode is connected to the first signal input terminal (1) when the transistor 01) is off and the first signal input terminal (1)
A low voltage is applied to the first signal input terminal (2) and a high voltage is applied to the second signal input terminal (2). A transistor (9
), the second signal input terminal (2) passes through the transistor (8) and the base-emitter of the transistor (9) via the diode.
Prevents voltages exceeding the emitter reverse breakdown voltage.
なお、第３図の本発明のパルススイッチ回路装置を半導
体集積回路で構成するならば、トランジスタ（６）〜（
９）のベース・エミッタ逆方向耐圧はほとんど等しくで
きることに加え、ダイオード０椋→υの逆方向耐圧もほ
ぼ等しくできるので、それぞれの１−ランジスタを保護
できる最大電圧はほぼ同じとなろう
さらに、前記ダイオード０１！〜■→をベース・コレク
タ間接合をもって構成するならば、逆方向耐圧は、ベー
ス・エミッタ間接合を用いる比して格段に高い値を得る
ことができ、電源電圧の高い使用にも充分耐え得るもの
となる。Note that if the pulse switch circuit device of the present invention shown in FIG. 3 is constructed from a semiconductor integrated circuit, transistors (6) to (
In addition to the fact that the base and emitter reverse breakdown voltages of 9) can be made almost equal, the reverse breakdown voltages of the diodes 0 and υ can also be made almost equal, so the maximum voltage that can protect each 1-transistor will be almost the same. Diode 01! If 〜■→ is configured with a base-collector junction, the reverse breakdown voltage can be much higher than that using a base-emitter junction, and it can withstand use at high power supply voltages. Become something.
ダイオード０８）〜（２１１の挿入によって、信号出力
端子θカに取り出せ得るダイナミックレンジは、第１図
の従来例に比べて、ダイオードの順方向電圧〔０７ボル
ト〕ｔごけ狭くなることは是認しなけれはならないが、
実用的にはほとんど支障はない。It is admitted that by inserting diodes 08) to (211), the dynamic range that can be obtained at the signal output terminal θ is narrowed by the forward voltage of the diodes [07 volts]t compared to the conventional example shown in Fig. 1. It is necessary, but
In practical terms, there is almost no problem.
発明の詳細
な説明のように本発明のス什）子回路装置によると、第
１〜第４のダイオードがトランジスタのベース・エミッ
タ逆方向耐圧以上に印加される電圧を阻止するため、入
力ダイナミックレンジの大きい入力信号の切換え、なら
びに電源電圧の高いアナログスイッチとして好適であっ
て、しかもその構成はダイオードを挿入するだけの比較
的簡単な構成によって達成できるので、広範囲なアナロ
グ信号を切換えるものとして最適である。As described in the detailed description of the invention, according to the secondary circuit device of the present invention, the first to fourth diodes block voltages applied to the base-emitter reverse breakdown voltage or higher of the transistor, so that the input dynamic range can be improved. It is suitable for switching large input signals and as an analog switch with a high power supply voltage.Moreover, its configuration can be achieved with a relatively simple configuration of just inserting a diode, making it ideal for switching a wide range of analog signals. be.
第１図は従来のスイッチ回路装置の構成図、第２図は第
１図の入出力特性図、第８図は本発明のスイッチ回路装
置の一実施例の構成図である。
（１）・・・第１信号入力端子、（２）・・・第２信号
入力端子、（３） （４）・・・パルス入力端子、（５
）・・・電源端子、（６） （７） （８） （９）・
・・トランジスタ、Ｍａｌ）・・・第１．第２のスイッ
チングトランジスタ、０７）・・・信号出力端子、Ｑ８
） ０（％ψ）１２１）・・・ダイオード、Ａ、Ｂ・・
・第１．第２の差動増幅回路代理人 森本義弘
第ｆ図
第３図FIG. 1 is a block diagram of a conventional switch circuit device, FIG. 2 is an input/output characteristic diagram of FIG. 1, and FIG. 8 is a block diagram of an embodiment of the switch circuit device of the present invention. (1)...First signal input terminal, (2)...Second signal input terminal, (3) (4)...Pulse input terminal, (5
)...Power terminal, (6) (7) (8) (9)・
...Transistor, Mal)...1st. Second switching transistor, 07)...Signal output terminal, Q8
) 0(%ψ)121)...Diode, A, B...
・First. Second differential amplifier circuit agent Yoshihiro Morimoto Figure fFigure 3
Claims (1)
．第２の差動増幅器と、この第１．第２の差動増幅器と
一方の電源との間に介装されたカレントミラー回路と、
前記第１．第２の差動増幅器と他方の電源との間にそれ
ぞれ介装された第１．第２のスイッチングトランジスタ
とを設け、第１．第２の差動増幅器の他方の入力相互と
前記カレントミラー回路に結合されたエミッタホロワ出
力とを接続して信号出力端子とし、前記第１または第２
のスイッチングトランジスタをオンさせてこれに対応し
て前記信号出力端子に第１または第２の差動増幅器に入
力された信号を取り出すように構成すると共に、前記第
１の差動増幅器を成す２つのトランジスタと前記第１の
スイッチングトランジスタとの間に電源に対して順方向
に第１．第２のダイオードを介装し、前記第２０差動増
幅器を成す２つのトランジスタと前記第２のスイッチン
グトランジスタとの間に電源に対して順方向に第８゜第
４のダイオードを介装したスイッチ回路装置。1. The first one, in which different signals are input to one input, respectively.
．． a second differential amplifier; a current mirror circuit interposed between the second differential amplifier and one power supply;
Said 1st. The first differential amplifier is interposed between the second differential amplifier and the other power supply. a second switching transistor; The other input of the second differential amplifier and the emitter follower output coupled to the current mirror circuit are connected to form a signal output terminal, and
The switching transistor is turned on and the signal input to the first or second differential amplifier is outputted from the signal output terminal in response to this, and the two switching transistors forming the first differential amplifier are A first . A switch in which a second diode is interposed, and a fourth diode is interposed at 8 degrees in the forward direction with respect to the power supply between the two transistors forming the 20th differential amplifier and the second switching transistor. circuit device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17673682A JPS5964923A (en) | 1982-10-06 | 1982-10-06 | Switch circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17673682A JPS5964923A (en) | 1982-10-06 | 1982-10-06 | Switch circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5964923A true JPS5964923A (en) | 1984-04-13 |
Family
ID=16018890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17673682A Pending JPS5964923A (en) | 1982-10-06 | 1982-10-06 | Switch circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5964923A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151780A (en) * | 1989-03-10 | 1992-09-29 | U.S. Philips Corporation | Differential amplifiers |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750131A (en) * | 1980-09-10 | 1982-03-24 | Hitachi Ltd | Electronic switch circuit |
-
1982
- 1982-10-06 JP JP17673682A patent/JPS5964923A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5750131A (en) * | 1980-09-10 | 1982-03-24 | Hitachi Ltd | Electronic switch circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151780A (en) * | 1989-03-10 | 1992-09-29 | U.S. Philips Corporation | Differential amplifiers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3961280A (en) | Amplifier circuit having power supply voltage responsive to amplitude of input signal | |
| KR880010575A (en) | Logic circuit | |
| GB1322516A (en) | Signal translating stage | |
| US4275359A (en) | MOS FET Amplifier | |
| JPS5596707A (en) | Bias circuit of power amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| US4587494A (en) | Quasi-complementary class B IC output stage | |
| JPS5964923A (en) | Switch circuit device | |
| US5075568A (en) | Switching bipolar driver circuit for inductive load | |
| JPH0580164B2 (en) | ||
| US5877974A (en) | Folded analog signal multiplier circuit | |
| US4366441A (en) | Signal-muting circuit for bridge amplifier | |
| US3351866A (en) | Amplifier circuit having separate and independent output and biasing paths | |
| JPH027715A (en) | Circuit device for low distortion switching of signal | |
| JPS5836844B2 (en) | push-pull amplifier circuit | |
| US4532482A (en) | Circuit for preventing malfunction of muting amplifier | |
| EP0339481A2 (en) | Wideband amplifier | |
| JPH04579Y2 (en) | ||
| SU1376231A1 (en) | Push-pull power amplifier | |
| JPH01204513A (en) | Current output circuit | |
| JPS6062233A (en) | Semiconductor switching device | |
| JP2645403B2 (en) | Voltage follower circuit | |
| JPS6024714A (en) | Voice mixing circuit | |
| SU1051717A1 (en) | Semiconductor switch | |
| SU932616A1 (en) | Magnetic-transistor switch |