JPS595496A - メモリプロテクト方式 - Google Patents
メモリプロテクト方式Info
- Publication number
- JPS595496A JPS595496A JP57113582A JP11358282A JPS595496A JP S595496 A JPS595496 A JP S595496A JP 57113582 A JP57113582 A JP 57113582A JP 11358282 A JP11358282 A JP 11358282A JP S595496 A JPS595496 A JP S595496A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- protect
- data
- protected
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はメモリプロテクト方式に係り、特にプログラム
のようにメモリの内容が破壊されてはいけない部分をラ
イトできないようにして保護するようｒこしたものに関
する。
のようにメモリの内容が破壊されてはいけない部分をラ
イトできないようにして保護するようｒこしたものに関
する。
従来、パーソナルコンピュータや端末装置では、メモリ
（プログラムを記入しておきこれよりデータを読出した
り、またはデータを記入しなからデータ処理を遂行して
いる。プログラムには内容が破壊されてはいけない部分
があり、プログラムの実行中にそのメモリの内容が何等
かの理由で他のものに書替えられることによるデータ破
壊を防止するメモリプロテクト方式が採用されている。
（プログラムを記入しておきこれよりデータを読出した
り、またはデータを記入しなからデータ処理を遂行して
いる。プログラムには内容が破壊されてはいけない部分
があり、プログラムの実行中にそのメモリの内容が何等
かの理由で他のものに書替えられることによるデータ破
壊を防止するメモリプロテクト方式が採用されている。
従来のメモリプロテクト方式は、第１図に示す如く、メ
モリ全体にプロテクト制御信号を印加し、メモリにデー
タが上書きされないように制御することかまず考えられ
たが、このような方式ではメモリを部分的にプロテクト
、アンプロチクトスることはできなかった。
モリ全体にプロテクト制御信号を印加し、メモリにデー
タが上書きされないように制御することかまず考えられ
たが、このような方式ではメモリを部分的にプロテクト
、アンプロチクトスることはできなかった。
それで、現在でに、第２図に示すようにメモリを複数の
メモリー［ルＡ、Ｂ、Ｃ（例えば３個）にわけ、特定の
メモリ例えばメモリＡ、 Ｂのみをプロテクトしメモ
リＣのみをアンプロテクトしたり、あるいに、メモリを
アドレスより区分してプロテクトしたりアンプロテクト
したりしている。
メモリー［ルＡ、Ｂ、Ｃ（例えば３個）にわけ、特定の
メモリ例えばメモリＡ、 Ｂのみをプロテクトしメモ
リＣのみをアンプロテクトしたり、あるいに、メモリを
アドレスより区分してプロテクトしたりアンプロテクト
したりしている。
しかしこのような方式によれば、やはりメモリの保護区
分が大まかであってメモリｒルの内部を更らに詳細にプ
ロテクト、アンプロテクト指定することにできなかった
。
分が大まかであってメモリｒルの内部を更らに詳細にプ
ロテクト、アンプロテクト指定することにできなかった
。
それ故、これらのメモリプロテクト方式では、例えば第
３図（ロ）（ハ）に示すような場合に機械語単位やデー
タ単位にまでプロテクト、アンプロテクトを指定するこ
とができなかった。
３図（ロ）（ハ）に示すような場合に機械語単位やデー
タ単位にまでプロテクト、アンプロテクトを指定するこ
とができなかった。
第３図（イ）Ｉ″ｉｉアセンブリ言語ログラムを省いた
ものであり「ＬＤＡ Ａ ＋ ￥８０Ｊは、８０と
いうデータをアキュームレータ入れなさいという命令で
あり、またｌ’−８ＴＡ Ａ ￥００」はアキュー
ムレータの内容をＯＯ番地にストアしなさいという命令
である。プログラマ−がこのような命令を作ると、アシ
センプラはこれを解読して第３図（ロ）に示す如き機械
語とオペランドｖｃｉｌｌｌ訳する。そしてデータ処理
装置にこれによりデータ処理を遂行するものである。
ものであり「ＬＤＡ Ａ ＋ ￥８０Ｊは、８０と
いうデータをアキュームレータ入れなさいという命令で
あり、またｌ’−８ＴＡ Ａ ￥００」はアキュー
ムレータの内容をＯＯ番地にストアしなさいという命令
である。プログラマ−がこのような命令を作ると、アシ
センプラはこれを解読して第３図（ロ）に示す如き機械
語とオペランドｖｃｉｌｌｌ訳する。そしてデータ処理
装置にこれによりデータ処理を遂行するものである。
ところがこのうちオペランド［８分によっては書替える
ものであり、例えばｒ８０Ｊ Ｕ書替え可能部分であり
、機械語ｒ８６Ｊ ｅ ｒ９７ｊとオペランド「ＯＯ
」は書替不所望の部分であるとき、これらを区別してプ
ロテクト、アンプロテクトすることが望ましい。すなわ
ち、第３図−（ハ）の点線部分のみをプロテクトするこ
とが必要になる。
ものであり、例えばｒ８０Ｊ Ｕ書替え可能部分であり
、機械語ｒ８６Ｊ ｅ ｒ９７ｊとオペランド「ＯＯ
」は書替不所望の部分であるとき、これらを区別してプ
ロテクト、アンプロテクトすることが望ましい。すなわ
ち、第３図−（ハ）の点線部分のみをプロテクトするこ
とが必要になる。
これは、破壊部分によってはプログラムが暴走すること
もありきめ細かく係官１することが必要になるからであ
る。
もありきめ細かく係官１することが必要になるからであ
る。
本発明の目的はこのような、メモリ内のデータを非常に
きめ細かくプロテクト、アンプロテクトする、きわめて
簡単な方式を提供することである。
きめ細かくプロテクト、アンプロテクトする、きわめて
簡単な方式を提供することである。
この目的を遂行するために本発明のメモリプロテクト方
式でに、プログラムが書替え可能に格納されるメモリと
このメモリに格納されたプログラムが不所望ＶＣ書替え
られることを保護するメモリプロテクト方式において、
保護すべきデータを識別するプロテクト識別データの記
入されるプロテクト制御メモリと前記メモリに対するリ
ード・ライト信号全ゲートするゲート手段を設け、前記
メモリに格納されたデータかアクセスされるとき前記プ
ロテクト制御メモリに記入されたプロテクト識別データ
により前記ゲート手段を制御して、プロテクトすべきデ
ータがアクセスされたとき前記ゲート手段からライト信
号が出力されることを抑制することにより保護すべきデ
ータが不所望に破壊されることを防止するようにしたこ
とを特徴とする。
式でに、プログラムが書替え可能に格納されるメモリと
このメモリに格納されたプログラムが不所望ＶＣ書替え
られることを保護するメモリプロテクト方式において、
保護すべきデータを識別するプロテクト識別データの記
入されるプロテクト制御メモリと前記メモリに対するリ
ード・ライト信号全ゲートするゲート手段を設け、前記
メモリに格納されたデータかアクセスされるとき前記プ
ロテクト制御メモリに記入されたプロテクト識別データ
により前記ゲート手段を制御して、プロテクトすべきデ
ータがアクセスされたとき前記ゲート手段からライト信
号が出力されることを抑制することにより保護すべきデ
ータが不所望に破壊されることを防止するようにしたこ
とを特徴とする。
本発明のプロテクト方式を一実施例にもとづき詳述する
に先立ち、本発明のプロテクト方式の原理を第３図及び
第５図にもとづき説明する。
に先立ち、本発明のプロテクト方式の原理を第３図及び
第５図にもとづき説明する。
第３図（ロ）Ｋ示す機械語に脈訳されたとき保護すべき
範囲が全部なのか一部なのか、一部であればどこの部分
であるかを示す識別記号を、第５図のＰ、ＰＡの如くア
センブリ言語により命令を作成するとき一緒に付加する
。第５図においてＰは機械語“部分のみ保護することを
示す識別記号でありＰＡは機械語部分とオペランド部分
の全体を保護することを示す識別記号である。そしてこ
のように識別記号を付加したアセンブリＮ語をアセンブ
ラにより綜訳するとき、第５図の如くオブジェクトコー
ドと、この識別記号にもとづ（プロテクトビットを作成
する。プロテクトビットは「０」がプロテクト、「１」
がアンプロテクトを示している。
範囲が全部なのか一部なのか、一部であればどこの部分
であるかを示す識別記号を、第５図のＰ、ＰＡの如くア
センブリ言語により命令を作成するとき一緒に付加する
。第５図においてＰは機械語“部分のみ保護することを
示す識別記号でありＰＡは機械語部分とオペランド部分
の全体を保護することを示す識別記号である。そしてこ
のように識別記号を付加したアセンブリＮ語をアセンブ
ラにより綜訳するとき、第５図の如くオブジェクトコー
ドと、この識別記号にもとづ（プロテクトビットを作成
する。プロテクトビットは「０」がプロテクト、「１」
がアンプロテクトを示している。
オブジェクトコードは機械語とオペランドを第５図の如
く連続的にリスト化したものである。したがって、これ
により「８６」、「９７」、「００」はプロテクト、ｒ
ｓ ＯＪ ｕアンプロテクトであることが識別できる
。そしてメモリにこのオブジェクトコードを格納してお
き、このオブジェクトコードを読出すときにプロテクト
ビットによりリード・ライト信号のゲートを制御して、
ｒＯＪのときはオフになるようにすればメモリにライト
信号が印加されることになく、データのプロテクトがこ
のオブジェクトコード単位できめ細かく行うこと／）−
できる。
く連続的にリスト化したものである。したがって、これ
により「８６」、「９７」、「００」はプロテクト、ｒ
ｓ ＯＪ ｕアンプロテクトであることが識別できる
。そしてメモリにこのオブジェクトコードを格納してお
き、このオブジェクトコードを読出すときにプロテクト
ビットによりリード・ライト信号のゲートを制御して、
ｒＯＪのときはオフになるようにすればメモリにライト
信号が印加されることになく、データのプロテクトがこ
のオブジェクトコード単位できめ細かく行うこと／）−
できる。
次に第４図及び第６図にもとづき、この第５図に示すプ
ロテクトビットの作成について説明する。
ロテクトビットの作成について説明する。
第４図はオブジェクトコード及びプロテクトビットを作
成する構成図、第６図はその動作説明図である。
成する構成図、第６図はその動作説明図である。
図中、１は命令記入メモリであって、給５図に示す如き
アセンブリ言語により記入された命令及び保護範囲を示
す識別記月が格納されている。
アセンブリ言語により記入された命令及び保護範囲を示
す識別記月が格納されている。
２は機械語生成部であって、第５図のアセンブリ言語命
令部分を読取り、これを機械語に鍼訳するものであり、
その脈状データは機械語命令メモリ７の第２カウンタ５
により指示されたアドレス領域に順次記入されて第５図
に示すようなオブジェクトコードが得られる。
令部分を読取り、これを機械語に鍼訳するものであり、
その脈状データは機械語命令メモリ７の第２カウンタ５
により指示されたアドレス領域に順次記入されて第５図
に示すようなオブジェクトコードが得られる。
３はプロテクトビット生成部であって、第５図の識別記
号にもとづきプロテクトビットを作成するものであり、
その作成したプロテクトビットは第３アドレスカウンタ
６の指示によりプロテクトビットメモリ８に順次記入さ
れて第５図に示す如きものが得られる。
号にもとづきプロテクトビットを作成するものであり、
その作成したプロテクトビットは第３アドレスカウンタ
６の指示によりプロテクトビットメモリ８に順次記入さ
れて第５図に示す如きものが得られる。
次に第６図のフローチャートにより第４図の動作につい
て説明する。
て説明する。
リアよ嘱５図に示す如きアセンブリ言語の命令および識
別記号を読出す。このうちアセンブリ言語は機械語生成
部２に出力されて機械語に鍼訳され、第２カウンタタの
指示する機械語命令メモリ７にセントされる。また識別
記号が存在するとぎはこれがプロテクトビット生成部３
に出力されてプロテクトビットが生成され、第３カウン
タ６の指示するプロテクトメモリ８にセントされる。こ
のようにして命令記入メモリ１より順次命令が続出され
て機械語生成部２とプロテクトビット生成部３に順次伝
達され上記の如き操作が続けられる。そして命令記入メ
モリ１に記入された命令が全部読出されて処理されると
、機械語命令メモリ７及びプロテクトビットメモリ８に
は、第５図に示すオブジェクトコードと、これに対応し
たプロテクトビットがセントされる。それから出力制御
部９はこれらのメモリ７．８よりそのオブジェクトコー
ドとプロテクトピントをフロッピィディスク１゜のよう
な外部媒体に格納する。
別記号を読出す。このうちアセンブリ言語は機械語生成
部２に出力されて機械語に鍼訳され、第２カウンタタの
指示する機械語命令メモリ７にセントされる。また識別
記号が存在するとぎはこれがプロテクトビット生成部３
に出力されてプロテクトビットが生成され、第３カウン
タ６の指示するプロテクトメモリ８にセントされる。こ
のようにして命令記入メモリ１より順次命令が続出され
て機械語生成部２とプロテクトビット生成部３に順次伝
達され上記の如き操作が続けられる。そして命令記入メ
モリ１に記入された命令が全部読出されて処理されると
、機械語命令メモリ７及びプロテクトビットメモリ８に
は、第５図に示すオブジェクトコードと、これに対応し
たプロテクトビットがセントされる。それから出力制御
部９はこれらのメモリ７．８よりそのオブジェクトコー
ドとプロテクトピントをフロッピィディスク１゜のよう
な外部媒体に格納する。
次に本発明の一実施例を第７図により説明する。
図中、１１はメモリ、１２はプロテクト制御メモリ、１
３［アドレス変換部、１４．１５はゲート回路、１６は
アンド回路である。
３［アドレス変換部、１４．１５はゲート回路、１６は
アンド回路である。
メモリ１１は、データ処理に必要なプログラムやデータ
が格納されているものであって、第５図に示ずオブジェ
クトコードが格納されている。
が格納されているものであって、第５図に示ずオブジェ
クトコードが格納されている。
プロテクト制御メモリ１２は第５図に示すプロテクトビ
ットが格納されるものである。
ットが格納されるものである。
アドレス変換＃ｉ ３ｕメモリ１１に格納されたオブジ
ェクトコードのアドレスに対応してプロテクトビットが
プロテクト制御メモリ１２から読出されるようにアドレ
ス変換を行うものである。すなわち、メモリ１１に格納
されたオブジェクトコードのアドレスと、プロテクト制
御メモリ１２に格納されたプロテクトビットのアドレス
とは一致しないので、その整合を行うものである。メモ
リ１１にオブジェクトコードが記入されるとき、そのメ
モリ１１のアドレス信号はアドレス変換部１３にも伝達
され、アドレス変換部１３に内蔵されたアドレス保持回
路に保持され、これにもとづきプロテクトビットに対す
るプロテクト制御メモリ１２への格納先が例えはテーブ
ル等により対応指示されている。
ェクトコードのアドレスに対応してプロテクトビットが
プロテクト制御メモリ１２から読出されるようにアドレ
ス変換を行うものである。すなわち、メモリ１１に格納
されたオブジェクトコードのアドレスと、プロテクト制
御メモリ１２に格納されたプロテクトビットのアドレス
とは一致しないので、その整合を行うものである。メモ
リ１１にオブジェクトコードが記入されるとき、そのメ
モリ１１のアドレス信号はアドレス変換部１３にも伝達
され、アドレス変換部１３に内蔵されたアドレス保持回
路に保持され、これにもとづきプロテクトビットに対す
るプロテクト制御メモリ１２への格納先が例えはテーブ
ル等により対応指示されている。
次に本発明を第７図に基づき説明する。
■ まず、第５図に示すオブジェクトコードをメモリ１
１に格納する。このとき図示省略した主制御部がメモリ
１１に対するアドレスと、ゲート回路１４，１５に対す
るゲート信号やアドレス変換部１３を制御する制御信号
等よりなるプロテクトメモリ匍Ｊ御信号を出方し、ゲー
ト回路１４をオン、ゲート回路１５をオフにする。
１に格納する。このとき図示省略した主制御部がメモリ
１１に対するアドレスと、ゲート回路１４，１５に対す
るゲート信号やアドレス変換部１３を制御する制御信号
等よりなるプロテクトメモリ匍Ｊ御信号を出方し、ゲー
ト回路１４をオン、ゲート回路１５をオフにする。
そして、第４図に示した外部媒体であるフロン箋ノ
ビイディスク１ｏよりオブジェクトコードを読出し、ア
ドレスを送出しアンドゲート１６をオンにしてライト信
号をメモリ１１に伝達する。
ドレスを送出しアンドゲート１６をオンにしてライト信
号をメモリ１１に伝達する。
これによりメモリ１１にオブジェクトコードが格納され
、そのときの格納先アドレスはアドレス変換部１３に保
持される。
、そのときの格納先アドレスはアドレス変換部１３に保
持される。
■ 次にゲート回路１４をオフにしゲート回路１５をオ
ンにして、プロテクトビットをフロッピィディスク１０
より読出してゲート回路１５に伝達し、同時にオブジェ
クトコードを格納したときのアドレスを再送出する。こ
れによりアドレス変換部１３よりプロテクト制御メモリ
１２に対するアドレスが出力され、プロテクトビットが
プロテクト制御メモリ１２の所定のアドレスに格納され
ることになる。
ンにして、プロテクトビットをフロッピィディスク１０
より読出してゲート回路１５に伝達し、同時にオブジェ
クトコードを格納したときのアドレスを再送出する。こ
れによりアドレス変換部１３よりプロテクト制御メモリ
１２に対するアドレスが出力され、プロテクトビットが
プロテクト制御メモリ１２の所定のアドレスに格納され
ることになる。
■ このようにしてプロテクトビットを格納したあと、
今度は再びゲート回路１４をオンにし、ゲート回路１５
をオフにする。かくしてメモリ１１に格納されたプログ
ラムによりパーソナル・コンピュータや端末装置におけ
るデータ処理が実行できる。
今度は再びゲート回路１４をオンにし、ゲート回路１５
をオフにする。かくしてメモリ１１に格納されたプログ
ラムによりパーソナル・コンピュータや端末装置におけ
るデータ処理が実行できる。
■ このデータ処理に際し、メモリ１１から必要なデー
タを読出すとき、アドレス変換部１３により同時にプロ
テクト制御メモリ１２のプロテクトビットも読出される
。そしてアクセスされたオブジェクトコードがプロテク
トされるコードの場合には、プロテクト制御メモリ１２
かも「０」が出力されてアンド回路１６がオンになり、
メモリ１１に対してライト信焉が印加されないので、誤
った書替えによる破壊は完全に防止できる。
タを読出すとき、アドレス変換部１３により同時にプロ
テクト制御メモリ１２のプロテクトビットも読出される
。そしてアクセスされたオブジェクトコードがプロテク
トされるコードの場合には、プロテクト制御メモリ１２
かも「０」が出力されてアンド回路１６がオンになり、
メモリ１１に対してライト信焉が印加されないので、誤
った書替えによる破壊は完全に防止できる。
なお、プロテクト制御メモリ１２にプロテクトビットを
格納するとき、これをシリアクルに格納しておき、アド
レス変換テーブル等でその対応アドレスを用意して、メ
モリ１１Ｖｃアクセスするとき必要とするプロテクトビ
ットを取出すことも勿論可能である。
格納するとき、これをシリアクルに格納しておき、アド
レス変換テーブル等でその対応アドレスを用意して、メ
モリ１１Ｖｃアクセスするとき必要とするプロテクトビ
ットを取出すことも勿論可能である。
本発明によれば、きわめて簡単な手段により破壊される
ことが非所望な部分をきわめて細か（保護することがで
き、プログラムの安定性を向上することができる。例え
ば書替えできるのをデータ部分のみに限定したり、ある
いはこわされると暴走の原因になるような箇所を細かく
保護できることになる。
ことが非所望な部分をきわめて細か（保護することがで
き、プログラムの安定性を向上することができる。例え
ば書替えできるのをデータ部分のみに限定したり、ある
いはこわされると暴走の原因になるような箇所を細かく
保護できることになる。
第１図及び第２図は従来のプロテクトメモリ方式、第３
図は命令及び保護対象説明図、第４図は本発明において
使用されるプロテクトビット作成回路構成図、第５図は
本発明において使用されるオブジェクトコードとプロテ
クトビットの説明図、第６図は第４図の動作説明図、第
７図は本発明の一実施例構成図である。 図中、１は命令記入メモリ、２は機械語生成都、３はプ
ロテクトビット生成部、４は第１カウンタ、５は第２カ
ウンタ、６は第３カクンタ、７に機械語命令メモリ、８
ぼプロテクトビットメモリ、９は出力制御部、１ｏ１１
″ｔフロツピイデイスク、１１はメモリ、１２にプロテ
クト制御メモリ、１３はアドレス変換部、１４．１５は
ゲート回路、１６はアンド回路である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 才１ 図 才２ Ｎ ７３ 図 ＣノＡ） ＋８６＋ ８゜ １９７・−〇〇Ｉ
図は命令及び保護対象説明図、第４図は本発明において
使用されるプロテクトビット作成回路構成図、第５図は
本発明において使用されるオブジェクトコードとプロテ
クトビットの説明図、第６図は第４図の動作説明図、第
７図は本発明の一実施例構成図である。 図中、１は命令記入メモリ、２は機械語生成都、３はプ
ロテクトビット生成部、４は第１カウンタ、５は第２カ
ウンタ、６は第３カクンタ、７に機械語命令メモリ、８
ぼプロテクトビットメモリ、９は出力制御部、１ｏ１１
″ｔフロツピイデイスク、１１はメモリ、１２にプロテ
クト制御メモリ、１３はアドレス変換部、１４．１５は
ゲート回路、１６はアンド回路である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 才１ 図 才２ Ｎ ７３ 図 ＣノＡ） ＋８６＋ ８゜ １９７・−〇〇Ｉ
Claims (1)
- （１） プログラムが書替え可能に格納されるメモリ
とこのメモリに格納されたプログラムが不所望に書替え
られることを保護するメモリプロテクト方式において、
保護すべきデータを識別するプロテクト識別データの記
入されるプロテクト制御メモリと前記メモリに対するリ
ード・ライト信号をゲートするゲート手段を設け、前記
メモリに格納されたデータがアクセスされるとき前記プ
ロテクト制御メモリに記入されたプロテクト識別データ
により前記ゲート手段を制御して、プロテクトすべきデ
ータがアクセスされたとき前記ゲート手段からライト信
号が出力されることを抑制すること′ により保護すべ
きデータが不所望に破壊されることを防止するようにし
たことを特徴とするメモリプロテクト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113582A JPS595496A (ja) | 1982-06-30 | 1982-06-30 | メモリプロテクト方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113582A JPS595496A (ja) | 1982-06-30 | 1982-06-30 | メモリプロテクト方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595496A true JPS595496A (ja) | 1984-01-12 |
Family
ID=14615875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113582A Pending JPS595496A (ja) | 1982-06-30 | 1982-06-30 | メモリプロテクト方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595496A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178074A (ja) * | 1984-02-24 | 1985-09-12 | Canon Inc | プリンタ制御装置 |
| JPS63263697A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 電気的に消去可能なｐｒｏｍ |
| JPH01135277A (ja) * | 1987-11-20 | 1989-05-26 | Sony Corp | 電子機器 |
| US8316200B2 (en) | 2007-04-10 | 2012-11-20 | Seiko Epson Corporation | Microcomputer, electronic instrument, and flash memory protection method |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128936A (ja) * | 1974-03-29 | 1975-10-11 | ||
| JPS545330A (en) * | 1977-06-15 | 1979-01-16 | Hitachi Ltd | Memory protect circuit |
-
1982
- 1982-06-30 JP JP57113582A patent/JPS595496A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50128936A (ja) * | 1974-03-29 | 1975-10-11 | ||
| JPS545330A (en) * | 1977-06-15 | 1979-01-16 | Hitachi Ltd | Memory protect circuit |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60178074A (ja) * | 1984-02-24 | 1985-09-12 | Canon Inc | プリンタ制御装置 |
| JPS63263697A (ja) * | 1987-04-21 | 1988-10-31 | Nec Corp | 電気的に消去可能なｐｒｏｍ |
| JPH01135277A (ja) * | 1987-11-20 | 1989-05-26 | Sony Corp | 電子機器 |
| US8316200B2 (en) | 2007-04-10 | 2012-11-20 | Seiko Epson Corporation | Microcomputer, electronic instrument, and flash memory protection method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777588A (en) | General-purpose register file optimized for intraprocedural register allocation, procedure calls, and multitasking performance | |
| US4332009A (en) | Memory protection system | |
| US6282644B1 (en) | Apparatus and method for storing BIOS data of computer system | |
| JPS595496A (ja) | メモリプロテクト方式 | |
| EP0864983A2 (en) | Computer system including memory adress management circuit for protecting memory from illegal writing | |
| KR102213258B1 (ko) | 효율적인 명령어 처리를 위한 프로세싱-인-메모리 제어 방법 및 이를 적용한 연산장치 | |
| JPS6148735B2 (ja) | ||
| JPH01232452A (ja) | ワンチッププロセッサ | |
| KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
| JPS6125168B2 (ja) | ||
| US4658376A (en) | Magnetic bubble file system | |
| KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 | |
| JPS58211257A (ja) | 磁気デイスク装置の書込み制御方式 | |
| JPH06187520A (ja) | Ｉｃメモリカード | |
| JPS6252334B2 (ja) | ||
| JPS6226738B2 (ja) | ||
| JP2796162B2 (ja) | 命令処理方法 | |
| JPS6051736B2 (ja) | 情報処理装置 | |
| JPS60175161A (ja) | メモリアクセス方式 | |
| JPS6320631A (ja) | レジスタ選択方式 | |
| JPH05334195A (ja) | 情報処理装置 | |
| JPH06103171A (ja) | 記憶装置 | |
| JPH05165659A (ja) | マイクロプロセッサ | |
| JPS6084638A (ja) | メモリカ−ド | |
| JPH04137138A (ja) | 情報処理装置 |