JPS5952852B2 - frequency synthesizer - Google Patents

frequency synthesizer

Info

Publication number
JPS5952852B2
JPS5952852B2 JP52115784A JP11578477A JPS5952852B2 JP S5952852 B2 JPS5952852 B2 JP S5952852B2 JP 52115784 A JP52115784 A JP 52115784A JP 11578477 A JP11578477 A JP 11578477A JP S5952852 B2 JPS5952852 B2 JP S5952852B2
Authority
JP
Japan
Prior art keywords
frequency
signal
filter
phase comparator
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52115784A
Other languages
Japanese (ja)
Other versions
JPS5449054A (en
Inventor
雅勝 豊島
俊彦 和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP52115784A priority Critical patent/JPS5952852B2/en
Publication of JPS5449054A publication Critical patent/JPS5449054A/en
Publication of JPS5952852B2 publication Critical patent/JPS5952852B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/185Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using a mixer in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 本発明は種々の通信機等に適用して好適な周波数シンセ
サイザに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a frequency synthesizer suitable for application to various communication devices.

従来、斯種周波数シンセサイザは例えば第1図に示すよ
うに構成されている。
Conventionally, this type of frequency synthesizer has been configured as shown in FIG. 1, for example.

先ず、以下に第1図について説明しよう。First, let us explain Figure 1 below.

20はフェイズ・ロックド・ループ(以下PLLと略称
する)である。
20 is a phase locked loop (hereinafter abbreviated as PLL).

このPLL20において、可変発振器4の出力信号の一
部は混合器5に供給され、ここに供給される周波数信号
と混合されてその周波数が低くされいわゆるビートダウ
ンされる。
In this PLL 20, a part of the output signal of the variable oscillator 4 is supplied to the mixer 5, where it is mixed with the frequency signal supplied thereto to lower its frequency, resulting in so-called beatdown.

このビートダウンされた信号は可変分周器としてのプロ
グラマブルカウンタ6に供給されて適当な値で分周され
位相比較器2に供給され、基準発振器1からの基準周波
数信号と位相比較される。
This beatdown signal is supplied to a programmable counter 6 as a variable frequency divider, divided by an appropriate value, and supplied to a phase comparator 2, where the phase is compared with the reference frequency signal from the reference oscillator 1.

この比較出力はアクティブフィルタ3に供給されて直流
化され、可変発振器4にその発振周波数を制御する信号
として供給される。
This comparison output is supplied to the active filter 3, where it is converted into a direct current, and supplied to the variable oscillator 4 as a signal for controlling its oscillation frequency.

ところでこのPLL20で周波数がロックされている状
態において位相比較器2の出力信号の周波数スペクトラ
ムは第2図のようであり、これには基準発振周波数であ
るl0KH2,の基本波信号及び;その高調波信号が含
まれている。
By the way, when the frequency is locked by this PLL 20, the frequency spectrum of the output signal of the phase comparator 2 is as shown in Fig. 2, which includes the fundamental wave signal of l0KH2, which is the reference oscillation frequency, and its harmonics. Contains signals.

ところで、アクティブフィルタ3は後述するように演算
増巾器の帰還回路に抵抗器とコンデンサとが直列接続さ
れて構成されており、この回路定数によって所定の周波
数以下ではかなり信号が減衰される低域通過フィルタが
構成されている。
By the way, as will be described later, the active filter 3 is composed of a resistor and a capacitor connected in series to a feedback circuit of an operational amplifier. A pass filter is configured.

この位相比較器2の出力信号に含まれる高調波信号成分
はアクティブフィルタ3を通して軽減されるが、アクテ
ィブフィルタ3の周波数特性はPLL20の固有周波数
及びダンピングファクタを求めると決まってしまうので
、高調波信号成分の減衰度には限度がある。
The harmonic signal component contained in the output signal of the phase comparator 2 is reduced through the active filter 3, but since the frequency characteristics of the active filter 3 are determined by determining the natural frequency and damping factor of the PLL 20, the harmonic signal component contained in the output signal of the phase comparator 2 is reduced. There is a limit to the degree of component attenuation.

斯かる点に鑑み、本発明は回路構成簡単にして位相比較
器の出力信号に含まれる基本波信号の高調波成分を効果
的に抑圧できる周波数シンセサイザを提案せんとするも
のである。
In view of the above, the present invention aims to propose a frequency synthesizer that has a simple circuit configuration and can effectively suppress the harmonic components of the fundamental wave signal contained in the output signal of the phase comparator.

以下に、第2図を参照して本発明周波数シンセサイザの
一実施例を説明しよう。
An embodiment of the frequency synthesizer of the present invention will be described below with reference to FIG.

尚、第3図において第1図と対応する部分には同一符号
を付し、その重複説明を省略する。
In FIG. 3, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and redundant explanation thereof will be omitted.

即ち、第3図は第1図において位相比較器2と可変発振
器4との間にアクティブフィルタ3と直列に補助フィル
タ8として例えばチェビシェフ型の低減通過フィルタを
挿入して付加したものである。
That is, FIG. 3 shows a configuration in which, in FIG. 1, for example, a Chebyshev type reduced-pass filter is inserted as an auxiliary filter 8 in series with the active filter 3 between the phase comparator 2 and the variable oscillator 4.

この補助フィルタ8は位相比較器に供給される基準周波
数信号及びその高調波信号を阻止すると共に可変分周器
の分周比の変化時において位相比較器より出力される比
較周波数信号のうちの最大周波数信号を通過させるよう
にその特性が設定されている。
This auxiliary filter 8 blocks the reference frequency signal and its harmonic signals supplied to the phase comparator, and also blocks the maximum of the comparison frequency signals output from the phase comparator when the frequency division ratio of the variable frequency divider changes. Its characteristics are set to pass frequency signals.

ところでこの補助フィルタ8を付加したことによってP
LL20の系の周波数及びダンピングファクタに影響を
与えてはならないため、この補助フィルタ8は次のよう
な設計によりその特性が決められている。
By the way, by adding this auxiliary filter 8, P
Since the frequency and damping factor of the LL 20 system must not be affected, the characteristics of this auxiliary filter 8 are determined by the following design.

以下にこの補助フィルタ8の設計について吟味しよう。The design of this auxiliary filter 8 will be examined below.

尚、以下の説明においては本発明周波数シンセサイザを
例えば40チヤンネルの市民バンド(CB帯)のトラン
シーバ−に適用する場合について述べる。
In the following description, a case will be described in which the frequency synthesizer of the present invention is applied to, for example, a 40-channel civil band (CB band) transceiver.

第3図において電圧制御型発振器4の出力信号は162
70KHz〜16710KHzで゛あり、いわゆるビー
トダウン用の混合回路5では一方の入力端から1536
0KHzの信号が供給され、プログラマブルカウンタ6
には910〜1350KH7の信号が供給される。
In FIG. 3, the output signal of the voltage controlled oscillator 4 is 162
The frequency is 70KHz to 16710KHz, and in the so-called beatdown mixing circuit 5, the frequency is 1536KHz from one input terminal.
A 0KHz signal is supplied and the programmable counter 6
A signal of 910 to 1350KH7 is supplied to .

この信号はプログラマブルカウンタ6で分周され、位相
比較器2でこの信号と基準発振器1からの10KHzの
基準信号とが位相比較される。
This signal is frequency-divided by a programmable counter 6, and a phase comparator 2 compares the phase of this signal with a 10 KHz reference signal from a reference oscillator 1.

そして、この比較出力はアクティブフィルタ3及び補助
フィルタ8を経て電圧制御型発振器4に発振周波数の制
御信号として供給される。
This comparison output is then supplied to the voltage controlled oscillator 4 as an oscillation frequency control signal via the active filter 3 and the auxiliary filter 8.

ところでこのトランシーバ−は40chを装備して々す
、プログラマブルカウンタ6で゛分周比l/NのNの値
は91から135迄変化される。
By the way, this transceiver is equipped with 40 channels, and the value of N in the frequency division ratio l/N is changed from 91 to 135 by the programmable counter 6.

そして、このプログラマブルカウンタ6においてNの値
の変化が一番大きいのはNが91から135へ変化する
とき及び135から91へ変化するときである。
In this programmable counter 6, the largest change in the value of N occurs when N changes from 91 to 135 and from 135 to 91.

プログラマブルカウンタ6においてNを91から135
へ変化させた瞬間はPLL20の系で16270KHz
の周波数の信号がロックされたままであり、プログラマ
ブルカウンタ6で゛は910KHzが135分周されて
しまうので6.74KHzの出力の信号が位相比較器2
へ供給され、位相比較器2で発信器1からの10:tG
(zの発振出力信号と位相比較すると3.26KHzも
の高い周波数の信号が取り出される。
N from 91 to 135 in programmable counter 6
At the moment when it changed to 16270KHz in PLL20 system
The signal with the frequency remains locked, and the programmable counter 6 divides 910 KHz by 135, so the 6.74 KHz output signal is sent to the phase comparator 2.
10:tG from the oscillator 1 at the phase comparator 2.
(When the phase is compared with the oscillation output signal of z, a signal with a high frequency of 3.26 KHz is extracted.

又、同様にして、プログラマブルカウンタ6においてN
を135から91へ変化させた瞬間はPLL20の系で
16710に出の信号がロックされたままであり、プロ
グラマブルカウンタ6で゛は1350KI(zが91分
周されてしまうので14.84KH2の出力が位相比較
器2へ供給され、位相比較器2からは4.84に&もの
高い周波数の信号が取り出される。
Similarly, in the programmable counter 6, N
At the moment when changes from 135 to 91, the signal output to 16710 remains locked in the PLL 20 system, and the signal output from programmable counter 6 is 1350KI (z is divided by 91, so the output of 14.84KH2 is in phase. The signal is supplied to the comparator 2, and a signal with a frequency as high as 4.84 & is taken out from the phase comparator 2.

従って、補助フィルタ8の特性としては4.84に出逢
の周波数を減衰なく伝達し、それ以上の成分を減衰させ
るような低域通過フィルタを付加すれば良く、こうする
ことによりPLL20の緒特性に影響なくスプリアス及
び雑音を減少させることができる。
Therefore, as for the characteristics of the auxiliary filter 8, it is sufficient to add a low-pass filter that transmits the frequency encountered at 4.84 without attenuation and attenuates the components beyond that, and by doing this, the initial characteristics of the PLL 20 Spurious and noise can be reduced without affecting.

この補助フィルタ8としては第4図にその特性を示すチ
ェビシェフ型フィルタ又は例えば10KHz以下の周波
数を通過させるローパスフィルタが好ましい。
The auxiliary filter 8 is preferably a Chebyshev filter whose characteristics are shown in FIG. 4 or a low-pass filter that passes frequencies of, for example, 10 KHz or less.

このチェビシェフ型フィルタは基準周波数10KHz及
びその2倍の高周波の周波数20KHzに著しい遮断特
性を有している。
This Chebyshev type filter has remarkable cutoff characteristics at a reference frequency of 10 KHz and a high frequency twice that frequency of 20 KHz.

第5図は補助フィルタ8としてチェビシェフ型フィルタ
を使用した場合におけるアクティブフィルタ3、補助フ
ィルタ8、インピーダンス整合器14、電圧制御用発振
器4の具体構成例を示したものである。
FIG. 5 shows a specific example of the configuration of the active filter 3, the auxiliary filter 8, the impedance matching device 14, and the voltage control oscillator 4 when a Chebyshev type filter is used as the auxiliary filter 8.

アクティブフィルタ3は演算増巾器10、その帰還回路
に直列接続された抵抗値11、コンデンサ12、及び負
荷抵抗器13等より構成されており、コンデンサ12、
抵抗器11゜13等の定数によりフィルタの周波数特性
は決定される。
The active filter 3 is composed of an operational amplifier 10, a resistor 11 connected in series to its feedback circuit, a capacitor 12, a load resistor 13, etc.
The frequency characteristics of the filter are determined by constants such as resistors 11 and 13.

チェビシェフ型フィルタ8は複数のコイル及びコンデン
サで構成されており、その特性は上述したように第4図
で表わされる。
The Chebyshev filter 8 is composed of a plurality of coils and capacitors, and its characteristics are shown in FIG. 4 as described above.

そして、フィルタ8は通過帯域内の周波数の信号の伝送
損失をなくすため、出力インピーダンスを無限大とした
低域通過フィルタを設計しても良い。
The filter 8 may be designed as a low-pass filter with infinite output impedance in order to eliminate transmission loss of signals of frequencies within the passband.

そして、低域通過フィルタの出力をインピーダンス整合
器14の入力インピーダンスの高い電界効果型トランジ
スタ15で受けてトランジスタ16によりインピーダン
スを低くした後電圧制御型発振器4の可変容量ダイオー
ド17の両端に供給して駆動し、可変容量ダイオード1
7で発生される雑音を減少するようにしている。
Then, the output of the low-pass filter is received by the field effect transistor 15 with high input impedance of the impedance matching device 14, and the impedance is lowered by the transistor 16, and then supplied to both ends of the variable capacitance diode 17 of the voltage controlled oscillator 4. Drive variable capacitance diode 1
7 to reduce the noise generated.

以上は補助フィルタとして低域通過フィルタを用いた場
合について述べたが、補助フィルタはノツチフィルタで
あっても良い。
The case where a low-pass filter is used as the auxiliary filter has been described above, but the auxiliary filter may also be a notch filter.

ノツチフィルタは第6図に示す特性を有しており、基準
周波数10に比の高調数の周波数において一59dB減
衰するように設計されている。
The notch filter has the characteristics shown in FIG. 6, and is designed to attenuate by 159 dB at a harmonic frequency relative to the reference frequency 10.

補助フィルタとして低域通過フィルタを用いた場合、位
相比較器2の出力のビート周波数が低域通過フィルタの
遮断周波数より高いとPLL20はロックしないが、ノ
ツチフィルタを用いた場合位相比較器2の出力のビート
信号の周波数が基準周波数の何倍かの周波数以外であれ
ばビート信号は減衰せず、PLL20は口ツクするので
いわゆるPLL20のロックレンジが広くなる。
When a low-pass filter is used as an auxiliary filter, the PLL 20 will not lock if the beat frequency of the output of phase comparator 2 is higher than the cut-off frequency of the low-pass filter, but when a notch filter is used, the output of phase comparator 2 If the frequency of the beat signal is other than several times the reference frequency, the beat signal will not be attenuated and the PLL 20 will lock, so the so-called lock range of the PLL 20 will be widened.

次に、スペクトラムアナライザを用いて従来の周波数シ
ンセサイザ及び本発明の周波数シンセサイザの可変発振
器の出力信号の周波数スペクトラムを比較して説明しよ
う。
Next, the frequency spectra of the output signals of the variable oscillators of the conventional frequency synthesizer and the frequency synthesizer of the present invention will be compared and explained using a spectrum analyzer.

第7図は補助フィルタを付加しない従来の周波数シンセ
サイザにおける電圧制御発振器の出力信号の周波数スペ
クトラム図であり、搬送波信号のレベルは一32dB、
搬送波信号から基準周波数に対応する1QKHzを隔て
て第2次高調液位号のレベルは約−70dB、第3次高
調液位号のレベルは約−74dBであり、かなり高いレ
ベルの高調波信号が含まれている。
FIG. 7 is a frequency spectrum diagram of the output signal of the voltage controlled oscillator in a conventional frequency synthesizer without an auxiliary filter, and the level of the carrier signal is -32 dB,
Separated from the carrier signal by 1QKHz corresponding to the reference frequency, the level of the second harmonic level signal is approximately -70 dB, and the level of the third harmonic level signal is approximately -74 dB. include.

一方、第8図は補助フィルタを付加した本発明周波数シ
ンセサイザにおける電圧制御発振器の出力信号の周波数
スペクトラム図であり、高調波信号が良好に除去され1
00dB以下とされた。
On the other hand, FIG. 8 is a frequency spectrum diagram of the output signal of the voltage controlled oscillator in the frequency synthesizer of the present invention with an auxiliary filter added, and shows that harmonic signals are well removed.
00dB or less.

斯くして、本発明周波数シンセサイザによれば、位相比
較器と可変発振器との間にアクティブフィルタと直列に
補助フィルタを挿入し、補助フィルタは位相比較器に供
給される基準周波数信号及びその高調波信号を阻止する
と共に可変分周器の分周比の変化時において位相比較器
より出力される比較周波数信号のうち最大周波数信号を
通過させるようにその特性が設定されて成るので、可変
発振器からは高調波信号成分の殆んど含まれない純粋な
出力信号が得られ、搬送波信号から基準周波数に対応す
る10KTh隔てた第2次高調液位号成分を100dB
以下とすることができた。
Thus, according to the frequency synthesizer of the present invention, an auxiliary filter is inserted in series with the active filter between the phase comparator and the variable oscillator, and the auxiliary filter receives the reference frequency signal and its harmonics supplied to the phase comparator. The characteristic is set to block the signal and pass the maximum frequency signal among the comparison frequency signals output from the phase comparator when the frequency division ratio of the variable frequency divider changes. A pure output signal containing almost no harmonic signal components is obtained, and the second harmonic level component separated by 10 KTh corresponding to the reference frequency from the carrier signal is 100 dB.
I was able to do the following.

尚、補助フィルタとしてはチェビシェフ型の低域通過フ
ィルタでなく、コイルとコンデンサとを組合わせた低域
通過フィルタであってもよい。
Note that the auxiliary filter is not a Chebyshev type low-pass filter, but may be a low-pass filter that combines a coil and a capacitor.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の周波数シンセサイザの一例の系統図、第
2図は第1図の動作説明に供する周波数スペクトラム図
、第3図は本発明の周波数シンセサイザの一例の系統図
、第5図は第3図の要部の具体構成を示す回路図、第4
図及び第6図は補助フィルタの一例の周波数特性図、第
7図は従来の周波数シンセサイザの説明に供する周波数
スペクトラム図、第8図は本発明の周波数シンセサイザ
の説明に供する周波数スペクトラム図である。 ′ 2は位相比較器、3はアクティブフィルタ、4は可
変発振器、6は可変分周器、8は補助フィルタである。
FIG. 1 is a system diagram of an example of a conventional frequency synthesizer, FIG. 2 is a frequency spectrum diagram for explaining the operation of FIG. 1, FIG. 3 is a system diagram of an example of the frequency synthesizer of the present invention, and FIG. Circuit diagram showing the specific configuration of the main parts in Figure 3, No. 4
6 and 6 are frequency characteristic diagrams of an example of an auxiliary filter, FIG. 7 is a frequency spectrum diagram for explaining a conventional frequency synthesizer, and FIG. 8 is a frequency spectrum diagram for explaining the frequency synthesizer of the present invention. ' 2 is a phase comparator, 3 is an active filter, 4 is a variable oscillator, 6 is a variable frequency divider, and 8 is an auxiliary filter.

Claims (1)

【特許請求の範囲】[Claims] 1 位相比較器と可変発振器との間にアクティブフィル
タと直列に補助フィルタを挿入し、上記補助フィルタは
位相比較器に供給される基準周波数信号及びその高調波
信号を阻止すると共に可変分周器の分周比の変化時にお
いて位相比較器より出力される比較周波数信号のうちの
最大周波数信号を通過させるようにその特性が設定され
て成る周波数シンセサイザ。
1. An auxiliary filter is inserted in series with the active filter between the phase comparator and the variable oscillator, and the auxiliary filter blocks the reference frequency signal and its harmonic signals supplied to the phase comparator, and also blocks the variable frequency divider. A frequency synthesizer whose characteristics are set so as to pass the maximum frequency signal among comparison frequency signals output from a phase comparator when the frequency division ratio changes.
JP52115784A 1977-09-27 1977-09-27 frequency synthesizer Expired JPS5952852B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP52115784A JPS5952852B2 (en) 1977-09-27 1977-09-27 frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52115784A JPS5952852B2 (en) 1977-09-27 1977-09-27 frequency synthesizer

Publications (2)

Publication Number Publication Date
JPS5449054A JPS5449054A (en) 1979-04-18
JPS5952852B2 true JPS5952852B2 (en) 1984-12-21

Family

ID=14670970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52115784A Expired JPS5952852B2 (en) 1977-09-27 1977-09-27 frequency synthesizer

Country Status (1)

Country Link
JP (1) JPS5952852B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6077526A (en) * 1983-10-05 1985-05-02 Fujitsu Ltd Phase synchronism circuit
JPS6284236U (en) * 1985-11-13 1987-05-29
JPS63164619A (en) * 1986-12-26 1988-07-08 Matsushita Electric Ind Co Ltd Phase locked loop circuit

Also Published As

Publication number Publication date
JPS5449054A (en) 1979-04-18

Similar Documents

Publication Publication Date Title
JPH08228150A (en) Frequency synthesizer
US4977613A (en) Fine tuning frequency synthesizer with feedback loop for frequency control systems
US5341110A (en) Low phase noise reference oscillator
US4707665A (en) Low noise signal generator
US4748425A (en) VCO range shift and modulation device
JPS5952852B2 (en) frequency synthesizer
JPH05243984A (en) Phase synchronizing oscillator
US4097816A (en) Tuning system
SU832703A1 (en) Selective amplifier
US4095190A (en) Tuning system
JPH11308105A (en) Pll frequency synthesizer
Driscoll et al. Voltage-controlled crystal oscillators
JP3715335B2 (en) PLL synthesizer circuit
US4743865A (en) Quartz-crystal microwave oscillator of the common-emitter transmission type with two transistors and a predetermined loaded Q factor
KR920000411B1 (en) Manual 3 order pll loop filter
JPH0389633A (en) Receiver circuit
RU2329595C1 (en) Frequency synthesizer
JPH06291647A (en) Phase control oscillator
JPH11308096A (en) Phase-locked loop circuit
JP2000307454A (en) Frequency conversion circuit
JPH0134443Y2 (en)
JP2732625B2 (en) Phase locked loop
JPS59191921A (en) Oscillation frequency control circuit in tuner
SU813674A1 (en) Frequency multiplier
JPH0229009A (en) Voltage controlled oscillation circuit