JPS59205660A - Information processing system - Google Patents

Information processing system

Info

Publication number
JPS59205660A
JPS59205660A JP58079794A JP7979483A JPS59205660A JP S59205660 A JPS59205660 A JP S59205660A JP 58079794 A JP58079794 A JP 58079794A JP 7979483 A JP7979483 A JP 7979483A JP S59205660 A JPS59205660 A JP S59205660A
Authority
JP
Japan
Prior art keywords
data
transmitting
receiving
circuit
processing system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58079794A
Other languages
Japanese (ja)
Inventor
Kazuhiro Asano
和宏 浅野
Yosuke Yoshida
洋介 吉田
Yoichi Fujioka
洋一 藤岡
Kazuhisa Takazawa
一久 高沢
Masao Ishizaki
石崎 正男
Yasuo Sakami
酒美 保夫
Junichi Tsubouchi
坪内 淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP58079794A priority Critical patent/JPS59205660A/en
Priority to DE8484303001T priority patent/DE3482904D1/en
Priority to EP84303001A priority patent/EP0125842B1/en
Publication of JPS59205660A publication Critical patent/JPS59205660A/en
Priority to US07/132,718 priority patent/US4853682A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To secure not only the function of a full-scale information processing system but other functions corresponding to each application such as an electronic memo, etc., by dividing the processing system into a master device containing a keyboard, etc. and a slave device containing a display means, etc. CONSTITUTION:The information processing system includes a master device A and a slave device B. For the main body of the device A, a keyboard 1 is provided together with a store part 2 for external memory ROM pack formed at the upper left side, a printer 3 set at the right side, and a projectable hook- shaped holder 4 containing a magnetic transfer part for transmission/reception set at the upper center part, respectively. While the device B can be attached to a wrist with a belt 5 and contains a minute liquid crystal display panel 6 set at the center of the upper surface and a button switches 7 provided under the panel 6. In such a separate constitution, the device B can be used independently as an electronic memo in addition to the function of a full-scale information processor.

Description

【発明の詳細な説明】 本発明は、コンポーネント型の情報処理システムレこ関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a component information processing system.

近年、著しい半導体技術の進歩によって本格的なプログ
ラムを実行ができるハンドベルト型計算機が実用化され
ている。
In recent years, with remarkable progress in semiconductor technology, hand-belt type computers that can execute full-scale programs have been put into practical use.

ところで、このような小型の計算機は、大量のデータを
保存する能力があることに着目され、情報の処理ばかり
でなく電子メモとしても利用されている。
By the way, such small-sized computers have attracted attention for their ability to store large amounts of data, and are being used not only for processing information but also as electronic memos.

しかし、従来の計算機は、表示部とキーボード等の演算
処理部本体とが一体的に結合して構成されているため、
使用目的によっては必要としない機能までも持ち運ばね
ばならず携帯に不便であつた。
However, conventional calculators are constructed by integrally combining the display section and the main body of the arithmetic processing section such as the keyboard.
Depending on the purpose of use, even functions that are not required must be carried around, making it inconvenient to carry.

本発明は、このような事情に鑑み、情報表示部とキーボ
ード等の演算処理部とを分離可能にして用途毎に応じた
機能構成を採ることができる新規な情報処理システムを
提供することを目的とする。
In view of these circumstances, an object of the present invention is to provide a new information processing system in which an information display section and an arithmetic processing section such as a keyboard can be separated, and a functional configuration can be adopted depending on the application. shall be.

そこで以下に本発明の詳細を図示した夫施例に基づいて
説明する。
Therefore, the details of the present invention will be explained below based on illustrated embodiments.

第1図は、本発明の一実施例を示す装置の外観図あって
、システムは、親機Aと子+ffi Bに分割して構成
され、親機A本体にはキーボード1のほかに、上部の左
側に外部メモリをなすROMパンクの収納部2を、右部
にはプリンタ3を配設し、上;τ1;中火にデータの送
受イムを行なう磁り、中ノ―送部を持つ鉤状のホルダー
4を起伏可能に設けて構成されている。他方□、ベルト
5により手首に取り付は乎、5るように構成された子機
Bは、上面中央に細布液晶表示パネル6をはめ込み、下
部には釦スィッチ7を設けて構成されている。
FIG. 1 is an external view of a device showing an embodiment of the present invention. The system is divided into a base unit A and a slave+ffi B. On the left side there is a storage part 2 for a ROM puncture, which serves as an external memory, and on the right side there is a printer 3; The holder 4 has a shape that can be raised and lowered. On the other hand, handset B, which is configured to be attached to the wrist with a belt 5, has a thin cloth liquid crystal display panel 6 fitted in the center of the top surface, and a button switch 7 provided at the bottom.

第2図は、親機Aの信号処理回路の一実施例を示す回路
のブロック図であって、図中符号8は、子機Bとの間で
磁気転送によりデータの授受を行なう送受信回路で、第
3図に示したように、磁力線を媒体と1−てデータを送
出、及び受信するインタフェイス部8aと、インクフェ
イス部8aで受信されたシリアル信号をパラレル信号に
変換してデ゛−クハスに出力し、またデータバスからの
パラレル信号をシリアル信号に変換してインフッニーイ
ス部8aに出力するシリアル−パラレル変換回路8bと
、この変換回路8bから出力されたパラレル信号のパリ
ティを検出して後述する中央処理装置室(以下、CPU
と呼ぶ)9にエラー信号を出力するとともに、データバ
スから変換回路8bに入力するパラレル信号にパリティ
ビットを付加するパリテイチェンク付加回路8cと、変
換回路8bからデータバスに出力された信号から割込信
号を検出1.てCPUに割込みをかけるための割込発生
  1回路8dとからなり、各回路はCPUからの送受
   :信コントロール信号により制御を受けて送信モ
ードと受(、?モードの切り換えが行なわれるように構
成されている。再び第2図に戻って、9、前述のCPU
で、アドレスデータバス10を介してユーティリティプ
ログラムを格納したROMパック11やRAM12及び
コントロールプログラムを格納したROM13に接続し
、またI10インタフェイス14を介して送受信回路8
、キーボード15、プリンタ制御回路16に接続し、R
AM12やROM13に格納されたプログラムを実行す
るとともに、I10バス17上のデータを送受信回路8
により子機に出力するように構成されている。
FIG. 2 is a circuit block diagram showing one embodiment of the signal processing circuit of base unit A, and reference numeral 8 in the figure is a transmitting/receiving circuit that exchanges data with slave unit B by magnetic transfer. As shown in FIG. 3, there is an interface section 8a that sends and receives data using magnetic lines of force as a medium, and an interface section 8a that converts the serial signal received by the ink face section 8a into a parallel signal and outputs the data. A serial-to-parallel conversion circuit 8b converts the parallel signal from the data bus into a serial signal and outputs it to the input device section 8a, and detects the parity of the parallel signal output from the conversion circuit 8b, which will be described later. Central processing unit room (hereinafter referred to as CPU)
A parity change addition circuit 8c adds a parity bit to the parallel signal input from the data bus to the conversion circuit 8b, and an interrupt signal is output from the signal output from the conversion circuit 8b to the data bus. Detection 1. It consists of one interrupt generation circuit 8d for interrupting the CPU, and each circuit is configured to switch between the transmitting mode and the receiving mode under the control of the transmitting/receiving control signal from the CPU. Returning to Figure 2 again, 9, the aforementioned CPU
It is connected via the address data bus 10 to the ROM pack 11 and RAM 12 storing the utility program, and to the ROM 13 storing the control program, and also connected to the transmitting/receiving circuit 8 via the I10 interface 14.
, keyboard 15, printer control circuit 16,
In addition to executing programs stored in AM12 and ROM13, data on I10 bus 17 is sent to transmitter/receiver circuit 8.
It is configured to output to the slave device.

第4図は、子機の信号処理回路の一実施例を示す回路の
ブロック図であって、図中符号18は、親機との間で磁
気転送によりデータの授受を行なう送受信回路で、前述
した親機の送受信回路(第3図)と全く同様に構成され
ている。19は、CPUで、アドレスデータバス20を
介して表示用データを一時記憶する表示用RAM21と
ユーティリティプログラム及びメモ用′データを格納す
るRAM22とコントロールプログラムを格納したRO
M23に接続し、またI10バス24を介して送受信回
路18に接続し、送受信回路18から入力する制御信号
により回路全体のコントロール及びRAM22やROM
23に格納されたプログラムを実行するように構成され
ている。25は、J / Q ノ<ス24に接続する表
示コントロール回路で、CPU19を介して読出された
RAM21.22からのデータを表示ドライバ回路26
を介して液晶表示パネル27に出力するように構成され
ている。28は、スイッチ制御回路で、釦スィッチ7の
操作によりI10バス24を介してCPU19に制御信
号を送出し、第5図に示したように装置の機能を循環的
に切り換え、時計モード、電子メモモード、アラームモ
ード、ストップウォッチモード、時刻修正モードの各モ
ードを選択するように構成されている。なお、図中符号
29は、CPU19に接続するレジスタを示している。
FIG. 4 is a block diagram of a circuit showing one embodiment of the signal processing circuit of the slave unit, and reference numeral 18 in the figure is a transmitting/receiving circuit that exchanges data with the base unit by magnetic transfer, and is a circuit block diagram showing an embodiment of the signal processing circuit of the slave unit. The transmitter/receiver circuit (FIG. 3) of the base unit is configured exactly the same. Reference numeral 19 denotes a CPU, which includes a display RAM 21 that temporarily stores display data via an address data bus 20, a RAM 22 that stores utility programs and memo data, and an RO that stores a control program.
M23, and is also connected to the transmitting/receiving circuit 18 via the I10 bus 24, and the control signal input from the transmitting/receiving circuit 18 controls the entire circuit and the RAM 22 and ROM.
The computer is configured to execute programs stored in 23. Reference numeral 25 denotes a display control circuit connected to the J/Q node 24, which sends data read from the RAM 21 and 22 via the CPU 19 to the display driver circuit 26.
It is configured to output to the liquid crystal display panel 27 via. 28 is a switch control circuit which sends a control signal to the CPU 19 via the I10 bus 24 by operating the button switch 7, and cyclically switches the functions of the device as shown in FIG. mode, alarm mode, stopwatch mode, and time correction mode. Note that the reference numeral 29 in the figure indicates a register connected to the CPU 19.

第6図は、前述のインタフェイス部の一実施例を示す回
路のブロック図であってH−L信号から成る送信データ
及びクロック信号が入力するアンドゲート30と、これ
からの信号により0N−OFFされて送受信コイル31
に信号を出力するl・ランジスタ32から成る送信系、
及び送受信コイル31からの信号をパルス信号に成形す
るパルス整形回路33と、これからの信号がインパーク
34を介してリセット端子に入力し、クロック信号に同
期したH−L信号に復調するD型フリップフロップ35
.36とから成る受信系とから構成されている。なお、
図中符号T1、T2、T3は、それぞれ送受信切り換え
るためのスイッチングトランジスタを示している。
FIG. 6 is a block diagram of a circuit showing an embodiment of the above-mentioned interface section, and includes an AND gate 30 to which transmission data consisting of HL signals and a clock signal are input, and an AND gate 30 which is turned ON-OFF by these signals. Transmitting/receiving coil 31
a transmission system consisting of an L transistor 32 that outputs a signal to
and a pulse shaping circuit 33 that shapes the signal from the transmitting/receiving coil 31 into a pulse signal, and a D-type flip-flop that inputs the signal from this into a reset terminal via an impark 34 and demodulates it into an HL signal synchronized with a clock signal. Pu 35
.. and a receiving system consisting of 36. In addition,
Reference symbols T1, T2, and T3 in the figure indicate switching transistors for switching between transmission and reception, respectively.

次にこのように構成されたシステムの動作について説明
する。
Next, the operation of the system configured as described above will be explained.

[データ表示子−ド] 親RAのホルダ4を起して子機Bを取り付け、両名を磁
気転送が可能な状態にセットし、親機Aのキーボーボ1
から制御文字“CI ”を入力すると、このデータは親
機Aの送受信回路18によりシリアル信号に変換され(
第7図B)、送受信回路18のコイル31かl1l−1
磁市となって子機Bに向けて送出される(第7図D)。
[Data indicator] Raise the holder 4 of the parent RA, attach the slave unit B, set both devices to a state where magnetic transfer is possible, and press the keyboard 1 of the parent unit A.
When the control character "CI" is input from , this data is converted into a serial signal by the transmission/reception circuit 18 of base unit A
Figure 7B), coil 31 or l1l-1 of the transmitting/receiving circuit 18
It becomes a magnetic field and is sent toward slave unit B (Fig. 7D).

この磁束は、子機Bの送受信コイルにより検出されて電
気信号に変換され($8図A)、パルス整形回路により
クロックに同期したスペースマーク信号に復調される(
第8図E)。こ・の信号は、シリアルパラレル変換器に
おいてパラレル信号に変換され、データバス24を介し
てCPU19に入力する。CPU19は、制御文字“0
1′′の入力により表示データ転送モードであることを
判断して受信準備を開始し、鄭備完了後、肯定応答キャ
ラクタ゛’ACK ”を送受信回路18を介して親機A
に送出する。この段階において、親機から表示用RAM
21が格納すべきデータの先頭アドレスを送出して格納
アドレスの設定を行なう。このような準備を終えた段階
で、親機Aによりデータ処理を実行すると、このデータ
処理過程で発生するデル身′が親機のRAM12を介し
て子機に送出されてい    パく。データの送出が終
了した時点で制御文字“C10′°を送出するとともに
、子機の液晶表示パネル27に点滅表示させるデータの
表示アドレスを送出する。これら全てのデータが完了し
た時点で、親機Aから子機Bに送信終了制御文字“’X
MT”を送出する。子機BのCPU19は、この送信終
了制御文字“’ X M T ”の受信により親機から
送られてきたC1”°乃至“XMT’”までの一連のデ
ータの受信にエラーがあるが、否かを判断し、エラーが
なければ肯定キャラクタ゛’ A CK ”を親機に送
出し、データを表示用RAM21に格納してこれを表示
する。また、データの受信にエラーがある場合には否定
応答キャラクタ゛NAK”。
This magnetic flux is detected by the transmitting/receiving coil of handset B and converted into an electrical signal (Figure A in Figure 8), which is then demodulated into a space mark signal synchronized with the clock by the pulse shaping circuit (
Figure 8E). This signal is converted into a parallel signal by a serial-parallel converter, and is input to the CPU 19 via the data bus 24. The CPU 19 outputs the control character “0”.
1'' determines that it is in the display data transfer mode and starts reception preparations, and after completion of preparation, sends an acknowledgment character ``ACK'' to the base unit A via the transmitter/receiver circuit 18.
Send to. At this stage, the display RAM is
21 sends the start address of the data to be stored and sets the storage address. When data processing is executed by the parent device A after completing such preparations, data generated in the data processing process is sent to the child device via the RAM 12 of the parent device. When the transmission of data is completed, the control character "C10'° is transmitted, and the display address of the data to be displayed blinking on the liquid crystal display panel 27 of the slave unit is transmitted. When all of these data are completed, the master unit Transmission end control character "'X" from A to slave unit B
MT". The CPU 19 of handset B receives this transmission end control character "' If there is an error, it is determined whether or not there is an error, and if there is no error, the affirmative character ``ACK'' is sent to the base unit, and the data is stored in the display RAM 21 and displayed. Negative acknowledgment character “NAK” in some cases.

を送出して再度データの入力を求める。to request data input again.

[電子メモモートコ 親機のホルダに子機をセットした状51で、親機のキー
ボードlから制御文字“’ C2”を入力する。子機は
、この制御文字“02′′の入力により以後に送信され
て来るデータはデータ用RAM22に格納するデータ格
納モードであることを判断して受信準備を開始し、準備
完了後、肯定応答キャラクダ“A CK ”を送受信回
路18を介して親機に送出する。この段階において、親
機から子機のRAM22が格納すべきデータの先頭アド
レスを送出して格納アドレスの設定を行ない、ついで、
格納すべきデータを次々に送出していく。データの送出
が終了した時点で親機から子機に送信終了制御文字“X
 M T ”を送出する。CPU19は、この送信終了
制御文字” X M T ”の受信により親機から送ら
れてきたC2°′乃至X M T ”までの一連のデー
タの受信にエラーがあるか、否かを判断し、エラーがな
ければ肯定キャラクタ“A CK ”を親機に送出し、
データをRAM22に格納する。また、データの受信に
エラーがある場合には否定応答キャラクタ゛NAK’”
を送出して再度データの入力を求める。このようにして
、データの格納が完了すると、親機から子機を取り外し
て手首に装着する。この段階で子機の釦スインチアを操
作して電子メモモードに設定すると、CPU19は、ア
ドレスデータバス24を介してRAM22に信号を出力
して格納されているデータを工10パス24に出力させ
、表示コントローラ25を介して液晶表示パネル27に
1画面分のデータを表示する。このとき、釦スィッチ7
を押すと、RAM22に格納されているデータが1画面
分ずつ液晶表示パネル27に出力し、内容が次々に更新
されて新しいデータが表示され、所望の情報を選択する
ことができる。また、釦スィッチ7を操作して時計モー
ドに変更することにより、CPU19は刻時信号を生成
し、通常のデジタル時計として機能し、液晶表示パネル
27に時刻を表示する。
[With the slave unit set in the holder of the electronic memo moder base unit 51, input the control character “'C2” from the keyboard l of the base unit.] By inputting this control character "02'', the handset determines that it is in the data storage mode in which the data to be transmitted thereafter will be stored in the data RAM 22, starts receiving preparations, and after completing the preparations, sends an acknowledgment. The character "ACK" is sent to the base unit via the transmitting/receiving circuit 18. At this stage, the base unit transmits the start address of the data to be stored in the RAM 22 of the slave unit to set the storage address, and then,
The data to be stored is sent out one after another. When data transmission is completed, the transmission end control character “X” is sent from the base unit to the slave unit.
MT”. Upon receiving this transmission end control character ”XMT”, the CPU 19 determines whether there is an error in receiving the series of data from C2°′ to , and if there is no error, sends an affirmative character "ACK" to the base unit,
Store the data in RAM22. In addition, if there is an error in receiving data, a negative response character "NAK'"
to request data input again. When data storage is completed in this manner, the child device is removed from the parent device and attached to the wrist. At this stage, when the slave device's button switcher is operated to set the electronic memo mode, the CPU 19 outputs a signal to the RAM 22 via the address data bus 24 to output the stored data to the processing path 24. Data for one screen is displayed on the liquid crystal display panel 27 via the display controller 25. At this time, button switch 7
When is pressed, the data stored in the RAM 22 is output one screen at a time to the liquid crystal display panel 27, the contents are updated one after another, new data is displayed, and desired information can be selected. Further, by operating the button switch 7 to change to the clock mode, the CPU 19 generates a clock signal, functions as a normal digital clock, and displays the time on the liquid crystal display panel 27.

[データ転送モード] 親機のキーボードから制御文字“C3”“を子機に送出
する。これにより子機は、以後に送出されて来るデータ
がダイレクトメモリアクセスによってRAM22内に格
納するモードであると判断し、受信準備完了後、制御文
字°“ASK”を親機に送出する。これを受けて親機か
ら子機が格納すべきRAM22の先頭アドレスを送出し
た後、親機のRAM12内のデータを子機のRAM22
に直接転送する。受信を終了した時点で子機の周辺機器
がこれを検知してCPU19に割り込みをかける。これ
によりCPU19は、受信が終了゛したと判断し、受信
したデータにエラーがある力1否力)を調べてエラーが
なければ“A CK ”を、またエラーのある場合には
″N A K ”を送出して再度データの転送を求める
。また、親機から制御文字°゛C4“を送出すると、子
機は、RAM22内のデータを直接親機のRAM12に
転送する。データの転送終了後、割り込みをかけ、子機
は制御文字“’C4”の受信前の状態に戻る。
[Data transfer mode] The control character "C3" is sent from the keyboard of the base unit to the slave unit. This allows the slave unit to determine that it is in a mode in which the data sent thereafter will be stored in the RAM 22 by direct memory access. After making a determination and completing preparations for reception, the control character ° "ASK" is sent to the base unit. In response, the base unit transmits the start address of the RAM 22 to be stored by the slave unit, and then the data in the RAM 12 of the base unit is sent. RAM22 of the slave unit
Transfer directly to . When the reception is finished, the peripheral equipment of the handset detects this and interrupts the CPU 19. As a result, the CPU 19 determines that the reception has been completed, checks whether there is an error in the received data, and returns "ACK" if there is no error, or "NAK" if there is an error. ” to request data transfer again. Also, when the parent device sends the control character °C4, the slave device directly transfers the data in the RAM 22 to the RAM 12 of the parent device. After the data transfer is completed, an interrupt is generated, and the slave device transmits the control character "' The state returns to the state before receiving C4".

以上、説明したように本発明によれば、キーボード、送
受信手段、及び中央処理手段を備えた親機と、表示手段
、データ記憶手段、及び送受信手段を備えた子機とに分
割してシステムを構成したので、子機と親機との組合せ
により本格的な情報処理″テ1を構成1き6″″゛す−
・子機を  1小型、軽量の電子メモとして単独で使用
することができると同時に、データ記憶媒体として他の
シ  6ステムとのデータ交換を手軽るに行なうことが
でき、システムの多様で有効な利用が可能となる。
As explained above, according to the present invention, the system is divided into a base device equipped with a keyboard, a transmitting/receiving means, and a central processing means, and a slave device equipped with a display means, a data storage means, and a transmitting/receiving means. Now that we have configured this, we can configure a full-fledged information processing system by combining the slave unit and the master unit.
・The handset can be used independently as a small, lightweight electronic memo, and at the same time can be used as a data storage medium to easily exchange data with other systems, making it a versatile and effective system. It becomes available for use.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示すシステムの外観図、
第2図は、同上システムの親機の信号処理回路の一実施
例を示す回路のブロック図、第3図は、送受信回路の一
実施例を示す回路のブロック図、第4図は、同上システ
ムの子機の信号処理回路の一実施例を示す回路のブロッ
ク図、第5図は、同上子機のモード切り換えを示す説明
図、第6図は、送受信インクフェイスの一実施例を示す
回路のブロック図、第7.8図は、それぞれ同上回路の
動作を説明する波形図である。 A・・・・親機    B・・・・子機1・・・・キー
ボード 2・・・・ROMパック収納部3・・・・プリ
ンタ  4・・・・ホルダ5・・・・ベルト   6・
・・・液晶表示パネル7・・・・釦スィッチ 出願人  株式会社 第二精工台 代理人 弁理士 西 川 慶 冶 同 木村勝彦 扇 l 目 垢 2 図 16 痢 3閉 昂 4 鉛 葆 j 国 8 乙 図 第 7 岡 藻δ圀 (f−)隨屹鋤槓。 イ苔号 東京都江東区亀戸6丁目31番1 号株式会社第二精玉舎内
FIG. 1 is an external view of a system showing an embodiment of the present invention;
FIG. 2 is a circuit block diagram showing an embodiment of the signal processing circuit of the master unit of the above system, FIG. 3 is a circuit block diagram showing an embodiment of the transmitting/receiving circuit, and FIG. 4 is the circuit block diagram of the above system. FIG. 5 is an explanatory diagram showing mode switching of the same handset, and FIG. 6 is a circuit block diagram showing an example of the transmitting/receiving ink face. The block diagram and FIG. 7.8 are waveform diagrams each illustrating the operation of the same circuit. A...Main unit B...Slave unit 1...Keyboard 2...ROM pack storage section 3...Printer 4...Holder 5...Belt 6.
...Liquid crystal display panel 7...Button switch Applicant Daini Seikodai Co., Ltd. Agent Patent attorney Yasuhito Nishikawa Katsuhiko Kimura Eye stain 2 Fig. 16 Diarrhea 3 Congestion 4 Lead manure j Country 8 O Figure 7: Okamo δ圀(f-) 隨屹汤槓. Imos No. 6-31-1 Kameido, Koto-ku, Tokyo Inside Daini Seidamasha Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] コントロールプログラムにより制御を受ける中央処理手
段と、該手段によって読出し、書込みの制御を受ける記
憶手段と、伝送媒体を介してデータを送受信する送受信
手段と、該手段からのデータを前記中央処理手段の制御
の下で書込み、読出しを行なう記憶手段と、データ入力
手段とを備えた親機、及びコントロールプログラムによ
り制御を受ける中央処理手段と、該手段によって読出し
、書込みの制御を受ける記憶手段と、伝送媒体を介して
データを送受信する送受信手段と、該手段からのデータ
を前記中央処理手段の制御の下で書込み、読出しを行な
う記憶手段と、該手段に格納されているデータを表示す
る表示手段と、前記中央処理手段に制御信号を送出して
前記記憶手段のデータの切り換えを行なうスイッチ制御
手段と、前記表示手段を上面から視認することができる
状態で上記各手段を/\ウジングに収容してなる子機と
からなり、親機と子機を送受信関係にセットした状態で
子機の表示手段をディスプレイとしてデータ処理を行な
い、また子機単独によりこれに格納したデータを表示手
段に選択的に表示する情報処理方式。
central processing means controlled by a control program; storage means controlled for reading and writing by said means; transmitting/receiving means for transmitting and receiving data via a transmission medium; a master unit comprising a storage means for writing and reading data under the control, a data input means, a central processing means controlled by a control program, a storage means for reading and writing controlled by the said means, and a transmission medium. a transmitting/receiving means for transmitting and receiving data via the means, a storage means for writing and reading data from the means under the control of the central processing means, and a display means for displaying the data stored in the means; A switch control means that sends a control signal to the central processing means to switch data in the storage means, and each of the above means is housed in a housing in such a manner that the display means can be viewed from above. When the base unit and the slave unit are set in a transmitting/receiving relationship, data processing is performed using the display means of the slave unit as a display, and the data stored in the slave unit is selectively displayed on the display unit by the slave unit alone. information processing method.
JP58079794A 1983-05-06 1983-05-06 Information processing system Pending JPS59205660A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58079794A JPS59205660A (en) 1983-05-06 1983-05-06 Information processing system
DE8484303001T DE3482904D1 (en) 1983-05-06 1984-05-03 DATA STORAGE DISPLAY DEVICE, e.g. A WRISTWATCH.
EP84303001A EP0125842B1 (en) 1983-05-06 1984-05-03 Data stored display device, e.g. a wrist watch
US07/132,718 US4853682A (en) 1983-05-06 1987-12-11 Data stored display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58079794A JPS59205660A (en) 1983-05-06 1983-05-06 Information processing system

Publications (1)

Publication Number Publication Date
JPS59205660A true JPS59205660A (en) 1984-11-21

Family

ID=13700121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58079794A Pending JPS59205660A (en) 1983-05-06 1983-05-06 Information processing system

Country Status (1)

Country Link
JP (1) JPS59205660A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340058A (en) * 1989-07-06 1991-02-20 Sharp Corp Electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0340058A (en) * 1989-07-06 1991-02-20 Sharp Corp Electronic equipment

Similar Documents

Publication Publication Date Title
US10579127B2 (en) Apparatus for driving a touch pad and a portable terminal having the same
US4853682A (en) Data stored display device
CN101661313B (en) Portable intelligent tool input-output expanding equipment, and matched equipment
JP2005341111A (en) Information processor
JPS59205660A (en) Information processing system
JP2000293289A (en) Portable terminal device
JPS59205661A (en) Information processing system
JPH1145167A (en) Data processor and computer-readable recording medium where data processing program is stored
JPS59205659A (en) Data storage and display device
JPS6033652A (en) Slave machine of master and slave system information processing system
KR100557153B1 (en) Touch panel interface device and method of digital mobile communication terminal
JP3140544U (en) Cordless interactive device
CN201181468Y (en) External display memory device
JP3234590U (en) Stylus module
JP2005352569A (en) Information processor, processing method of information processor, and processing program for information processor
JP2006011679A (en) Information processor and processing program in information processor
CN103279316A (en) Flat type docking station
JP3679650B2 (en) Portable information device, portable information device station, and data processing system
JP2604390Y2 (en) GPS receiver
JP2000222365A (en) Pda card
JPH09237074A (en) Portable information terminal
JPH1174952A (en) Telephone set
TWM240731U (en) Wireless display
JPH08275251A (en) Electronic device and data processing method
JPH044332U (en)