JPS59188702A - Programmable controller - Google Patents
Programmable controllerInfo
- Publication number
- JPS59188702A JPS59188702A JP58035646A JP3564683A JPS59188702A JP S59188702 A JPS59188702 A JP S59188702A JP 58035646 A JP58035646 A JP 58035646A JP 3564683 A JP3564683 A JP 3564683A JP S59188702 A JPS59188702 A JP S59188702A
- Authority
- JP
- Japan
- Prior art keywords
- user program
- program
- programming
- programmable controller
- console
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
（発明の分野）
この発明はプログラマブル・コントローラに関し、特に
、実行中のユーザプログラムを実行動作を停止すること
なしにプロゲラ・ミンクコンソール部へ転送することが
できるようにしたものに関する。[Detailed Description of the Invention] (Field of the Invention) The present invention relates to a programmable controller, and in particular, to a programmable controller that allows a user program being executed to be transferred to a Progera Mink console unit without stopping the execution operation. related to things.
（従来技術とその問題点）
周知のように、プログラマブル・コントローラの使用現
場では、プログラミングコンソールを使い、プログラマ
ブル・コントローラ本体に格納されているユーザプログ
ラムをＰＲ，ＯＭやカセットテープに保存したり（スト
レージ・ダンプ）、上記ユーザプログラムを表示してそ
の内容を確認したり、上記ユーザプログラムを別のＦＲ
ＯＭに格納されているプログラムと照らし合わせて、両
者の同一性や相違点についての確認をとること、などが
良く行なわれる。(Prior art and its problems) As is well known, at the site where a programmable controller is used, a programming console is used to save the user program stored in the programmable controller body to PR, OM, or cassette tape (storage).・Dump), display the above user program and check its contents, or copy the above user program to another FR.
It is often done to check the identity and differences between the programs by comparing them with the programs stored in the OM.
これらの操作には、プログラマブル・コントローラ本体
のプログラムメモリに格納されているユーザプログラム
をプログラミングコンソール側へ転送する処理が伴う。These operations involve the process of transferring the user program stored in the program memory of the programmable controller main body to the programming console side.
従来のプログラマブル・コントローラでは、ユーザプロ
グラムを本体からコンソールに転送することを、ユーザ
プログラムの実行中には行なえなかった。そのために、
プログラマブル・コントローラの稼動中（ユーザプログ
ラムの実行中）に上述した操作の必要性が生じても、稼
動状態を維持しながら行なうことはできず、プログラマ
ブル・コントローラによる制御動作を一時停止し、すな
わち被制御システムを一時停止し、プログラマブル・コ
ントローラの動作モードを運転モードからプログラミン
グモードに切替えて行わな【プればならなかった。In conventional programmable controllers, the user program cannot be transferred from the main body to the console while the user program is being executed. for that,
Even if the above-mentioned operation becomes necessary while the programmable controller is in operation (while the user program is being executed), it cannot be performed while the programmable controller is in operation, and the control operation by the programmable controller must be temporarily stopped. I had to temporarily stop the control system and switch the programmable controller's operating mode from run mode to programming mode.
（発明の目的）
この発明の目的は、上述したユーザプログラムのストレ
ージ・ダンプや表示あるいは照合といった操作を、コン
トローラ本体の稼動中、すなわちユーザプログラムの実
行中に行なえるようにしたプログラマブル・コンｌ−ロ
ーラを提供することにある。(Object of the Invention) An object of the present invention is to provide a programmable controller that allows operations such as storage dump, display, and collation of the user program described above to be performed while the controller main body is operating, that is, while the user program is being executed. Our goal is to provide rollers.
（発明の構成と効果）
上記の目的を達成するために、この発明は、メモリに格
納されたユーザプログラムを順次読取って実行づ−るコ
ントローラ本体の主処理装置に、プログラミングコンソ
ール部からの要求に応答し、ユーザプログラムの実行処
理と並行してそのユーザプログラムをプログラミングコ
ンソール部へ転送する処理手段を付加したことを特徴之
する。(Structure and Effects of the Invention) In order to achieve the above object, the present invention provides a main processing unit of a controller body that sequentially reads and executes user programs stored in a memory in response to requests from a programming console unit. The present invention is characterized in that a processing means is added for responding to the user program and transferring the user program to the programming console unit in parallel with the execution process of the user program.
この構成によれば、ユーザプログラムの実行中に上述し
たストレージ・ダンプ表示あるいは照合といった操作が
行え、コントローラの稼動率を低下させることがなくな
る。According to this configuration, operations such as storage dump display or verification described above can be performed while the user program is being executed, and the operation rate of the controller will not be reduced.
（実施例の説明）
第１図はこの発明を適用したプログラマブル・コントロ
ーラのハードウェア構成を示すブロック図である。この
プログラマブル・コントローラは、全体の制御の中枢と
°なる主処理装置１と、ユーザプログラムメモリ２と、
外部入力信号が勾えられるインターフェイス回路である
入ノｊ回路３と、外部出力信号を送出するインターフェ
イス回路である出力回路４と、プログラミングコンソー
ル５とを備える。プログラミングコンソール５は主処理
装置１を含むコントローラ本体にケーブルを介して着脱
自在に接続される場合もあるし、コントローラ本体に一
体的に設けられている場合もある。(Description of Embodiments) FIG. 1 is a block diagram showing the hardware configuration of a programmable controller to which the present invention is applied. This programmable controller includes a main processing unit 1 which serves as the center of overall control, a user program memory 2,
It includes an input circuit 3 which is an interface circuit to which an external input signal is received, an output circuit 4 which is an interface circuit which sends out an external output signal, and a programming console 5. The programming console 5 may be detachably connected to the controller body including the main processing device 1 via a cable, or may be provided integrally with the controller body.
主処理装置１は、ＣＰＵ （マイクロプロセッサ）１１
と、ＣＰＵ１１によって実行されるシステムプログラム
を格納したＲＯＭ１２と、ＣＰＵ１１によって各種可変
データの一時格納エリアとじて使われるＲＡＭ１３を有
するいわゆるマイクロコンピュータ・システムからなり
、この装置１でメモリ２に格納されているユーザプログ
ラムを順次読取って解読実行するインタープリタ方式の
プログラマブル・コントローラを構成しノでいる。The main processing unit 1 includes a CPU (microprocessor) 11
It consists of a so-called microcomputer system having a ROM 12 storing a system program executed by the CPU 11, and a RAM 13 used as a temporary storage area for various variable data by the CPU 11, which are stored in the memory 2 of this device 1. It constitutes an interpreter-type programmable controller that sequentially reads, decodes, and executes user programs.
主処理装置１にはその動作モードを切替えるモードスイ
ッチ１４が設けられている。モードスイッチ１４はユー
ザプログラムを実行する運転モードと、ユーザプログラ
ムの実行を休止して、プログラミングコンソール５から
の指令によりメモリ２に任意のプログラムを書込むなど
の処理を行なうプログラミングモードに切り替えられる
。The main processing device 1 is provided with a mode switch 14 for switching its operating mode. The mode switch 14 can be switched between an operation mode in which a user program is executed and a programming mode in which execution of the user program is suspended and processing such as writing an arbitrary program into the memory 2 is performed in response to a command from the programming console 5.
プログラミングコンソール５は、ＣＰＵ５１とＲＯＭ（
プログラムメモリ）５２とＲＡＭ （ワーキングメモリ
）５３とを有するマイクロコンピュータ・システムで構
成されている。コンソール５は、各種の指令入力を勺え
るためのキーボード５４と、入力操作に伴う表示や各種
モニタ表示がなされる表示器５５と、ＰＲＯＭを接続す
るノζめのＰＲＯＭインターフェイス５６と、カセット
テープレコーダを接続するためのカセットテープインタ
ーフェイス５７などを備えている。The programming console 5 has a CPU 51 and a ROM (
The microcomputer system includes a program memory (program memory) 52 and a RAM (working memory) 53. The console 5 includes a keyboard 54 for inputting various commands, a display 55 for displaying input operations and various monitor displays, a PROM interface 56 for connecting a PROM, and a cassette tape recorder. It is equipped with a cassette tape interface 57 for connecting.
周知のように、この種のプログラマブル・コントローラ
におけるユーザプログラムの実行動作は、ユーザプログ
ラムメモリ２からユーザ命令を順次読出し、各ユーザ命
令に従ってＲＡＭ１３に格納されている入出力データ間
の論理演算をし、かつその演算結果によってＲＡＭ１３
０指定エリアの出力データを更新することであり、また
、ニー４ｊ′プログラムの実行と同期して入力回路３に
与えられている入力データをＲＡＭ１３の所定エリアに
書き込むとともに（入力更新）、ＲＡＭ１３の所定エリ
アの出力データを出力回路４に転送する動作（出力更新
）が行なわれる。これにより入力回路３に与えられる入
力データと出力回路４から出力する出力データとの関係
において、ユーザプログラムにて指定されたシーケンス
状態が作り出される。As is well known, the execution operation of a user program in this type of programmable controller involves sequentially reading user instructions from the user program memory 2, performing logical operations on input and output data stored in the RAM 13 according to each user instruction, and And depending on the calculation result, the RAM 13
This is to update the output data of the 0 designated area, and also to write the input data given to the input circuit 3 to a predetermined area of the RAM 13 in synchronization with the execution of the knee 4j' program (input update), and to update the output data of the RAM 13. An operation (output update) of transferring output data of a predetermined area to the output circuit 4 is performed. As a result, a sequence state specified by the user program is created in the relationship between the input data applied to the input circuit 3 and the output data output from the output circuit 4.
なお、ユーザプログラムでの演算処理゛対象となるのは
入力回路３および出力回路４の入出力データだ（プでは
なく、いわゆる内部リレーや補助リレーと呼ばれるＲＡ
Ｍ１３に記憶するデータも含まれるのは周知の通りであ
る。また、ＲＡＭ１３およびユーザプログラムメモリ２
を使用していわゆるタイマ命令やカウンタ命令を処理す
るようになっているのも周知の通りである。また、上記
の入力更新および出力更新を一括して行なうのではなく
、各ユーザ命令の実行毎に行なう方式のものもある。Note that the target of calculation processing in the user program is the input/output data of the input circuit 3 and output circuit 4 (not the input circuit, but the RA, which is called an internal relay or auxiliary relay).
It is well known that the data stored in M13 is also included. In addition, RAM 13 and user program memory 2
It is also well known that so-called timer instructions and counter instructions are processed using the . There is also a method in which the above-mentioned input update and output update are not performed all at once, but are performed each time each user command is executed.
第２図は主処理装置１におけるｅＰＵ’１１によって実
行されるシステムプログラムの概要を示すフロチャート
である。以下このフローチャートに従って主処理装置の
制御動作を順番に説明する。FIG. 2 is a flowchart showing an overview of the system program executed by the ePU'11 in the main processing unit 1. The control operations of the main processing unit will be explained in order below according to this flowchart.
最初のステップ２０１ではモードスイッチ１４の状態を
チェックし、運転モードになっているかプログラミング
モードになっているかを判断する。In the first step 201, the state of the mode switch 14 is checked to determine whether it is in the operating mode or the programming mode.
運転モード、すなわちユーザプログラムの実行モードに
なっている場合は、ステップ２０２以降に進む。If the operating mode is the user program execution mode, the process proceeds to step 202 and subsequent steps.
ステップ２０２では、ユーザプログラムメモリ２に格納
されたユーザプログラムを一巡実行する。In step 202, the user program stored in the user program memory 2 is executed once.
次のステップ２０３では、演算結果を出力回路４に出力
する前述の出力更新を行なう。次のステップ２０４では
、入力回路３の入力データを演算エリアに転送する前述
の入力更新を行なう。これらステップ２０２，２０３，
２０４でユーザプログラムを１回実行したことになる。In the next step 203, the above-mentioned output update in which the calculation result is output to the output circuit 4 is performed. In the next step 204, the above-mentioned input update is performed to transfer the input data of the input circuit 3 to the calculation area. These steps 202, 203,
In step 204, the user program has been executed once.
続くステップ２０６では、後述するユーザプログラム転
送のためのブロックカウンタがクリアされているかどう
かをチェックする。ブロックカウンタがクリアされてい
る場合、ステップ２０６に進み、プログラミングコンソ
ール５からユーザプログラムの転送要求があるか否かを
判断する。ユーザプログラムの転送要求がなければ最初
のステップ２０１に戻る。このように、モードスイッチ
１４が運転モードになっており、プログラミングコンソ
ール５からのユーザプログラム転送要求がなければ、主
処理装置１はステップ２０２，２０３．２０４を繰り返
し実行して所定のシーケンス制御を行なう。In the following step 206, it is checked whether a block counter for user program transfer, which will be described later, has been cleared. If the block counter has been cleared, the process proceeds to step 206, where it is determined whether there is a user program transfer request from the programming console 5. If there is no user program transfer request, the process returns to the first step 201. As described above, if the mode switch 14 is in the operation mode and there is no user program transfer request from the programming console 5, the main processing unit 1 repeatedly executes steps 202, 203, and 204 to perform predetermined sequence control. .
プログラミングコンソール５から後）ホするようにユー
ザプログラムの転送要求が発せられると、ステップ２０
６でこれが検出され、ステップ２０７に進む。この転送
要求に応じて主処理装置１は、ユーザプログラムの実行
処理（ステップ２０２゜２０３．２０４）と並行的に、
メモリ２に格納されているユーザプログラムをブロック
単位で何回かに分けてプログラミングコンソール５側に
転送する。When a user program transfer request is issued from the programming console 5, step 20
This is detected in step 6 and the process proceeds to step 207. In response to this transfer request, the main processing device 1 executes the following steps in parallel with the user program execution process (steps 202, 203, and 204).
The user program stored in the memory 2 is divided into several blocks and transferred to the programming console 5 side.
つまり、ステップ２０７でブロックカウンタの計数値に
応じてユーザプログラムメモリ２の所定の１ブロツクの
データを転送する。続くステップ２０８で上記ブロック
カウンタをプラス１する。That is, in step 207, data of one predetermined block of the user program memory 2 is transferred according to the count value of the block counter. In the following step 208, the block counter is incremented by one.
続くステップ２０９でブロックカウンタがカウントアツ
プしたか否か、すなわちユーザプログラムの転送が終了
したか否かを判断する。ユーザプログラムを最後まで転
送するまでは、ステップ２０９から最初のステップ２０
１に戻る。In the following step 209, it is determined whether the block counter has counted up, that is, whether the transfer of the user program has been completed. Step 209 to the first step 20 until the user program is transferred to the end.
Return to 1.
この後ステップ２．０１→２０２−争２０３−蔓２０４
→２０５と進み、ここではブロックカウンタが歩進され
ていることからＮｏと判断され、ステップ２０６をスキ
ップして２０７に進む。そして、ステップ２０７でユー
ザプログラムの次のブロックを転送し、ステップ２０８
でブロックカウンタをプラス１し、ステップ２０９でブ
ロックカウンタがノＪウン［ヘアツブしたかどうかをチ
ェックする。After this step 2.01 → 202-War 203-Vine 204
→Proceeds to 205, and since the block counter is incremented, it is determined No, and the process skips step 206 and proceeds to 207. Then, in step 207, the next block of the user program is transferred, and in step 208
In step 209, the block counter is incremented by 1, and in step 209 it is checked whether the block counter has been increased.
このようにしてユーザプログラムの実行処理（ステップ
２０２，２０３，２０４）とユーザプログラム転送処理
（ステップ２０５，２０７，２０８゜２０９）が並行し
て行なわれる。In this way, the user program execution process (steps 202, 203, 204) and the user program transfer process (steps 205, 207, 208, 209) are performed in parallel.
ユーザプログラムの転送が終了してブロックカウンタが
カウントアツプすると、ステップ２０９から２１０に進
み、プログラミングコンソール５に終了コマンドを出力
する。続くステップ２１１でブロックカウンタをクリア
し、最初のステプ２０１に戻る。とれて通常の運転状態
に戻る。When the transfer of the user program is completed and the block counter counts up, the process proceeds from step 209 to step 210, and an end command is output to the programming console 5. In the following step 211, the block counter is cleared and the process returns to the first step 201. and returns to normal operating condition.
なお、主処理装置１のモードスイッチ１４をプログラミ
ングモードに切替えると、ステップ２０１から２１２側
へ進み、ユーザプログラムの実行処理は行われない。そ
の状態でプログラミングコンソール５からユーザプログ
ラムの転送要求があれば、従来と同様にユーザプログラ
ムメモリ２の内容を一括してプログラミングコンソール
５へ転送づ゛る（ステップ２１２．２１’３，２１４＞
。また、プログラミングコンソール５からユーザプログ
ラムの書込みの指令があると、そのユーザプログラムを
受信してメモリ２に書込む（ステップ２１５．２１６）
。Note that when the mode switch 14 of the main processing device 1 is switched to the programming mode, the process proceeds from step 201 to step 212, and no user program execution processing is performed. In this state, if there is a request to transfer the user program from the programming console 5, the contents of the user program memory 2 are transferred to the programming console 5 all at once as in the conventional case (steps 212.21'3, 214>
. Also, when there is a command to write a user program from the programming console 5, the user program is received and written to the memory 2 (steps 215 and 216).
.
第３図はプログラミングコンソール５側の制御動作の一
例を示すフローチャートである。プログラミングコンソ
ール５のキーボード５４の例えば「照合」キーや「録音
」キーを押下すると、ステップ３０７が実行され、主処
理装置１に対してユーザプログラムの転送要求が発せら
れる。この転送要求に応答して先に説明したように主処
理装置１からユーザプログラムがブロック単位で複数回
に分けて送信されてくる。。その送信データをステップ
３０８，３０９で順次受信する。ステップ３０９でユー
ザプログラムの転送が完了したことを示す終了コマンド
が検出されると、ステップ３１Ｏ以降に進む、。ステッ
プ３０８で受信したユーザプログラムはＲＡＭ５３に順
次記憶される。その記憶されたユーザプログラムは、ス
テップ３１８の録音処理でカセットテープインターフェ
イス５７を介してカセットテープに記録されたり、ある
いはステップ３１１の照合処理に用いられる。FIG. 3 is a flowchart showing an example of control operations on the programming console 5 side. When a user presses, for example, a "verify" key or a "record" key on the keyboard 54 of the programming console 5, step 307 is executed and a user program transfer request is issued to the main processing unit 1. In response to this transfer request, the main processing device 1 transmits the user program in block units in multiple batches, as described above. . The transmitted data is sequentially received in steps 308 and 309. When an end command indicating that the transfer of the user program is completed is detected in step 309, the process proceeds to step 31O and subsequent steps. The user programs received in step 308 are sequentially stored in the RAM 53. The stored user program is recorded on a cassette tape via the cassette tape interface 57 in the recording process of step 318, or used in the verification process of step 311.
前色処理ではＰＲＯＭインターフェイス５６に接続され
たＰＲＯＭに格納されているプログラムとＲＡＭ５３に
ストアされた先のユーザプログラムとの照合が行なわれ
、それらの同一性が調べられ、その結果が表示器５５に
表示される（ステップ３１２．３１３，３１４，３１５
．３１６）。In the pre-color processing, the program stored in the PROM connected to the PROM interface 56 is compared with the previous user program stored in the RAM 53, their identity is checked, and the result is displayed on the display 55. displayed (steps 312, 313, 314, 315
．． 316).
なお、第２図のフローチャートに従って説明したユーザ
プログラムの実行中の転送処理では、ユーザプログラム
をブロック単位で何回かに分けてプログラミングコンソ
ール５に転送している。これは、ユーザプログラムの実
行繰り返し周期をいたずらに大きくしないためであり、
このようにづればプログラマブル・コントローラの制御
動作の応答性をほとんど損うことがない。In the transfer process during execution of the user program described according to the flowchart of FIG. 2, the user program is transferred to the programming console 5 in blocks several times. This is to avoid unnecessarily increasing the execution repetition cycle of the user program.
In this way, the responsiveness of the control operation of the programmable controller is hardly impaired.
第１図はこの発明を適用したプログラマブル・コントロ
ーラのハードウェア構成を示すブロック図、第２図は第
１図における主処理装置の制御動作の一例を示すフロー
チャート、第３図は第１図におけるプログラミングコン
ソール５の制御動作の一例を示すフローチャートである
。
１・・・主処理装置
２・・・ユーザプログラムメモリ
３・・・入力回路
４・・・出ノ〕回路
５・・・プログラミングコンソール
特許出願人
東洋工業株式会社
立石電機株式会社
８FIG. 1 is a block diagram showing the hardware configuration of a programmable controller to which the present invention is applied, FIG. 2 is a flowchart showing an example of the control operation of the main processing unit in FIG. 1, and FIG. 3 is a programming diagram in FIG. 1. 5 is a flowchart showing an example of a control operation of the console 5. FIG. 1 Main processing unit 2 User program memory 3 Input circuit 4 Output circuit 5 Programming console Patent applicant Toyo Kogyo Co., Ltd. Tateishi Electric Co., Ltd. 8
Claims (1)
って実行する主処理装置が、プログラミングコンソール
部からの要求に応答し、ユーザプログラムの実行処理と
並行してそのユーザプログラムをプログラミングコンソ
ール部へ転送する処理手段を含んでいることを特徴とす
るプログラマブル・コントローラ。(1) The main processing unit, which sequentially reads and executes user programs stored in memory, responds to requests from the programming console unit and transfers the user programs to the programming console unit in parallel with the user program execution process. A programmable controller comprising processing means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035646A JPS59188702A (en) | 1983-03-04 | 1983-03-04 | Programmable controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58035646A JPS59188702A (en) | 1983-03-04 | 1983-03-04 | Programmable controller |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188702A true JPS59188702A (en) | 1984-10-26 |
Family
ID=12447636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58035646A Pending JPS59188702A (en) | 1983-03-04 | 1983-03-04 | Programmable controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188702A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000070821A2 (en) * | 1999-05-18 | 2000-11-23 | Solidum Systems Corp. | Packet classification state machine |
| US6424934B2 (en) | 1998-05-18 | 2002-07-23 | Solidum Systems Corp. | Packet classification state machine having reduced memory storage requirements |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769411A (en) * | 1980-10-16 | 1982-04-28 | Toshiba Mach Co Ltd | Collation system for sequence program |
| JPS57187706A (en) * | 1981-05-13 | 1982-11-18 | Yamatake Honeywell Co Ltd | Online monitoring system of sequence controller |
-
1983
- 1983-03-04 JP JP58035646A patent/JPS59188702A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5769411A (en) * | 1980-10-16 | 1982-04-28 | Toshiba Mach Co Ltd | Collation system for sequence program |
| JPS57187706A (en) * | 1981-05-13 | 1982-11-18 | Yamatake Honeywell Co Ltd | Online monitoring system of sequence controller |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424934B2 (en) | 1998-05-18 | 2002-07-23 | Solidum Systems Corp. | Packet classification state machine having reduced memory storage requirements |
| WO2000070821A2 (en) * | 1999-05-18 | 2000-11-23 | Solidum Systems Corp. | Packet classification state machine |
| WO2000070821A3 (en) * | 1999-05-18 | 2001-10-25 | Solidum Systems Corp | Packet classification state machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS59188702A (en) | Programmable controller | |
| JPS60159951A (en) | Tracing system in information processing device | |
| JPS59226946A (en) | Monitor system for microprogram actuation | |
| JP2639927B2 (en) | Test method for control device in data processing system | |
| JPS6034132B2 (en) | programmable controller | |
| JPS60229141A (en) | Preserving system of register data | |
| JPS595931B2 (en) | Address stop method for arithmetic processing system | |
| JP2684966B2 (en) | I / O processor debug device | |
| JPS5835648A (en) | Program execution controlling system | |
| JPH05241852A (en) | Interruption generating device for information processing system | |
| JPH02101555A (en) | Referring and setting processing system for time data | |
| JPS60160466A (en) | Device for controlling hierarchical sequence | |
| JPH02281339A (en) | Automatic evaluation system for data processor | |
| JPS616704A (en) | Programmable controller | |
| JPH0447857B2 (en) | ||
| JPS6113343A (en) | Console device | |
| JPS6020771B2 (en) | Micro diagnosis method | |
| JPH02210515A (en) | System resetting system | |
| JPH05181781A (en) | Input/output control device | |
| JPH03282617A (en) | Printer device | |
| JPS6125251A (en) | Diagnosis sytem of arithmetic controller | |
| JPH01239605A (en) | Programmable controller | |
| JPH02138606A (en) | Programmable controller | |
| JPS6223341B2 (en) |