JPS59128581A - El display - Google Patents

El display

Info

Publication number
JPS59128581A
JPS59128581A JP483283A JP483283A JPS59128581A JP S59128581 A JPS59128581 A JP S59128581A JP 483283 A JP483283 A JP 483283A JP 483283 A JP483283 A JP 483283A JP S59128581 A JPS59128581 A JP S59128581A
Authority
JP
Japan
Prior art keywords
display
voltage
transistor element
transistor
display element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP483283A
Other languages
Japanese (ja)
Inventor
高原 和博
権藤 浩之
泰史 大川
沖 賢一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP483283A priority Critical patent/JPS59128581A/en
Publication of JPS59128581A publication Critical patent/JPS59128581A/en
Pending legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (8,)発明の技術分野 本発明はエレクトOIvミネッセンス(以下ELと略称
する)表示素子と駆動回路とを一体化し、EL表示素子
を駆動する駆動回路を構成するスイッチング用トランジ
スタ素子の耐圧を軽減したEL表示装置に係り、特にE
L表示素子の局部的破壊時に表示素子駆動用のトランジ
スタ素子の破壊を防止したEL表示装置に関するもので
ある。
Detailed Description of the Invention (8.) Technical Field of the Invention The present invention relates to a switching system that integrates an electroluminescence (hereinafter abbreviated as EL) display element and a drive circuit to constitute a drive circuit that drives the EL display element. It relates to EL display devices with reduced breakdown voltage of transistor elements for
The present invention relates to an EL display device that prevents destruction of a transistor element for driving a display element when an L display element is locally destroyed.

(2)技術の背景 EL表示素子と駆動回路を一体化したEEL表示装置は
半導体製造技術を利用することにより、複数個のEL表
示素子を高密度に配列することかで縫、かつ表示素子と
駆動回路とを一体的に製造できるという利点を有してお
シ、陰極線管、液晶、ガス放電を利用した表示装置の代
替手段として注目されている、 (0)  従来技術と問題点 第1図にこのよりなELL示素子と駆動回路一体構成の
ELL示装置における一画素分の回路図を示す。図にお
いて1はKLL示素子であって、対向するt極ia、t
b間に図示しない誘電体層を介してEL層ICを挾持し
た構成f、採る。そしてELL示素子1の一方の電極1
aには電源2よ多パルス状の交番電圧が印加される。ま
たデータ線DLはトランジスタ素子Qlのドレインに接
続され、走査線SLはトランジスタ素子Q、lのゲート
に接続され、トランジスタ素子Q1のソースはトランジ
スタ素子Q2のゲートに接続されるとともに蓄積用コン
テ°ンサCsに接続される。またトランジスタ素子Q2
のドレインはELL示素子1の他方の電極lbK接続さ
れ、ソースは基準電位点となる接地電位に接続される。
(2) Background of the technology EEL display devices, which integrate EL display elements and drive circuits, utilize semiconductor manufacturing technology to fabricate a high-density array of multiple EL display elements. It has the advantage of being able to be manufactured integrally with a drive circuit, and is attracting attention as an alternative to display devices using cathode ray tubes, liquid crystals, and gas discharge. (0) Conventional technology and problems Figure 1 2 shows a circuit diagram for one pixel in an ELL display device having an integrated structure of an ELL display element and a drive circuit. In the figure, 1 is a KLL display element, with opposing t poles ia, t
A configuration f is adopted in which an EL layer IC is sandwiched between b and a dielectric layer (not shown). and one electrode 1 of the ELL display element 1
A multi-pulse alternating voltage from the power source 2 is applied to a. Further, the data line DL is connected to the drain of the transistor element Ql, the scanning line SL is connected to the gates of the transistor elements Q,l, the source of the transistor element Q1 is connected to the gate of the transistor element Q2, and the storage capacitor Connected to Cs. Also, transistor element Q2
The drain of is connected to the other electrode lbK of the ELL display element 1, and the source is connected to the ground potential serving as a reference potential point.

このような構成において、データ線り、Lを′″1′と
した状態で走査線Sr、IC所定の幅をもったパルス状
の走査信号を供給すると、トランジスタ素子Q1がオン
となシ、コンダンサCsは前記走査信号に対応して電荷
を蓄積する。これによってトランジスタ素子Q2がオン
となり、ELL示素子1が発光する。またデータ線DL
の′″0#b態替えに伴うコンダンサCsの放電によっ
てトランジスタ素子Q2がオフとなるとEL表表示壬子
1非発光となるようになっている。
In such a configuration, when a pulse-like scanning signal with a predetermined width is supplied to the scanning line Sr and the IC with the data line L set to ``1'', the transistor element Q1 turns on and the capacitor Cs accumulates charges in response to the scanning signal. This turns on the transistor element Q2, causing the ELL display element 1 to emit light. Also, the data line DL
When the transistor element Q2 is turned off due to the discharge of the capacitor Cs due to the change in the state of ``0#b'', the EL display unit 1 does not emit light.

さて、このようなELL示装置において、ELL示素子
1が非発光状態、つまりスイッチング用トランジヌタQ
2がオフ状態の場合、そのトランジスタ素子Q2のドレ
イン・ンー7間にはt源2のパ/L/ス電圧VAの約2
倍の電圧が印加されることとなり、トランジスタ素子Q
2は非常に高耐圧のものが必要となる。そこでトランジ
スタ素子Q2のオフ状態における降伏電圧をEL表表示
壬子1発光電圧値と非発光電圧値との差板上に設定して
トランジスタ素子Q2の両端に加わる電圧をトランジス
タ素子Q2の破壊電圧以下にクランプすることによシ、
トランジスタ素子Q2に必要な耐圧を低減するものが提
案されている。この方法によると、ちなみに発光電圧が
2001. 非発光電圧が170VのKLL示素子1を
駆動する際、トランジスタQ2の降伏電圧を30■に設
定すればよく、その耐圧は30Vを越える程度であれば
充分となる。
Now, in such an ELL display device, the ELL display element 1 is in a non-emitting state, that is, the switching transistor Q
2 is in the off state, approximately 2 of the pass/L/su voltage VA of the t source 2 is present between the drain and the drain of the transistor element Q2.
Double the voltage will be applied, and the transistor element Q
2 requires a material with extremely high withstand voltage. Therefore, the breakdown voltage in the off state of the transistor element Q2 is set on the difference plate between the light-emitting voltage value of the EL table display 1 and the non-light-emitting voltage value, and the voltage applied to both ends of the transistor element Q2 is set below the breakdown voltage of the transistor element Q2. It can be clamped to the
A device has been proposed that reduces the withstand voltage required for the transistor element Q2. According to this method, the emission voltage is 2001. When driving the KLL display element 1 with a non-emission voltage of 170V, the breakdown voltage of the transistor Q2 may be set to 30V, and a breakdown voltage of more than 30V is sufficient.

ところで、ELL示素子1の誘電体層やEL層に局部的
な絶縁破壊が生じると、トランジスタ素子Q2が破壊さ
れることがある。この際、ELL示素子1の破壊は微少
領域のピンホール状の破壊にとどまシ、実用上の表示欠
陥にならないが、トランジスタQ8の破壊は一つの画素
の表示欠陥となシ、致命的な表示品質の低下の一要因と
なる。
By the way, if local dielectric breakdown occurs in the dielectric layer or EL layer of the ELL display element 1, the transistor element Q2 may be destroyed. At this time, the destruction of the ELL display element 1 is limited to pinhole-like destruction in a minute area and does not result in a practical display defect, but the destruction of the transistor Q8 does not result in a display defect of one pixel and is fatal to the display. This is one of the causes of quality deterioration.

第2図は従来の駆動回路一体構成のE′L表示装置の部
分等価回路であシ、第3図は第2図の各部電注波形であ
って、(a)は表示素子1の一方の電極1aに印加され
る電圧波形、(b)はトランジスタQ2がオン時のドレ
イン電圧波形、((3)はtランジスタQ、Qがオフ時
のドレイン電圧波形である。第2図においてQ2はトラ
ンジスタ素子、1はELL示素子、2は電源、Rsは電
源2の内部インピーダンス、 RONはトランジスタ素
子Q2のオン抵抗、2 ROFF はトランジスタ素子部のオフ抵抗であってこ
の場合、降伏電圧VBにおけるオフ抵抗を示す。
FIG. 2 shows a partial equivalent circuit of an E'L display device with a conventional drive circuit integrated structure, and FIG. 3 shows the electric waveforms of each part in FIG. The voltage waveform applied to the electrode 1a, (b) is the drain voltage waveform when the transistor Q2 is on, ((3) is the drain voltage waveform when the transistor Q, Q is off. In FIG. 2, Q2 is the transistor element, 1 is the ELL display element, 2 is the power supply, Rs is the internal impedance of the power supply 2, RON is the on-resistance of the transistor element Q2, 2 ROFF is the off-resistance of the transistor element part, and in this case, the off-resistance at the breakdown voltage VB shows.

いま、第2図のELL示素子1が第8図(a)に示す期
間tにおいて、局部的な破壊を生じると、トランジスタ
素子Q2がオン状態の場合、そのトランジスタQ2には
第3図(6)に示すごとき過電圧VPONが印加される
。この電圧VPON は第(1)式で表わされる。
Now, if the ELL display element 1 of FIG. 2 is locally destroyed during the period t shown in FIG. ) is applied. This voltage VPON is expressed by equation (1).

VPON =−一陣り−・VA・・・・・・・・・・・
(1)R3+ROM そして電圧VPONがトランジスタ素子Q2のオン時に
おける破壊電圧BYONを越えるとトランジスタ素子Q
Bが破壊する。
VPON =-one group-・VA・・・・・・・・・・・・・
(1) R3+ROM Then, when the voltage VPON exceeds the breakdown voltage BYON when the transistor element Q2 is turned on, the transistor element Q
B destroys it.

またトランジスタ素子Q2がオフ状態の場合、そのトラ
ンジスタ素子Q2には第8図(C)に示すような過電圧
VPOFFが印加され、その電圧VPOFIFは第(2
)式で表わされる。
Further, when the transistor element Q2 is in the off state, an overvoltage VPOFF as shown in FIG. 8(C) is applied to the transistor element Q2, and the voltage VPOFFIF is
) is expressed by the formula.

そして、この電圧VPOFFがトランジスタ素子Q2の
オフ時における破壊゛ぽ圧BVoypを越えると、これ
またトランジスタ素子Q2が破壊されることとなる。そ
の結果、ELL示素子1が表示不能となシ、表示品質の
致。金的欠陥となる。
Then, when this voltage VPOFF exceeds the breakdown voltage BVoyp when the transistor element Q2 is turned off, the transistor element Q2 is also destroyed. As a result, the ELL display element 1 becomes unable to display, resulting in poor display quality. It becomes a financial defect.

働 発明の目的 本発明は前述の点に鑑みなされたもので、ELL示素子
が局部的な破壊を生じた際、当該EL表示累子に連なる
スイッチング用トランジスタ素子の破壊を防止したEL
表表示壬子駆動回路一体構成のELL示装置の提供を目
的とするものである。
OBJECT OF THE INVENTION The present invention has been made in view of the above-mentioned points, and provides an EL display device which prevents destruction of switching transistor elements connected to the EL display element when the ELL display element is locally destroyed.
The object of the present invention is to provide an ELL display device having an integrated structure with a front display driver circuit.

(e)  発明の構成 本発明によるELL示装置は、対向する!極間にELN
を設けてなるELL示素子を有し、該表示素子の一方の
電極に交番電圧が印加され、かつ他方の電極と基準電位
点との間に前記表示素子の発光・非発光を制御するスイ
ッチング用トランジスタ素子を接続し、当該トランジス
タ素子のオフ状態における降伏電圧を前記表示素子の発
光電圧値と非発光電圧値との差板上に設定して上記トラ
ンジスタ素子の両端に加わる電圧を当該トランジスタ素
子の破壊電圧以下にクランプするようにしてなる構成に
おいて、前記表示素子の他方の電極とトランジスタ素子
とを抵抗接続体からなる保護抵抗素子で連結して上記E
L表表示壬子局部破壊時に当該トランジスタ素子に印加
される電圧をトランジスタ素子の破壊電圧以下に制限す
るようにしたことを要旨とするものである。
(e) Structure of the Invention The ELL display device according to the present invention has two opposing! ELN between poles
For switching, the display element has an ELL display element provided with an ELL display element, in which an alternating voltage is applied to one electrode of the display element, and between the other electrode and a reference potential point to control whether or not the display element emits light. A transistor element is connected, and the breakdown voltage of the transistor element in the off state is set on the difference plate between the light-emitting voltage value and the non-light-emitting voltage value of the display element, and the voltage applied across the transistor element is set to the voltage applied to both ends of the transistor element. In the configuration configured to clamp the voltage below the breakdown voltage, the other electrode of the display element and the transistor element are connected by a protective resistance element consisting of a resistance connection body, and the above-mentioned E
The gist of this invention is to limit the voltage applied to the transistor element at the time of local breakdown to below the breakdown voltage of the transistor element.

(f)  発明の実施例 以下、本発明の実施例につき図面を参照して説明する。(f) Examples of the invention Embodiments of the present invention will be described below with reference to the drawings.

第4図は本発明によるELL示装置の一画素分の一例構
造を示す要部断面図でおる。図においてQ2は薄膜多結
晶シリコントランジスタ素子、1はELL示素子であっ
て、それらトランジスタ素子Q2およびELL示素子1
は硬質ガラスやセラミック等の基板41上に形成される
。前記トランジスタ素子Q2は多結晶シリコン層42の
表層部に形成したドレインDおよびソースSと前記多結
晶シリコンM42上に5102層43を介して配設した
ゲートGとなる導電体層とから構成される。
FIG. 4 is a sectional view of a main part showing an example of the structure of one pixel of the ELL display device according to the present invention. In the figure, Q2 is a thin film polycrystalline silicon transistor element, 1 is an ELL display element, and these transistor element Q2 and ELL display element 1 are
is formed on a substrate 41 made of hard glass, ceramic, or the like. The transistor element Q2 is composed of a drain D and a source S formed on the surface layer of the polycrystalline silicon layer 42, and a conductive layer serving as the gate G disposed on the polycrystalline silicon M42 via a 5102 layer 43. .

前記ドレインDおよびソースSは多結晶シリコン層42
の表層部に例えば燐[F]を注入したn十領域からなる
。そしてこのトランジスタ素子Q2の降伏電圧VBは例
えばソース・ドレイン間の距離(チャネル長)や半導体
薄膜42の不純物ドープ量等を制御して例えばVB=8
0Vに設定しである。
The drain D and source S are made of polycrystalline silicon layer 42.
It consists of n10 regions in which, for example, phosphorus [F] is injected into the surface layer. The breakdown voltage VB of this transistor element Q2 is determined by controlling, for example, the distance between the source and drain (channel length), the amount of impurity doping of the semiconductor thin film 42, etc.
It is set to 0V.

またELL示素子1は電極1a(透明導電膜)と電極1
b(例えばAl膜)間に図示しない誘電体層を介してE
L層ICを挾持したもので構成きれる。
In addition, the ELL display element 1 has an electrode 1a (transparent conductive film) and an electrode 1.
b (for example, an Al film) through a dielectric layer (not shown).
It can be constructed by sandwiching an L-layer IC.

そして電極1aには電源2が接続されてパpヌ状の交番
電圧が印加される。またトランジスタ素子Ql!のソー
スSは接地電位に接続され、ドレインDと[極1b間が
接続されるのであるが、本発明においては保護抵抗素子
Raなる抵抗接続体で接続しである。その抵抗接続体R
aは例えば多結晶シリコン層で形成し、燐等の不純物ド
ープ量を制兼。
A power source 2 is connected to the electrode 1a, and a Papnu-like alternating voltage is applied thereto. Also, the transistor element Ql! The source S of is connected to the ground potential, and the drain D and the electrode 1b are connected, but in the present invention, they are connected by a resistance connection body called a protective resistance element Ra. The resistance connection body R
For example, a is formed of a polycrystalline silicon layer to control the amount of doping with impurities such as phosphorus.

御することによシ所定の俸抗値に設定しである。The resistance value can be set to a predetermined value by controlling the control.

なお第4図では第1図におけるトランジスタ素子Q、l
 コンダンサCs。ゲータおよび走査線DT、およびS
Lは図示を省略した。このような゛構成において、トラ
ンジスタ素子Q2のオン・オフによfiEL表示素子1
0発光・非発光が制御される、この際、ELL示素子1
の発光領域は領域Wとなって一画素が画定される。この
画素領域Wは電極lb上に設けられたSing膜48の
窓の大きさによシ設定される。
In addition, in FIG. 4, the transistor elements Q and l in FIG.
Condenser Cs. Gator and scan line DT, and S
L is omitted from illustration. In such a configuration, the fiEL display element 1 is controlled by turning on and off the transistor element Q2.
0 emission/non-emission is controlled. At this time, the ELL display element 1
The light emitting area becomes a region W and defines one pixel. This pixel area W is set depending on the size of the window of the Sing film 48 provided on the electrode lb.

次に第5図は本発明によるELL示装置の一画素分の部
分都側回路図であ夛、第6図は第5図の各部電圧波形で
あって、(a)は表示素子1の一方の電極1aに印加さ
れる電圧波形、(b)はトランジスタ素子QQがオン時
のドレイン電圧波形、(C)はトランジスタ素子Q2が
オフ時のドレイン電圧波形であり、両図において第2図
および第3図と同等部分には同一符号を付した。第2図
と第5図から明らかなように本発明によればトランジス
タ素子Q、gのドレインDとKLL示素子1の一方のt
Wlbとの間が抵抗接続体からなる保護抵抗素子Pαで
接続されている点が従来のものと異なる。
Next, FIG. 5 is a partial circuit diagram for one pixel of the ELL display device according to the present invention, and FIG. 6 shows voltage waveforms at various parts in FIG. (b) is the drain voltage waveform when transistor element QQ is on, and (C) is the drain voltage waveform when transistor element Q2 is off. Parts that are equivalent to those in Figure 3 are given the same symbols. As is clear from FIGS. 2 and 5, according to the present invention, the drains D of the transistor elements Q and g and the t
This differs from the conventional one in that it is connected to Wlb by a protective resistance element Pα consisting of a resistance connection body.

いま第5図に示すEL表示素子1が第6図(a)に示す
期間tにおいて局部的な破壊を生じると、トランジスタ
素子Q2がオン状態の場合、そのトランジスタ素子Q2
には第6図(至)に示すごとき過電圧V’PONが印加
される。この電圧V’PONは第(8)式%式% (3) またトランジスタ素子−Qwがオフ状態の場合、そのト
ランジスタ素子Q2には第6図(C)に示すような過電
圧V’poFFが印加され、その電圧V’POFFは第
(4)式で表わされる。
If the EL display element 1 shown in FIG. 5 is locally destroyed during the period t shown in FIG. 6(a), if the transistor element Q2 is in the on state, the transistor element Q2
An overvoltage V'PON as shown in FIG. 6 (to) is applied to. This voltage V'PON is determined by formula (8)% (3) When the transistor element Qw is in the off state, an overvoltage V'poFF as shown in FIG. 6(C) is applied to the transistor element Q2. The voltage V'POFF is expressed by equation (4).

0FF V’POFF !□・VA・・・・・・・・・(4)R
s +Ra 十RoFy しかして、第(1)および第(2)式と第(8)および
第(4)式から明らかなように電圧V′PON’、 V
’POFFは、電圧VPON、 VPOFFに比較して
保護抵抗素子Raを配設することによシ低く制限できる
。そして電圧V’ponをトランジスタ素子Q2のオン
時における破壊電圧BVouよシも低くなるよう保護抵
抗素子丘αの抵抗値が設定される。また電圧’V’PO
FFもトランジスタ素子Q2のオフ時における破壊電圧
BVOFFよシも低くなるよう保護抵抗素子Rdの抵抗
値が設定される。かくして本発明によれば保護抵抗素子
Haを配設することにより、たとえEL表示素子に局部
的な破壊が生じても、トランジスタ素子Q2の破壊を防
止することが可能となり、従来生じていた一画素の表示
不能による表示の致命欠陥がなくなシ、実用上の表示品
質には何ら影響を与えることはない。
0FF V'POFF! □・VA・・・・・・・・・(4)R
s + Ra + RoFy Therefore, as is clear from equations (1) and (2) and equations (8) and (4), the voltages V'PON', V
'POFF can be limited to a lower value than the voltages VPON and VPOFF by providing the protective resistance element Ra. The resistance value of the protective resistor element α is set so that the voltage V'pon is lower than the breakdown voltage BVou when the transistor element Q2 is turned on. Also the voltage 'V'PO
The resistance value of the protection resistance element Rd is set so that the breakdown voltage BVOFF of FF and the transistor element Q2 when turned off is also lower. Thus, according to the present invention, by arranging the protective resistance element Ha, even if local destruction occurs in the EL display element, it is possible to prevent destruction of the transistor element Q2. There is no fatal defect in the display due to the inability to display, and the display quality in practical use is not affected in any way.

なお前述の実施例では絶縁基板41上に駆動回路とEL
表示素子を形成する場合について述べたが、半導体基板
上に駆動回路とEL表示素子とを一体構成するEL表示
装置に本発明を適用しても同様の効果を得ることができ
る。
Note that in the above embodiment, the drive circuit and the EL are provided on the insulating substrate 41.
Although the case where a display element is formed has been described, similar effects can be obtained even if the present invention is applied to an EL display device in which a drive circuit and an EL display element are integrated on a semiconductor substrate.

(2)発明の効果 以上の説明から明らかなように、本発明によればEL表
示素子に局部的な破壊を生じても、その表示素子駆動用
のトランジスタ素子の破壊を防止でき、トランジスタ素
子の破壊による致命的な表示欠陥を防ぐことが可能とな
って、駆動回路一体(“tt成のEL表示装置の製造歩
留シの向上ならびに信頼性の向上ができる利点を有し、
その実用的効果は大である。
(2) Effects of the Invention As is clear from the above explanation, according to the present invention, even if an EL display element is locally destroyed, destruction of the transistor element for driving the display element can be prevented, and the transistor element can be prevented from being destroyed. It is possible to prevent fatal display defects due to destruction, and has the advantage of improving the manufacturing yield and reliability of EL display devices with integrated drive circuits (TT).
Its practical effects are great.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はEL表示装置の一例を示す回路図、第2図は従
来のKL表示装置の一画素分の部分等価回路図、第3図
は第2図における各部の電圧波形図、第4図は本発明に
よるEL表示装置の一画素分の一例構造を示す要部断面
図、第5図は本発明のEL表示装置の一画素分の部分等
価回路図、第6図は第5図における各部の電圧波形図で
ある。 図において、1はEL表示素子、1aおよび1bは電極
、ICはKL層、Q、1およびQ2はスイッチング用ト
ランジヌク素子、R11は抵抗接続体からなる保護抵抗
素子、41は基板をそれぞれ示す。
Fig. 1 is a circuit diagram showing an example of an EL display device, Fig. 2 is a partial equivalent circuit diagram for one pixel of a conventional KL display device, Fig. 3 is a voltage waveform diagram of each part in Fig. 2, and Fig. 4 5 is a partial sectional view showing an example structure of one pixel of the EL display device according to the present invention, FIG. 5 is a partial equivalent circuit diagram of one pixel of the EL display device according to the present invention, and FIG. FIG. In the figure, 1 is an EL display element, 1a and 1b are electrodes, IC is a KL layer, Q, 1 and Q2 are switching transistor elements, R11 is a protective resistance element consisting of a resistance connection body, and 41 is a substrate.

Claims (2)

【特許請求の範囲】[Claims] (1)対向する電極間にELsを設けてなるKL表示素
子を有し、該表示素子の一方の電極に交番電圧が印加さ
れ、かつ他方の電極と基準電位点との間に前記表示素子
の発光・非発光を制御するスイッチング用トランジスタ
素子を接続し、当該トランジスタ素子のオフ状順におけ
る降伏電圧を前記表示素子の発光電圧値と非発光電圧値
との差以上に設定して上記トランジスタ素子破 の両端に加わる電圧を当該トランジスタ素子げユ寝電圧
以下にクランプするようにしてなる構成において、前記
表示素子の他方の電極とスイッチング用トランジスタ素
子との間に保護抵抗素子を介在させて上記EL表示素子
の局部破壊時に当該トランジスタ素子に印加される電圧
をトランジスタ素子の破壊電圧以下に制限するようにし
たことを特徴とするEL表示装置。
(1) It has a KL display element in which ELs are provided between opposing electrodes, an alternating voltage is applied to one electrode of the display element, and between the other electrode and a reference potential point of the display element. A switching transistor element for controlling light emission/non-light emission is connected, and the breakdown voltage of the transistor element in the OFF state is set to be greater than or equal to the difference between the light emission voltage value and the non-light emission voltage value of the display element, and the transistor element is destroyed. In a configuration in which a voltage applied to both ends of the transistor element is clamped to a voltage below the voltage of the transistor element, a protective resistance element is interposed between the other electrode of the display element and the switching transistor element to produce the EL display. 1. An EL display device characterized in that a voltage applied to a transistor element at the time of local breakdown of the element is limited to a voltage equal to or lower than the breakdown voltage of the transistor element.
(2)前記保護抵抗素子は基板上に一体的に形成した前
記EL表示素子およびスイッチング用トランジスタ素子
におけるEL表示紫子の他方の電極とトランジスタ素子
との間を連結した抵抗接続体からなることを特徴とする
特許請求の範囲第(1)項に記載のKL表示装置。
(2) The protective resistance element is composed of a resistance connection body that connects the other electrode of the EL display element in the EL display element and the switching transistor element integrally formed on the substrate and the transistor element. A KL display device according to claim (1).
JP483283A 1983-01-13 1983-01-13 El display Pending JPS59128581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP483283A JPS59128581A (en) 1983-01-13 1983-01-13 El display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP483283A JPS59128581A (en) 1983-01-13 1983-01-13 El display

Publications (1)

Publication Number Publication Date
JPS59128581A true JPS59128581A (en) 1984-07-24

Family

ID=11594664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP483283A Pending JPS59128581A (en) 1983-01-13 1983-01-13 El display

Country Status (1)

Country Link
JP (1) JPS59128581A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05569U (en) * 1991-06-21 1993-01-08 昭和飛行機工業株式会社 Door for truck
JP2008262191A (en) * 2008-03-31 2008-10-30 Semiconductor Energy Lab Co Ltd Display device
US7982222B2 (en) 1999-06-23 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05569U (en) * 1991-06-21 1993-01-08 昭和飛行機工業株式会社 Door for truck
US7982222B2 (en) 1999-06-23 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
JP2008262191A (en) * 2008-03-31 2008-10-30 Semiconductor Energy Lab Co Ltd Display device

Similar Documents

Publication Publication Date Title
KR100745920B1 (en) Image display device
KR101260508B1 (en) Pixel circuit, display device and control method of pixel circuit
EP0068630A1 (en) Electroluminescent display device
JPH0758635B2 (en) EL drive circuit
EP0895219B1 (en) Display device
US7317435B2 (en) Pixel driving circuit and method for use in active matrix OLED with threshold voltage compensation
EP1459126B1 (en) Display panel and display panel driving method
JP5082028B2 (en) Driving method of pixel circuit for display
US5940053A (en) Current-dependent light-emitting element drive circuit for use in active matrix display device
US20130088416A1 (en) OLED Display Driver Circuits and Techniques
US7324075B2 (en) Pixel circuit and display device
US7619593B2 (en) Active matrix display device
US20060132053A1 (en) Pixel circuit and driving method for active matrix organic light-emitting diodes, and display using the same
KR20050101182A (en) Active matrix display devices
KR20000068801A (en) Display device
JP2006518473A (en) Active matrix electroluminescent display
KR100550680B1 (en) Display device and operating method thereof
KR100420907B1 (en) Display device
US10726771B2 (en) Pixel circuit, driving method and display device
US6815710B2 (en) Organic electroluminescence unit
WO2004088626A1 (en) Active matrix display devices with modelling circuit located outside the display area for compensating threshold variations of the pixel drive transistor
JPS59128581A (en) El display
EP1477961A2 (en) Active matrix type display apparatus
US5576726A (en) Electro-luminescent display device driven by two opposite phase alternating voltages and method therefor
US11222593B2 (en) Pixel circuit for top-emitting AMOLED panel and driving method thereof