JPS5912719Y2 - Input switching circuit - Google Patents
Input switching circuitInfo
- Publication number
- JPS5912719Y2 JPS5912719Y2 JP1975136823U JP13682375U JPS5912719Y2 JP S5912719 Y2 JPS5912719 Y2 JP S5912719Y2 JP 1975136823 U JP1975136823 U JP 1975136823U JP 13682375 U JP13682375 U JP 13682375U JP S5912719 Y2 JPS5912719 Y2 JP S5912719Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- output
- amplifier
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【考案の詳細な説明】
この考案は、複数組の入力端子に供給された入力信号の
中から一つを選択するための入力切換回路に関するもの
である。[Detailed Description of the Invention] This invention relates to an input switching circuit for selecting one input signal from among input signals supplied to a plurality of sets of input terminals.
データ集録装置などに適用されている入力切換回路とし
て、信号源に対する高度なアイソレーションを必要とす
る場合には、例えば入力端子にコンデンサを接続して入
力信号レベルのサンプリングをおこない、ついでこのコ
ンデンサを切換回路に接続して、その端子電圧を検出す
るような構成のものが用いられている。When a high degree of isolation from the signal source is required as an input switching circuit applied to a data acquisition device, etc., for example, connect a capacitor to the input terminal to sample the input signal level, and then connect the capacitor to the input terminal. A device is used that is connected to a switching circuit and detects the terminal voltage.
この形式の入力切換回路における最も重要な問題点は、
使用された回路要素の特性の温度変化もしくは経年変化
によるドリフトが生じ、これが誤差の原因になるという
ことである。The most important problem with this type of input switching circuit is
Drifts in the characteristics of the circuit elements used due to changes in temperature or changes over time occur, which causes errors.
この考案の目的は、温度変化あるいは経時変化に起因す
るドリフトを効果的に補償する機能を備えた入力切換回
路るを提供することである。The purpose of this invention is to provide an input switching circuit with the ability to effectively compensate for drift due to temperature changes or changes over time.
この考案の一実施例を図面にしたがって説明する。An embodiment of this invention will be described with reference to the drawings.
この例の入力信号回路は、複数の信号源からの信号がそ
れぞれ供給される複数の信号選択器１−１．１−２・・
・ｌ−ｎと、基準信号発生器２と、信号選択器１−１〜
１−ｎおよび基準信号発生器２の各出力のいずれか一つ
を増幅するための増幅器３とを有している。The input signal circuit in this example includes a plurality of signal selectors 1-1, 1-2, etc. each supplied with signals from a plurality of signal sources.
・l-n, reference signal generator 2, and signal selector 1-1~
1-n and an amplifier 3 for amplifying any one of the outputs of the reference signal generator 2.
第１番目の信号切換器１−１は、対応する信号源からの
信号が供給される入力端子４と、この入力端子４側およ
び増幅器３側のいずれか一方にコンデンサ５を接続する
ための切換スイッチ６とからなっていて、適当な制御機
構によって制御される切換スイッチ６の動作でコンデン
サ５を増幅器３側に接続し、これによって所定のサンプ
リング動作が得られる。The first signal switch 1-1 is a switch for connecting an input terminal 4 to which a signal from a corresponding signal source is supplied, and a capacitor 5 to either the input terminal 4 side or the amplifier 3 side. The capacitor 5 is connected to the amplifier 3 by operation of the changeover switch 6 controlled by a suitable control mechanism, thereby obtaining a predetermined sampling operation.
なお他の信号切換器１−２〜１−ｎも同様の構成を有し
、同様のサンプリング動作をおこなう。Note that the other signal switchers 1-2 to 1-n have similar configurations and perform similar sampling operations.
また基準信号発生器２は信号切換器１−１〜ｌ−ｎに供
給された入力信号のレベルがゼロの状態における上記信
号切換器の出力に等しい基準信号を増幅器３に供給する
もので、入力端子４、コンデンサ５および切換スイッチ
６を有している点では信号切換器１−２〜１−ｎと同じ
であるが、入力端子４，４間が短絡されている点で異っ
ている。The reference signal generator 2 supplies the amplifier 3 with a reference signal equal to the output of the signal switcher 1-1 to l-n when the level of the input signal supplied to the signal switcher 1-1 to l-n is zero. It is the same as the signal switching devices 1-2 to 1-n in that it has a terminal 4, a capacitor 5, and a changeover switch 6, but is different in that the input terminals 4 and 4 are short-circuited.
信号切換器１−１〜１−ｎによって選択された人力信号
は、増幅器３によって増幅されたのち、Ａ／Ｄ変換器７
でディジタル信号に変換される。The human signals selected by the signal switchers 1-1 to 1-n are amplified by the amplifier 3 and then sent to the A/D converter 7.
is converted into a digital signal.
そしてＡ／Ｄ変換器７の出力は、ランダムアクセスメモ
リのようなメモリ回路８に保給され、メモリ回路８の出
力はたとえばマイクロコンピュータによる引算回路９で
演算され補正ずみの出力として出力端子１０から外部に
取出される。The output of the A/D converter 7 is stored in a memory circuit 8 such as a random access memory, and the output of the memory circuit 8 is calculated by a subtraction circuit 9 using a microcomputer, for example, and outputted as a corrected output at an output terminal 10. taken out to the outside.
補正操作は、基準信号発生器２の出力を選択し、これを
ディジタル信号に変換したのちメモリ回路８に記憶させ
ることによっておこなわれる。The correction operation is performed by selecting the output of the reference signal generator 2, converting it into a digital signal, and then storing it in the memory circuit 8.
温度変化あるいは経時変化などによる特性のドリフトが
生じている場合には、基準信号発生器２の出力を選択し
た場合、増幅器３の出力はゼロにならず、この誤差分の
出力レベルに応じた値がメモリ回路８に記憶される。If there is a drift in the characteristics due to temperature changes or changes over time, if the output of the reference signal generator 2 is selected, the output of the amplifier 3 will not be zero, but will have a value corresponding to the output level corresponding to this error. is stored in the memory circuit 8.
つぎに信号切換器１−１〜１−ｎの動作によって選択さ
れた入力信号は、増幅器３およびＡ／Ｄ変換器７を通っ
たのち入力信号誤差分が加算された値がメモリ回路８に
記憶される。Next, the input signal selected by the operation of the signal switchers 1-1 to 1-n passes through the amplifier 3 and the A/D converter 7, and then the value to which the input signal error is added is stored in the memory circuit 8. be done.
メモリ回路８に記憶された、これら値は引算回路９に供
給され入力信号レベルから基準レベルを差引く演算がお
こなわれ誤差分が完全に除去される。These values stored in the memory circuit 8 are supplied to the subtraction circuit 9, where a calculation is performed to subtract the reference level from the input signal level, and the error is completely removed.
これによって入力信号のレベルは、ドリフトによる変動
分に応じて補正されたことになり、常に正しいレベルの
出力信号が得られる。As a result, the level of the input signal is corrected in accordance with the variation due to drift, and an output signal at the correct level is always obtained.
なおＡ／Ｄ変換、メモリ、引算などの補正のための操作
は図示しないたとえばマイクロコンピュータ等よりなる
制御回路によって制御されている。Note that operations for correction such as A/D conversion, memory, and subtraction are controlled by a control circuit (not shown) consisting of, for example, a microcomputer.
以上説明したようにこの考案によれば、回路要素の特性
変化によるドリフト分を補償して、入力信号に正確に対
応した出力を取出すことができる。As explained above, according to this invention, it is possible to compensate for drift due to changes in characteristics of circuit elements, and to extract an output that accurately corresponds to an input signal.
さらにドリフトの補償は、経時変化のような緩やかな特
性変化に対しても、また温度変化のような一時的な特性
変化に対しても全く同様になされるので、得られた出力
信頼性はきわめて高く、校正に要する手数も大幅に削減
することができる。Furthermore, since drift compensation is performed in exactly the same way for gradual characteristic changes such as changes over time, and for temporary changes in characteristics such as temperature changes, the resulting output reliability is extremely high. It is possible to significantly reduce the number of steps required for calibration.
なお、この実施例ではコンデンサを用いた入力切換器に
ついて説明したが、コンデンサを用いたりリレーやリー
ドスイッチを用いた入力切換器でも同様の効果が得られ
る。Although this embodiment describes an input switch using a capacitor, similar effects can be obtained with an input switch using a capacitor, a relay, or a reed switch.
又、マイクロコンピュータを用いて、演算制御処理する
ようにしてもよい。Alternatively, a microcomputer may be used to carry out arithmetic and control processing.
図面はこの考案の一実施例による入力切換回路の構成を
示すブロック図である。
１−１〜１−ｎ・・・信号切換器、２・・・基準信号発
生器、３・・・増幅器、４・・・入力端子、５・・・コ
ンデンサ、６・・・切換スイッチ、７・・・Ａ／Ｄ変換
器、８・・・メモリ回路、９・・・引算回路、１０・・
・出力端子。The drawing is a block diagram showing the configuration of an input switching circuit according to an embodiment of the invention. 1-1 to 1-n... Signal switch, 2... Reference signal generator, 3... Amplifier, 4... Input terminal, 5... Capacitor, 6... Selector switch, 7 ...A/D converter, 8...memory circuit, 9...subtraction circuit, 10...
・Output terminal.
Claims (1)
信号を発生する基準信号発生器と、−個が上記基準信号
以上器の出力端子に接続され他が複数の入力信号源にそ
れぞれ接続される複数の信号切換器と、この複数の信号
切換器のうち一個を順に選択接続する回路と、上記複数
の信号切換器の出力端子すべてに共通して入力端子が接
続され、−選択された入力信号および上記基準信号発生
器の基準信号を増幅する増幅器と、この増幅器の出力信
号をディジタル信号に変換するＡ／Ｄ変換器と、このＡ
／Ｄ変換器の出力端子に接続されその変換出力を順に記
憶するメモリ回路と、このメモリ回路の出力端子に接続
されその読み出された上記人力信号レベルから上記基準
信号レベルを差引く引算手段とを備えた入力切換回路。a reference signal generator for generating a reference signal in which the level of the supplied input signal is equal to zero; A plurality of signal switchers, a circuit for sequentially selectively connecting one of the plurality of signal switchers, an input terminal commonly connected to all output terminals of the plurality of signal switchers, and - a selected input signal; and an amplifier that amplifies the reference signal of the reference signal generator, an A/D converter that converts the output signal of the amplifier into a digital signal, and an A/D converter that converts the output signal of the amplifier into a digital signal.
a memory circuit connected to the output terminal of the /D converter and sequentially storing the converted output; and a subtraction means connected to the output terminal of the memory circuit for subtracting the reference signal level from the read human input signal level. Input switching circuit equipped with.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975136823U JPS5912719Y2 (en) | 1975-10-07 | 1975-10-07 | Input switching circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1975136823U JPS5912719Y2 (en) | 1975-10-07 | 1975-10-07 | Input switching circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5249669U JPS5249669U (en) | 1977-04-08 |
| JPS5912719Y2 true JPS5912719Y2 (en) | 1984-04-16 |
Family
ID=28616784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1975136823U Expired JPS5912719Y2 (en) | 1975-10-07 | 1975-10-07 | Input switching circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912719Y2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59176077U (en) * | 1983-05-10 | 1984-11-24 | 余川商事株式会社 | aerial marking device |
| JPS61193299A (en) * | 1985-02-20 | 1986-08-27 | 横河メディカルシステム株式会社 | Multipoint current measuring apparatus |
| JPH0648537Y2 (en) * | 1988-12-30 | 1994-12-12 | 良男 吉岡 | Display board |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49117060A (en) * | 1972-08-04 | 1974-11-08 | ||
| JPS5157486A (en) * | 1974-11-15 | 1976-05-19 | Yokogawa Electric Works Ltd | NETSUDENTSUITATENONDOSOKUTEISOCHI |
-
1975
- 1975-10-07 JP JP1975136823U patent/JPS5912719Y2/en not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49117060A (en) * | 1972-08-04 | 1974-11-08 | ||
| JPS5157486A (en) * | 1974-11-15 | 1976-05-19 | Yokogawa Electric Works Ltd | NETSUDENTSUITATENONDOSOKUTEISOCHI |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5249669U (en) | 1977-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4414638A (en) | Sampling network analyzer with stored correction of gain errors | |
| US4973974A (en) | Multi-stage analog-to-digital converting device | |
| US4280196A (en) | Correction of zero drift, gain drift, and distortion errors in analog storage devices | |
| JPS6019170B2 (en) | Analog-digital converter | |
| US4321583A (en) | Analogue to digital converter channels | |
| JPS5912719Y2 (en) | Input switching circuit | |
| US4209717A (en) | Sample and hold circuit | |
| US5412386A (en) | Arrangement for converting a plurality of electrical analog measurement signals that are applied simultaneously to its input terminals into a corresponding plurality of digital signals, using an antialiasing filter on the inputs | |
| JPS61199199A (en) | Analog input unit | |
| KR970700312A (en) | Built-in programmable sensor calibration device (EMBEDDED PROGRAMMABLE SENSOR CALIBRATION ARRARATUS) | |
| JPS58191523A (en) | Drift correcting device | |
| JPH0619048Y2 (en) | Data recording device | |
| JPS6132848B2 (en) | ||
| JPS58136135A (en) | Switching circuit | |
| JPS58171108A (en) | Amplifier with automatic zero correction | |
| SU982192A1 (en) | Integrating analogue-digital converter | |
| RU1788446C (en) | Multichannel temperature metering device | |
| SU1062866A1 (en) | Compensating circuit | |
| JPH0418271B2 (en) | ||
| JPH07117877B2 (en) | Analog input / output device | |
| JPS6165113A (en) | Sensor circuit with zero point compensation | |
| JPS5833306A (en) | Input signal compensator | |
| JP2725424B2 (en) | Analog-to-digital converter | |
| JPS5940327B2 (en) | Offset compensation method | |
| JPS6353591B2 (en) |