JPS59109943A - Circuit processing controlling system of communication control device - Google Patents

Circuit processing controlling system of communication control device

Info

Publication number
JPS59109943A
JPS59109943A JP57218356A JP21835682A JPS59109943A JP S59109943 A JPS59109943 A JP S59109943A JP 57218356 A JP57218356 A JP 57218356A JP 21835682 A JP21835682 A JP 21835682A JP S59109943 A JPS59109943 A JP S59109943A
Authority
JP
Japan
Prior art keywords
line
circuits
communication control
line processing
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57218356A
Other languages
Japanese (ja)
Inventor
Seiji Shimoda
霜田 精二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57218356A priority Critical patent/JPS59109943A/en
Publication of JPS59109943A publication Critical patent/JPS59109943A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177Initialisation or configuration control

Abstract

PURPOSE:To increase the number of circuits which can be connected actually, comparing with the number of circuits which can be processed simultaneously, in case when the circuit efficiency is low, by controlling the circuit processing in the course of management of the number of circuits which are being processed actually. CONSTITUTION:When a communication control device is started, a program control part 5 supervises an interruption between a circuit processing request and a circuit processing request. When the interruption is generated, whether it is a request interruption or an end interruption is decided, and if it is the request interruption, whether the number N of circuits which can be processed simultaneously is > the number (n) of circuits which are being processed or not is decided. If the number of circuits N is > (n), the number of circuits (n) is brought to an increment by ''1'' and the circuit processing is executed. In case when it is decided that the number of circuits N is <=(n), its request is registered in a queue 8. When the processing of some circuit is ended, and the end interruption is generated, the number of circuits (n) is brought to an increment by ''1'', and unless the circuit processing request exists in the queue 8, it is returned to its original state. According to such a constitution, the lower the circuit efficiency is, the larger the number of connecting circuits can be made than the number of circuits which can be processed simultaneously.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、通信制御装置における回線処理制御方式に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a line processing control method in a communication control device.

〔従来技術〕[Prior art]

一般的にみて、通信制御装置に接続される回線の効率は
かなり低いものである。しかしながら、通信制御装置の
性質上、同時にデータの送受信があった場合でも処理可
能でなければならない。従って、従来は接続できる回線
数の上限を決定することで対応していた。即ち、従来の
通信制御装置は、回線効率とは関係なく、同時にデータ
の送受信があった場合に処理が可能になるように接続回
線数を決定するようになっていたので、回線効率が低い
場合でも接続したい端末の数が多い場合は通信制御装置
を増設しなければならないという欠点があった。
Generally speaking, the efficiency of lines connected to communication control devices is quite low. However, due to the nature of the communication control device, it must be able to process even when data is sent and received at the same time. Conventionally, this has been dealt with by determining an upper limit on the number of lines that can be connected. In other words, conventional communication control devices determine the number of connected lines in such a way that processing is possible when data is sent and received at the same time, regardless of line efficiency. However, if there are many terminals to be connected, a communication control device must be added.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、通信制御装置の回線処理能力を最大限
に発揮させることにより、接続回線数を増加させるため
の回線処理制御方式を提供するにある。
An object of the present invention is to provide a line processing control method for increasing the number of connected lines by maximizing the line processing capacity of a communication control device.

〔発明の概要〕[Summary of the invention]

第1図は通信制御装置と回線間のデータの送受信の例を
回線A、B、Cについて表わしたものである。
FIG. 1 shows an example of data transmission and reception between the communication control device and the lines for lines A, B, and C.

T1の時刻においては回線A、B、CともPOLL(ポ
ーリング)中である。またT2の時刻では回線Cだけ動
作している。T3の時刻は回線A、Cだけ動作しており
、回線Bは空いている。このように、動作中の回線数は
その時々で変化するので、#転回線に送受信されるデー
タ量により制御しなければならない処理量が異なる。即
ち、通信制御装置で同時に処理可能な回線数(プログラ
ムで制御する装置であれば、許容時間内で走行できるプ
ログラム・ステップ数で決まる)と接続回線数を同じに
した場合、実際には通信制御装置の回線処理能力が十分
利用されないことになる。従来はこのような無駄を無視
していたわけである。
At time T1, lines A, B, and C are all in POLL (polling). Also, at time T2, only line C is in operation. At time T3, only lines A and C are in operation, and line B is idle. As described above, since the number of lines in operation changes from time to time, the amount of processing that must be controlled varies depending on the amount of data sent and received to the #transfer line. In other words, if the number of lines that can be processed simultaneously by a communication control device (for a device controlled by a program, it is determined by the number of program steps that can be run within the allowable time) is the same as the number of connected lines, the actual communication control The line processing capacity of the device will not be fully utilized. In the past, such waste was ignored.

また、特定の回線に注目した場合、第2図に示すように
、aの時間は処理が始まれば必ず制御(プログラムで追
従)しなげればならない専有時間であるが、bの時間は
一般的にインタフェース上で特に規定がなく、多少処理
を遅らせることが可能な空時間である。従って図のよう
なポーリング/セレクションの中央起動方式ならば、ポ
ーリングまたはセレクション動作を通信制御装置の都合
により遅らせることが可能である。
Also, when focusing on a specific line, as shown in Figure 2, time a is exclusive time that must be controlled (followed by a program) once processing starts, but time b is a general time. There are no specific regulations on the interface, and this is idle time where processing can be delayed to some extent. Therefore, if the central activation method of polling/selection as shown in the figure is used, it is possible to delay the polling or selection operation according to the convenience of the communication control device.

以上のことから、通信制御装置で実際に処理中の回線数
を管理しながら回線処理を制御すれば、回線効率との関
係から実際に接続可能な回線数を増加することができる
From the above, if the communication control device controls line processing while managing the number of lines that are actually being processed, the number of lines that can actually be connected can be increased in terms of line efficiency.

このような点に着目し、本発明は、通信制御装置におい
て、処理中の回線数を計数する手段と、この手段による
計数値を参照することにより新たな回線処理を開始可能
か判定する判定手段と、キュ一手段とを設ける。そして
、新たな回線処理の要求が発生した時に、前記判定手段
でその回線処理を開始可能と判定したならばその回線処
理要求を直ちに受は付けてその処理を開始し、不可能と
判定したならばその回線処理要求を前記キュ一手段に待
機させ、また、前記キュ一手段に待機中の回線処理要求
をその回線処理が開始可能であると、(3)。
Focusing on these points, the present invention provides a means for counting the number of lines being processed in a communication control device, and a determining means for determining whether new line processing can be started by referring to the counted value by this means. and cue means. When a new line processing request occurs, if the determining means determines that the line processing can be started, the line processing request is immediately accepted and the processing is started; (3) if the line processing request is made to wait in the queue means, and the line processing request that is waiting in the queue means can be started.

前記判定手段で判定されることを条件に受は付けてその
回線処理を開始する。
On the condition that the judgment is made by the judgment means, the line is accepted and the line processing is started.

〔発明の実施例〕[Embodiments of the invention]

本発明の一実施例について、第3図および第4図によっ
て説明する。
An embodiment of the present invention will be described with reference to FIGS. 3 and 4.

第3図は通信制御装置の概略ブロック図である。FIG. 3 is a schematic block diagram of the communication control device.

同図において、1は中央処理装置(図示せず)からの指
令やデータを授受するチャネル制御部、2は回線とのデ
ータ送受信を制御する回線制御部、3は装置全体の制御
を行うプログラム制御方式の中央制御部である。
In the figure, 1 is a channel control unit that sends and receives commands and data from a central processing unit (not shown), 2 is a line control unit that controls data transmission and reception with the line, and 3 is a program control unit that controls the entire device. This is the central control unit of the system.

中央制御部3は、制御プログラムを格納したROM4、
このROM4内の制御プログラムの命令を解読して回線
制御部2およびチャネル制御部1の制御やデータ処理等
を実行するプログラム制御部5、およびプログラム制御
部5によってアクセスされるRAM6から構成される。
The central control unit 3 includes a ROM 4 storing a control program;
It is comprised of a program control section 5 that decodes the commands of the control program in the ROM 4 and executes control of the line control section 2 and channel control section 1, data processing, etc., and a RAM 6 that is accessed by the program control section 5.

このRAM 6には、後述するようなカウンタ7とキュ
ー8の各領域が確保される。
In this RAM 6, areas for a counter 7 and a queue 8, which will be described later, are secured.

一般的な動作は従来の通信制御装置と同様であ、(4)
The general operation is similar to a conventional communication control device, (4)
.

るので、回線処理制御についてのみ説明する。Therefore, only line processing control will be explained.

第4図は回線処理制御の概略流れ図であり、この処理は
ROMd内のプログラムにしたがってプログラム制御部
5で実行される。
FIG. 4 is a schematic flowchart of line processing control, and this processing is executed by the program control section 5 according to the program in ROMd.

当該通信制御装置が起動すると、プログラム制御部5は
カウンタ7の値(n)をクリアした後(ステップ100
)、回線処理要求(中央処理装置からのポーリング/セ
レクション要求)の割込みと回線処理終了の割込みを監
視する(ステップ101)。
When the communication control device starts, the program control unit 5 clears the value (n) of the counter 7 (step 100).
), interrupts of line processing requests (polling/selection requests from the central processing unit) and line processing completion interrupts are monitored (step 101).

割込みが発生すると、それが要求割込みか終了割込みか
判定する(ステップ102)。
When an interrupt occurs, it is determined whether it is a request interrupt or an end interrupt (step 102).

要求割込みであれば、N > 3か判定する(ステップ
103)。ここでNは、当該通信制御装置において同時
に処理可能な回線数である。なお、ここでは接続回線の
すべてが同一の回線速度であるとしている。
If it is a requested interrupt, it is determined whether N>3 (step 103). Here, N is the number of lines that can be processed simultaneously by the communication control device. Note that it is assumed here that all connected lines have the same line speed.

N > nであれば、その回線処理の要求を受は付け、
7Lを1だけインクリメントしくステップ104)、直
ちにその回線処置の実行を開時させ(ステップ105)
、ついでステップ101へ戻る。つまり、カウンタ7の
値は、当該通信制御装置で処理中の回線数を示す。
If N > n, accept the line processing request,
7L is incremented by 1 (step 104), and the line processing is immediately started (step 105).
, and then returns to step 101. In other words, the value of the counter 7 indicates the number of lines being processed by the communication control device.

ステップ103でN≦ルと判定された場合、すでに処理
能力一杯の回線数を処理中であるということであるから
、その回線処理要求をキュー8に登録しくステップ10
6 ) 、ステップ101へ戻る。
If it is determined in step 103 that N≦1, it means that the number of lines that has reached its processing capacity is already being processed, so the line processing request should be registered in the queue 8 (step 10).
6), return to step 101.

ある回線の処理が終了して、終了割込みが発生すると、
ステップ102からステップ107へ飛び、ルを1だけ
インクリメントする。ついで、キュー8に待機中の回線
処理要求があるか判定する(ステップ108)。待機中
の回線処理要求がなレナればステップ101へ戻る。待
機中の回線処理要求が存在すれば、その中の最も優先順
位の高い回線処理要求を受は付けると共にキュー8を更
新しくステップ109)、ステップ104以降へ進み、
その回線処理の実行を開始させる。
When processing for a certain line is completed and a termination interrupt occurs,
The process jumps from step 102 to step 107, and increments 1 by 1. Next, it is determined whether there is a waiting line processing request in the queue 8 (step 108). If there are no waiting line processing requests, the process returns to step 101. If there is a waiting line processing request, the line processing request with the highest priority among them is accepted and the queue 8 is updated (step 109), and the process proceeds to step 104 and thereafter.
Starts execution of the line processing.

本実施例の通信制御装置はこのような回線処理制御を行
うから、同時に処理可能な回線数Nよりも接続回線数を
相当に多くすることもでき、またその回線増加数は、回
線効率が低いほど大きくできることは明らかである。
Since the communication control device of this embodiment performs such line processing control, it is possible to increase the number of connected lines considerably more than the number N of lines that can be processed simultaneously, and the increased number of lines has low line efficiency. It is clear that it can be made larger.

前記実施例は、接続回線のすべての回線速度が同一であ
ったが、回線によって回線速度が異なる場合は、回線処
理制御のプログラムを例えば第5図の流れ図に示すよう
に変更することにより、容易に対応できる。
In the above embodiment, all the connection lines had the same line speed, but if the line speed differs depending on the line, the line processing control program can be easily changed, for example, as shown in the flowchart of Fig. 5. can correspond to

第5図に沿って、この変形例の処理を説明する。The processing of this modification will be explained with reference to FIG.

通信制御装置の起動でルなりリアしくステップ200)
、割込み待ちに入る(ステップ201)。
Step 200)
, enters an interrupt wait state (step 201).

割込みが発生すると、それが要求割込みか終了か判定す
る(ステップ202)。要求割込みであれば、その処理
要求の出た回線の速度に応じた値αを例えば第1表によ
って決定し、ルに加算する。
When an interrupt occurs, it is determined whether it is a request interrupt or an end (step 202). In the case of a requested interrupt, a value α corresponding to the speed of the line from which the processing request was issued is determined, for example, from Table 1, and added to .

表1 ゛(7)・ より実際的には、例えば回線番号とαの対応テーブルを
メモリ6(第3図)に予め用意しておき、回線番号でそ
の対応テーブルを参照することによりα値を求める。
Table 1 ゛(7)・ More practically, for example, a correspondence table between line numbers and α is prepared in advance in the memory 6 (Fig. 3), and the α value can be calculated by referring to the correspondence table using the line number. demand.

ついで、N≧ルであるか判定する(ステップ204)。Next, it is determined whether N≧L (step 204).

ここでNは同時に処理可能な回線数そのものではなく、
回線速度により換算した値である。例えば、2400ビ
ット/秒の回線を同時に関口線処理可能であれば、N=
 1.2 X50= 600と設定する。なお、前記カ
ウンタ値ルも、処理中の回線数にそのα値を乗じて速度
換算した値である。
Here, N is not the number of lines that can be processed simultaneously, but
This is a value converted based on line speed. For example, if a 2400 bit/second line can be processed simultaneously on the Sekiguchi line, N=
1.2 Set X50=600. Note that the counter value L is also a value obtained by multiplying the number of lines being processed by its α value and converting it into a speed.

ステップ204でN≧ルと判定された場合は、その回線
処理の要求を受は付け、その回線処理を開始させ(ステ
ップ205)だ後、ステップ201へ戻る。ステップ2
04でN < nのときは、ステップ203で加算した
α値をルから引き(ステップ206)、その時の回線処
理要求をキュー8(第3図)に登録する(ステップ20
7)。
If it is determined in step 204 that N≧L, the request for line processing is accepted, the line processing is started (step 205), and then the process returns to step 201. Step 2
If N < n in Step 04, the α value added in Step 203 is subtracted from Le (Step 206), and the line processing request at that time is registered in Queue 8 (Fig. 3) (Step 20).
7).

ある回線の処理が終了し、終了割込みが発生すると、そ
の回線の速度に応じたα値を前述した方・(8)・ 法で求め、ルからそのα値を減算する(ステップ208
)。ついで、キュー8に待機中の回線処理要求があるか
判定する(ステップ2o9)。回線処理要求が待機して
いなければステップ201へ戻るが、存在しているなら
ば、その中の最も優先順位の高い回線処理要求を選択し
、その回線の速度に応じたα値をルに加算する(ステッ
プ210)。そして、N≧ルであるか判定しくステップ
211)、N≧ルであれば、その回線処理要求をキュー
8から削除しくステップ212)、ステップ205へ飛
んでその回線の処理を開始させる。ステップ211でN
 (nと判定された場合は、ルの値からα値を引き(ス
テップ213)、その後ステップ201へ戻る。
When processing for a certain line is completed and a termination interrupt occurs, the α value corresponding to the speed of the line is calculated using the method (8) described above, and the α value is subtracted from the line (step 208).
). Next, it is determined whether there is a waiting line processing request in the queue 8 (step 2o9). If no line processing request is waiting, the process returns to step 201, but if there is, the line processing request with the highest priority is selected and an α value corresponding to the speed of the line is added to the line. (step 210). Then, it is determined whether N≧R (Step 211), and if N≧R, the line processing request is deleted from the queue 8 (Step 212), and the process jumps to Step 205 to start processing the line. N in step 211
(If it is determined to be n, the α value is subtracted from the value of R (step 213), and then the process returns to step 201.

以上、本発明の実施例について説明したが、本発明はそ
の構成のみに限定されるものではなく、種々の変形した
実施態様をとり得るものである。
Although the embodiments of the present invention have been described above, the present invention is not limited to only the configuration thereof, and can take various modified embodiments.

〔発明の効果〕〔Effect of the invention〕

本発明は以上に述べた如き構成であるから、回線効率が
低い場合は、通信制御装置で同時に処理可能な回線数よ
りも接続回線数を相当に多くできる。そして、一般に通
信制御装置に接続される回線の回線効率はかなり低い。
Since the present invention has the above-described configuration, when the line efficiency is low, the number of connected lines can be considerably larger than the number of lines that can be simultaneously processed by the communication control device. Generally, the line efficiency of the line connected to the communication control device is quite low.

したがって本発明によれば、通信制御装置の本来の回線
処理能力を変えることなく接続回線数を大幅に増加させ
、通信制御装置の設置台数を削減し、経済的なシステム
を実現できる効果がある。
Therefore, according to the present invention, the number of connected lines can be significantly increased without changing the original line processing capacity of the communication control device, the number of installed communication control devices can be reduced, and an economical system can be realized.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は通信制御装置と回線との間のデータの流れを示
すタイミング図、第2図は1つの回線における専有時間
と空時間を説明するためのタイミング図、第3図および
第4図は本発明の一実施例を説明するためのブロック図
および流れ図、第5図は同実施例の変形実施例を説明す
るための流れ図である。 1・・・チャネル制御部、2・・・回線制御部、3・・
・中央制御部、4・・・ROM、訃・・プログラム制御
部、6・・・RAM、7・・・カウンタ、8・・・キュ
ー。 ・α■・ 234−
Fig. 1 is a timing diagram showing the flow of data between the communication control device and the line, Fig. 2 is a timing diagram for explaining exclusive time and idle time in one line, and Figs. 3 and 4 are A block diagram and a flowchart for explaining one embodiment of the present invention, and FIG. 5 is a flowchart for explaining a modified embodiment of the same embodiment. 1... Channel control unit, 2... Line control unit, 3...
- Central control unit, 4... ROM, 6... RAM, 7... counter, 8... queue.・α■・ 234−

Claims (1)

【特許請求の範囲】[Claims] 通信制御装置において、処理中の回線数を計数する手段
と、この手段による計数値を参照することにより新たな
回線処理を開始可能か判定する判定手段と、キュ一手段
とを設け、新たな回線処理の要求が発生した時に、その
回線処理を前記判定手段で開始可能と判定したならば、
その回線処理要求を直ちに受は付けてその回線処理を開
始し、不可能と判定したならばその回線処理要求を前記
キュ一手段に待機させるとともに、前記キュ一手段に待
機中の回線処理要求をその回線処理が開始可能であると
前記判定手段で判定されることを条件に受は付け、その
回線処理を開始することを特徴とする通信制御装置の回
線処理制御方式。
The communication control device is provided with a means for counting the number of lines being processed, a determining means for determining whether new line processing can be started by referring to the count value by this means, and a queue means. When a processing request occurs, if the determining means determines that the line processing can be started,
The line processing request is immediately accepted and the line processing is started, and if it is determined that it is impossible, the line processing request is made to wait in the queue means, and the line processing request that is waiting is sent to the queue means. A line processing control method for a communication control device, characterized in that the line processing is started upon acceptance on the condition that the determining means determines that the line processing can be started.
JP57218356A 1982-12-15 1982-12-15 Circuit processing controlling system of communication control device Pending JPS59109943A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57218356A JPS59109943A (en) 1982-12-15 1982-12-15 Circuit processing controlling system of communication control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57218356A JPS59109943A (en) 1982-12-15 1982-12-15 Circuit processing controlling system of communication control device

Publications (1)

Publication Number Publication Date
JPS59109943A true JPS59109943A (en) 1984-06-25

Family

ID=16718594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57218356A Pending JPS59109943A (en) 1982-12-15 1982-12-15 Circuit processing controlling system of communication control device

Country Status (1)

Country Link
JP (1) JPS59109943A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63105547A (en) * 1986-10-22 1988-05-10 Fujitsu Ltd Data transfer request system
JPS6421558A (en) * 1987-07-15 1989-01-24 Fujitsu Ltd Session opening system based upon reservation system
JPH02182062A (en) * 1989-01-09 1990-07-16 Hitachi Ltd Communication control system and communication adaptor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990463A (en) * 1972-12-28 1974-08-29
JPS546434A (en) * 1977-06-16 1979-01-18 Omron Tateisi Electronics Co Communication control unit
JPS55131846A (en) * 1979-03-30 1980-10-14 Nec Corp Communication processor
JPS56107662A (en) * 1980-01-31 1981-08-26 Nec Corp Communication control equipment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4990463A (en) * 1972-12-28 1974-08-29
JPS546434A (en) * 1977-06-16 1979-01-18 Omron Tateisi Electronics Co Communication control unit
JPS55131846A (en) * 1979-03-30 1980-10-14 Nec Corp Communication processor
JPS56107662A (en) * 1980-01-31 1981-08-26 Nec Corp Communication control equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63105547A (en) * 1986-10-22 1988-05-10 Fujitsu Ltd Data transfer request system
JPH0515337B2 (en) * 1986-10-22 1993-03-01 Fujitsu Kk
JPS6421558A (en) * 1987-07-15 1989-01-24 Fujitsu Ltd Session opening system based upon reservation system
JPH02182062A (en) * 1989-01-09 1990-07-16 Hitachi Ltd Communication control system and communication adaptor

Similar Documents

Publication Publication Date Title
US8843652B2 (en) Distributed real-time operating system
US5931936A (en) Multiple interrupt controller and control method using an intelligent priority-decision mechanism
WO2020100581A1 (en) Evaluation device, evaluation method and evaluation program
JPH04211855A (en) Apparatus and method for controlling communication bus in data processing system
JPS59109943A (en) Circuit processing controlling system of communication control device
US5301274A (en) Method and apparatus for automatic balancing of modem resources
JPH02311932A (en) Preference control system
JPS62172840A (en) Transferring system for data
JPS58151743A (en) Polling system
JP3082297B2 (en) Task control method
JP2638878B2 (en) Data processing device
JPS60183659A (en) Information transfer control system
JPH04351135A (en) Data communication equipment in isdn
JP2917369B2 (en) Line network controller
JPS58144932A (en) Data transmission and reception controller having decentralized processing function
KR20020043820A (en) Interface module control method
JPS62191954A (en) Communicating control device
JPH06268734A (en) Data distribution device
JPH05158864A (en) Dma controller
JPH02310657A (en) Bus connecting device
JPS6149270A (en) Input/output control system of multiprocessor
JPS63111558A (en) Data transmission system
JPS5979656A (en) Method for controlling transmission of data
JPH0630045A (en) Automatic private branch exchange
JPH07248997A (en) Bus control system