JPS5895445A - Tester for digital transmission line - Google Patents
Tester for digital transmission lineInfo
- Publication number
- JPS5895445A JPS5895445A JP19290381A JP19290381A JPS5895445A JP S5895445 A JPS5895445 A JP S5895445A JP 19290381 A JP19290381 A JP 19290381A JP 19290381 A JP19290381 A JP 19290381A JP S5895445 A JPS5895445 A JP S5895445A
- Authority
- JP
- Japan
- Prior art keywords
- information
- time slot
- circuit
- digital transmission
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 32
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000012360 testing method Methods 0.000 abstract description 6
- 230000000737 periodic effect Effects 0.000 abstract 1
- 230000000007 visual effect Effects 0.000 abstract 1
- 230000010365 information processing Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000013500 data storage Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Abstract
Description
【発明の詳細な説明】
本発明は、ディジタル伝送路上の特定タイムスロット情
報の可視表示・特定タイムスロットへの情報書込み・同
期はずれ検出を、小型・、取扱容易かつ安画に実現する
ディジタル伝送路試ＩＡ器に関するものでりる。[Detailed Description of the Invention] The present invention provides a digital transmission line that is compact, easy to handle, and inexpensive to visually display specific time slot information on a digital transmission line, write information to a specific time slot, and detect out-of-synchronization. This is related to trial IA equipment.
情報が時分割方式でディジタル伝送路上を伝搬している
とき、該情報の内容を外部から目視し九り変更操作した
い場合がある。例えば、ディジタル伝送路を介して情報
の送受を行う二装置のいずれか一方に異常が生じた場合
の被疑装置の切分は試験等である。When information is being propagated on a digital transmission path in a time-division manner, there are cases where it is desired to visually view the content of the information from the outside and manipulate it to change it. For example, if an abnormality occurs in one of two devices that send and receive information via a digital transmission path, testing is required to isolate the suspect device.
しかし、これらの操作を従来のディジタル伝送路試験器
で行うと、従来のディジタル伝送路試験器が大型で取扱
いが複雑であることから、その操作に時間がかかり試験
が遅延するという欠点があった。例えば、該当装置が入
線ハイウェイを介して取込んた情報を処理し、玉露な情
報を出線ハイウェイに出力していることを確縁する装置
試験や、システム障害に対して装置相互の障害切分けを
行なう場合等において、従来技術では多大の時間が必要
とされたのである。。However, if these operations were performed using a conventional digital transmission line tester, the disadvantage was that the operation would take time and the test would be delayed because the conventional digital transmission line tester is large and complicated to handle. . For example, equipment testing to ensure that the relevant equipment processes information taken in via the incoming highway and outputs detailed information to the outgoing highway, and fault isolation between equipment in case of system failure. Conventional techniques require a large amount of time when carrying out such operations. .
また、従来のディジタル伝送路試験器は大型で。Additionally, conventional digital transmission line testers are large.
価格も高いため、利用しにくいという欠点もｂっ危。Due to its high price, it also has the disadvantage of being difficult to use.
本発明はかかる従来のディジタル伝送路試駆。The present invention is a trial run of such a conventional digital transmission line.
器の欠点忙鑑みなされたもので、ディジタル伝送路情報
の操作観察機能な一固体内に集約し、取扱操作が容易で
安価に構成できるディジタル伝送路試験器を提供するこ
とを目的としている。The purpose of the present invention is to provide a digital transmission line tester that is easy to handle and can be constructed at low cost by consolidating the operation and observation functions of digital transmission line information into a single unit.
本発明のディジタル伝送路試験器は、ディジタル伝送路
を介して時分割方式でディジタル情報の送受を行なう情
報装置に接続される装置であって、外部からのタイムス
ロット番号のＮ示に応じてディジタル情報の時間軸上の
位置を照合し、該タイムスロットの情報内容を可視表示
する回路と、外部からのタイムスロット番号の指示に応
じた該タイムスロットの情報内容を外部からの指示に従
って変更する回路と、同期はずれやパリティ障害などの
伝送誤りを検出し可視表示する回路とから構成されてい
る。The digital transmission line tester of the present invention is a device that is connected to an information device that transmits and receives digital information in a time-division manner via a digital transmission line, and is a device that is connected to an information device that transmits and receives digital information in a time-division manner via a digital transmission line. A circuit that verifies the position of information on the time axis and visually displays the information content of the time slot, and a circuit that changes the information content of the time slot in accordance with an external instruction of the time slot number. It consists of a circuit that detects and visually displays transmission errors such as out-of-synchronization and parity failures.
昼下図面に示す実施例忙より、更に詳細に本発明につい
て説明する。The present invention will be described in more detail with reference to the embodiments shown in the drawings.
第１図は本発明の一実施例を示すブロック図である。同
図において、入線ハイウェイ１を介して入力される情報
は、入線ハイウェイコネクタ２を介して同期検出回路５
に入力される。障害が発生して、同期検出回路５が同期
を検出しない場合には１発光ダイオード４が点燈し、オ
ペレータに表示される。FIG. 1 is a block diagram showing one embodiment of the present invention. In the figure, information input via an incoming highway 1 is transmitted to a synchronization detection circuit 5 via an incoming highway connector 2.
is input. If a failure occurs and the synchronization detection circuit 5 does not detect synchronization, one light emitting diode 4 lights up and is displayed to the operator.
また、タイムスロット指定回路６に設けられたキー（図
示せず）でタイムスロットの指定を行うと、指定された
タイムスロット番号と入線ハイウェイ１を介して入力さ
れる情報とが照合回路７で照合され、指定され几タイム
スロットの情報がデータ蓄積回路１６に入力される。デ
ータ蓄積回路１５は表示制御回路１５から制御線５を介
して周期的に入力されるパルスを受けたとき入力され次
情報すなわち蓄積し次タイムスロット情報を発光ダイオ
ード１４に表示する。表示制御回路１５が発生するパル
スの周期は充分に長いので、オペレータは逐次発光ダイ
オード１４に表示されるタイムスロット情報を容易に確
認することができる。Furthermore, when a time slot is designated using a key (not shown) provided in the time slot designation circuit 6, the verification circuit 7 collates the designated time slot number with the information input via the incoming highway 1. The specified time slot information is input to the data storage circuit 16. When the data storage circuit 15 receives pulses periodically inputted from the display control circuit 15 via the control line 5, the data storage circuit 15 stores the next information, that is, the next time slot information, and displays the next time slot information on the light emitting diode 14. Since the period of the pulses generated by the display control circuit 15 is sufficiently long, the operator can easily confirm the time slot information sequentially displayed on the light emitting diodes 14.
タイムスロット情報の変更は、次の様にして行なわれる
。即ち、入線ハイウェイ１のタイムスロット情報のうち
、タイムスロット指定回路６のキーで指定したタイムス
ロット力、ゲート回路８で抽出される。抽出されたタイ
ムスロットにデータ書込回路９のキー（図示せず）で指
定した情報がゲート回路１ｏを介して書き込まれる。こ
（０４１にして変更されたタイムスロット情報は、出線
ハイウェイコネクタ１１を介して出線ハイウェイ１２に
出力される。The time slot information is changed as follows. That is, among the time slot information of the incoming highway 1, the time slot power specified by the key of the time slot designation circuit 6 is extracted by the gate circuit 8. Information specified by a key (not shown) of the data writing circuit 9 is written into the extracted time slot via the gate circuit 1o. The time slot information changed at 041 is output to the outgoing highway 12 via the outgoing highway connector 11.
第２図は本発明のディジタル伝送路試験器の第１の使用
例を示すブロック図である。同図に示す様に、ディジタ
ル伝送路試験器２ｏは、ディジタル情報処理装置ｆｔ２
１の入線ハイウェイ２２と出線ハイウェイ２５に接続さ
れ、これによりてディジタル１青報処理装置２１が出線
ハイウェイ２５に出力するハイウェイ情報を試験するこ
とが可能になる。FIG. 2 is a block diagram showing a first usage example of the digital transmission line tester of the present invention. As shown in the figure, the digital transmission line tester 2o is connected to the digital information processing device ft2.
It is connected to the incoming highway 22 and outgoing highway 25 of No. 1, thereby making it possible to test the highway information that the digital 1 information processing device 21 outputs to the outgoing highway 25.
第５図は本発明のディジタル伝送路試験器の １第２
の使用例を示すブロック図である。図示する様ＶＣ１ｆ
イジタル伝送路試験器２４は、ディジタル情報処理装置
２５と２６を結ぶ入線ハイウェイ２７．２８と出線ハイ
ウェイ２９．５０の中間に挿設されている。これによっ
て、ディジタル情報処理装置２５からディジタル情報処
理装置２６へ伝送されるハイウェイ情報及びディジタル
情報処理装置２６からディジタル情報処理装置２５へ伝
送されるハイウェイ情報を試験・観察することができる
。Figure 5 shows 1 and 2 of the digital transmission line tester of the present invention.
It is a block diagram showing an example of use. VC1f as shown
The digital transmission line tester 24 is inserted between the incoming highway 27.28 and the outgoing highway 29.50 that connect the digital information processing devices 25 and 26. Thereby, the highway information transmitted from the digital information processing device 25 to the digital information processing device 26 and the highway information transmitted from the digital information processing device 26 to the digital information processing device 25 can be tested and observed.
以上の説明から明らかな様に、本発明によれば、ディジ
タル伝送路対向あるいは二本のディジタル伝送路間で、
特定タイムスロット情報の可視表示と特定タイムスロッ
ト情報の変更と同期検出とを一つの装置で実行でき、し
かも小型で取扱いが容易であり、安価に構成できる効果
がある。従って、ディジタル伝送路を介し７ｔ［置試験
やディジタル伝送路を介した複数装置の障害切分けを短
時間で実行できる効果を有するAs is clear from the above description, according to the present invention, between opposing digital transmission lines or between two digital transmission lines,
Visually displaying specific time slot information, changing specific time slot information, and detecting synchronization can be performed with one device, and it is small and easy to handle, and has the advantage of being inexpensive. Therefore, it has the effect of being able to carry out 7t [in-place tests and fault isolation of multiple devices via digital transmission lines] in a short period of time via digital transmission lines.
第１図は本発明のディジタル伝送路試験器の一実施例を
示すブロック図、第２図は本発明のディジタル伝送路試
験器の第１の使用例を示すブロック図、第３図は本発明
のディジタル伝送路試験器の第２の使用例を示すブロッ
ク図である。
１．２２，２７．５０・・・入線ハイウェイ、２・・・
入線ハイウェイコネクタ、
５・・・同期検出回路、 ４，１４・・・発光ダイオー
ド、
５・・・制御線、
６・・・タイムスロット指定回路、
７・・・照合回路、 ８，１０・・・ゲート回路
、９・・・タイムスロットデータ書込回路、１１・・・
出線ハイウェイコネクタ、
１２．２５．２８．２９・・・出線ハイウェイ、２０
、２４・・・ディジタル伝送路試験器。
２１．２５．２６・・・ディジタル情報処理装置。
オ 丁 ２FIG. 1 is a block diagram showing an embodiment of the digital transmission line tester of the present invention, FIG. 2 is a block diagram showing a first usage example of the digital transmission line tester of the present invention, and FIG. 3 is a block diagram showing an example of the use of the digital transmission line tester of the present invention. FIG. 2 is a block diagram showing a second usage example of the digital transmission line tester of FIG. 1.22, 27.50...Entering highway, 2...
Incoming highway connector, 5... Synchronization detection circuit, 4, 14... Light emitting diode, 5... Control line, 6... Time slot designation circuit, 7... Verification circuit, 8, 10... Gate circuit, 9...Time slot data writing circuit, 11...
Outbound highway connector, 12.25.28.29...Outbound highway, 20
, 24...Digital transmission line tester. 21.25.26...Digital information processing device. O Ding 2
Claims (1)
の送受を行なう情報装置に接続される装置であって、外
部からのタイムスロット番号の指示に応じてディジタル
情報の時間軸上の位置を照合し、該タイムスロットの情
報内容を可視表示する回路と、外部からのタイムスロッ
ト番号の指示に応じた該タイムスロットの情報内容を外
部から指示に従って変更する回路と、同期はずれやパリ
ティ障害などの伝送誤りを検出して可視表示する回路と
を具備することを特徴とするディジタル伝送路試験器。A device connected to an information device that transmits and receives digital information in a time-division manner via a digital transmission path, which verifies the position of digital information on the time axis according to an external time slot number instruction, and A circuit that visually displays the information content of the time slot, a circuit that changes the information content of the time slot in response to an external time slot number instruction, and a circuit that prevents transmission errors such as out of synchronization and parity errors. A digital transmission line tester characterized by comprising a circuit for detecting and visually displaying the detection result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19290381A JPS5895445A (en) | 1981-12-02 | 1981-12-02 | Tester for digital transmission line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19290381A JPS5895445A (en) | 1981-12-02 | 1981-12-02 | Tester for digital transmission line |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895445A true JPS5895445A (en) | 1983-06-07 |
Family
ID=16298891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19290381A Pending JPS5895445A (en) | 1981-12-02 | 1981-12-02 | Tester for digital transmission line |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895445A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63248238A (en) * | 1987-04-03 | 1988-10-14 | Nec Corp | Intermediate repeater |
| JPS645240A (en) * | 1987-06-29 | 1989-01-10 | Nec Corp | Intermediate repeater |
-
1981
- 1981-12-02 JP JP19290381A patent/JPS5895445A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63248238A (en) * | 1987-04-03 | 1988-10-14 | Nec Corp | Intermediate repeater |
| JPS645240A (en) * | 1987-06-29 | 1989-01-10 | Nec Corp | Intermediate repeater |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4200224A (en) | Method and system for isolating faults in a microprocessor and a machine controlled by the microprocessor | |
| US5500797A (en) | Device for making use of information related to the breakdown detected by one or more central units of an aircraft | |
| JPS5895445A (en) | Tester for digital transmission line | |
| JPS6226734B2 (en) | ||
| CN108334225A (en) | Include the panel driving device and panel drive system of reset function | |
| JPS6232510A (en) | Abnormality diagnostic device for sequencer | |
| JPS613256A (en) | Memory test system | |
| JPS5941212B2 (en) | Simulated signal generator | |
| US7520432B2 (en) | Sensor system | |
| JPH01155452A (en) | System for confirming connection of data processing system | |
| SU660053A1 (en) | Microprocessor checking arrangement | |
| JP2000259974A (en) | Test system, tester and testing method | |
| JPH0659986A (en) | Input/output device | |
| SU1008745A1 (en) | Function unit checking device | |
| SU577530A1 (en) | Information commutator monitoring device | |
| SU634291A1 (en) | Wiring checking arrangement | |
| Rajagopal | Automation in Display Testing-A Breakthrough Approach | |
| SU674226A1 (en) | Device for monitoring wire communication system elements | |
| SU942025A1 (en) | Device for discrete object checking and diagnostics | |
| SU1252787A1 (en) | Device for checking digital equipment | |
| JPS6019205A (en) | Monitor method for automatic machine | |
| JPH0689243A (en) | Input output device | |
| JPH04225641A (en) | Device and method for checking node of series control device | |
| Metzmacher et al. | Notes on the testing of the FAK computer controls using the DTS console in the MCR 25th and 26th November, 1974 | |
| JPH01267739A (en) | Digital arithmetic processor |