JPS5875133A - Charging voltage detecting circuit of flash gun - Google Patents
Charging voltage detecting circuit of flash gunInfo
- Publication number
- JPS5875133A JPS5875133A JP56173627A JP17362781A JPS5875133A JP S5875133 A JPS5875133 A JP S5875133A JP 56173627 A JP56173627 A JP 56173627A JP 17362781 A JP17362781 A JP 17362781A JP S5875133 A JPS5875133 A JP S5875133A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- charging voltage
- neon tube
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B15/00—Special procedures for taking photographs; Apparatus therefor
- G03B15/02—Illuminating scene
- G03B15/03—Combinations of cameras with lighting apparatus; Flash units
- G03B15/05—Combinations of cameras with electronic flash apparatus; Electronic flash units
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
- G03B2215/00—Special procedures for taking photographs; Apparatus therefor
- G03B2215/05—Combinations of cameras with electronic flash units
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Stroboscope Apparatuses (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、閃光発光器の充電電圧検知回路、更に詳しく
は、メインコンデンサーの充電電圧値を、通常のA−D
変換回路を用いることなしに、デジタル情報値として得
ることができるようにした閃光発光器の充電電圧検知回
路に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a charging voltage detection circuit for a flashlight, and more specifically, a charging voltage detection circuit for a flashlight, and more specifically, a charging voltage value for a main capacitor.
The present invention relates to a charging voltage detection circuit for a flash light emitting device that can obtain digital information values without using a conversion circuit.
近年、自動露出による撮影条件を記憶し、この記憶せら
れた撮影条件で複数駒に亘って写真撮影を行なえるよう
にした、いわゆるAEロック機能を有する自動露出カメ
ラが実用化され、自動露出撮影の一手段として多用され
ていることは既に周知である。しかし、従来のAEロッ
ク機能を有する自動露出カメラによって行なえるのは、
あくま辱も自然光に対するAEロック撮影であって、閃
光撮影における閃光発光器の発光量をも記憶して、同一
発光量で閃光発光器を再生発光させる自動露出カメラは
、いまだ実用化されていない。In recent years, automatic exposure cameras have been put into practical use that have a so-called AE lock function, which stores automatic exposure shooting conditions and allows multiple frames to be taken using the stored shooting conditions. It is already well known that it is widely used as a means of However, what can be done with a conventional auto exposure camera with an AE lock function is
The worst part is AE lock photography against natural light, and an automatic exposure camera that also remembers the amount of light emitted by the flash device during flash photography and regenerates the flash with the same amount of light has not yet been put into practical use.
ところで、閃光発光器の発光器は、閃光放電管の発光開
始時のメインコンデンサーの充電電圧と、閃光放電管の
放電時間とによって定まるので、閃光発光器の発光量を
記憶するには、上記充電電圧と放電時間とを記憶させれ
ばよいことになる。そして、上記充電電圧および放電時
間の記憶のための前提として、これらの検出手段が必要
となる。By the way, the light emitting capacity of a flashlight emitter is determined by the charging voltage of the main capacitor when the flashlight discharge tube starts emitting light and the discharge time of the flashlight discharge tube. All that is required is to memorize the voltage and discharge time. These detection means are required as a prerequisite for storing the charging voltage and discharging time.
本発明の目的は、上述の点に鑑み、メインコンデンサー
の充電電圧を、同電圧に対応する周波数で点滅するネオ
ン管を含む発振回路を巧みに利用して、デジタル情報に
変換して検出するようにした閃光発光器の充電電圧検知
回路を提供するにある。In view of the above-mentioned points, an object of the present invention is to convert the charging voltage of the main capacitor into digital information and detect it by skillfully utilizing an oscillation circuit including a neon tube that blinks at a frequency corresponding to the same voltage. The present invention provides a charging voltage detection circuit for a flashlight emitter.
本発明によれば、メインコンデンサーの充電電圧がネオ
ン管の点滅周期ないしは点滅周波数として得られるので
、通常のA−D変換回路を用いることなく、メインコン
デンサーの充電電圧をデジタル情報に変換して検出する
ことができる。よって、回路構成がきわめて簡単化され
、閃光発光器のように、スペース、コスト、電源等の諸
条件に厳しい限定がある場合でも、容易にこれを配設す
ることができる。According to the present invention, since the charging voltage of the main capacitor can be obtained as the blinking period or blinking frequency of the neon tube, the charging voltage of the main capacitor can be converted into digital information and detected without using a normal A-D conversion circuit. can do. Therefore, the circuit configuration is extremely simplified, and it can be easily installed even in cases where there are severe limitations on space, cost, power supply, etc., such as in the case of flashlight emitters.
以下、本発明を図示の一実施例に基づいて説明する。Hereinafter, the present invention will be explained based on an illustrated embodiment.
第1図は、本発明の一実施例を示す充電電圧検知回路を
配設する、閃光発光器の電気回路を示している。この電
気回路には、乾電池等の電源E1にメインスイッチSW
1を介して接続されていて、乾電池等の電源凱の起電圧
をaoo V程度の高圧に昇圧するDC−DCコンバー
ター1が設けられており、このDC!−DCコンバータ
ー1から引き出された動作電圧供給ラインl、、、L、
間には、両ラインL1.L2を通じて供給されるD C
−11) Cコンバーター1からの昇圧電圧により充電
されるメインコンデンサーCIが接続されている。そし
て、メインコンデンサーC3と並列に抵抗R1とコンデ
ンサーC2の直列回路が設けられていて、抵抗R8とコ
ンデンサーC2との接続点には、ネオン管Neの一端が
接続されている。ネオン管Neの他端は、NPN型トラ
ンジスターTr+のベースに接続されており、トランジ
スターTr+のエミッタは上記ラインL1に接続されて
いる。また、トランジスターTr+のコレクタは、イン
バーターIN、の入力端に接続されていると共に、抵抗
R3を通じて、IC駆動用の6V程度の定電圧+VDD
を発生する定電圧回路の正電圧端に接続されていて、上
記定電圧子VDDの印加を受けている。上記定電圧回路
は、ラインL、、L2間に接続された、抵抗R2とツェ
ナーダイオードZD。FIG. 1 shows an electrical circuit of a flashlight emitter, which is equipped with a charging voltage detection circuit according to an embodiment of the present invention. This electric circuit includes a power source E1 such as a dry battery and a main switch SW.
1, and is provided with a DC-DC converter 1 that boosts the electromotive voltage of a power source such as a dry battery to a high voltage of about aoo V, and this DC! - operating voltage supply lines l, , L, drawn out from the DC converter 1;
In between, both lines L1. DC supplied through L2
-11) A main capacitor CI charged by the boosted voltage from the C converter 1 is connected. A series circuit of a resistor R1 and a capacitor C2 is provided in parallel with the main capacitor C3, and one end of the neon tube Ne is connected to the connection point between the resistor R8 and the capacitor C2. The other end of the neon tube Ne is connected to the base of an NPN transistor Tr+, and the emitter of the transistor Tr+ is connected to the line L1. In addition, the collector of the transistor Tr+ is connected to the input terminal of the inverter IN, and a constant voltage of about 6V for driving the IC +VDD is connected through the resistor R3.
It is connected to the positive voltage end of a constant voltage circuit that generates voltage, and receives the voltage applied by the constant voltage element VDD. The constant voltage circuit includes a resistor R2 and a Zener diode ZD connected between lines L and L2.
の直列回路で形成されていて、ツェナーダイオードZD
、と並列に電圧安定用のコンデンサーc7設 1けら
れている。It is formed by a series circuit of Zener diode ZD
, and a voltage stabilizing capacitor C7 is connected in parallel with the voltage stabilizing capacitor C7.
上記ネオン管Neは、上記抵抗R1およびコンデンサー
02と協働して、上記メインコンデンサーC3の充電電
圧に対応する周期で点滅を繰り返えすようになっており
、メインコンデンサーC1の充電電圧に対応する周波数
で発振する一種の発振回路を構成している。即ち、第2
図に要部を取り出して示すように、抵抗R1の一端がメ
インコンデンサーCIの正がわに接続されているので、
抵抗R1,を通じてコンデンサーC2にメインコンデン
サーC1の充電電圧に対応する電圧がチャージされ、こ
のコンデンサー02の充電電圧がネオン管Neの点灯電
圧に達すると、ネオン管Neが点灯し、トランジスター
Tr1のベースに点灯電流が流れてトランジスターTr
+がオンする。ネオン管Neの点灯が継続すると、コン
デンサーC2の電荷はネオン管Neの点灯電流となって
放電し、コンデンサーC2の充電電圧が低下する。そし
て、コンデンサー02の充電電圧がネオン管Neの消灯
電圧に達すると、ネオン管Neが点灯を維持できなくな
って消灯する。すると、再びコンデンサーC2は抵抗R
8を通じて充電され、その充電電圧がネオン管Neの点
灯電圧に達すると、再度ネオン管Neは点灯する。この
ようにして、ネオン管Neは点滅を繰り返えす。従って
、この抵抗R1,コンデンサー〇2およびネオン管Ne
は一種の発振回路を構成している。The neon tube Ne cooperates with the resistor R1 and capacitor 02 to repeatedly blink at a period corresponding to the charging voltage of the main capacitor C3, and corresponds to the charging voltage of the main capacitor C1. It constitutes a type of oscillation circuit that oscillates at a certain frequency. That is, the second
As shown in the figure, one end of the resistor R1 is connected to the positive side of the main capacitor CI.
A voltage corresponding to the charging voltage of the main capacitor C1 is charged to the capacitor C2 through the resistor R1, and when the charging voltage of the capacitor 02 reaches the lighting voltage of the neon tube Ne, the neon tube Ne lights up and a voltage is applied to the base of the transistor Tr1. The lighting current flows through the transistor Tr.
+ turns on. When the neon tube Ne continues to be lit, the charge in the capacitor C2 becomes a lighting current for the neon tube Ne and is discharged, and the charging voltage of the capacitor C2 decreases. When the charging voltage of the capacitor 02 reaches the extinguishing voltage of the neon tube Ne, the neon tube Ne can no longer remain lit and goes out. Then, capacitor C2 becomes resistor R again.
8, and when the charging voltage reaches the lighting voltage of the neon tube Ne, the neon tube Ne lights up again. In this way, the neon tube Ne can repeatedly blink. Therefore, this resistor R1, capacitor 〇2 and neon tube Ne
constitutes a kind of oscillation circuit.
上記ネオン管Neの点滅周期、つまり発振周期は、第3
図に示すように、メインコンデンサーC1の充電電圧が
高くなればなるほど短くなるようになっており、従って
、ネオン管Neの点滅周期を検出すれば、メインコンデ
ンサー01の充電状態の情報を6り出すことができる。The blinking period, that is, the oscillation period, of the neon tube Ne is the third
As shown in the figure, the higher the charging voltage of the main capacitor C1, the shorter the charging voltage becomes. Therefore, if the blinking cycle of the neon tube Ne is detected, information on the charging state of the main capacitor 01 can be extracted. be able to.
そこで、本発明の充電電圧検知回路では、ネオン管Ne
の点灯電流の有無によってトランジスターTrxをオン
、オフさせて、上記情報を採り出すようにしている。即
ち、抵抗R1,コンデンサーC2,ネオン管Neおよび
トランジスターTrlは、メインコンデンサーC1の充
電電圧の、電圧−周波数変換回路を構成している。Therefore, in the charging voltage detection circuit of the present invention, the neon tube Ne
The above information is extracted by turning on and off the transistor Trx depending on the presence or absence of the lighting current. That is, the resistor R1, the capacitor C2, the neon tube Ne, and the transistor Trl constitute a voltage-frequency conversion circuit for the charging voltage of the main capacitor C1.
再び第1図に戻り、上記トランジスターTr1のコレク
タが入力端に接続されたインバーターIN□は、そ・の
出力端を、ナンド回路Nl)、の一方の入力端、インバ
ーターlN2O入力端およびインノ(−ターIN3の入
力端に、それぞれ接続されている。上記インバー、J
−IN2の出力端は、アンド回路AD。Returning to FIG. 1 again, the inverter IN□, whose input terminal is connected to the collector of the transistor Tr1, connects its output terminal to one input terminal of the NAND circuit Nl), the input terminal of the inverter 1N2O, and the inverter IN□ (- are connected to the input terminals of the inverter IN3.
-The output terminal of IN2 is an AND circuit AD.
の他方の入力端に接続されていると共に、抵抗R4を通
じて上記ナンド回路ND、の他方の入力端に接続されて
おり、ナンド回路ND、の他方の入力端は、バーターI
N2の出力カ71イレベル(以下、”I(”レベルト記
ス。)カラロウレベル(以下、”L”レベルと記す。)
に反転したときに、ナンド回路ND。The other input terminal of the NAND circuit ND is connected to the other input terminal of the NAND circuit ND through the resistor R4, and the other input terminal of the NAND circuit ND is connected to the inverter I.
Output level of N2 (hereinafter referred to as "I" level) Color low level (hereinafter referred to as "L" level)
When it is inverted, the NAND circuit ND.
の他方の入力端がL”レベルに転するのを所定時間遅延
させ、ナンド回路ND、の出力端に6L″レベルのパル
ス状のラッチ信号を発生させる役目をする。このラッチ
信号の時間幅t1(第4図(b)参照)は、上記抵抗R
4の抵抗値とコンデンサーC4の容量値の積に比例する
。It serves to delay the transition of the other input terminal of ND to L'' level by a predetermined period of time, and to generate a pulse-like latch signal of 6L'' level at the output terminal of NAND circuit ND. The time width t1 of this latch signal (see FIG. 4(b)) is determined by the resistance R
It is proportional to the product of the resistance value of C4 and the capacitance value of capacitor C4.
上記インバーターINsの出力端は、インノく一ターI
N、を通じて抵抗R6の一端に接続されており、抵抗島
の他端は、アンド回路AD、の他方の入力端に接続され
−ると共に、コンデンサーC6を介してラインL、に接
続されている。上記抵抗R7と並列に、放電用ダイオー
ドD1が゛接続され、また、上記アンド回路AD、の一
方の入力端は、上記ナンド回路ND、の出力端に接続さ
れている。上記抵抗R3とコンデンサーC6とは、イン
バーターIN、の出力が”L”レベルから′H”レベル
に反転したときに、アンド回路AD、の他方の入力端が
゛11′°レベルに転するのを遅延させ、アンド回路A
D、の出力端に生ずるリセット信号の発生を遅らせる役
目をする。この遅延時間幅t2(第4図(C)参照)は
、上記抵抗R6の抵抗値とコンデンサーC3(7)容量
値との積に比例する。そして、上記ダイオードD1は、
インバーターIN、の出力が”II”レベルからILL
”レベルに反転したときに、同ダイオードD1を通じて
コンデンサーC6の充電電荷を急速に放電させ、インバ
ーターIN、の出力の反転とほぼ同時にアンド回路AD
、から出力されるリセット信号を停止させる役目をする
。The output terminal of the above inverter INs is the inverter I
The other end of the resistor island is connected to the other input end of the AND circuit AD, and is also connected to the line L through a capacitor C6. A discharge diode D1 is connected in parallel with the resistor R7, and one input terminal of the AND circuit AD is connected to the output terminal of the NAND circuit ND. The resistor R3 and capacitor C6 prevent the other input terminal of the AND circuit AD from changing to the ``11'' level when the output of the inverter IN is inverted from the ``L'' level to the ``H'' level. Delay, AND circuit A
It serves to delay the generation of the reset signal generated at the output terminal of D. This delay time width t2 (see FIG. 4(C)) is proportional to the product of the resistance value of the resistor R6 and the capacitance value of the capacitor C3 (7). And the diode D1 is
The output of inverter IN goes from “II” level to ILL.
"When the level is inverted, the charge in the capacitor C6 is rapidly discharged through the diode D1, and almost at the same time as the output of the inverter IN is inverted, the AND circuit AD is inverted.
, serves to stop the reset signal output from .
一方、上記インバーターIN2の出力端が他方の入力端
に接続されたアンド回路AD2の一方の入力端は、上記
ネオン管Neの消灯時間幅を計時するためのクロックパ
ルスを発生する発振回路に接続されている。この発振回
路は、インバーターIN。On the other hand, one input terminal of the AND circuit AD2, in which the output terminal of the inverter IN2 is connected to the other input terminal, is connected to an oscillation circuit that generates a clock pulse for timing the extinguishing time width of the neon tube Ne. ing. This oscillation circuit is an inverter IN.
〜IN、、抵抗RJよびコンデンサー〇〇で構成されて
いて、インバーターIN、の出力端はインバーターlN
60入力端に、インバーターIN、の出力端はインバー
ターlN70入力端に接続されており、インバーターI
N7の出力端とインバーターIN、の入力端との間には
抵抗R6が、インバーターIN6の出力端とインバータ
ーIN、の入力端との間にはコンデンサー06がそれぞ
れ接続されている。そして、インバーターIN、の出力
端が発振回路の出力端となっていて、アンド回路AD、
の一方の入力端に接続されている。アンド回路AD、は
、インバーターIN2の出力が”H”レベルのときだけ
発振回路の出力を通過させるゲート回路の役目をする。~IN,, is composed of a resistor RJ and a capacitor 〇〇, and the output terminal of the inverter IN is the inverter IN.
60 input terminal, the output terminal of inverter IN is connected to the inverter IN70 input terminal, and the inverter I
A resistor R6 is connected between the output terminal of N7 and the input terminal of the inverter IN, and a capacitor 06 is connected between the output terminal of the inverter IN6 and the input terminal of the inverter IN. The output terminal of the inverter IN is the output terminal of the oscillation circuit, and the AND circuit AD,
is connected to one input end of the The AND circuit AD serves as a gate circuit that allows the output of the oscillation circuit to pass only when the output of the inverter IN2 is at "H" level.
上記アンド回路AD2の出力端は、4ビツトのバイナリ
−カウンター5のクロック信号入力端に接続されていて
、力ヴンタ−5は発振回路から入力されるクロックパル
スをカウントアツプするようになっている。このカウン
ター5のリセット信号入力端は、上記アンド回路AD、
の出力端に接続されていて、同回路AD、から出力され
るリセット信号によってリセットされるようになってい
る。そして、バイナリ−カウンター5の各データ、−出
力端Q。−Q、は、4ビツトラッチ回路6の各データ入
力端にそれぞれ接続されており、ラッチ回路6のラッチ
信号入力端は、上記ナンド回路ND、の出力端に接続さ
れている。The output terminal of the AND circuit AD2 is connected to the clock signal input terminal of a 4-bit binary counter 5, and the counter 5 counts up clock pulses input from the oscillation circuit. The reset signal input terminal of this counter 5 is connected to the AND circuit AD,
It is connected to the output terminal of the circuit AD, and is reset by a reset signal output from the same circuit AD. And each data of the binary counter 5 - output terminal Q. -Q is connected to each data input terminal of the 4-bit latch circuit 6, and the latch signal input terminal of the latch circuit 6 is connected to the output terminal of the NAND circuit ND.
上記カウンター50カウントおよびリセット時機、なら
びにラッチ回路6のラッチ時機を、第4図(a)〜(C
)に示すタイムチャートを参照しながら、いま少し詳し
く説明する。メインコンデンサー〇。The counter 50 count and reset timing, and the latch timing of the latch circuit 6 are shown in FIGS.
) will now be explained in some detail with reference to the time chart shown in ( ). Main capacitor〇.
に充電が行なわれ、コンデンサーC2の充電電圧がネオ
ン管Neの点灯電圧に達してネオン管Neが点灯した後
、再びネオン管Neが消灯すると、トランジスターTr
1がオフして、インバーターIN、の入力端が”ti”
レベルとなる。このため、第4図(a)に示すように、
インバーターIN、の出力が′L”レベルに反転し、イ
ンバーターIN2の出力が11”レベルとなって、アン
ド回路AD、のゲートが開き、インバーターIN、〜I
N、等でなる発振回路の発振出力がバイナリ−カウンタ
ー5に入力される。よって、バイナリ−カウンター5が
クロックパルスのカウントを開始する。ネオン管Neの
消灯後、再びメインコンデンサーC8が充電されて、ネ
オン管Neが点灯すると、トランジスターTrlがオン
して、インバーターIN、の入力端が″′L″レベルと
なる。After the charging voltage of the capacitor C2 reaches the lighting voltage of the neon tube Ne and the neon tube Ne lights up, when the neon tube Ne goes out again, the transistor Tr
1 is turned off and the input terminal of inverter IN becomes "ti".
level. Therefore, as shown in Figure 4(a),
The output of inverter IN is inverted to 'L' level, the output of inverter IN2 becomes 11' level, the gate of AND circuit AD is opened, and inverter IN, ~I
The oscillation output of the oscillation circuit consisting of N, etc. is input to the binary counter 5. Therefore, the binary counter 5 starts counting clock pulses. After the neon tube Ne is turned off, the main capacitor C8 is charged again, and when the neon tube Ne is turned on, the transistor Trl is turned on and the input terminal of the inverter IN becomes ``L'' level.
このため、インバーIt−IN、の出力が、第4図(a
)に示すように、 ”H”レベルに反転し、インバー
タ゛−IN2の出力が′L”レベルとなって、アンド回
路AD2のゲ゛−トが閉じ、発振回路からのクロックパ
ルスがカウンター5に供給されな(なって、クロックパ
ルスのカウントが終了する。この終了時点でのカウンタ
ー50カウント内容は、クロックパルスの1周期を単位
とした、ネオン管Neの消灯時間幅を表わしている。ま
た、これと同時に、インバーターIN、の”H”レベル
出力がナンド回路ND、の一方の入力端に印加されると
、ナンド回路ND、の他方の入力端は、抵抗R2,コン
デンサーC1の遅延回路によりいまだ′H”レベルの状
態にあるので、ナンド回路ND、の出力は”L”レベル
に転じ、上記遅延回路によって得られた時間t、の経過
後、ナンド回路ND、の他方の入力端が7L”レベルに
なると共に、ナンド回路ND、の出力は再び″)I゛ル
ベル戻る。従って、上記ナンド回路ND、の″Llルベ
ル出力がラッチ信号としてラッチ回路6に印加され、同
回路6はパイテリー−カウンター50カウント内容を・
ラッチする。そして、再びネオン管Neが消灯すると、
次のクロックパルスのカウントが開始される。このよう
にして、ネオン管Neの消灯ごとにクロックパルスがカ
ウンター5によってカウントされ、これがラッチ回路6
にラッチされる。従ってJラッチ回路6には、常に最新
のネオン管Neの消灯時間に対応する情報が保持されて
おり、この情報がメインコンデンサー〇、の充電電圧に
対応したものに”なっている。Therefore, the output of the inverter It-IN is
), the output of inverter IN2 becomes 'L' level, the gate of AND circuit AD2 closes, and the clock pulse from the oscillation circuit is supplied to counter 5. (Then, the clock pulse count ends. The counter 50 count contents at this end point represent the extinguishing time width of the neon tube Ne in units of one period of the clock pulse. At the same time, when the "H" level output of the inverter IN is applied to one input terminal of the NAND circuit ND, the other input terminal of the NAND circuit ND is still '' due to the delay circuit of the resistor R2 and the capacitor C1. Since it is at the "H" level, the output of the NAND circuit ND changes to the "L" level, and after the elapse of time t obtained by the delay circuit, the other input terminal of the NAND circuit ND changes to the "7L" level. As the output of the NAND circuit ND increases, the output of the NAND circuit returns to the ``)I'' level again. Therefore, the Ll level output of the NAND circuit ND is applied as a latch signal to the latch circuit 6, and the circuit 6 receives the 50 count contents of the pi-terry counter.
Latch. And when the neon tube Ne goes out again,
Counting of the next clock pulse begins. In this way, each time the neon tube Ne is turned off, a clock pulse is counted by the counter 5, and this clock pulse is counted by the latch circuit 6.
is latched to. Therefore, the J latch circuit 6 always holds information corresponding to the latest extinguishing time of the neon tube Ne, and this information corresponds to the charging voltage of the main capacitor 〇.
上記ラッチ回路6の各データー出力端は、他の4ビツト
ラッチ回路7の各データー入力端にそれぞれ接続されて
いる。このラッチ回路7は、充電電圧の記憶手段であっ
て、そのラッチ信号入力端は、同回路7のラッチ制御回
路に接続されている。Each data output terminal of the latch circuit 6 is connected to each data input terminal of another 4-bit latch circuit 7, respectively. This latch circuit 7 is a charging voltage storage means, and its latch signal input terminal is connected to a latch control circuit of the circuit 7.
このラッチ制御回路には、ラインL、、L2間にコンデ
ンサーC7,抵抗RyiRsの直列回路が設けられてい
て、抵抗R1とR8との接続点は、電界効果トランジス
ターFET、のゲートに接続されている。トランジスタ
ーPET、は、ソースが2インL、に接続され、ドレイ
ンが抵抗R,を通じて前記定電圧回路から動作電圧+V
DDの印加を受けている。また、トランジスターFET
tのドレインと抵抗電との接続点は、ナンド回路ND2
の一方の入力端に接続されており、)ンド回路ND2の
他方の入力端は、抵抗R1oを通じてラインL、に接続
されていると共に。In this latch control circuit, a series circuit of a capacitor C7 and a resistor RyiRs is provided between lines L and L2, and the connection point between resistors R1 and R8 is connected to the gate of a field effect transistor FET. . The transistor PET has a source connected to the 2-in L, and a drain connected to the operating voltage +V from the constant voltage circuit through the resistor R.
DD is being applied. Also, transistor FET
The connection point between the drain of t and the resistor is a NAND circuit ND2
The other input terminal of the second circuit ND2 is connected to the line L through a resistor R1o.
記憶指令スイッチSW2を介して上記動作電圧+VDD
の印加を受けるようになりている。さらに、ナンド回路
ND、の出力端は、ナンド回路ND4の他方の入力端に
接続されており、ナンド回路ND、はナンド回路ND、
と共にRSフリップフロップ回路を構成している。即ち
、ナンド回路ND4の出力端はナンド回路ND、の他方
の入力端に、ナンド回路ND3の出力端はナンド回路N
D、の一方の入力端にそれぞれ接続されている。ナンド
回路ND、の一方の入力端は、抵抗R1,を通じて動作
電圧子VDDの印加を受けていると共に、記憶解除スイ
ッチSW、を介してラインL1に接続されるようになっ
ている。そして、ラッチ制御回路の出力端となるナンド
回路ND4−の出力端は、上記ラッチ回路7のラッチ信
号入力端およびアンド回路AD、の一方の入力端に、そ
れぞれ接続されている。The above operating voltage +VDD is applied via the storage command switch SW2.
is applied. Further, the output terminal of the NAND circuit ND is connected to the other input terminal of the NAND circuit ND4, and the NAND circuit ND is connected to the NAND circuit ND,
Together, they constitute an RS flip-flop circuit. That is, the output terminal of the NAND circuit ND4 is connected to the other input terminal of the NAND circuit ND, and the output terminal of the NAND circuit ND3 is connected to the other input terminal of the NAND circuit ND.
D, respectively. One input terminal of the NAND circuit ND receives an operating voltage VDD through a resistor R1, and is connected to a line L1 through a memory release switch SW. The output terminal of the NAND circuit ND4-, which is the output terminal of the latch control circuit, is connected to the latch signal input terminal of the latch circuit 7 and one input terminal of the AND circuit AD, respectively.
このようなラッチ制御回路は、記憶指令スイッチSW2
を閉成し、記憶解除スイッチSW、を開放した状態で、
後述する閃光放電管Fが閃光発光されると、コンデンサ
ーC1の充電電荷が放電管F→抵抗R8→抵抗R1を通
じて放電され、電界効果トランジスターF RT、のゲ
ートが逆バイアスされて、同トランジスターFri、、
のドレイン−ソース間カ高抵抗(> Rs+)となり、
この結果、ナンド回路ND2の一方の入力端がH”レベ
ルとなる。従9て、ナンド回路ND2の出力が″′L″
レベルに反転し、ナンド回路ND4の出力がH”レベル
に反転して、ラッチ回路7にラッチ回路6に保持された
カウント内容がラッチされる。そして、ナンド回路ND
3゜ND、でなるRSフリップフロップ回路がセットさ
れるので、以降は記憶解除スイッチSW、を閉成しない
限り、上記記憶指令スイッチSW2を開放しても、再度
閃光放電管Fが閃光発光されても、ラッチ回路7の内容
は変化せず、ラッチ状態が維持される。しかし、記憶解
除スイッチSW、が閉成されると、ナンド回路ND3の
一方の入力端が”L”レベルとなり、R8フリップフロ
ップ回路がリセットされてナンド回路ND、の出力が′
L”レベルとなり、ラッチ回m7のラッチ状態は解除さ
れる。Such a latch control circuit has a memory command switch SW2.
with the memory release switch SW open,
When a flash discharge tube F, which will be described later, emits a flash, the charge in the capacitor C1 is discharged through the discharge tube F → resistor R8 → resistor R1, and the gate of the field effect transistor F RT is reverse biased, causing the transistor Fri, ,
The drain-source resistance becomes high (> Rs+),
As a result, one input terminal of the NAND circuit ND2 becomes H" level. Therefore, the output of the NAND circuit ND2 becomes "L".
The output of the NAND circuit ND4 is inverted to the H'' level, and the count contents held in the latch circuit 6 are latched by the latch circuit 7.
Since the RS flip-flop circuit consisting of 3°ND is set, from now on, unless the memory release switch SW is closed, even if the memory command switch SW2 is opened, the flash discharge tube F will not flash again. However, the contents of the latch circuit 7 do not change, and the latched state is maintained. However, when the memory release switch SW is closed, one input terminal of the NAND circuit ND3 becomes "L" level, the R8 flip-flop circuit is reset, and the output of the NAND circuit ND is
It becomes L'' level, and the latched state of the latch time m7 is released.
上記ラッチ回路6の各データー出力端は、イクスクルー
シプオア回路EOR1〜FOR4の一方の入力端にそれ
ぞれ接続され、また、上記ラッチ回路7の各デ、−ター
出力端は、イクスクルーシプオア回路EOR1〜EOR
4の他方の入力端にそれぞれ接続されている。そして、
各イクスクルーシプオア回路EOR,〜EOI(、の出
力端は、ノア回路NR,の各入力端にそれぞれ接続され
、ノア回路N R,、の出力端はアンド回路AD3の他
方の入力端に接続されている。アンド回路AD、は、上
記ラッチ回路7がラッチ状態にあり、かつ、ラッチ回路
7の内容とラッチ回路6の内容とが一致したときにのみ
、DC−DCコンバーター1に制御信号を供給するゲー
トの役目をしていて、その出力端はDC−DCニンバー
タ−1の制御信号入力端に接続されている。Each data output terminal of the latch circuit 6 is connected to one input terminal of exclusive OR circuits EOR1 to FOR4, and each data output terminal of the latch circuit 7 is connected to an exclusive OR circuit. EOR1~EOR
4, respectively. and,
The output terminal of each exclusive OR circuit EOR, ~EOI(, is connected to each input terminal of the NOR circuit NR,, respectively, and the output terminal of the NOR circuit NR,, is connected to the other input terminal of the AND circuit AD3. The AND circuit AD sends a control signal to the DC-DC converter 1 only when the latch circuit 7 is in the latched state and the contents of the latch circuit 7 and the contents of the latch circuit 6 match. The output terminal is connected to the control signal input terminal of the DC-DC ninverter 1.
よって、上記イクスクルーシプオア回路FOR,〜EO
R,,ノア回路NR,,アンド回路AD、等は、DC−
DCコンバーターlの昇圧動作制御手段を構成していて
、DC−DCコンバーター1は、制御信号入力端に”H
”レベルの制御信号が印加されたときに、昇圧のための
発振動作を停止するようになっている。Therefore, the above exclusive OR circuit FOR, ~EO
R,, NOR circuit NR,, AND circuit AD, etc. are DC-
The DC-DC converter 1 constitutes a step-up operation control means for the DC converter 1, and the DC-DC converter 1 has an "H" signal at the control signal input terminal.
``When a level control signal is applied, the oscillation operation for boosting the voltage is stopped.
他方、上記閃光放電管Fは、ラインL1 @ L 2間
に、メインサイリスターSCR,,およびダイオードr
)3と直列回路を形成するように接続されている。この
閃光放電管Fを閃光発光させるためのトリガー回路は、
抵抗R7−2〜R,、、コンデンサーc8. c’、、
ツェナーダイオードZD、、サイリスターSCR,、ダ
イオードD2およびトリガートランスT1から構成され
ている。即ち、°このトリガー回路においては、上記ラ
インL、、L2間に抵抗R12、ツェナーダイオードZ
D2でなる直列回路と、抵抗R83,サイリスターSC
R,,ダイオードD2でなる直列回路とがそれぞれ接続
されていて、上記抵抗R62とツェナーダイオードZD
2との接続点と、上記サイリスターSCR,とダイオー
ドD2との接続点との間には、コンデンサーC8が接続
されている。また、サイリスター8CR,のゲートと上
記24758間、およびサイリスター’SCR,のゲー
トとカソード間には、抵抗R14およびR13がそれぞ
れ接続されている。さらに、上記トリガートランスの1
次コイルと2次コイルの一端は共通に接続されて、サイ
リスターS(、R,のカソードに接続されており、1次
コイルの他端はコンデンサー〇、を介して上記抵抗R1
,とサイリスター8CR,との接続点に接続され、2次
コイルの他端は閃光放電管Fのトリガー電極F Tに接
続されている。そして、とのトリガー回路を作動させる
ために、上記ツェナーダイオードZD2と並列に、発光
指令スイッチSW4が接続されている。この発光指令ス
イッチSW4は、カメラに設けられたシンクロスイッチ
でもよく、閃光発光器に設けられたテスト発光スイッチ
であってもよい。On the other hand, the flash discharge tube F has a main thyristor SCR, and a diode r between the lines L1 and L2.
) 3 to form a series circuit. The trigger circuit for causing this flash discharge tube F to emit flash light is as follows:
Resistor R7-2 to R, , capacitor c8. c',,
It is composed of a Zener diode ZD, a thyristor SCR, a diode D2, and a trigger transformer T1. That is, in this trigger circuit, a resistor R12 and a Zener diode Z are connected between the lines L and L2.
Series circuit consisting of D2, resistor R83, and thyristor SC
R,, and a series circuit consisting of a diode D2 are connected to each other, and the resistor R62 and the Zener diode ZD are connected to each other.
A capacitor C8 is connected between the connection point between the thyristor SCR and the diode D2 and the connection point between the thyristor SCR and the diode D2. Further, resistors R14 and R13 are connected between the gate of thyristor 8CR and the above 24758, and between the gate and cathode of thyristor 'SCR, respectively. Furthermore, one of the above trigger transformers
One end of the primary coil and one end of the secondary coil are connected in common to the cathode of the thyristor S (, R), and the other end of the primary coil is connected to the resistor R1 via the capacitor 〇.
, and the thyristor 8CR, and the other end of the secondary coil is connected to the trigger electrode FT of the flash discharge tube F. In order to operate the trigger circuit, a light emission command switch SW4 is connected in parallel with the Zener diode ZD2. This light emission command switch SW4 may be a synchro switch provided on the camera, or may be a test light emission switch provided on a flashlight emitter.
上記トリガー回路は、上記発光指令スイッチSW4を閉
成すると、予め図示の極性で充電されていたコンデンサ
ーC8の電荷が、発光指令スイッチSW、−+抵抗R1
4、”j イ!J スター 8CR,<7)ゲート→同
サイリスターS CR,のカソードを経由して放電し、
サイリスター5CR1がトリガーされる。これにより、
同サイリスターSCR,が点弧し、今度は、予め図示の
極性で充電されていたコンデンサーC0の電荷が、サイ
リスターSCR,,→トリガートランスT、01次コイ
ルの経路で放電して、トリガートランスTIの2次コイ
ルに高電圧のトリガーパルスが発生し、これが閃光放電
管Fのトリガー電極FTに印加される。In the trigger circuit, when the light emission command switch SW4 is closed, the electric charge of the capacitor C8, which has been charged in advance with the polarity shown in the figure, is transferred to the light emission command switch SW, -+resistor R1.
4, "j I! J Star 8CR, <7) Gate → Discharge via the cathode of the same thyristor S CR,
Thyristor 5CR1 is triggered. This results in
The same thyristor SCR, ignites, and this time, the electric charge of the capacitor C0, which had been charged in advance with the polarity shown in the figure, is discharged in the path of the thyristor SCR,, → trigger transformer T, and the primary coil of trigger transformer TI. A high voltage trigger pulse is generated in the secondary coil and applied to the trigger electrode FT of the flash discharge tube F.
上記閃光放電管Fは直列制御方式で発光制御されるもの
で、既述したように、メインサイリスタ−8CR2およ
びダイオードD、と直列回路を構成して、上記ラインL
、、L、間に接続されている。そして、上記抵抗R1,
とサイリスターSCI’t、の接続点と、上記サイリス
ターSCR,とダイオードD、の接続点との間に、コン
デンサー自。と抵抗R16からなる直列回路が接続され
ていると共に、上記サイリスターS CR,のゲートと
、上記ラインL1およびサイリスター8CR,2のカソ
ードとの間には、抵抗R17およびR88がそれぞれ接
続されていて、上記サイリスター5CR2をトリガーす
るための回路が形成されている。The flash discharge tube F is controlled to emit light by a series control method, and as mentioned above, it forms a series circuit with the main thyristor 8CR2 and the diode D, and the line L
,,L, are connected between. And the resistance R1,
A capacitor is connected between the connection point of and thyristor SCI't, and the connection point of the thyristor SCR and diode D. and a resistor R16 are connected, and resistors R17 and R88 are connected between the gate of the thyristor SCR, and the cathode of the line L1 and the thyristors 8CR and 2, respectively, A circuit for triggering the thyristor 5CR2 is formed.
このサイリスターS CR,をトリガーするための回路
は、γ記トリガー回路が作動したとき、これによって同
時に作動されるもので、上記サイリスター8 CR,が
導通したとき、予め図示の極性で充電されていたコンデ
ンサーC1oの充電電荷が、サイリスター5C)t、→
ダイオードD2→抵抗R1→サイリスターSCR,のゲ
ート→同サイリスターSCR。The circuit for triggering this thyristor S CR is activated simultaneously when the trigger circuit γ is activated, and when the thyristor 8 CR is made conductive, it is charged in advance with the polarity shown in the figure. The charge of the capacitor C1o is the thyristor 5C)t, →
Diode D2 → Resistor R1 → Gate of thyristor SCR → Thyristor SCR.
のカソード→抵抗R86の経路で放電し、これによりサ
イリスター5CR2はゲートにトリガーノ(ルスが与え
られて導通する。閃光放電管Fは、トリガー電極FTに
トリガーパルスが印加されることと、直列制御回路のサ
イリスターSCR,2が導通することにより放電して閃
光発光するようになっている。The cathode of the thyristor 5 is discharged through the path of the resistor R86, and as a result, the thyristor 5CR2 is given a trigger pulse to its gate and becomes conductive. When the thyristor SCR,2 becomes conductive, it discharges and emits flash light.
上記サイリスター5CR2を不導通にするための転流回
路は、上記ラインL1.L2間に接続された、ダイオー
ドD3.抵抗R21,サイリスター8 CR3およびダ
イオードD4からなる直列回路と、サイリスターS C
R2のアノードとサイリスター5CR3のアノード間に
接続された転流用コンデンサーC11と、サイリスター
5CIt2のアノードと上記ラインIj1間に接続され
た抵抗R1゜と、上記サイリスター8CR。A commutation circuit for making the thyristor 5CR2 non-conductive is connected to the line L1. A diode D3.L2 connected between the diodes D3. A series circuit consisting of resistor R21, thyristor 8 CR3 and diode D4, and thyristor SC
A commutation capacitor C11 connected between the anode of R2 and the anode of the thyristor 5CR3, a resistor R1° connected between the anode of the thyristor 5CIt2 and the line Ij1, and the thyristor 8CR.
のゲートとラインL1間に接続された抵抗R2oとで構
成されている。この転流回路のコンデンサーC7゜は、
予め図示の極性に充電されており、後述する調光回路が
作動して上記サイリスターSCR,が導通ずることによ
って、その充電電圧がサイリスター5CR2とダイオー
ドD3との直列回路に逆極性で印加され、サイリスター
S CIt2が消弧されるようになっている。and a resistor R2o connected between the gate of the line L1 and the line L1. The capacitor C7° of this commutation circuit is
The thyristor SCR is charged in advance to the polarity shown in the figure, and when the dimmer circuit described later operates and the thyristor SCR becomes conductive, the charged voltage is applied to the series circuit of the thyristor 5CR2 and the diode D3 with the opposite polarity, and the thyristor SCIt2 is turned off.
上記サイリスターSCR,をトリガーする調光回路8は
、既に周知のものであって、上記ラインL1゜R2間に
接続されており、同回路から引き出された1つのライン
は、サイリスター5CR8のカソードに接続されている
。この調光回路8は、同回路に接続された、閃光発光器
の測光用受光素子PT1が規定光量を受光したとき、な
いしは、カメラがわから調光信号が印加されたときに、
抵抗R2o→サイリスター5CR3のゲート→同サイリ
スターSCR。The dimming circuit 8 that triggers the thyristor SCR is already well known and is connected between the lines L1 and R2, and one line drawn out from the circuit is connected to the cathode of the thyristor 5CR8. has been done. This light control circuit 8 operates when the photometry light receiving element PT1 of the flashlight unit connected to the circuit receives a specified amount of light, or when the camera understands and a light control signal is applied.
Resistor R2o → gate of thyristor 5CR3 → thyristor SCR.
のカソードを通じて、サイリスターSCR,,をトリガ
ーするようになっている。The thyristor SCR is triggered through the cathode of the thyristor SCR.
以上のように、本発明の閃光発光器の充電電圧検知回路
は構成されている。As described above, the charging voltage detection circuit for a flashlight emitter of the present invention is configured.
次に、この充電電圧検知回路の動作について説明する。Next, the operation of this charging voltage detection circuit will be explained.
まず、閃光発光器のメインスイッチSW、を投入すると
、電源E1がDC−DCコンバーター1に接続され、同
コンバーター1が昇圧動作を開始する。First, when the main switch SW of the flashlight emitter is turned on, the power source E1 is connected to the DC-DC converter 1, and the converter 1 starts voltage boosting operation.
このため、動作電圧供給ラインL、、L、間に動作電圧
が供給され、メインコンデンサーC1ないし転流用コン
デンサーCI+に、図示の極性の充電が開始さ゛れる。Therefore, an operating voltage is supplied between the operating voltage supply lines L, , L, and charging of the main capacitor C1 to the commutating capacitor CI+ starts with the polarity shown.
また、ツェナーダイオードZD□による定電圧回路が働
いて、第1図の電気回路中のインバーターIN、等の各
IC素子に動作電圧+VDDが供給されて各素子が動作
状態となる。この際、ネオン管Neは未点灯なので、ト
ランジスター1口はオフ、インバーターIN、の出力力
″′L”レベル、インバーター■N2の出力力”H”レ
ベルとなり、アンド回路AD2のゲートが開かれ、イン
バーターIN、〜IN7等でなる発振回路の発振出力が
バイナリ−カウンター5にクロックパルスとして印加さ
れる。Further, a constant voltage circuit formed by the Zener diode ZD□ operates, and an operating voltage +VDD is supplied to each IC element such as the inverter IN in the electric circuit of FIG. 1, so that each element becomes in an operating state. At this time, since the neon tube Ne is not lit, one transistor is off, the output power of the inverter IN is at the "L" level, the output power of the inverter N2 is at the "H" level, and the gate of the AND circuit AD2 is opened. The oscillation output of the oscillation circuit including inverters IN, -IN7, etc. is applied to the binary counter 5 as a clock pulse.
よって、バイナリ−カウンター5はカウントを開始する
が、ナンド回路ND、の出力がIT”レベルとなってい
るので、ラッチ回路6はカウンター5の内容をラッチし
ない。Therefore, the binary counter 5 starts counting, but the latch circuit 6 does not latch the contents of the counter 5 because the output of the NAND circuit ND is at the IT'' level.
メインコンデンサーC1の充電が進み、これに伴ってコ
ンデンサーC2の充電電圧がネオン管Neの点灯電圧に
達すると、ネオン管Ncが点灯し、トランジスターTr
、がオンして、第4図(a) K示すよ。As charging of the main capacitor C1 progresses and the charging voltage of the capacitor C2 reaches the lighting voltage of the neon tube Ne, the neon tube Nc lights up and the transistor Tr
, turns on and shows K in Fig. 4(a).
うに、インバーターIN、の出力が”H”レベル、イン
バーター■N2の出力が′L”レベルとなり、アンド回
路AD2のゲートが閉じられ、パイ、テリーカウンター
50カウントは停止される。また、これと同時に、第4
図(b)に示すように、ナンド回路ND。The output of the inverter IN becomes "H" level, the output of the inverter N2 becomes "L" level, the gate of the AND circuit AD2 is closed, and the 50 count of the pie counter is stopped.Also, at the same time, , 4th
As shown in Figure (b), a NAND circuit ND.
の出力端に、抵抗R4,コンデンサーC4で決まる時定
数秒時t、の時間幅を持つ′L”レベルのラッチ信゛号
が発生し、これに基づいて、ラッチ回路6がカウンター
50力ヴント内容をラッチする。そして、さらに抵抗R
6,コンデンサー〇、で決まる秒時t2が経過すると、
第4図(C)に示すよ6に、アンド回路AD、の出力端
にnHnレベルのリーセット信号が発生し、バイナリー
カ゛ウンター5のカウント内容がリセットされる。A 'L' level latch signal with a time width of time constant t determined by resistor R4 and capacitor C4 is generated at the output terminal of , and based on this, the latch circuit 6 outputs the contents of the counter 50 output. Then, further resistor R
6. When the second time t2 determined by the capacitor 〇 has elapsed,
As shown in FIG. 4C, at 6, a reset signal of nHn level is generated at the output terminal of the AND circuit AD, and the count contents of the binary counter 5 are reset.
そして、ネオン管Neの点灯によりコンデンサー02の
電荷が放電されて、コンデンサー02の充電電圧がネオ
ン管Neの消灯電圧以下となると、ネオン管Neは再び
消灯状態となる。すると、トランジスターTr1がオフ
し、第4図(a)に示すように、インバーターIN1の
出力力″L”レベル、インバーターIN2の出力が′H
”レベルとなって、カウンター5 、へのクロックパル
スの入力が再開され、カウンター5の新たなカウントが
開始される。また、ネオン管Neの消灯によりコンデン
サーC2への充電が再開され、これにより再びコンデン
サーC2の充電電圧がネオン管Neの点灯電圧に達する
と、ネオン管Neが点灯する。このため、トランジスタ
ーTr+がオン、第4図(a)に示すように、インバー
ターIN1の出力がII”レベルとなって、バイナリ−
カウンター50カウントが停止されると共に、第4図(
blに示すように、ナンド回路N I)、の出力端に″
l、11レベルのラッチ信号が発生し、ラッチ回路6が
カウンター5の新たなカウント内容をラッチする。When the neon tube Ne is turned on, the charge in the capacitor 02 is discharged, and the charging voltage of the capacitor 02 becomes equal to or lower than the extinguishing voltage of the neon tube Ne, and the neon tube Ne is turned off again. Then, the transistor Tr1 is turned off, and as shown in FIG.
” level, the input of the clock pulse to the counter 5 is resumed, and a new count of the counter 5 is started. Furthermore, the neon tube Ne is turned off, and charging of the capacitor C2 is restarted, which causes the clock pulse to be input again to the counter 5. When the charging voltage of the capacitor C2 reaches the lighting voltage of the neon tube Ne, the neon tube Ne lights up. Therefore, the transistor Tr+ is turned on and the output of the inverter IN1 goes to the II'' level as shown in FIG. 4(a). So, binary-
At the same time as the counter 50 count is stopped, the state shown in Fig. 4 (
As shown in bl, at the output end of the NAND circuit N
A latch signal of l and 11 levels is generated, and the latch circuit 6 latches the new count contents of the counter 5.
このようにして、ラッチ回路6は、直前のネオン管Ne
の消灯時間に対応するクロックパルスのカウント数を常
に保持した状態にある。そして、上記ネオン管Neの消
灯時間は、既、述したように、第3図に示す如(、メイ
ンコンデンサーC1の充電電圧が高くなれば高くなるほ
ど短くなるようになっており、メインコンデンサーC1
の充電電圧と一義的な関数関係を有している。従って、
上記ラッチ回路6のラッチ内容は、メインコンデンサー
C1の充電電圧を表わしていることになる。In this way, the latch circuit 6
The count of clock pulses corresponding to the light-off time is always maintained. As already mentioned, the extinguishing time of the neon tube Ne becomes shorter as the charging voltage of the main capacitor C1 increases, as shown in FIG.
has a unique functional relationship with the charging voltage. Therefore,
The contents latched by the latch circuit 6 represent the charging voltage of the main capacitor C1.
このようなラッチ回路6に最新のメインコンデンサーC
Iの充電電圧が保持されている状態から、閃光放電管F
の閃光発光時におけるメインコンデンサーC3の充電電
圧を記憶させるに斎マ、まず、記憶指令スイッチSW2
を手動で閉成させる。すると、ナンド回路ND2の他方
の入力端がH”レベルとなり、ナンド回路ND2は、同
回路ND2の一方の入力端に印加され−る電界効果トラ
ンジスターFET、のドレインの電位を反転させて、ナ
ンド回路ND、の他方の入力端に印加する状態となる。The latest main capacitor C is installed in such a latch circuit 6.
From the state where the charging voltage of I is maintained, the flash discharge tube F
In order to memorize the charging voltage of the main capacitor C3 at the time of flash emission, first press the memory command switch SW2.
Close manually. Then, the other input terminal of the NAND circuit ND2 becomes H'' level, and the NAND circuit ND2 inverts the drain potential of the field effect transistor FET applied to one input terminal of the NAND circuit ND2. The current is applied to the other input terminal of ND.
次に、発光指令スイッチSW、を閉成させると、コンデ
ンサーC8の電荷の放電によりサイリスター5crt、
が導通し、コンデンサー〇、の電荷の放電によりトリガ
ー電極FTに高電圧が印加さ、れると共に、コンデンサ
ーCIOの電荷の放電によりメインサイリスター5CR
2が点弧されて、閃光放電管FにメインコンデンサーC
1の電荷りt流れ放電が開始される。この際、コンデン
サーC7の電荷も閃光放電管Fを通じて放電され、これ
により電界効果トランジスターF ET、のベースが逆
バイアスされる。このため、トランジスターFET、の
ドレイン−ソース間が高抵抗となり、この結果、ナンド
回路ND2の一方の入力端がH”レベルとなって、ナン
ド回路ND、の他方の入力端が″LITレベルとなる。Next, when the light emission command switch SW is closed, the thyristor 5crt is
becomes conductive, and a high voltage is applied to the trigger electrode FT due to the discharge of the charge in the capacitor 〇, and at the same time, the main thyristor 5CR is activated due to the discharge of the charge in the capacitor CIO.
2 is ignited, and the main capacitor C is connected to the flash discharge tube F.
When a charge of 1 is charged, a flow discharge is started. At this time, the charge in the capacitor C7 is also discharged through the flash discharge tube F, thereby reverse biasing the base of the field effect transistor FET. For this reason, the resistance between the drain and source of the transistor FET becomes high, and as a result, one input terminal of the NAND circuit ND2 becomes the "H" level, and the other input terminal of the NAND circuit ND becomes the "LIT level". .
よって、ナンド回路ND3.ND、でなるRSSフリッ
プフロラ回路がナンド回路ND、の出力端を”11”レ
ベルとするセット状態となり、ラッチ回路7のラッチ信
号入力端が”H”レベルとなって、ラッチ回路7はラッ
チ回路6に保持されたカウント内容を転送して保 。Therefore, NAND circuit ND3. The RSS flip-flop circuit consisting of NAND circuit ND is set to the "11" level at the output terminal of the NAND circuit ND, the latch signal input terminal of latch circuit 7 becomes "H" level, and latch circuit 7 becomes a latch circuit. Transfer and save the count contents held in 6.
持する。hold
一方、カメラのTTL測光回路では、上記閃光放電管F
から発せられ被写体で反射された光を受光し、フィルム
面に適正光景が受光された時点で調光信号を発する。ま
た、この調光信号が得られた時刻までの時間を調光時間
として記憶する。上記調光信号ゆ、閃光発光器に図示し
ない伝達用端子を通じて伝えられ、調光回路8に外部調
光信号として印加、される。このため、サイリスターS
([3がトリガーされ、同サイリスターS CR3が導
通して、転流用コンデンサーC1tの電荷により、メイ
ンサイリスタ〜S CR2が逆バイアスされる。よって
、サイリスター5CR2が不導通となり、閃光放電管F
の放電が停止され、閃光発光が終了する。On the other hand, in the camera's TTL photometry circuit, the flash discharge tube F
It receives the light emitted from the camera and reflected by the subject, and issues a dimming signal when the appropriate scene is received on the film surface. Further, the time up to the time when this dimming signal is obtained is stored as the dimming time. The dimming signal is transmitted to the flashlight emitter through a transmission terminal (not shown), and is applied to the dimming circuit 8 as an external dimming signal. For this reason, thyristor S
([3 is triggered, the same thyristor S CR3 becomes conductive, and the main thyristor ~ S CR2 is reverse biased by the charge of the commutation capacitor C1t. Therefore, the thyristor 5CR2 becomes non-conductive, and the flash discharge tube F
The discharge is stopped and the flash light emission ends.
次に、閃光放電管Fの閃光発光により低下したメインコ
ンデンサーC4の充電電圧が、DC−DCコンバーター
1の昇圧動作により再び上昇してくると、コンデンサー
Cρ充電電圧も高まり、ついにはネオン管Neの点灯電
圧に達する。このため、再びネオン管Neが点滅を開始
するようになり、ネオン管Neの消灯時間に対応する数
のクロックパルスがカウンター5で計数されては、ラッ
チ回路6にラッチされる。そして、前回の閃光放電管F
の閃光発光時におけるメインコンデンサー01の充電電
圧まで、メインコンデンサー〇、の充電電圧が高まって
くると、ラッチ回路6の内容は、ラッチ回路7の内容と
一致するようになる。両ラッチ回路6,7の内容が一致
すると、イクスクルーシプオア回路EAR,〜gOR,
の出力が全て′L”レベルになり、ノア回路NR,の出
力が’II”レベルに反転する。このため、アンド回路
AD3の出力が“II”レベルに転じ、DC−DCコン
バーター1の制御信号入力端に1]”レベルの信号が入
力されて、D C−DCコンバーター1は昇圧動作を停
止する。そして、メインコンデンサーC1の充電電圧が
ネオン管Neの点灯や自然放電等によって再び低下する
と、ラッチ回路6にラッチされる内容がラッチ回路7の
保持内容と相違するようになり、イクスクルーシブオア
回路1・:OR,1〜f’:011.4の出力の少なく
とも1つが用”レベルとなって、ノア回路N 1?、、
の出力が”L”レベルに復帰する。これにより、アンド
回路AD3の出力が”L”レベルとなり、I) C−1
) (:コンバーター1は、制御信号入力端への”11
’”レベル信号の印加を解除されて、再び昇圧動作を開
始する。従って、このようにして、メインコンデンサー
C,ヤ充電電圧は、前回の閃光B雷管Fの閃光発光時に
おける充′電電圧とほぼ同一に保たれる。 1よっ
て、この状態から発光指令スイッチSW4を閉成すれば
、閃光放電管Fが、前回の閃光発光時とほぼ同一の条件
の下で閃光発光を開始する。そして、この閃光放電管F
は、カメラがゎのTTL測光回路に記憶された前回の放
電時間の経過時に、調光回路8に加えられる外部調光信
号によって、その放電を停止される。従って、閃光放電
管Fは、前回の閃光発光時と同じメインコンデンサーc
1の充電電圧の下で、前回の閃光発光の場合と同じ放電
時間だけ間作発光されるので、結局、前回の閃光発光時
と同一の発光量で閃光発光することになる。このような
閃光放電管Fが前回の発光量と同一の発光量で閃光発光
する状態は、記憶解除スイッチSW、が閉成されないか
ぎりは、焼目でも続くことになる。Next, when the charging voltage of the main capacitor C4, which has decreased due to the flash emission of the flash discharge tube F, rises again due to the step-up operation of the DC-DC converter 1, the charging voltage of the capacitor Cρ also increases, and finally the charging voltage of the neon tube Ne increases. Reach lighting voltage. As a result, the neon tube Ne starts blinking again, and the counter 5 counts clock pulses corresponding to the extinguishing time of the neon tube Ne, and the clock pulses are latched into the latch circuit 6. And the previous flash discharge tube F
When the charging voltage of the main capacitor 0 increases to the charging voltage of the main capacitor 01 at the time of flash emission, the contents of the latch circuit 6 come to match the contents of the latch circuit 7. When the contents of both latch circuits 6 and 7 match, exclusive OR circuits EAR, ~gOR,
All the outputs of the NOR circuit NR become 'L' level, and the output of NOR circuit NR is inverted to 'II' level. Therefore, the output of the AND circuit AD3 changes to the "II" level, and a signal of the "1]" level is input to the control signal input terminal of the DC-DC converter 1, and the DC-DC converter 1 stops the boost operation. Then, when the charging voltage of the main capacitor C1 decreases again due to lighting of the neon tube Ne or natural discharge, etc., the content latched in the latch circuit 6 becomes different from the content held in the latch circuit 7, and the exclusive OR At least one of the outputs of circuit 1:OR, 1 to f':011.4 is at the "use" level, and the NOR circuit N1? ,,
The output returns to "L" level. As a result, the output of the AND circuit AD3 becomes "L" level, and I) C-1
) (: Converter 1 connects "11" to the control signal input terminal.
''' The application of the level signal is removed and the boost operation starts again. Therefore, in this way, the charging voltage of the main capacitors C and Y is equal to the charging voltage at the previous flash emission of the flash B detonator F. 1. Therefore, if the light emission command switch SW4 is closed from this state, the flash discharge tube F starts emitting flash light under almost the same conditions as the previous flash light emission. This flash discharge tube F
is stopped from discharging by an external dimming signal applied to the dimming circuit 8 when the previous discharging time stored in the camera's TTL photometry circuit has elapsed. Therefore, the flash discharge tube F has the same main capacitor c as the previous flash.
Under a charging voltage of 1, intermittent light is emitted for the same discharge time as in the previous flash, so the flash will eventually be emitted with the same amount of light as the previous flash. This state in which the flash discharge tube F emits a flash with the same amount of light as the previous time continues even during the burnout unless the memory release switch SW is closed.
上記メインコンデンサー〇、の充電電圧の記憶状態を解
除するには、記憶解除スイッチsw、を閉成すればよい
。が(すれば、ナンド回路ND3の一方の入力端がL”
レミルとなり、ナンド回路ND3゜Nn、でなるRSS
フリップフロラ回路がナンド回路ND、の出力端をL”
レベルにする状態にリセットされ、ラッチ回路7のラッ
チ状態が解除されると共に、アンド回路AD3のゲート
が閉じられて、は、前回の閃光発光時のレベルに調定さ
れなくなり、閃光放電管Fの発光開始電圧以上であれば
、どのような充電電圧レベルででも、放電管Fを閃光発
光させることができる状態に閃光発光器が復帰する。In order to release the stored state of the charging voltage of the main capacitor 〇, it is sufficient to close the storage release switch sw. (Then, one input terminal of the NAND circuit ND3 becomes L"
The RSS consists of Lemill and a NAND circuit ND3°Nn.
Flip Flora circuit sets the output terminal of NAND circuit ND to L”
is reset to the level state, the latch state of the latch circuit 7 is released, and the gate of the AND circuit AD3 is closed. If the voltage is equal to or higher than the light emission starting voltage, the flashlight emitter returns to a state in which the discharge tube F can emit flash light at any charging voltage level.
以上述ヘタように、本発明によれば、メインコンデンサ
ーの充電電圧を同電圧に対応した周波数で点滅するネオ
ン管を含む発振回路を用いて検知するようにしたので、
通常のA −D変換回路を用いることなしに、メインコ
ンデンサーの充電電圧をデジタル情報に変“換して検出
することができる、使用上甚だ便利な閃光発光器の充電
電圧検知回路を提供すること、ができる。As mentioned above, according to the present invention, the charging voltage of the main capacitor is detected using an oscillation circuit including a neon tube that flashes at a frequency corresponding to the same voltage.
To provide a charging voltage detection circuit for a flashlight emitter, which is extremely convenient in use and can detect the charging voltage of a main capacitor by converting it into digital information without using an ordinary A-D conversion circuit. , can be done.
なお、上記実施例においては、クロックパルスの計数を
ネオン管の消灯区間で行なうようにしたが、これはネオ
ン管の点灯区間で行なうようにしてもよいことは勿論で
ある。In the above embodiment, the clock pulses are counted during the period when the neon tubes are turned off, but it is of course possible to count the clock pulses during the periods when the neon tubes are turned on.
また、クロックパルスを計数するカウンターのビット数
を4ビツトとしたが、クロックパルスの周波数を高りジ
て、カウンターのビット数ヲ増せば、より精度が向上す
ることは云うまでもない。Further, although the number of bits of the counter for counting clock pulses was set to 4 bits, it goes without saying that the precision can be further improved by increasing the frequency of the clock pulses and increasing the number of bits of the counter.
第1図は、本発明の一実施例を示す、閃光発光器の充電
電圧検知回路の電気回路図、
第2図は、上記第1図に示した充電電圧検知回路におけ
る、電圧−周波数変換回路の要部を示す電気回路図、
第3図は、上記第2図に示した電圧−周波数変換回路に
おける、メインコンデンサーの充電電圧とネオン管の点
滅周期との関係を示す線図、第4図(a)〜(C)は、
上記第1図に示した充電電圧検知回路における、クロッ
クパルスのカウントおよびラッチ時機、ならびにカウン
トリセット時機の関係を示すタイムチャートである。
C3・・・リメインコンデンサー
C2・・・・・コンデンサー(発振回路)Ne・・・・
ネオン管 (発振回路)Itt・・・・抵抗(発振回
路)
Trs・・−トランジスター
(C)ADI
m−19FIG. 1 is an electric circuit diagram of a charging voltage detection circuit for a flashlight emitter, showing an embodiment of the present invention. FIG. 2 is a voltage-frequency conversion circuit in the charging voltage detection circuit shown in FIG. 1 above. FIG. 3 is a diagram showing the relationship between the charging voltage of the main capacitor and the blinking cycle of the neon tube in the voltage-frequency conversion circuit shown in FIG. 2, and FIG. (a) to (C) are
2 is a time chart showing the relationship between clock pulse counting and latch timing, and count reset timing in the charging voltage detection circuit shown in FIG. 1 above. C3... Remain capacitor C2... Capacitor (oscillation circuit) Ne...
Neon tube (oscillation circuit) Itt...Resistance (oscillation circuit) Trs...-Transistor (C) ADI m-19
Claims (1)
する発振回路を接続し、上記メインコンデンサーの充電
電圧の上昇に伴って変化する上記発振回路の発振周期ま
たは発振周波数を検知して、上記メインコンデンサーの
充電電圧を検出するようにしたことを特徴とする、閃光
発光器の充電電圧検知回路。An oscillation circuit that oscillates by the flashing operation of a neon tube is connected to the main capacitor, and the oscillation cycle or oscillation frequency of the oscillation circuit, which changes as the charging voltage of the main capacitor increases, is detected, and the main capacitor is charged. A charging voltage detection circuit for a flashlight emitter, characterized in that it detects voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56173627A JPS5875133A (en) | 1981-10-29 | 1981-10-29 | Charging voltage detecting circuit of flash gun |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56173627A JPS5875133A (en) | 1981-10-29 | 1981-10-29 | Charging voltage detecting circuit of flash gun |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5875133A true JPS5875133A (en) | 1983-05-06 |
Family
ID=15964112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56173627A Pending JPS5875133A (en) | 1981-10-29 | 1981-10-29 | Charging voltage detecting circuit of flash gun |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5875133A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02242242A (en) * | 1989-03-15 | 1990-09-26 | Asahi Optical Co Ltd | Controller for stroboscope |
-
1981
- 1981-10-29 JP JP56173627A patent/JPS5875133A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02242242A (en) * | 1989-03-15 | 1990-09-26 | Asahi Optical Co Ltd | Controller for stroboscope |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2201052A (en) | Electronic flash | |
US3758817A (en) | Flash apparatus with automatic light termination using a number of storage capacitors | |
US6571061B2 (en) | Uniform flash-emission controller | |
JPS5939687Y2 (en) | Charging completion indicator for camera strobe device | |
US4500190A (en) | Camera system including flash and status indicating control circuit | |
JPS5875133A (en) | Charging voltage detecting circuit of flash gun | |
US4091396A (en) | Camera exposure control and indicating circuitry responsive to a signal from a flash device | |
JPH0220088B2 (en) | ||
US4089013A (en) | Flashlight information signal generating device for a camera | |
US4389596A (en) | Photometry power supply for automatic electronic flash | |
JPS5872932A (en) | Controller for charging voltage of flash emitter | |
CN111295003B (en) | Flashing lamp and flashing system | |
JPS59180530A (en) | Two-lamp automatic dimming flash device | |
JPS647369B2 (en) | ||
JPS597369B2 (en) | Combination device of photographic camera and strobe device | |
JPS5931935A (en) | Photometric circuit of flash discharge gun | |
JPS5850522A (en) | Dimming type flash device | |
JPH0138577Y2 (en) | ||
KR890002699Y1 (en) | Iris camera for auto control circuit | |
JPS6198334A (en) | Continuous light emission type stroboscope device | |
KR930002203Y1 (en) | Flash circuit | |
JP2691274B2 (en) | Charge state detection device for strobe circuit | |
JPS5845793B2 (en) | electronic flash device | |
JPS6169048A (en) | Electronic flash device | |
JPS59228639A (en) | Controller for quantity of light of multiple light emission strobe |