JPS5851362A - 計算機システムの性能予測方式 - Google Patents

計算機システムの性能予測方式

Info

Publication number
JPS5851362A
JPS5851362A JP56149428A JP14942881A JPS5851362A JP S5851362 A JPS5851362 A JP S5851362A JP 56149428 A JP56149428 A JP 56149428A JP 14942881 A JP14942881 A JP 14942881A JP S5851362 A JPS5851362 A JP S5851362A
Authority
JP
Japan
Prior art keywords
response time
resource
terminals
data
bottleneck
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56149428A
Other languages
English (en)
Inventor
Akira Yamamoto
彰 山本
Toru Nishigaki
西垣 通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56149428A priority Critical patent/JPS5851362A/ja
Publication of JPS5851362A publication Critical patent/JPS5851362A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/34Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は計算機システムの性能予測方式に係り、特に、
処理装置(CPU)、メモリ及び複数の端末装置を含む
計算機システムにおける平均応答時間(処理要求がシス
テムに到着してから退去する迄の時間)を短時間で計算
する性能予測方式に関するものである。
発肴魯≠癲寺横朔 計算機システムの性能子側手法には、シミ瓢し−ション
手法と解析的手法がある。それぞれの手法の問題点は、
前者の場合は、計算時間が膨大になるという点であり、
後者の場合は、扱える問題の範囲が限定されている点で
ある。たとえば、上記解析的手法は、計算機システムを
構成するメモIJ、cpu 、入出力装置の使用に関し
、処理要求が優先順位をもつ場合、解くことができない
。詳細なシミーレージ替ンを行なった場合、1ケースあ
たり、大型計算機でもcpu  1時間着度必要とする
。しかも、性能予測作業においては、システム構成を変
更させて何ケースもの性能予測を行なうことが通常であ
るため、これに要する計算時間は美大なものとなる。一
方、従来の解析的手法では上述のように、応答時間に重
大な影蕃を与えるメモリをシステムが含む場合、及び、
各処理要求が優先順位を持つ場合、その解析が困難であ
る・8evc ickは、論文: Pr1ority 
schedulingdisciplines in 
queuing network modelsof 
computer systems、 Proc、 I
 Fip 77゜565−570の中で、Shadow
 CPUという概念を用いて、CPU のみ2レベルの
優先順位を許す近似解析を行なった。また、最近Neu
seらは、論文:AMETHOD FORAPPROX
IMATEANALY8I80F GFiNERAL 
QUEUINGNETWOI’tK8.THE UNI
VFliR8ITY 0FTEXA8 REPORT 
TR−153August 1980の中で、CPUに
限らず一般のゾロセ、すについて優先順位のある近似解
析手法を提案した。しかし、後者の手法は、解の収束性
が明らかでなく、計算時間も飛躍的に増大する。また、
両者ともメモリを含むシステムの解析は不可能である。
本発明の目的は、メモIJ、CPU、入出力装置の各資
源を計算機システムが含み、且つ処理要求が複数レベル
の優先順位を有するシステムにおいて、その平均応答時
間を短時間で計算することを可能とする方式を提供する
ことにある。
本発明の特徴は、端末台数を変数とした時に、平均応答
時間の関数が漸近線を持つことに着目し、この漸近解を
平均応答時間の近似解とすることにある。さらに、本方
式では、上に述べた手法を拡張して、複数のクラス(1
クラスは各資源の使用特性が類似した処理要求のグルー
プ)・メモリ・処理要求の優先順位・スケジューリング
方式を考慮した時の漸近線の解析を可能としている。こ
の場合も、漸近近似以降を平均応答時間とする。
以下、本発明方式を実施例により詳細に説明する。
第1図は本発明の全体構成を示すもので、データ入力部
10.応答時間計算部11.ボトルネック解析部12、
データ出力部13.各端末から発生する処理要求の資源
使用特性に関する情報格納部14.各資源の性能情報格
納部15、端末台数等の情報格納部16、応答時間情報
格納部17、ボトルネック資源情報格納部18より成る
。本図ψ で電層で囲まれている部分は演算部で、長方形により囲
才れている部分は、データ格納部を形成するメモリであ
る。
データ入力部lOは、応答時間を計算するのに必要なデ
ータ、すなわち、計算機システムの端末数台数、端末か
ら発生した各処理要求がどの資源をどれだけ使用するか
という資源使用特性、システムを構成する資源の性能値
などを入力する。このデータ入力部としては、カード・
リーダ、グラフィ、り・ディスプレイ、タイプ・ライタ
iが考えられる。各種の処理要求の資源使用特性に関す
る情報格納部14には、各クラスの処理要求のデ CPUダイナミ、り・スキ、プMCi  、I10発行
回数ro、に、スワップ・アウト回数:5out、iし くのクラスの処理要求がメモリ内に同時に滞在できる限
界数を示す最大的多重度Si1優先順位Pi1端末所属
比率Li1平均思考時間Ziが格納される。(添字iは
、クラス(各資源の使用特性が類似した処理要求をグル
ープ化したもの)を、kはI10装置番号を意味する。
)各資源の性能情報格納部15には、CPUの一命令あ
たりの平均実行時間E、各I10装置の1回あたりの平
均アクセス時間Akが格納される。端末台数情報格納部
16には、端末台数の初期値Nm1n、最大値Nm a
 x 、現在値N、増分値ΔNが格納される。
応答時間計算部11では、計算に必要なデータ、つまり
情報格納部14〜16% 18のデータに基づき、各ク
ラスの平均応答時間Ti1平均実メモリ占有時間Ri 
、メモリ、CPU、I10装置の利用率Umern、 
 Ucpu、  Ukを計算し、応答時間格納部17に
結果を格納する。ボトルネ、り解析部12では、上記格
納部17のデータに基づき、システムのボトルネック資
源(利用率が1になっている資源)を見つけ出し、これ
を、ボトルネック資源情報格納部18に格納する。
データ出力部は、上記情報格納部17〜18に格納され
たデータを出力する。この出力部としては、ラインプリ
ンタや、タイプライタが考えられる0 なお、ここで示した記号を、今後の説明、及び、式、図
などで用いる。
全体の流れを、第2図のフローチャートによって説明す
る。ステップ20の入力処理終了後、応答時間の計算処
理に入いる。本発明式では、指定された範囲に入いる端
末台数に対する応答時間をすべて計算するため、まず、
ステ、プ21で端末台数の現在値を初期値に放電する。
(N4−Ninit)才た、ボトルネック資源情報格納
部18を空にしておく。
次に、ステップ22で端末台数の現在値、計算機システ
ムを構成する各資源の性能値、各資源の使用特性、ボト
ルネック資源情報より、各クラスの平均応答時間、平均
実メモリ占有時間、及び、各装置の利用率を算出する。
ステ、プ23で得られた計算結果に基づき、システム内
のボトルネック資源を検出し、それまでのボトルネ、り
資源と変化していないかどうかを調べる。本発明方式で
は、応答時間の関数が持っ漸近線を応答時間の近似解と
して算出するが、この漸近線はボトルネック資源に依存
して決まる。従って、ボトルネック資源が変化すると、
漸近線も以前とかわったものとなるため、再度、応答時
間を算出する必要がある。
ステップ24でボトルネック資源に変化があったかどう
か判定し、変化がなければ、ステップ25で端末台数に
指定された増分値を加え、更新された端末台数を用い応
答時間を算出する。端末台数に増分値を加えたとき、そ
れが最大値を超えているか否かステ、プ26で判定し、
超えていれば、計算を終了し、ステップ27のデータの
出力処理に入いる。
第2図の処理の中で、22・23の処理、すなわち、応
答時間の算出方法、ボトルネック資源の解析方法につい
て詳細に説明する。
まず応答時間の算出方法について説明する。本発明では
、端末台数Nを独立変数にした時lこ応答時間Tの関数
が持つ漸近線を、近似解としている。
CPU1台と何台かの端末によって構成される計算機シ
ステムの応答時間の関数が2本の漸近線を持つことは、
すでに、5herrらによって示されている。第4図に
、それぞれの漸近線l、2と実際の応答時間3を示す。
第1に端末台数Nが小さいときの漸近線lは、 T、 (N) −dcpu            (
1)(dcpu : CPUの平均サーヒス時間)であ
り、第2に端末台数Nが大なるときの漸近線2は、 TI(N)=dcpu−N−Z         (2
)で与えられる。dcpu以外の記号の意味は、前述し
たとおりである。なお、添字iか省かれているのは、こ
のモデルでは、単一クラスしか取り扱かわないためであ
る。Nがφさい時、待ちは無視できるので、T、(N)
は明らかである。CPUの利用率は、次式であられされ
る。
Ucpu=N−dcpu/(T+Z)        
(3)T、(N)は、端末台数が多くなると、CPUの
利用率が1に近づくことから、(3)式の左辺を1とお
くことにより得られる。
Mu(+ i zらは、システム内にCPUと複数のI
10装置が存在する場合について上記概念を拡張した。
まず、Nが小なるときの漸近線は、 Tl (N) =Ro  (=d c p u + d
 Ho 1+ d r 02 + =・=・)・・・(
4) テする。’10には、IOkの平均サービス時間を示す
。Roはすべての資源で待ちがない時の平均応答時間で
ある。Nが大なる時の漸近線T、 (N)は、T、(N
)max(dcpu、d、。、 、 d□o、、−)N
−Z・・・(5) である。この時、dnがmax(dcpu、・・・)で
あるとすると、nがボトルネック資源すなわち、利用率
が1となる資源ということになる。
従って、このモデルは、次の仮定に基づいている。
仮定lニジステム内の資源は、ボトルネック資源とそう
でない資源にわけらねる。ボトルネックであるか、そう
でないかは、次のようにして決定される。その資源に関
する待ち時間をOであるとして利用率を計算して、それ
が1を超える時、その資源はボトルネックであるとする
。ボトルネックでない資源の待ち時間は0であり、ボト
ルネック資源においては、その利用率をちょうどlとす
るだけの待ち時間が存在するものとする。
さらに、本発明者は、これに、複数クラス、優先順位、
メモリ、スケジューリング方式を導入した場合の応答時
間の漸近似手法についての解析を行なった。メモリの利
用率Umemは次式であられすことができる。
IJmem−NΣai (Ri/8i )/(Ti+Z
i)   (6)ここで用いている記号の意味は、前述
したとおりである。メモリが、ボトルネックになってい
る時には、(6)式の左辺が1に等しくなる。
このモデルで取り扱える優先順位は2段階であり、各資
源ごとにこの設定が可能である。ただし、優先順位の高
いクラスの処理要求は、その資源に対する待ち時間は、
常に生じないものとする。
スケジューリング方式は、ボトルネック資源の最低優先
順位クラスについては、FiFO方式、(First 
In First 0ut)、すなわち、「1回資源使
用あたりの平均待ち時間が同一」となるサービスを仮定
する。
本モデルの方程式を以下に導く。まず、メモリ容量が無
限大、すなわち全てのクラスについて最大多重度3 i
 mtmの場合についてのべる。この時、メモリが、ボ
トルネック資源になることはない。
なお、このモデルでは%CPUとI10装置をまったく
同一に取り扱うため、これらをプロセッサとする。各ク
ラスの処理要求のそれぞれのプロセッサの平均サービス
時間dij、平均アクセス回数λ1は入力データと次式
により算出可能である。
(jは、ゾロセ、すを謙別するための添字であム)プロ
セッサjがCPUの場合 プロサッサjがI10装置の場合 ゾロセ、すjの最低優先順位のクラスの集合をy、とし
、ボトルネックプロセ、すの集合をHとする。Hが空集
合のときには、仮定lより、システム内に待ちは生じな
いため、すべてのクラスについて、Ti謬Rioである
。(Rio−Σd、)以下、Hが空集合でないとして議
論を進める。各資源の優先順位の高いクラスの処理要求
には待ちが生じないという仮定より、待ちが生ずるのは
、ボトルネ、り資源の優先順位の低い処理要求のみであ
る。
才た、[資源使用1回あたりの平均待ち時間が等しい」
という仮定から、平均待ち時間は、λ1.に比例する。
すなわち次式が成立する。
T、場R,。+Σδl、λ、、ej ここでejは、1回ゾロセッサkを使用するための平均
待ち時間である。今、ゾロセ、すjの利用率は次式で表
わすことができる。
U −NΣaid  /(Ti+Zi )      
(10)1   、   II 従って、仮定lより、ネックプロセッサに関しては、次
式が成立する。
1−NΣaid、、/(”to+Σδ、λ、 kek+
Zi )1                   k
(jEH)   (u) (ll)式は、ネックプロセッサの数だけ成立し、未知
数ek の数もこれと等しいため、求めることができる
。e、を求めた後、(9)式によりTi と算出する。
次lζメモリ量が有限、すなわち、si〜〜の場合につ
いてのべる。メモリがボトルネック資源でない場合は、
上で述べた方法により、Tiを得ることができる。メモ
リがネ、りになっていない時には、平均実メモリを有時
間RiはTiに等しい。
う 従って、以下メモリネックU   =1とする。り、ス
iのメモリアクセス回数をλi、memとすると、この
値は、入力データ:スワップ・アウト回数を用い次式に
より算出できる。
λi 、memm 5out 、 i+1      
    (12)メモリの最低優先順位クラスの集合を
y、1.と表わすと次式が成立する。
e  は、メモ171回使用あたりの待ち時間である。
メモリの利用率は、(6)式で表わされるため、(ll
)式の拡張として次の式かえられる。
式を用いることによりTi、Riを得る。メモ1ツカS
ネツクになっていない時は、(14)の第1式のみを用
いればよい。この式は(11)式と一致するため(14
)式は、本モデルの方程式の一般形となる。
(14)式は、線型にはならないため、直接、解を導く
ことはできないが、偏微分可能であるため、ニュートン
・ラフノン法を用いて数値解を得ることができる。ただ
し、解は複数組存在するため、計算機システムの待ち時
間として妥当な解を得るためには、適当な初期値を設定
する必要がある。
本装置は、指定された範囲の端末台数のときの応答時間
をすべて求めるため、端末台数がΔN台増えても解はそ
れほどかわらないとして、端末台数N台のときの解を求
める際には、端末台数(N−ΔN)のときの解を初期値
として用いる方法をとった。
次に23のボトルネック資源の検出処理について、詳細
に述べる。
各クラスのTi、Riを用い、(6)、(10)式より
計算された各資源の利用率は応答時間計算部11によっ
て、応答時間格納部17に格納されている。
この時、利用率は、次の関係式を満たさなければならな
い。
Uj<xかつU、n、−<1         (15
)(15)式を満たさない資源があると、仮定lに従っ
て、この資源を新たにボトルネック資源として取り扱う
必要がある。ボトルネック資源が変化すると(14)式
から明らかなように、方程式も異なったものとなるため
、再度、同じ端末台数の時の応答時間の計算処理を行な
う必要がある。すべての資源が、(15)式を満たした
時には、端末台数を更新して、次の端末台数の時の応答
時間の計算処理に入いる。
本発明方式によれば、2クラス・メモリ・CPU・Il
o 装置のシステム構成の時、端末台数1〜200台ま
での応答時間を得るための計算量は800K 5tep
程度(HITACMtsOcptm間300m5ec程
度)である。
300〜400M 5tep程度(HiTACM2B5
  CPU時間時間3震程と仮定することはそれほど問
題ない。端末台数を適当な間隔でlOケース程度選択し
て、計算を行なったとすると、本方式lこ比べ数千陪程
度の計算量を要する。
また、従来の解析的手法では、メモリ・CPU・I10
装置に優先順位のある計算機システムのモデル化はでき
ない。さらに、既存の手法では、1クラス、CPU−I
10装置2台のシステムにおいて、ある特定の端末台数
の時の評価するのに、40に程度の計算量を要する。従
って、本方式は、従来の解析的手法に比べて、取り扱い
が可能な範囲も広い上に、短かい計算時間で解を得るこ
とが可能な方式である。
【図面の簡単な説明】
第1図は、本発明にかかる性能予測方式の一実施例を示
す構成図、第2図は、本発明予測方式の処理の流れ図、
第3図は、端末台数を変数とした時に平均応答時間の関
数が有する斯近線に示した図である。 !!12 図 第 3 図

Claims (1)

    【特許請求の範囲】
  1. 1、処理装置、メモリ及び複数の端末装置を含む計算機
    システムの性能を予測するために、上記端末装置の台数
    情報、該端末装置から発生する処理要求が上記システム
    を構成する資源をどれだけ使用するかを表わす資源使用
    特性情報及び上記資源の性能情報を入力する第1の段階
    と、上記情報に基ずき、処理要求に対するシステムの平
    均応答時間を算出する第2の段階と、該算出結果に基ず
    きシステム内のポトルネ、り資源が変化していないか否
    かを判定するfa3の段階と、該ボトルネック資源が変
    化していないときには端末台数情報を増加させて上記第
    2〜第3段階の処理を繰り返して実行する第4の段階と
    、該第4段階の処理の結果得られた平均応答時間の情報
    を出力する段階とを備えた方式において、上記第2の段
    階で、上記端末台数を変数として表わされる平均応答時
    間の変化曲線がもつ漸近線を平均応答時間の近似解とす
    ることを特徴とする計算機システムの性能予測方式。
JP56149428A 1981-09-24 1981-09-24 計算機システムの性能予測方式 Pending JPS5851362A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56149428A JPS5851362A (ja) 1981-09-24 1981-09-24 計算機システムの性能予測方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56149428A JPS5851362A (ja) 1981-09-24 1981-09-24 計算機システムの性能予測方式

Publications (1)

Publication Number Publication Date
JPS5851362A true JPS5851362A (ja) 1983-03-26

Family

ID=15474886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56149428A Pending JPS5851362A (ja) 1981-09-24 1981-09-24 計算機システムの性能予測方式

Country Status (1)

Country Link
JP (1) JPS5851362A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294559A (ja) * 1985-06-21 1986-12-25 Nec Corp 計算機性能評価システム
US5763339A (en) * 1996-02-06 1998-06-09 Shoei Chemical Inc. Insulating glass composition
WO2005017736A1 (ja) * 2003-08-19 2005-02-24 Fujitsu Limited ディスクアレイ装置におけるボトルネックを検出するシステムおよびプログラム
US8560667B2 (en) 2004-10-28 2013-10-15 Fujitsu Limited Analysis method and apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61294559A (ja) * 1985-06-21 1986-12-25 Nec Corp 計算機性能評価システム
US5763339A (en) * 1996-02-06 1998-06-09 Shoei Chemical Inc. Insulating glass composition
WO2005017736A1 (ja) * 2003-08-19 2005-02-24 Fujitsu Limited ディスクアレイ装置におけるボトルネックを検出するシステムおよびプログラム
WO2005017735A1 (ja) * 2003-08-19 2005-02-24 Fujitsu Limited ディスクアレイ装置におけるボトルネックを検出するシステムおよびプログラム
US8560667B2 (en) 2004-10-28 2013-10-15 Fujitsu Limited Analysis method and apparatus

Similar Documents

Publication Publication Date Title
Coffman et al. Operating systems theory
Alfa Matrix‐geometric solution of discrete time MAP/PH/1 priority queue
CN111258767B (zh) 复杂系统仿真应用的云计算资源智能分配方法与装置
CN100520723C (zh) 并行处理方法中的作业分配方法及并行处理方法
Alves et al. Upper bounds on performance measures of heterogeneous 𝑀/𝑀/𝑐 queues
Atar et al. Fluid limits for many-server systems with reneging under a priority policy
Morozov et al. Stability analysis of a MAP/M/s cluster model by matrix-analytic method
CN111461440B (zh) 链路预测方法、系统及终端设备
Li et al. An efficient critical path based method for permutation flow shop scheduling problem
EP1533699A1 (en) A method of assigning objects to processing units
CN109544347B (zh) 尾差分配方法、计算机可读存储介质及尾差分配系统
Horváth Efficient analysis of the MMAP [K]/PH [K]/1 priority queue
Bansal Analysis of the M/G/1 processor-sharing queue with bulk arrivals
CN116841753B (zh) 一种流处理和批处理的切换方法及切换装置
CN114168318A (zh) 存储释放模型的训练方法、存储释放方法及设备
JPS5851362A (ja) 計算機システムの性能予測方式
Casale et al. Blending randomness in closed queueing network models
Maity et al. Analysis and optimal control of a queue with infinite buffer under batch-size dependent versatile bulk-service rule
Wang et al. Optimal control of an M/G/1/K queueing system with combined F policy and startup time
CN115713104A (zh) 用于神经网络的数据处理电路、神经网络电路和处理器
Sahakyan et al. A Computational Approach for Evaluating Steady-State Probabilities of a Multiprocessor Queueing System with a Waiting Time Restriction
CN114301907A (zh) 云计算网络中的业务处理方法、系统、装置及电子设备
Zhao et al. A matrix-analytic solution to three-level multi-server queueing model with a shared finite buffer
Ferreira et al. Moments of losses during busy-periods of regular and nonpreemptive oscillating M^ X/G/1/n MX/G/1/n systems
Ferreira et al. On the Blocking Probability and Loss Rates in Nonpreemptive Oscillating Queueing Systems