JPS5840148B2 - Sotsukiyokenyouparsutsuushinboshiki - Google Patents

Sotsukiyokenyouparsutsuushinboshiki

Info

Publication number
JPS5840148B2
JPS5840148B2 JP49016481A JP1648174A JPS5840148B2 JP S5840148 B2 JPS5840148 B2 JP S5840148B2 JP 49016481 A JP49016481 A JP 49016481A JP 1648174 A JP1648174 A JP 1648174A JP S5840148 B2 JPS5840148 B2 JP S5840148B2
Authority
JP
Japan
Prior art keywords
terminal
pulse
radio wave
trigger
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49016481A
Other languages
Japanese (ja)
Other versions
JPS50111997A (en
Inventor
正夫 小寺
武 松井
和男 大石
又豊 日名地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soken Inc
Original Assignee
Nippon Soken Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Soken Inc filed Critical Nippon Soken Inc
Priority to JP49016481A priority Critical patent/JPS5840148B2/en
Publication of JPS50111997A publication Critical patent/JPS50111997A/ja
Priority to US05/951,956 priority patent/US4249176A/en
Publication of JPS5840148B2 publication Critical patent/JPS5840148B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

【発明の詳細な説明】 本発明は自動車の安全走行に必要な車両間及び固定局と
の情報交換能力を有すると共に先行車両との車間距離検
出能力を備えた通信方式等に適用可能な測距兼用パルス
通信方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention is a distance measuring system that can be applied to a communication system that has the ability to exchange information between vehicles and with a fixed station, which is necessary for safe driving of a car, and has the ability to detect the distance between vehicles and a preceding vehicle. This relates to a dual-purpose pulse communication method.

従来、一般車両においては、走行速度、制動能力、等の
種々の自軍の状態を検出するセンサが開発されてきたが
、先行車両及び後続車両及び固定局との相互情報交換を
高速度で実行する有効な手段がないために各々の車両の
センサからの情報及び固定局からの情報を総合的に判断
して走行を安全ならしむる適正かつ高速応答の走行補助
システムの開発が困難であった。
Conventionally, sensors for general vehicles have been developed to detect various conditions of their own forces, such as running speed and braking ability. Due to the lack of effective means, it has been difficult to develop an appropriate and fast-responsive driving assistance system that comprehensively judges information from each vehicle's sensors and information from fixed stations to ensure safe driving.

本発明は上記の問題に鑑みたものであり、質問機と応答
機との間にてパルス電波を用いた情報信号の送受信を行
うとともに、前記質問機よりの前記情報信号をコード化
したパルス列にてパルス変調した一連の断続パルス電波
よりなる質問電波の最初のパルス電波を利用し、それに
応答する応答電波を前記応答機より前記質問機へ返送信
し、この質問機にて前記質問電波の発射開始時点から前
記応答電波の受信到来時点まで経過時間を計測して応答
機までの距離を測定することによって、パルス通信によ
る情報伝達と二次レーダ方式による距離測定を同時に行
うことができ、従って例えば自軍−先行車両、自車−後
続車両、自車−固定局などの相対間にて情報交換を行う
とともにその相対距離も同時に測定可能になり、走行補
助システムに適用して極めて有効なる測距兼用パルス通
信方式を提供することを目的とするものである。
The present invention has been made in view of the above problems, and it transmits and receives information signals using pulse radio waves between an interrogator and a responder, and also converts the information signal from the interrogator into a coded pulse train. The first pulse radio wave of the interrogation radio wave consisting of a series of intermittent pulse radio waves pulse-modulated is used to send a response radio wave in response to the interrogation radio wave from the answering machine back to the interrogation machine, and the interrogation machine emits the interrogation radio wave. By measuring the elapsed time from the start point to the arrival point of the response radio wave and measuring the distance to the responder, information transmission by pulse communication and distance measurement by the secondary radar method can be performed simultaneously. It is possible to exchange information between relative units such as own army - leading vehicle, own vehicle - following vehicle, own vehicle - fixed station, etc., and also measure the relative distance at the same time, making it extremely effective for distance measurement when applied to driving assistance systems. The purpose is to provide a pulse communication method.

以下図に示す一実施例に於いて、まず本発明の詳細な説
明する。
The present invention will first be described in detail with reference to an embodiment shown in the drawings.

第1図の概略ブロック図に於いて、1は質問用送信器を
なす前方送信器で、情報信号を印加する第1の外部符号
端子2と計測開始トリガパルスを発生する第1のトリガ
端子3を有し、質問電波Aを発射するものである。
In the schematic block diagram of FIG. 1, reference numeral 1 denotes a forward transmitter serving as an interrogation transmitter, which includes a first external code terminal 2 that applies an information signal and a first trigger terminal 3 that generates a measurement start trigger pulse. and emits interrogation radio waves A.

4は応答用受信器をなす後方受信器で、質問電波Aを受
信。
4 is a rear receiver that serves as a response receiver, and receives the interrogation radio wave A.

復調して応答トリガパルスを発生する第4のトリガ端子
5及び復調パルス列を発生する第5のトリガ端子6を有
するものである。
It has a fourth trigger terminal 5 that demodulates and generates a response trigger pulse, and a fifth trigger terminal 6 that generates a demodulated pulse train.

7は前記第4のトリガ端子5及び第5のトリガ端子6に
接続し、出力端子8に読取った情報信号を発生する情報
読取回路、9は応答用送信器をなす後方送信器で、前記
第4のトリガ端子5及び第2の外部符号端子10に接続
し、前記質問電波Aの到来方向に対向して応答電波Bを
発射するものである。
7 is an information reading circuit that is connected to the fourth trigger terminal 5 and the fifth trigger terminal 6 and generates a read information signal to the output terminal 8; 9 is a rear transmitter serving as a response transmitter; 4 and a second external code terminal 10, and emits a response radio wave B opposite to the arrival direction of the interrogation radio wave A.

11は質問用受信器をなす前方受信器で、応答電波Bを
受信、復調して計測終了トリガパルスを発生する第2の
トリガ端子12及び復調パルス列を発生する第3のトリ
ガ端子13を有するものである。
Reference numeral 11 denotes a front receiver serving as an interrogation receiver, which has a second trigger terminal 12 that receives and demodulates the response radio wave B and generates a measurement end trigger pulse, and a third trigger terminal 13 that generates a demodulated pulse train. It is.

14は第1のトリガ端子3及び前記第2のトリガ端子1
2及び第3のトリガ端子13に接続し、出力端子15に
読取った情報信号を発生する情報読取回路、16は前記
第1のトリガ端子3及び第2のトリガ端子12に接続し
、出力端子17に測定車間距離信号を発生する車間距離
検出回路である。
14 is the first trigger terminal 3 and the second trigger terminal 1
An information reading circuit 16 is connected to the first trigger terminal 3 and the second trigger terminal 12 and generates an information signal read to the output terminal 15; This is an inter-vehicle distance detection circuit that generates a measured inter-vehicle distance signal.

次に、前記前方送信器1の詳細ブロック図を示す第2図
に於いて、18はクロックパルス発生器、19は高レベ
ル電圧端子20に接続するパラレル入力端子21及び低
レベル電圧端子22に接続するパラレル入力端子23を
有し、前記クロックパルス発生器18にクロック端子を
接続する公知のパラレルロードシフトレジスタで、質問
電波の発射をランダム的に変化させるために予め定めた
周期内で時間間隔と時間幅が順次変化する矩形信号を発
生するものである。
Next, in FIG. 2 showing a detailed block diagram of the forward transmitter 1, 18 is a clock pulse generator, 19 is connected to a parallel input terminal 21 connected to a high level voltage terminal 20, and a low level voltage terminal 22. This is a well-known parallel load shift register having a parallel input terminal 23 that connects the clock terminal to the clock pulse generator 18. It generates a rectangular signal whose time width changes sequentially.

24は前記シフトレジスタ19の出力端子に接続する公
知のワンショット回路、25は前記ワンショット回路2
4の出力端子26にセット端子を接続し、ナントゲート
27の一方の入力端子にQ端子を接続するフリップフロ
ップ回路、28は前記ナントゲート27の他の一方の入
力端子に接続するクロックパルス発生器で、前記クロッ
クパルス発生器18の周波数に対して略100倍の周波
数を有するクロックパルスを発生するものである。
24 is a known one-shot circuit connected to the output terminal of the shift register 19; 25 is the one-shot circuit 2;
4, a flip-flop circuit whose set terminal is connected to the output terminal 26 of the Nant gate 27, and a Q terminal connected to one input terminal of the Nant gate 27; and 28, a clock pulse generator connected to the other input terminal of the Nant gate 27; The clock pulse generator 18 generates a clock pulse having a frequency approximately 100 times higher than that of the clock pulse generator 18.

29はクロッグ端子を前記ナントゲート27の出力端子
に接続し、Q8出力端子30を前記フリップフロップ回
路25のリセット端子に接続し、プリセット端子を前記
フリップフロップ回路25のQ出力端子に接続したバイ
ナリカウンタで、クロックパルスの8個到来ごとに高低
レベルの反転する基準信号をQ4出力端子に発生してい
る。
29 is a binary counter having a clock terminal connected to the output terminal of the Nant gate 27, a Q8 output terminal 30 connected to the reset terminal of the flip-flop circuit 25, and a preset terminal connected to the Q output terminal of the flip-flop circuit 25. A reference signal whose high and low levels are inverted every time eight clock pulses arrive is generated at the Q4 output terminal.

31はパラレル入力端子を前記第1の外部符号端子2に
接続し、クロック端子を前記バイナリカウンタ29のQ
4出力端子に接続し、クリア端子を前記フリップフロッ
プ回路25のQ出力端子に接続する公知のシフトレジス
タで、前記第1の外部符号端子2の情報信号をコード化
したパルス列に変換するものである。
31 connects a parallel input terminal to the first external code terminal 2, and connects a clock terminal to the Q of the binary counter 29.
4 output terminal and a clear terminal connected to the Q output terminal of the flip-flop circuit 25, which converts the information signal of the first external code terminal 2 into a coded pulse train. .

32は前記シフトレジスタ31の出力端子35に接続し
第1のトリガ端子3を有するワンショット回路、33は
抵抗34を介してベース端子を前記シフトレジスタ31
の出力端子35に接続するトランジスタ、36は抵抗、
37は正の電圧端子、38は制御端子39を前記トラン
ジスタ33のコレクタ端子に接続し、高周波入力端子を
マイクロ波発振器40に、高周波出力端子をアンテナ4
1にそれぞれ接続する高周波スイッチであり、前記パル
ス列にてパルス変調するものである。
32 is a one-shot circuit that is connected to the output terminal 35 of the shift register 31 and has a first trigger terminal 3; 33 is a one-shot circuit that connects the base terminal to the shift register 31 via a resistor 34;
a transistor connected to the output terminal 35, 36 a resistor,
37 is a positive voltage terminal, 38 is a control terminal 39 connected to the collector terminal of the transistor 33, a high frequency input terminal is connected to the microwave oscillator 40, and a high frequency output terminal is connected to the antenna 4.
1, which perform pulse modulation using the pulse train.

次に、前記後方受信器4の詳細ブロック図を示す第3図
に於いて、42はアンテナ、43は前記マイクロ波発振
器40の発振周波数より略20OMHz分だけ高い周波
数で発振するマイクロ波発振器、44は前記アンテナ4
2及びマイクロ波発振器43にそれぞれ接続して両信号
を干渉させるミキサーで、その出力信号を中間周波増幅
器45に送出している。
Next, in FIG. 3 showing a detailed block diagram of the rear receiver 4, 42 is an antenna, 43 is a microwave oscillator that oscillates at a frequency approximately 20 MHz higher than the oscillation frequency of the microwave oscillator 40, and 44 is the antenna 4
A mixer is connected to the microwave oscillator 43 and the microwave oscillator 43 to cause interference between the two signals, and its output signal is sent to the intermediate frequency amplifier 45.

46はダイオード48、コンデンサ49、抵抗50で構
威し、前記中間周波増幅器45の出力端子47接続した
検波回路、51はコンデンサ52、インバータ53及び
2個のナントゲート54,55で構威し、前記検波回路
46の出力端子に接続したコンパレータで、第5のトリ
ガ端子6に復調パルス列を発生するものである。
46 is a detection circuit composed of a diode 48, a capacitor 49, and a resistor 50, and connected to the output terminal 47 of the intermediate frequency amplifier 45; 51 is composed of a capacitor 52, an inverter 53, and two Nandt gates 54 and 55; A comparator connected to the output terminal of the detection circuit 46 generates a demodulated pulse train at the fifth trigger terminal 6.

55は3個のインバータ56,57.58及び3個のナ
ンドゲー)59,60.61及び遅延素子62で構成し
、前記コンパレータ51の出力端子の復調パルス列から
前記第4のトリガ端子5に応答トリガパルスを発生する
ワンショット回路である。
55 is composed of three inverters 56, 57, 58, three NAND games) 59, 60, 61, and a delay element 62, and a response trigger is sent to the fourth trigger terminal 5 from the demodulated pulse train of the output terminal of the comparator 51. This is a one-shot circuit that generates pulses.

次に、前記情報読取回路7の詳細ブロック図を示す第4
図に於いて、63は前記クロックパルス発生器28と同
じ周波数で発振するクロックパルス発生器、64は前記
クロックパルス発生器63に接続するナントゲート、6
5はセット端子を第4のトリガ端子5に接続し、Q出力
端子を前記ナントゲート64の入力端子に接続するフリ
ップフロップ回路、66はバイナリカウンタで、そのク
ロック端子を前記ナントゲート64の出力端子に接続し
、プリセット端子を前記フリップフロップ回路65のQ
出力端子に接続し、Q4出力端子にはクロックパルスが
8個到来することに高、低レベルの反転する基準信号を
発生しており、そのQ8出力端子は遅延素子65aを介
してフリップフロップ回路65のリセット端子に接続し
である。
Next, a fourth block diagram showing a detailed block diagram of the information reading circuit 7 is shown.
In the figure, 63 is a clock pulse generator that oscillates at the same frequency as the clock pulse generator 28, 64 is a Nant gate connected to the clock pulse generator 63, and 6
5 is a flip-flop circuit whose set terminal is connected to the fourth trigger terminal 5 and whose Q output terminal is connected to the input terminal of the Nantes gate 64; 66 is a binary counter whose clock terminal is connected to the output terminal of the Nantes gate 64; and connect the preset terminal to the Q of the flip-flop circuit 65.
When eight clock pulses arrive at the Q4 output terminal, a reference signal that inverts high and low levels is generated, and the Q8 output terminal is connected to the flip-flop circuit 65 via a delay element 65a. Connect to the reset terminal of the

67はパラレル出力を発生する公知のシフトレジスタで
、そのクロック端子を前記バイナリカウンタ66のQ4
出力端子に接続し、クリア端子を前記フリップフロップ
回路65のQ出力端子に接続し、シリアル入力端子を前
記第5のトリガ端子6に接続してその復調パルス列を情
報信号に変換するものである。
67 is a known shift register that generates parallel output, and its clock terminal is connected to Q4 of the binary counter 66.
The clear terminal is connected to the Q output terminal of the flip-flop circuit 65, and the serial input terminal is connected to the fifth trigger terminal 6 to convert the demodulated pulse train into an information signal.

68はラッチ回路で、そのクロック端子を前記バイナリ
カウンタ66のQ8出力端子に接続し、入力端子を前記
パラレル出力シフトレジスタ67の出力端子に接続し、
出力端子8に前記情報信号を記憶するものである。
68 is a latch circuit whose clock terminal is connected to the Q8 output terminal of the binary counter 66, and whose input terminal is connected to the output terminal of the parallel output shift register 67;
The information signal is stored in the output terminal 8.

次に、前記後方送信器9の詳細ブロック図を示す第5図
に於いて、69はクロックパルス発生器で、その発振周
波数は前記クロックパルス発生器28と同じである。
Next, in FIG. 5 showing a detailed block diagram of the rear transmitter 9, 69 is a clock pulse generator whose oscillation frequency is the same as that of the clock pulse generator 28.

70は前記クロックパルス発生器69に一方の入力端子
を接続するナントゲート、71はセット端子を第4のト
リガ端子5に接続し、Q出力端子をナントゲート70の
他の入力端子に接続するフリップフロップ回路、72は
クロック端子をナントゲート70の出力端子に接続し、
プリセット端子を前記フリップフロップ回路71のQ出
力端子に接続するバイナリカウンタで、Q4出力端子に
はクロックパルスが8細辛11来するごとに高低レベル
の反転する基準信号を発生している。
70 is a Nandt gate whose one input terminal is connected to the clock pulse generator 69; 71 is a flip-flop whose set terminal is connected to the fourth trigger terminal 5 and whose Q output terminal is connected to the other input terminal of the Nandt gate 70; A loop circuit 72 connects the clock terminal to the output terminal of the Nantes gate 70;
A binary counter whose preset terminal is connected to the Q output terminal of the flip-flop circuit 71 generates a reference signal whose high and low levels are inverted every time a clock pulse is received at the Q4 output terminal.

73はクロック端子を前記バイナリカウンタ72のQ4
出力端子に接続し、クリア端子を前記フリップフロップ
回路71の互出力端子に接続し、第2の外部符号端子1
0に情報信号を印加するソフトレジスタで、第2の外部
符号端子10の情報信号をコード化したパルス列に変換
するものである。
73 connects the clock terminal to Q4 of the binary counter 72.
The clear terminal is connected to the output terminal of the flip-flop circuit 71, and the second external code terminal 1 is connected to the output terminal.
This is a soft register that applies an information signal to 0, and converts the information signal of the second external code terminal 10 into a coded pulse train.

74はベース端子を前記シフトレジスタ73の出力端子
75に抵抗76を介して接続するトランジスタ、78は
抵抗77を介して前記トランジスタ74のコレクタ端子
に接続する正の電圧端子、79は制御端子を前記トラン
ジスタ74のコレクタ端子に接続し、高周波入力端子及
び高周波出力端子をマイクロ波発振器80及びアンテナ
81にそれぞれ接続する高周波スイッチであり、前記パ
ルス列にてパルス変調するものである。
74 is a transistor whose base terminal is connected to the output terminal 75 of the shift register 73 via a resistor 76; 78 is a positive voltage terminal which is connected to the collector terminal of the transistor 74 via a resistor 77; and 79 is a control terminal connected to the output terminal 75 of the shift register 73 via a resistor 76; This is a high frequency switch that is connected to the collector terminal of the transistor 74 and connects a high frequency input terminal and a high frequency output terminal to the microwave oscillator 80 and the antenna 81, respectively, and performs pulse modulation using the pulse train.

そして、マイクロ波発振器80の発振周波数は、前記マ
イクロ波発振器40の発振周波数より略400MHz分
だけ高くしている。
The oscillation frequency of the microwave oscillator 80 is set higher than the oscillation frequency of the microwave oscillator 40 by about 400 MHz.

次に、前記前方受信器11の詳細ブロック図を示す第6
図に於いて、83は前記マイクロ波発振器80の発振周
波数より略20OMHz分だけ発振周波数の高いマイク
ロ波発振器、84は応答電波を受信するアンテナ、85
は中間周波増幅器、86はミキサー、87は検波器、8
8はコンパレーク、89はワンショット回路であって、
各構成は前記した後方受信器4と全く同じ構成のもので
あり、第2のトリガ端子12に計測終了トリガパルスを
発生するとともに、第3のトリガ端子13に復調パルス
列を発生している。
Next, a sixth block diagram showing a detailed block diagram of the forward receiver 11 is shown.
In the figure, 83 is a microwave oscillator whose oscillation frequency is approximately 20 MHz higher than the oscillation frequency of the microwave oscillator 80, 84 is an antenna for receiving response radio waves, and 85
is an intermediate frequency amplifier, 86 is a mixer, 87 is a detector, 8
8 is a comparator, 89 is a one-shot circuit,
Each configuration has exactly the same configuration as the rear receiver 4 described above, and generates a measurement end trigger pulse at the second trigger terminal 12 and generates a demodulation pulse train at the third trigger terminal 13.

次に、前記情報読取回路14の詳細ブロック図を示す第
7図に於いて、132はナントゲート、133はインバ
ータ、90は前記クロックパルス発生器69と同じ周波
数で発振するクロックパルス発生器、91はナントゲー
ト、92はフリップフロップ回路、92aは遅延素子、
93はバイナリカウンタ、94はパラレル出力シフトレ
ジスタ、95はラッチ回路であって、各構成は前記した
情報読取回路7と全く同じ構成のものであり、第3のト
リガ端子13の復調パルス列を情報信号に変換して出力
端子15に記憶するものである。
Next, in FIG. 7 showing a detailed block diagram of the information reading circuit 14, 132 is a Nant gate, 133 is an inverter, 90 is a clock pulse generator that oscillates at the same frequency as the clock pulse generator 69, and 91 is a Nant gate, 92 is a flip-flop circuit, 92a is a delay element,
93 is a binary counter, 94 is a parallel output shift register, and 95 is a latch circuit, each of which has the same configuration as the information reading circuit 7 described above, and converts the demodulated pulse train of the third trigger terminal 13 into an information signal. , and is stored in the output terminal 15.

次に、前記距離検出回路16の詳細ブロック図を示す第
8図に於いて、97はクロックパルス発生器で、時間計
測用クロックパルスを発生するものである。
Next, in FIG. 8 showing a detailed block diagram of the distance detection circuit 16, 97 is a clock pulse generator that generates clock pulses for time measurement.

98は一方の入力端子をクロックパルス発生器97に接
続するナントゲート、99は前記第1のトリガ端子3と
セット端子を接続し、Q出力端子を前記ナントゲート9
8の他方の入力端子に接続するフリップフロップ回路、
100はクロック端子101を前記ナントゲート98の
出力端子に接続し、リセット端子を前記フリップフロッ
プ回路99のQ出力端子に接続するバイナリカウンタ、
102は入力端子を前記バイナリカウンタ100の出力
端子に接続し、前記第2のトリガ端子12にクロック端
子を接続したラッチ回路で、第2のトリガ端子12に計
測終了トリガパルスが発生したときにその入力信号を出
力端子17に記憶するものである。
98 is a Nant gate whose one input terminal is connected to the clock pulse generator 97; 99 is a Nant gate which connects the first trigger terminal 3 and the set terminal; and the Q output terminal is connected to the Nant gate 9.
a flip-flop circuit connected to the other input terminal of 8;
100 is a binary counter having a clock terminal 101 connected to the output terminal of the Nant gate 98 and a reset terminal connected to the Q output terminal of the flip-flop circuit 99;
102 is a latch circuit whose input terminal is connected to the output terminal of the binary counter 100 and whose clock terminal is connected to the second trigger terminal 12, and when a measurement end trigger pulse is generated at the second trigger terminal 12, The input signal is stored in the output terminal 17.

103は前記バイナリカウンタ100のQ8出力端子と
一方の入力端子を接続するノアゲート、104は前記第
2のトリガ端子12とノアゲート103の入力端子の間
に介在する遅延素子、105は前記ノアゲート103と
フリップフロップ回路99のリセット4子の間に介在す
るインバータであり、前記第1のトリガ端子3に計測開
始トリガパルスが発生してから、前記第2のトリガ端子
12に計測終了トリガパルスが発生するまでの経過時間
を計測するものである。
103 is a NOR gate that connects the Q8 output terminal of the binary counter 100 and one input terminal, 104 is a delay element interposed between the second trigger terminal 12 and the input terminal of the NOR gate 103, and 105 is a link between the NOR gate 103 and the flip-flop. This inverter is interposed between the four reset terminals of the reset circuit 99, and operates from the time when the measurement start trigger pulse is generated at the first trigger terminal 3 to the time when the measurement end trigger pulse is generated at the second trigger terminal 12. It measures the elapsed time.

次に、上記横取においてその作動を第9図、第10図の
各部波形図とともに説明する。
Next, the operation of the above-mentioned intercept will be explained with reference to waveform diagrams of various parts in FIGS. 9 and 10.

まず、第2図の前方送信器1において、パラレルロード
シフトレジスタ19のパラレル入力端子21及び23に
17ピツト論理 “10110011000010100” が加えられ
ているとすると、クロックパルス発生器18からのクロ
ックパルス(第9図106)によってパラレルロードシ
フトレジスタ19の出力端子には、パラレル入力端子2
1及び23に与えられた17ビツト論理“101100
11000010100”?こ従った時間間隔及び時間
幅の矩形信号(第9図107)が発生する。
First, in the forward transmitter 1 shown in FIG. 9), the output terminal of the parallel load shift register 19 is connected to the parallel input terminal 2.
17-bit logic “101100” given to 1 and 23
A rectangular signal (107 in FIG. 9) having a time interval and time width of 11000010100'' is generated.

この矩形信号は周期108毎に繰返す。そしてこの矩形
信号がワンショット回路24に加えられると第9図10
9に図示する一定パルス幅のトリガパルスが端子26に
発生する。
This rectangular signal repeats every period 108. When this rectangular signal is applied to the one-shot circuit 24, FIG.
A trigger pulse of constant pulse width, illustrated at 9, is generated at terminal 26.

このトリガパルスの個々のタイミングにて同作動を繰返
すため、その1個のトリガパルスに基く作動を第10図
の各部波形図にて説明する。
Since the same operation is repeated at each timing of the trigger pulse, the operation based on one trigger pulse will be explained with reference to the waveform diagram of each part in FIG. 10.

すなわち、前記トリガパルスはフリップフロップ回路2
5をセット状態にするため、ナントゲート27はクロッ
クパルス発生器28のクロックパルスを通過させる。
That is, the trigger pulse is applied to the flip-flop circuit 2.
5 is set, the Nant gate 27 passes the clock pulses of the clock pulse generator 28.

そして、バイナリカウンタ29のクロック入力端子には
第10図110に示すクロックパルスが加わって、該バ
イナリカウンタ29のQ4出力端子には第10図111
に示す基準信号が発生する。
A clock pulse shown in FIG. 10 110 is applied to the clock input terminal of the binary counter 29, and a clock pulse shown in FIG.
The reference signal shown in is generated.

いま、車両の前方空間へ送ろうとする情報信号の論理が
8ビツト“11011101”である場合には、該論理
を第1の外部符号端子2に加える。
If the logic of the information signal to be sent to the space in front of the vehicle is 8 bits "11011101", this logic is applied to the first external code terminal 2.

そこで、論理“11011101”が第1の外部符号端
子2に加えられると、該論理を前記基準信号に従ってコ
ード化したパルス列(第10図112)に変換してパラ
レルロードシフトレジスタ31の出力端子35に発生し
初める。
Therefore, when the logic "11011101" is applied to the first external code terminal 2, the logic is converted into a pulse train (112 in FIG. 10) coded according to the reference signal and sent to the output terminal 35 of the parallel load shift register 31. begins to occur.

そして、前記バイナリカウンタ29に到来するクロック
パルスの数が論理“10000000”に示す128個
に達するとQ8出力端子に高レベル信号が発生するため
、フリップフロップ回路25はリセットされる。
When the number of clock pulses arriving at the binary counter 29 reaches 128 indicated by the logic "10000000", a high level signal is generated at the Q8 output terminal, so that the flip-flop circuit 25 is reset.

これに従って、バイナリカウンタ29はプリセットされ
、かつナントゲート27をクロックパルスが通過しない
ため、カウントを停止する。
Accordingly, the binary counter 29 is preset and stops counting since no clock pulse passes through the Nant gate 27.

これと同時に、パラレルロードシフトレジスタ31はク
リアされて、出力端子35からのパルス列の発生は停止
する。
At the same time, the parallel load shift register 31 is cleared and the generation of the pulse train from the output terminal 35 is stopped.

端子35に発生したパルス列はワンショット回路32に
加えられ、第1のトリガ端子3に前記パルス列の最初の
パルスに同期した第10図113に図示する1個の計測
開始トリガパルスを発生する。
The pulse train generated at the terminal 35 is applied to the one-shot circuit 32, which generates one measurement start trigger pulse at the first trigger terminal 3 as shown in FIG. 10 113 in synchronization with the first pulse of the pulse train.

これと同時に、端子35に発生したパルス列はトランジ
スタ33のベース端子に抵抗34を介して伝達される。
At the same time, the pulse train generated at the terminal 35 is transmitted to the base terminal of the transistor 33 via the resistor 34.

即ち、端子35の電圧が高レベル状態になると、トラン
ジスタ33が導通状態となって高周波スイッチ38の制
御端子39の電圧は低レベルになる。
That is, when the voltage at the terminal 35 becomes high level, the transistor 33 becomes conductive, and the voltage at the control terminal 39 of the high frequency switch 38 becomes low level.

このためマイクロ波発振器40からの波動は高周波スイ
ッチ38を通過しアンテナ41から車両前方の空間に発
射される。
Therefore, the waves from the microwave oscillator 40 pass through the high frequency switch 38 and are emitted from the antenna 41 into the space in front of the vehicle.

これに続いて端子35の電圧が低レベル状態になるとト
ランジスタ33は非導通となってマイクロ波発振器40
からの波動は高周波スイッチ38によって遮断される。
Subsequently, when the voltage at the terminal 35 becomes low level, the transistor 33 becomes non-conductive and the microwave oscillator 40
The waves from the high frequency switch 38 are cut off by the high frequency switch 38.

この動作を繰返してアンテナ41から車両前方の空間に
第10図114に図示する一連の断続パルス電波よりな
る質問電波が発射される。
By repeating this operation, an interrogation radio wave consisting of a series of intermittent pulse radio waves shown in FIG. 10 114 is emitted from the antenna 41 into the space in front of the vehicle.

この断続パルス電波は車間距離に比例した時間だけ経過
した後先行車両の後方受信器4にて受信される。
This intermittent pulse radio wave is received by the rear receiver 4 of the preceding vehicle after a period of time proportional to the inter-vehicle distance has elapsed.

すなわち、第3図におけるアンテナ42で前記断続パル
ス電波を受信する。
That is, the intermittent pulse radio waves are received by the antenna 42 in FIG.

この受信波動は、前記マイクロ波発振器40の発振周波
数より略200MHz高い発振周波数を持つマイクロ波
発振器43からの波動とミキサー44によって干渉せし
められて、第10図115に図示するごとく断続する中
間周波信号に変換される。
This received wave is caused to interfere with the wave from the microwave oscillator 43 having an oscillation frequency approximately 200 MHz higher than the oscillation frequency of the microwave oscillator 40 by the mixer 44, resulting in an intermittent intermediate frequency signal as shown in FIG. 10 115. is converted to

第10図115の中間周波信号は中間周波増幅器45で
増幅された後、検波回路46で検波され、更にコンパレ
ータ51によって波形整形されて、第5のトリガ端子6
に第10図116に図示する復調パルス列を発生する。
The intermediate frequency signal 115 in FIG.
Then, a demodulated pulse train shown in FIG. 10 is generated.

他方、前記コンパレータ51に接続したワンショット回
路55によって前記復調パルス列の最初のパルスに同期
した1個のワンショットパルスよりなる応答トリガパル
スを第4のトリガ端子5に発生する。
On the other hand, a one-shot circuit 55 connected to the comparator 51 generates at the fourth trigger terminal 5 a response trigger pulse consisting of one one-shot pulse synchronized with the first pulse of the demodulated pulse train.

この応答トリガパルスは第4図の情報読取回路7におけ
るフリップフロップ回路65をセットする。
This response trigger pulse sets the flip-flop circuit 65 in the information reading circuit 7 of FIG.

これにより、前記クロックパルス発生器28の発振周波
数と同じ周波数で発振するクロックパルス発生器6.3
からの第10図117に図示するクロックパルスがナン
トゲート64を通してバイナリカウンタ66のクロック
端子に伝達される。
This causes the clock pulse generator 6.3 to oscillate at the same frequency as the oscillation frequency of the clock pulse generator 28.
The clock pulses shown in FIG.

従って、このバイナリカウンタ66の論理の進展に共な
いQ4出力端子には前記クロックパルスが8個到来する
ごとに高低レベルの反転する基準信号(第10図118
)が発生して、これがパラレル出力シフトレジスタ6γ
のクロックパルス端子に加わると共に、第5のトリガ端
子6からの第10図116に図示する復調パルス列がパ
ラレル出力シフトレジスタ67の入力端子に加わるため
、このパラレル出力シフトレジスタ67のQl 。
Therefore, as the logic of the binary counter 66 progresses, the reference signal (FIG. 10) whose high and low levels are inverted every time eight clock pulses arrive at the Q4 output terminal (see FIG.
) occurs, and this is the parallel output shift register 6γ
Ql of this parallel output shift register 67 because the demodulated pulse train shown in FIG. 10 from the fifth trigger terminal 6 is applied to the input terminal of the parallel output shift register 67.

Q2.Q3.Q4.Q5.Q6.Q7 、Q8なる各々
の出力端子にそれぞれ第10図119,120゜121
.122,123,124,125,126に図示する
信号が現われ初める。
Q2. Q3. Q4. Q5. Q6. 119 and 120° 121 in FIG. 10, respectively, to the output terminals Q7 and Q8.
.. Signals shown at 122, 123, 124, 125, and 126 begin to appear.

そして、バイナリカウンタ66の出力端子が8ビツト論
理“10000000″′になった瞬間、すなわち前記
基準信号の8個のパルスがパラレル出力シフトレジスタ
67のクロック端子に到来するとその出力端子は8ビツ
ト論理“”11011101”となる。
Then, at the moment when the output terminal of the binary counter 66 becomes the 8-bit logic "10000000"', that is, when eight pulses of the reference signal arrive at the clock terminal of the parallel output shift register 67, the output terminal becomes the 8-bit logic "10000000"'. It becomes "11011101".

この時、バイナリカウンタ66のQ8出力端子よりラッ
チ回路68のクロック端子に第10図117図示の立上
りパルスが伝達され、出力端子8に前記8ビツト論理“
’11011101’″の情報信号が記憶され、前記前
方送信器1より送出された情報信号を復号したして読取
ることができる。
At this time, the rising pulse shown in FIG. 10 is transmitted from the Q8 output terminal of the binary counter 66 to the clock terminal of the latch circuit 68, and the 8-bit logic "
An information signal '11011101' is stored, and the information signal sent from the forward transmitter 1 can be decoded and read.

また、バイナリカウンタ66のQ3出力端子よりの立上
りパルスは遅延素子65aを介してフリップフロップ回
路65をリセットするため、バイナリカウンタ66はま
たもとの状態にプリセットされ、次の応答トリガパルス
の到来に伴う作動の待機状態となる。
Furthermore, since the rising pulse from the Q3 output terminal of the binary counter 66 resets the flip-flop circuit 65 via the delay element 65a, the binary counter 66 is again preset to its original state and waits for the arrival of the next response trigger pulse. It will be in a standby state for the accompanying operation.

他方、前記第4のトリガ端子5に発生した応答トリガパ
ルス(第10図113)は第5図の後方送信器9にも到
来し、そのフリップフロップ回路71をセットする。
On the other hand, the response trigger pulse (113 in FIG. 10) generated at the fourth trigger terminal 5 also arrives at the rear transmitter 9 in FIG. 5 and sets its flip-flop circuit 71.

これにより、第2図の前方送信器1にて説明した動作と
全く同様の動作で、パラレルロードシフトレジスフ73
の第2の外部符号端子10に加えられた応答兼用情報信
号をコード化したパルス列に変換して端子75に送出す
る。
As a result, the parallel load shift register 73 performs the same operation as that described for the forward transmitter 1 in FIG.
The response/information signal applied to the second external code terminal 10 of is converted into a coded pulse train and sent to the terminal 75.

すなわち、バイナリカウンタ72のクロック端子に第1
0図118図示のクロックパルスが加わり、かつ第2の
外部符号端子10に8ビツト論理“10000001”
なる応答兼用情報信号が加えられていたとすると、前記
端子75には第10図129に示すパルス列が発生し、
該パルス列に応じてパルス変調した一連の断続パルス電
波よりなる応答電波がアンテナ81より車両後方空間の
前記質問電波の到来方向に対向した方向に応答反射され
る。
That is, the first clock terminal of the binary counter 72 is
0 Figure 118: The clock pulse shown in the diagram is applied, and the second external code terminal 10 receives 8-bit logic "10000001".
If the response/information signal shown in FIG. 10 is applied to the terminal 75, the pulse train shown in FIG.
A response radio wave consisting of a series of intermittent pulse radio waves pulse-modulated according to the pulse train is reflected from the antenna 81 in a direction opposite to the arrival direction of the interrogation radio wave in the space behind the vehicle.

この応答発射された断続パルス電波は後続車両の前方受
信器11にて受信される。
The intermittent pulse radio waves emitted in response are received by the forward receiver 11 of the following vehicle.

すなわち、第6図におけるアンテナ84で受信し、この
受信された波動は、前記マイクロ波発振器80の発振周
波数より略200 MHz高い周波数で発振するマイク
ロ波発振器83からの波動とミキサー86で干渉せしめ
られた後、中間周波増幅器85、検波回路87、コンパ
レータ88によって前記後方受信器4と同様に第3のト
リガ端子13に第10図130に図示する復調パルス列
を生ぜしめると共に、第2のトリガ端子12に第10図
131に図示する計測終了トリガパルスを生ぜしめる。
That is, the received wave is received by the antenna 84 in FIG. After that, the intermediate frequency amplifier 85, the detection circuit 87, and the comparator 88 generate the demodulated pulse train shown in FIG. Then, a measurement end trigger pulse shown in FIG. 10 131 is generated.

該計測終了トリガパルスが加わる第7図の情報読取回路
14において、すでに加えられている第1のトリガ端子
3からの計測開始トリガパルスと応動してフリップフロ
ップ回路92をセットするため、第3のトリガ端子13
の復調パルス列は前記した情報読取回路7と全く同じ動
作によって、8ビツト論理の応答兼用情報信号に変換さ
れ、それをラッチ回路95の出力端子15に記憶するこ
とにより、前方空間より送られて来た8ビツト論理“1
0000001”の応答兼用情報信号を読取ることがで
きる。
In the information reading circuit 14 of FIG. 7 to which the measurement end trigger pulse is applied, the third flip-flop circuit 92 is set in response to the measurement start trigger pulse already applied from the first trigger terminal 3. Trigger terminal 13
The demodulated pulse train is converted into an 8-bit logic response/information signal by the same operation as the information reading circuit 7 described above, and is stored in the output terminal 15 of the latch circuit 95 so as to be sent from the front space. 8-bit logic “1”
0000001'' response/information signal can be read.

他方、前記第2のトリガ端子12に発生した計測終了ト
リガパルスは、第8図の距離検出回路16にも到来し、
すでに第1のトリガ端子3からの計測開始トリガパルス
によってクロックパルス発生器97よりの時間計測用ク
ロックパルスを計数しているバイナリカウンタ100の
出力端子に接続しているラッチ回路102のクロック端
子に伝達され、その瞬間の前記バイナリカウンタ100
の計数値を出力端子17に記憶する。
On the other hand, the measurement end trigger pulse generated at the second trigger terminal 12 also arrives at the distance detection circuit 16 in FIG.
The measurement start trigger pulse from the first trigger terminal 3 is already transmitted to the clock terminal of the latch circuit 102 connected to the output terminal of the binary counter 100 that is counting the time measurement clock pulse from the clock pulse generator 97. and the binary counter 100 at that moment
The count value is stored in the output terminal 17.

これとともに、遅延素子104によって定まる時間だけ
遅れてフリップフロップ回路99をリセットする。
At the same time, the flip-flop circuit 99 is reset after a delay determined by the delay element 104.

これによりバイナリカウンタ100の出力端子は論理“
oooooooo”にリセットされる。
As a result, the output terminal of the binary counter 100 becomes a logic “
ooooooooo”.

そして、前記出力端子17に記憶された論理値は、第1
0図113の計測開始トリガパルスの立上り時点から第
10図131の計測終了トリガパルスの立上り時点まで
の前記時間計測用クロックパルスの個数を示し、電波が
先行車両と後続車両との間を往復するに要した時間に対
応しているため、この記憶された論理値から車間距離を
知ることができるそして、上記した測距および情報信号
のパルス通信作動は、第9図109に図示のトリガパル
スの個々の発生タイミングにて繰返すことになる。
The logical value stored in the output terminal 17 is the first
0 Indicates the number of clock pulses for time measurement from the rise of the measurement start trigger pulse in FIG. 113 to the rise of the measurement end trigger pulse in FIG. Therefore, the distance between vehicles can be determined from this stored logical value.The pulse communication operation of the distance measurement and information signal described above is performed by the trigger pulse shown in FIG. 9 at 109. It will be repeated at each occurrence timing.

このときの前記トリガパルスの発生タイミングは予め定
めた17ビツト論理に従ってランダム的に変化させるこ
とになり、その結実質問機における前方送信器1より発
射する質問電波の発射周期をランダム的に変化させるこ
とができる。
The generation timing of the trigger pulse at this time is randomly changed according to a predetermined 17-bit logic, and the emission period of the interrogation radio wave emitted from the forward transmitter 1 of the interrogator is randomly changed. I can do it.

従って、各車両ごとに前記17ビツト論理を変えること
により、各車両の質問電波の発射周期が異なることにな
り、自軍より発射した質問電波に応答した応答電波の代
わりに対向車両より発射された電波を誤受信する確率が
極めて小さくなり、測距兼用通信方式の信頼性を高める
ことになる。
Therefore, by changing the above-mentioned 17-bit logic for each vehicle, the emission period of the interrogation radio waves of each vehicle will be different, and instead of the response radio waves in response to the interrogation radio waves emitted by the own army, the radio waves emitted by the oncoming vehicle will be used. The probability of erroneously receiving data becomes extremely small, increasing the reliability of the distance-measuring communication system.

上述した実症例に伴う実験によれば、パルス変調用のマ
イクロ波発振器40.80の発振周波数を共に略10G
Hz1その出力電力を20 m W1アンテナ41,4
2,81,82の開口面積を共に5crrL×5crf
Lとして設定することにより、車間距離100mにて良
好な情報送受および距離検出ができた。
According to the experiment accompanying the actual case mentioned above, the oscillation frequency of the microwave oscillator 40.80 for pulse modulation was approximately 10G.
Hz1 its output power 20 m W1 antenna 41,4
The opening area of 2, 81, and 82 is 5 crrL x 5 crf.
By setting it as L, good information transmission and reception and distance detection were possible with a distance between vehicles of 100 m.

なお、上述の実症例では車両間の情報送受及び車間距離
検出を例示したが、本発明はこれに限らず例えば車両と
固定局との間等にも同様に適用し得るものである。
In addition, although the above-mentioned actual case illustrated the transmission and reception of information between vehicles and the detection of the distance between vehicles, the present invention is not limited to this and can be similarly applied to, for example, between a vehicle and a fixed station.

また、前記応答機における後方送信器9より応答兼用情
報信号を送出する場合には、パルス変調するためのコー
ド化したパルス列の少なくとも最初の1ビツトが高レベ
ルになるように設定すればよい。
Further, when transmitting a response/information signal from the rear transmitter 9 in the transponder, at least the first bit of the coded pulse train for pulse modulation may be set to a high level.

さらに、距離検出回路16の出力端子17にメートル単
位の距離検出信号を得る場合には、その時間計測用クロ
ックパルスを発生するクロックパルス発生器97の発振
周波数を適切に選択すればよい。
Furthermore, when obtaining a distance detection signal in meters at the output terminal 17 of the distance detection circuit 16, the oscillation frequency of the clock pulse generator 97 that generates the clock pulse for time measurement may be appropriately selected.

以上述べたように発明においては、質問機より情報信号
をコード化したパルス列にてパルス変調した一連の断続
パルス電波よりなる質問電波を発射し、この質問電波を
受信する応答機においては受信復調して前記情報信号を
読取るとともに、前記質問電波の内最初のパルス電波の
みに応答する応答電波を前記質問機へ向けて応答発射し
、この応答電波を受信する前記質問機にて前記質問電波
の発射開始時点から前記応答電波の受信到来時点までの
経過時間を計測しているから、前記質問機と前記応答機
間の二次レーダ方式による距離測定を応答性よく行うと
同時に、パルス通信による情報伝達にも前記質問電波を
兼用して用いることができ、従って自軍に前記質問機を
塔載すれば前記応答機を設けた所との相対間にて情報交
換を行いかつその相対距離も同時に測定可能になり、走
行補助システム等に適用して極めて有効になるという優
れた効果がある。
As described above, in the invention, an interrogator emits an interrogation radio wave consisting of a series of intermittent pulse radio waves pulse-modulated with a pulse train encoded with an information signal, and a responder that receives this interrogation radio wave receives and demodulates the interrogation radio wave. reads the information signal, and emits a response radio wave responsive to only the first pulse radio wave among the interrogation radio waves toward the interrogator, and the interrogator receives the response radio wave and emits the interrogation radio wave. Since the elapsed time from the start point to the arrival time of the response radio wave is measured, the distance between the interrogator and the responder can be measured by the secondary radar method with good responsiveness, and at the same time information can be transmitted by pulse communication. The interrogation radio waves can also be used for the interrogation radio waves, so if the interrogation device is mounted on the own army, information can be exchanged between the place where the answering device is installed and the relative distance can be measured at the same time. This has the excellent effect of being extremely effective when applied to driving assistance systems, etc.

さらに、前記質問機より発射する質問電波をランダム的
に変化させて発射しているから、対向車両等の質問機か
ら発射させた電波を自己の質問電波に応答した応答電波
と認識して受信してしまう確率を極めて小さくすること
ができ、測距および情報通信の信頼性を高めることがで
きるという優れた効果がある。
Furthermore, since the interrogation radio waves emitted from the interrogator are randomly changed and emitted, the radio waves emitted from the interrogator of an oncoming vehicle etc. are recognized as response radio waves in response to the own interrogation radio waves and received. This has the excellent effect of greatly reducing the probability that the data will be lost and increasing the reliability of distance measurement and information communication.

さらに、前記質問電波をランダム的に発射する場合、そ
の周期が長すぎるとその応答性が劣化し、また、逆にそ
の周期が短かすぎると遠方(検出対象範囲外)の物体か
らの反射信号が擬似信号となりあたかもその物体が近距
離に存在するかのように誤った距離計測をしてしまう場
合があり得るが、本パルス通信方式では、予め定めた値
に従って発射パターンを決定する手段により質問電波を
所定周期の範囲内でランダム的に変化させて発射するよ
うにしているから、その発射周期を、前記検出対象範囲
外からの反射波を検出しない周期と前記応答性を劣化さ
せない周期との間の範囲内に設定して、前述した不具合
を確実になくすようにすることもできるという優れた効
果がある。
Furthermore, when emitting the interrogation radio waves randomly, if the period is too long, the response will deteriorate, and conversely, if the period is too short, reflected signals from distant objects (outside the detection range) will be generated. may become a spurious signal, leading to erroneous distance measurements as if the object were present at a short distance. However, with this pulse communication method, the question Since the radio waves are emitted while being changed randomly within a predetermined period, the emitting period is divided into a period in which reflected waves from outside the detection range are not detected and a period in which the response is not deteriorated. An excellent effect is that the above-mentioned problems can be reliably eliminated by setting it within a range between 1 and 2.

【図面の簡単な説明】[Brief explanation of the drawing]

添付図面は本発明になる測距兼用パルス通信方式の一実
施例を示すもので、第1図は概略ブロック図、第2図は
前方送信器の詳細ブロック図、第3図は後方受信器の詳
細ブロック図、第4図は情報読取回路の詳細ブロック図
、第5図は後方送信器の詳細ブロック図、第6図は前方
受信器の詳細ブロック図、第7図は情報読取回路の詳細
ブロック図、第8図は距離検出回路の詳細ブロック図、
第9図および第10図は本発明方式の作動説明に供する
各部波形図である。 A・・・・・・質問電波、B・・・・・・応答電波、1
・・・・・・質問用送信器をなす前方送信器、2・・・
・・・情報信号を印加する第1の外部符号端子、4・・
・・・・応答用受信器をなす後方受信器、7・・・・・
・情報読取回路、9・・・・・・応答用送信器をなす後
方送信器、10・・・・・・応答兼用情報信号を印加す
る第2の外部符号端子、11・・・・・・質問用受信器
をなす前方受信器、14・・・・・・情報読取回路、1
6・・・・・・距離検出回路。
The attached drawings show an embodiment of the ranging pulse communication system according to the present invention, in which FIG. 1 is a schematic block diagram, FIG. 2 is a detailed block diagram of the front transmitter, and FIG. 3 is a diagram of the rear receiver. Detailed block diagram, Figure 4 is a detailed block diagram of the information reading circuit, Figure 5 is a detailed block diagram of the rear transmitter, Figure 6 is a detailed block diagram of the front receiver, and Figure 7 is a detailed block diagram of the information reading circuit. 8 is a detailed block diagram of the distance detection circuit,
9 and 10 are waveform diagrams of various parts for explaining the operation of the system of the present invention. A: Question radio wave, B: Response radio wave, 1
・・・・・・Front transmitter forming the question transmitter, 2...
...first external code terminal to which an information signal is applied, 4...
...Rear receiver serving as a response receiver, 7...
・Information reading circuit, 9... Rear transmitter serving as a response transmitter, 10... Second external code terminal that applies a response dual purpose information signal, 11... Front receiver forming an interrogation receiver, 14...Information reading circuit, 1
6... Distance detection circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 質問機より情報信号をコード化したパルス列にてパ
ルス変調した一連の断続パルス電波よりなる質問電波を
、予め定めた値に従って発射パターンを決定する手段に
より、所定周期の範囲内でランダム的に変化させて発射
し、この質問電波を受信する応答機において、この受信
電波よりコード化された復調パルス列を復調して前記情
報信号を読取るとともに、前記質問電波の到来方向に対
向してその最初のパルス電波に応答した応答電波を反射
的に発射し、この電波を前記質問機にて受信し、前記質
問電波の発射開始時点から前記応答電波の受信到来時点
までの経過時間を計測して前記質問機から前記応答機ま
での距離を測定することを特徴とする測距兼用パルス通
信方式。
1 An interrogation radio wave consisting of a series of intermittent pulse radio waves pulse-modulated with a pulse train coded as an information signal from an interrogator is randomly varied within a predetermined period by a means that determines the emission pattern according to a predetermined value. In the transponder that receives this interrogation radio wave, the coded demodulated pulse train is demodulated from the received radio wave and the information signal is read. A response radio wave in response to the radio wave is emitted reflectively, this radio wave is received by the interrogator, and the elapsed time from the start of emission of the interrogation radio wave to the arrival time of reception of the response radio wave is measured, and the interrogator A distance measuring pulse communication method characterized in that the distance from the transponder to the transponder is measured.
JP49016481A 1974-01-28 1974-02-11 Sotsukiyokenyouparsutsuushinboshiki Expired JPS5840148B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP49016481A JPS5840148B2 (en) 1974-02-11 1974-02-11 Sotsukiyokenyouparsutsuushinboshiki
US05/951,956 US4249176A (en) 1974-01-28 1978-10-16 Following distance measuring communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP49016481A JPS5840148B2 (en) 1974-02-11 1974-02-11 Sotsukiyokenyouparsutsuushinboshiki

Publications (2)

Publication Number Publication Date
JPS50111997A JPS50111997A (en) 1975-09-03
JPS5840148B2 true JPS5840148B2 (en) 1983-09-03

Family

ID=11917465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49016481A Expired JPS5840148B2 (en) 1974-01-28 1974-02-11 Sotsukiyokenyouparsutsuushinboshiki

Country Status (1)

Country Link
JP (1) JPS5840148B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4959594A (en) * 1972-06-26 1974-06-10 Sperry Rand Corp

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4959594A (en) * 1972-06-26 1974-06-10 Sperry Rand Corp

Also Published As

Publication number Publication date
JPS50111997A (en) 1975-09-03

Similar Documents

Publication Publication Date Title
US3969725A (en) Distance measuring equipment
US3810179A (en) Radar trilateralization position locators
US3986167A (en) Communication apparatus for communicating between a first and a second object
US6480143B1 (en) Electronic identification system
US4042923A (en) Radar trilateralization position locators
JPH04128676A (en) Movement body discrimination equipment
US7012562B2 (en) Pulse wave radar device
US4275398A (en) FM Radio ranging system
JP4128765B2 (en) Sensor device with pulse-echo-radar
US3918056A (en) Radar trilateralization position locators
US3298024A (en) Method and device for distance measuring with the aid of electric waves
US4682173A (en) Radar responder
US3887916A (en) Correlator and control system for vehicular collision avoidance
US4249176A (en) Following distance measuring communication system
US3898653A (en) Automotive radar sensor
US4072946A (en) Method and apparatus for measuring the distance between two stations
US3680097A (en) All digital distance measuring equipment
JPS5840148B2 (en) Sotsukiyokenyouparsutsuushinboshiki
US3815133A (en) Doppler radar equipment with interference preventing apparatus
US4510497A (en) Ramark beacon apparatus
US4438435A (en) Two-way ranging system
US3172107A (en) Tacan test equipment
US3754251A (en) Anti-synchronous reply circuit
US3518668A (en) Secondary radar systems
JPS6254189A (en) On-vehicle random modulation radar equipment