JPS5824983B2 - アンゴウジヨウホウデンソウ オ オコナウタメノ ホウホウ オヨビ ソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、送信側で少くとも部分的に等しくない時間分
遅延により置換しそして受信側で少くとも部分的に等し
くない時間分さらに遅延して逆置換されるように、等し
い長さの要素へ伝送すべきクリア信号（暗号化されてい
ない信号）を分解するようにした暗号情報伝送を行うた
めの方法および装置に関するためのものである。

クリア信号Ｘの連続番号の要素ｅ１． ｅ２ ｔ ｅ３
・・・・・・は、同一の長さＴ。

（第１図）を有し、その時間的置換は例えば第１の要素
ｅ４は無遅延で時点ｔ−３Ｔｏに現れるコード化信号ｙ
になり、一方他の要素は変化する遅延を伴って現れる。

信号ｙの伝送後、元のクリア信号を復帰させるために要
素は逆置換により再び元の状態にされる。

要素ｅ１ ＋ ’ｅ２・・・・・・については、第２図
によれば電信情報に応じて−１および＋１間あるいはＯ
および１間で電鍵される長さＴ。

のパルスに関するものである。

しかし第３図によればそれぞれの要素はデータ信号Ｓの
より多数の個々のパルスも含んでいる。

パルスはまた多段に量子化もできる。第４図は、振幅が
常に変化するクリア信号Ｓについて間隔Ｔ。

で形成された走査値に対応するようにした要素の形成を
示す。

しかし、さらにこの代りに第５図に示す如く等しい長さ
Ｔ。

を有するクリア信号Ｓ （ｔ）の分割部分を要素ｅ１．
ｅ２・・・・・・とすることもできる。

第５図において、これらの連続的に変化する信号部分の
さらに代りに一連の短い個々のパルスＣ（ｔ）が要素を
形成するようにもできる（要素ｅ８参照）。

暗号化プロセスによりいまやこのような要素の時間的序
列が変化させられ、一方個々の要素の状態は不変のまま
とどまる。

時間コード化即ち情報要素の時間置換のための方法およ
び装置は、例えばスイス特許明細書簡２１２．７４２号
および２３２，７８６により公知である。

この場合、如何にして周期的に操作されるスイッチによ
り個々の要素の省略およびくり返しも回避できるかが記
載されている。

短い間隔で行われる周期的な置換プログラムのくり返し
は、しかしながら暗号的な理由から好ましくない。

スイス特許明細書Ａ５１８，６５８号において、それ故
置換プロセスの制御を偶発（ランダム）信号により行い
、これにより伝送期間中における置換プログラムの周期
的なくり返しを回避する方法が記載されている。

この制御は、必要な全コストが著しく高くなる特別の分
離した位置レジスタにより行われる。

これに加えて、周知の装置の全コストも比較的大きい。

何故なら使用される記憶器は通常単に部分的に情報要素
で充たされ、記憶場所の少くとも５０％は絶えず占有さ
れないままになるからである。

本発明によれば、この欠点は、送信側における一定の相
互間隔を有するそれぞれ２つの要素の対状の置換および
受信側における同じ要素の対状の逆置換により回避でき
、この際置換もしくは逆置換される要素対が送信側およ
び受信側で両側で一致する不規則の制御パルス列により
規定されそして要素対に属さない要素が送信−および受
信側で固定時間Ｔだけ遅延され、一方それぞれの対の最
初に現れる要素が送信−および受信側で２倍の時間２Ｔ
だけ遅延されそして第２の要素は遅延されない。

本発明を要素の対状の置換を行う簡単な回路を示す第６
図をもとに説明する。

回路は、情報長に相当する通過時間Ｔ。

を有する遅延素子Ｒを含む。この遅延素子は切換器Ｈ１
，Ｈ２を通して開閉部の入力および出力導線に結合して
いるので、その都度クリア信号Ｘの要素が遅延素子に導
入され、一方同時にそこから記憶あるいは遅延された要
素は出力信号ｙとして取出される。

期間Ｔ。の制御信号ａのパルスにより、切換器はＩに示
す位置にされ、入力信号Ｘの要素は再びその都度出力要
素ｙの要素として現れ、一方前の入力要素は帰還により
出力から遅延素子の入力へ再び記憶される。

遅延素子における要素スタート位置は可変の長さｄで指
示する。

制御信号ａのパルスが無いと、入力信号Ｘの要素ｅ１は
第７図により時間Ｔ。

の後に再び出力信号ｙの要素ｅ１として現れる。

これに対して要素ｅ６の期間中に、例えば制御信号ａの
パルスが現れ、この要素は遅延せずに切換器Ｈ１を通し
て出力（第７図で点線にて示す）に達し、一方前の要素
ｅ５は切換器Ｈ２を通して遅延素子の入力に帰還され、
それ故追加の遅延時間Ｔ。

の後始めてもしくは遅延２Ｔｏをもって回路出力に達す
る。

２倍の通過時間は、第７図の要素のスタート縁の位置ｄ
から確認できる。

要素ｅ１は単に時間Ｔ。だけ遅延され、要素ｅ５につい
ては２Ｔｏに拡大された遅延が現れ、これら２つの後者
の要素は、時間的に置換されて出力信号ｙに現れる。

同様な方法で第７図によれば要素対ｅ２ ｐ ｅ３も時
間的に置換され、一方例えば要素ｅ４は置換なく伝達さ
れる。

同様な置換を第８図にも示す。

この場合、信号ｙについて明確にするために時間−零点
をＴ。

だけ変位させた。

記述の対置換において切換器Ｈ１，Ｈ２は、要素の持続
期間Ｔ。

よりは長くないように操作すべきである。

これは要素が２Ｔｏより長く記憶されないようにするた
めである。

制御信号ａについては、それ故開閉パルスの直接の繰返
しく例えば、００１１０）は、許容されない。

準偶発的に走行する暗号信号パルス列Ｗ。

から制御信号ａ。を得るためには、第９図による暗号信
号−制御追加部ＳＺｏが用いられる。

遅延素子■。における要素長Ｔ。

だけ暗号信号Ｗ。のそれぞれの個々のパルスの遅延によ
り、暗号信号の可能性のある後続パルスをしゃ断器Ｕ。

において抑制する阻止信号Ｖ。が生じる。

この抑制の作用は、第１０図に例示している。

抑制されたパルスは、この場合下線を付している。

しかしながら、この場合３つまたはより以上のパルスの
しゃ断列があると、最初以外の全パルスは消滅されると
云う欠点がある。

この欠点は、しゃ断器Ｕ１が制御信号ａ１の■１で遅延
されたパルスにより操作される第１１図による暗号信号
−制御追加部ＳＺ１において回避される。

暗号信号Ｗ１の多数のパルスのしゃ断列があると、１つ
置きのパルスが抑制され、例えば対の要素置換の要件を
満たす第１２図に示す制御信号ａ、が発生する。

第１１図においては、既に述べた対置換の装置ＰＴ、の
外に、構成及び作用は周知のものである暗号信号発生器
ＳＧを示す。

ディジタル開閉部を有する暗号信号を発生させるための
装置は、例えばスイス特許明細書４３６１８３９に記載
されている。

クリア信号Ｘの性質に応じて、ディジタル−あるいはア
ナログ記憶器を、対置換器ＰＴにおいて要素置換をする
ための遅延素子Ｒとして採用する。

この場合遅延線路あるいは疑似線路、電機遅延子（例え
ば音響装置）あるいは電磁記憶器（可動担持体を有する
磁気記録器）が使用可能である。

特に動作の際ディジタル信号（例えば第２〜３図による
）が相応のクロック周波数で容易に記憶できるシフトレ
ジスタが適している。

アナログ信号（例えば第４〜５図）においては、走査値
（第５図のＣ（ｔ））の周期的走査および記憶が必要で
ある。

この走査値は、パイナリイコード化により対応のパルス
群に変換され、その記憶はより多くの段数を有するディ
ジタル記憶器により行われる。

第１１図による対置換器ＰＴ１については、この場合ク
リア信号Ｘからディジタル入力信号を得るアナログ／デ
ィジタル変換器の入力側での接続ならびにアナログの出
力信号ｙを得るためのディジタル／アナログ変換器の出
力側での接続が必要である。

パイナリイコード化の代りにデルタ変調も可能である。

切換器Ｈ１，Ｈ２は合目的に対応して制御される半導体
−開閉要素により実現され、暗号信号−制御追加部ＳＺ
１のしゃ断器Ｕ１も同様である。

時間コード化の効果は、直接は隣接しない要素の対置換
により高められる。

第１３図においては、それぞれ２つの要素の対置換用の
装置ＰＴ３が示され、その開始は３要素長Ｔ。

の相互間隔を有し、第１４〜１５図においては例えば機
能を説明するための対応する要素列を示す。

切換器Ｈ３，Ｈ，の図示の通常位置においては、遅延素
子Ｒ３の走行時間も３Ｔｏであると、出力信号ｙの要素
は入力信号Ｘに対して３Ｔｏだけ遅延して現れる。

これは例えば要素ｅ２（第１４図）についてそうである
。

何故なら、前記スイッチはこの要素の導入ならびに導出
の間図示の静止位置に在るからである。

要素ｅ３はスイッチＨ３を介して遅延素子にも導入され
る。

しかしこれは、この遅延素子の最初の通過後切換器Ｈ４
を介して遅延素子の入力に帰還される。

何故なら、この切換器はこの時間に制御信号ａ３のパル
スにより動作位置に持ってこられるからである。

同時に入力信号Ｘの要素ｅ６は、同様に操作される切換
器Ｒ３を通して遅延せずに出力に導入される（第１４図
点線で示す）。

３要素長の後に、記憶された要素ｅ３は、再び通常位置
にされた切換器Ｈ４を通して出力信号ｙに現われる。

同様にして例えば要素ｅ、 、 ｅ、ならびにｅ７９
ｅｌＱ も置換され、一方ｅ、およびｅ３は単に遅延し
て置換されないで通過される。

このプロセスは付属の制御信号と共に第１５図にも示す
。

時間−零点の予めのシフトを簡略図から認めることがで
きるはずである。

均−長Ｔ。を有する制御パルスによる動作により常に相
応の長さの多数要素が遅延素子を通過する。

全ての既に２倍に遅延した要素を再度帰還させるのを回
避するために、制御信号ａ３のパルス後には、間隔３Ｔ
ｏには何らの別のパルスも生じないようにする。

この理由により、暗号信号−制御追加部ＳＺ３において
、■３の３要素長Ｔ。

だけ遅延した制御信号ａ３のパルスにより操作される阻
止スイッチＵ３が設けられ、後続の禁止さるべき制御パ
ルスが脱落するようになっている。

この場合も制御信号ａ３が禁止さるべきパルスの抑制に
より得られる暗号記号Ｗ３は暗号信号発生器ＳＧから得
られる。

時間コード化の効果をさらに高めるためには、それぞれ
の要素の変位能力が高まるように多数の対置換プロセス
を相互接続するのが望ましい。

第１６図には装置ＺＴが在り、ここでクリア信号Ｘの要
素の最初の対置換が遅延素子Ｒ３および切換器Ｈ３，Ｈ
，により行われ、これにより要素が第１３および１５図
に類似で、３Ｔｏあるいは６Ｔ。

の追加の変位を有し得る信号ｙが発生する。

第２の対置換は、第６および８図に類似のより小さな変
位を有する切換器Ｈ１およびＲ２ならびに遅延素子Ｒ１
により行われる。

暗号信号−制御追加部ＳＺは等しくない変位時間に対応
して第１３もしくは第１１図に対応する遅延素子ｖ３も
しくは■１を備えている。

２つの対の置換プロセスのこのカスケード回路は、要素
−数が第１８図においてｎ（ｘ）で表示されるクリア信
号Ｘから、先ず同様に第１８図に要素−数ｎ（ｙ）で示
す中間信号ｙそして通常の対置換回路により最終的に要
素−数ｎ（ｚ）を有する出力信号２を生せしめる。

中間信号においてＯもしくは＋３の要素長の変位が現れ
、一方策２の置換がさらにＯもしくは±１要素長の変位
を与え、出力信号２において０、要素の中央に対して十
Ｔｏ、±２ Ｔ□ ｔ±３Ｔｏ。

±４Ｔｏの変位が現れ得る。

この中央位置は４Ｔ。の変位を有することから、負の時
間変位は不可能なので、入力要素に対してＯ、Ｔｏ、
２ Ｔ□ 。

３Ｔｏ・・・・・・８Ｔｏの遅延を有して時間コード化
装置ＺＴの出力要素が現れる。

図示の例に現れる遅延は、第１９図において入力信号Ｘ
の要素数ｎに対して要素長Ｔ。

の整数倍ｒ（ｎ）として与えられる。２倍の対置換によ
り全ての情報要素の非常に有効な混合が行われる。

このプロセスは、１つあるいはそれ以上の追加の置換に
より補充される。

この場合様々の交換プロセスに対して同じ記憶時間を回
避するのが好ましい。

Ｔｏ、３Ｔｏ、９Ｔｏ・・・・・・＝＝ ３１ ’Ｉ”
ｏの通過時間の遅延素子が使用されることにより（ｉ−
整数）、可能な変位の数は３進方式により記憶時間を段
階的にすると特に大きくなる。

何故ならＯおよび（３に＋１−１ ） Ｔｏ間の全ての
遅延ｒｒｒＴｏが可能である（ｍ＝整数、ｋ一対対置製
装置全数）からである。

第１７図による送信側の置換装置に対応する装置が、情
報要素を受信側で逆置換するために動作する。

２と一致する暗号化された受信信号Ｚ＊から、遅延素子
Ｒ１およびスイッチＨ１＊、Ｈ２へ有す＊ る最初の逆置換により、ｙと一致しそして（伝播チャン
ネルの遅延を無視すると）ｙに対して２Ｔ。

だけ遅延された中間信号−が再び生じる。

何故なら、置換されない要素は送信および受信側でＴｏ
の遅延を受けるからである。

要素がさらに遅延しないように後続アナログ置換装置が
受信要素ｅ５の時点において制御パルスａを受けると、
第７図に示す要素ｅ５およびｅ６の置換の際にこれらの
要素の逆置換が行われ、一方先行の要素ｅ６は２Ｔｏだ
け遅延し従ってｅ５に対して再び元の位置に来る。

第１７図による装置においても、それ故＊ ＊ スイッチＨ１，Ｈ２を有する最初の逆置換の制御パルス
ａ１は、スイッチＨ１＊、Ｈ２を有する第１６図の置換
の制御パルスａ１に対してＴ。

だけ変位させねばならない。

この変位は遅延素子Ｗ１におけ＊ る暗号信号Ｗ、の受信側追加遅延Ｔ。

により行われる（第１７図）。

この場合、受信側暗号信号発生器ｓＧ’）−ｔ、分離し
て伝送された補助信号ＵもしくはＵ＊により送信側暗号
信号発生器ＳＧと同期されていることが前提である。

例えばこれはスイス特許明細書Ａ３６１，８３９に記載
された方法による。

第１３および１４図による３要素長だけの遅延をさせる
対になった要素置換を行う際に、送信側の置換プロセス
において６要素長だけ変位した要素ｅ３（第１４図参照
）は受信側の逆置換においてはさらに遅延させるべきで
ない。

一方送信側で遅延された要素ｅ６は受信側で６要素長だ
け遅延すべきである。

受信側の逆置換用の制御パルスは、受信された要素ｅ３
と一致する。

即ち何ら付加的な遅延を考慮しなければ、逆置換の制御
は送信側の制御に対して３Ｔｏだけ遅延させねばならな
い。

第１６．１７図による伝送システムにおいては、既述の
ように信号ｙおよびｙ＊間に２Ｔ。

の時間差が成立し、通過時間が３Ｔｏの遅延素子＊
＊Ｒ３にお
いて対置換をする制御信号ａ３は、Ｒ３における対置換
をする制御信号Ｒ３に対し全部で３Ｔｏ＋２Ｔｏ−５Ｔ
ｏだけ遅延を保証するために、遅延子Ｗ３が受信側暗号
信号−制御追加部ＳＺ に設けられている（第１７図）
。

対要素置換による暗号化の効果は、固定プログラムによ
る要素の追加的な並び変えによっても高められる。

これに適した装置ＺＴｏは第２０図により一致した通過
時間を有した２つの遅延素子Ｒ１ｊＲ２を含んでいる。

入力信号ｙ１の個々の要素は切換器Ａ、もしくはＢ１を
介してこの遅延素子に導ひかれ、一方出力信号ｙ２を形
成するための要素の取出しは切換器Ａ２もしくはＢ２を
介して可能となる。

操作されない切換器においては、しかし遅延素子出力は
それぞれ入力に逆結合する。

入力信号ｙ１の要素から装置の出力への直接の再導入は
最終的に別の切換器Ｃ１，Ｃ２を介して可能である。

切換器Ａ０．Ａ２はそれぞれ同時に操作され、切換器Ｂ
、 、 Ｂ２ならびにＣ７，Ｃ２は例えば第２１図の最
上部に与えられた周期的プログラムＳ（この場合それぞ
れ図示はしてない切換器は静止位置にある）により同様
に操作される。

入力信号ｙ、の要素は第２１図のスイッチングプログラ
ムＳで示す番号で連続的に番号を付されている。

その下ＤＣで切換器Ｃによる導通を図示している。

要素Ａ３は切換器Ｃを介して直接出力に通過させられ、
この要素は無遅延で出力信−＋ｙ２ （第２１図下）
に現れる。

要素Ａ５はこれに対して同時に操作される切換器Ａ１を
介して遅延素子Ｒ１（Ｒ１の遅延はすぐ次の行”ＶＲｌ
”で記号で示す）に達しそして１回の遅延直後Ａ２を介
して出力に達する。

切換器Ｂ１を通して遅延素子Ｒ２に達する（次行”ＶＢ
２”′［入力要素馬４は、これに対してこれが静止状態
になった後に切換る切換器Ｂ１．Ｂ２を介して遅延素子
の出力からその入力に帰還される。

これはそこから３回の通過後始めて再び導出され、切換
器Ｂが改めて操作されるや否や出力信号■２に加えられ
る。

遅延素子Ｒの通過時間が要素長Ｔ。に一致すると云う仮
定の下で、このような記憶および切換により最終的に第
２１図の結果的な番号から分るように時間的に置換され
た要素を有する出力信号ｙ２が生じる。

より大きな時間要素を相互に変位することは、レジスタ
Ｒの拡大された通過時間で可能になる。

レジスタＲ１およびＲ２の遅延時間が３Ｔｏであると、
最上のプログラムＳに対応するスイッチング制御が行わ
れた時に、第２２図に見られる変位が行われる。

要素Ａ２は例えば切換器Ｃを通して直接伝達され、一方
遥３は遅延素子Ｒ０において３要素長だけ遅延される。

要素４５はこれに対し遅延素子Ｒ２において２回の帰還
により９Ｔｏの遅延を得る。

６Ｔｏの遅延を同じ遅延素子において要素Ａ４が得る。

要素Ａ１はＲ１で１２Ｔｏ遅延する。切換プログラムの
周期的くり返しのために、要素Ａ １ 、６ 、１・・
・・・・同じ量だけ遅延し、要素２，７゜１２・・・・
・・ならびに要素３，８，１３・・・・・・等も同様で
ある。

周期的なくり返し置換の別の実施は、例えばＲ１および
Ｒ２の遅延時間を４Ｔｏあるいはより大きな量に大きく
することあるいは類似の方法で射的に操作される切換器
により装置の入力および出力に結合されている３つある
いはそれ以上の遅延の挿入により行われる。

第２３図はこのような要素の対になった置換を行うため
の装置ＰＴ、およびＰＴ２を有する情報要素の周期的な
くり返しの並び替えをするための装置ＺＴｏの相互接続
を示す。

暗号記号Ｗ１およびＷ２から制御信号ａ１およびＢ２を
得るための制御追加部をＳＺｌおよびＳＺ２で示す。

別の制御追加部ＳＺｏは、並び替え装置ＺＴｏの切換器
Ａ、Ｂ。

Ｃを操作するための周期的なくり返し制御信号ａｇを発
生するために働く。

第２３図においては、置換を帰還するための対応する受
信側の装置およびその際に発生する信号は同じ番号で示
す。

星印＊ 、 の付加（例えばｙ２ ）は送信側の装置および信号に
対して区別するものである。

ＰＴｌおよびＰＴ２に含まれる遅延素子の通過時間は、
得られ得る要素変位をできるだけ多様にするために合目
的に異って選択される。

公知の実施例の追加の時間コード化により、対状の要素
置換を補充することも、当然可能である。

この場合も個々の置換動作は送信側に対し受信側におい
て逆順序で行うべきである。

しかし、他の方法例えば伝送するための置換された周波
数状態になる個々の周波数バンドへ要素をさらに分解す
るプログラムにより本発明の対要素置換の有効な補充も
可能性である。

また互に独立しそして時間コード化ごとに変動するプロ
グラムにより対要素置換により行われる２つあるいはそ
れ以上の周波数バンドへの分割も可能である。

このようなコード化をするために、対要素置換用の少く
とも２つの装置の外に、さらに情報を少くとも２つのサ
ブバンドへ分割するための特別のフィルターが必要であ
る。

対要素置換の作用は、不等の要素長で動作する。

対要素置換用の・２つあるいはそれ以上の装置の協働回
路により高めることができる。

要素長は、より長くそしてより短い要素に対する要素−
分割位置の少くとも１部は共通となるように互に整数関
係にあると合目的である。

送信側から受信側装置への暗号化された信号の直接の伝
送の代りに、暗号化信号の送信側の記録例えば音響バン
ド記録も行われ得る。

この記録はそれから後に再び走査されそして元のクリア
信号を得るために受信側の復号装置に導入される。

【図面の簡単な説明】

第１図は要素に分解されたクリア信号、第２図〜５図は
個々の要素のデータ信号、第６図は情報要素の対変換を
行うための回路、第７および８図は隣接要素の置換の概
略図、第９および１１図は暗号信号から置換スイッチの
操作用制御信号を得る回路、第１０および１２図は暗号
信号の例およびそれから得られる制御信号、第１３図は
制御信号を得るための付属開閉部を有する隣接しない要
素の対置換を行う回路、第１４および１５図は隣接しな
い要素の対置換の概略図、第１６および１７図は暗号信
号−準備部を有するくり返し対置換回路ならびに暗号信
号−準備部を有するくり返し対逆置換回路、第１８図は
くり返し対置換の概略図、第１９図はくり返し対置換の
際に生じる遅延時間図、第２０図は同じプログラムによ
る並び替え回路、第２１〜２２図は同じプログラムによ
る並び替えの概略図および第２３図は固定プログラムに
よる並び替えと結合した対要素−置換による時間コード
化用および並び替えと結合した対要素−置換による復号
用装置のブロック図。

Claims (1)

1. 【特許請求の範囲】 １ 送信側で少くとも部分的に等しくない時間だけ遅延
   により対状に置換されそして受信側で少くとも部分的に
   等しくない時間だけさらに遅延して逆置換されるように
   、等しい長さの要素へ伝送すべきクリア信号を分解する
   ことにより暗号情報伝送を行うための方法において、送
   信側で所定の相互間隔を有するそれぞれ２つの要素の対
   状の置換を行いそして受信側で同じ要素の対状の逆置換
   を行い、その際置換もしくは逆置換される要素対が送信
   側および受信側において両側で一致した不規則な制御パ
   ルス列により規定されそして要素対に所属しない要素が
   送信−および受信側で固定の時間Ｔだけ遅延され、一方
   それぞれの対の最初に現れる要素が送信−および受信側
   で２倍の時間２Ｔだけ遅延されそして対の第２の要素は
   遅延されないことを特徴とする暗号伝送方法。 ２ 送信側ならびに受信側に少くとも１つの要素置換器
   ＰＴ１．ＰＴ３．ｚ’ｒ、ｚ’ｒ＊と、少くとも１つの
   制御追加部ｓｚ１．ｓｚ３．ｓｚｏ、’ｓｚ、ＳＺ＊と
   、暗号信号発生器ＳＧ、ＳＧ＊とを備え、 前記要素置換器が一定の遅延時間Ｔを有する信号遅延素
   子Ｒ１ｙ Ｒ３ｙ Ｒ１＊ｔ Ｒ３＊ならびに電子切換
   器Ｈ１ｔ・・・、 Ｈ４； Ｈ１＊・・・、Ｈ４＊を含
   み、前記切換器の通常位置において前記遅延素子の入力
   が前記要素置換器の入力へそして前記遅延素子の出力が
   前記要素置換器の出力へ結合されており、 前記切換器の動作位置では、前記要素置換器の入力が前
   記要素置換器の出力へそして前記遅延素子の入力が前記
   遅延素子の出力へ結合し、前記制御追加部は電子しゃ断
   器Ｕ１．Ｕ３．Ｕｏ。 Ｕ１＊、Ｕ誌を含み、このしゃ断器の入力が前記暗号信
   号発生器の出力に結合し、この発生器からの準静的パル
   ス列Ｗ。 、 Ｗｌｌ Ｗ３１ ｗ１＊、 Ｗ３＊の個々のパルス
   をしゃ断し、 前記制御追加部の前記しゃ断器が走行時間Ｔを有するパ
   ルス遅延素子Ｖ。 、Ｖｌ、Ｖ３．Ｖ１＊、■３＊を介して先行パルスによ
   り操作され、したがって前記しゃ断器の出力において相
   互間隔Ｔを有するパルスを何ら発生せず、 前記しゃ断器の出力パルスａ。 ｌ ａｌ、、 ａ３ ｊ ａｉｌａ３＊は前記要素置換
   器の前記電子切換器を動作位置へもたらすようになった
   ことを特徴とする特許請求の範囲第１項による方法を実
   施するための装置。