JPS58221453A - 多重系情報処理装置 - Google Patents
多重系情報処理装置Info
- Publication number
- JPS58221453A JPS58221453A JP57104577A JP10457782A JPS58221453A JP S58221453 A JPS58221453 A JP S58221453A JP 57104577 A JP57104577 A JP 57104577A JP 10457782 A JP10457782 A JP 10457782A JP S58221453 A JPS58221453 A JP S58221453A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessors
- microprocessor
- output
- input
- ilo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1654—Error detection by comparing the output of redundant processing systems where the output of only one of the redundant processing components can drive the attached hardware, e.g. memory or I/O
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば航空機搭載用ジェットエンジジコント
ローラ等、超高信頼性、並びに小型、軽食化が要求され
るコンピュータシステムに用いて好適する多重系情報処
理装置に関する。
ローラ等、超高信頼性、並びに小型、軽食化が要求され
るコンピュータシステムに用いて好適する多重系情報処
理装置に関する。
従来、航空機搭載用ジェットエンジンコントローラ等に
用いられる超高信頼性度が要求されるコンピュータシス
テムとしては、第１図に示す如き４重系のシステムが考
えられていた。この４重系システムにおいては、Ａ系に
２台のマイクロプロセッサμＰＡｊ＋μｐＡ２を持ち、
Ｂ系に同じく２台のマイクロプロセッサμＰｎ＋＊μＰ
Ｂ２ヲ持った構成としている。そして各マイクロプロセ
ッサμＰＡ１＃μＰＡ２１μｐＢ１ 、 、ＰＨ１は、
それぞれメモリバス（Ｍ −ＢＵＳＡｌ ＋ Ｍ −Ｂ
ＵＳＡ２ ＊ Ｍ−ＢＵＳＢｌ ＊ Ｍ −ＢＵＳＢ２
）と、入出力／４ ス（工／Ｑ −ＢＵＳＡｌ ｅ
Ｉｌｏ −ＢＵＳＡ２ 、 Ｉｌｏ −ＢＵＳＢｌ ｅ
ｌ１Ｏ−ＢＵＳＢ２ ）とを持っている。プログラム
は各メモリＰＤ２Ｍ＾１ ＋ ＭＥＭＡ２ ｓ部Ｍｉ１
１． ＭＥＭＢ□それぞれに格納されていて、標準動作
時には全てのマイクロプロセッサμＰＡ１１μＰＡ２１
μＰｎ１’、μＰＢ２が同−〇グログラムを同時に走ら
せるＯ入出力機器（ｌ１Ｏ−ＤＥＶ ）へのデータ転送
は、セレクタ（ＳＥＬ ） ｋ介して行なわれ、Ａ、Ｂ
何れかの片系、すなわち、Ａ系の入出力パス（Ｉ ／
Ｏ−ＢＵＳＡｌ ｅＩｌｏ −ＢＵＳＡ２ ）、又はＢ
系の入出カッ９ス（工１Ｏ−ＢＵＳＢ１． ｌ１Ｏ−Ｂ
ＵＳＢ２ Ｍ司れか一方が選択されて入出力機器（ｌ１
Ｏ−ＤＥＶ ）へデータが転送される。又、入出力機器
（Ｉｌｏ −ＤＥＹ ）からノデータの入力に対しては
、Ａ系、Ｂ系の双方に対して同時に行なわれる。Ａ系、
Ｂ系の各システムには、同系の入出力パス間（Ｉｌｏ−
ＢＵＳム１とエバーＢＵＳＡ２ ｔ Ｉｌｏ −ＢＵＳ
ｎｌとｒｌｏ −ＢＵＳＢ２ ）において出力情報を比
較照合する比較器ＣＯＭＰＡ 。
用いられる超高信頼性度が要求されるコンピュータシス
テムとしては、第１図に示す如き４重系のシステムが考
えられていた。この４重系システムにおいては、Ａ系に
２台のマイクロプロセッサμＰＡｊ＋μｐＡ２を持ち、
Ｂ系に同じく２台のマイクロプロセッサμＰｎ＋＊μＰ
Ｂ２ヲ持った構成としている。そして各マイクロプロセ
ッサμＰＡ１＃μＰＡ２１μｐＢ１ 、 、ＰＨ１は、
それぞれメモリバス（Ｍ −ＢＵＳＡｌ ＋ Ｍ −Ｂ
ＵＳＡ２ ＊ Ｍ−ＢＵＳＢｌ ＊ Ｍ −ＢＵＳＢ２
）と、入出力／４ ス（工／Ｑ −ＢＵＳＡｌ ｅ
Ｉｌｏ −ＢＵＳＡ２ 、 Ｉｌｏ −ＢＵＳＢｌ ｅ
ｌ１Ｏ−ＢＵＳＢ２ ）とを持っている。プログラム
は各メモリＰＤ２Ｍ＾１ ＋ ＭＥＭＡ２ ｓ部Ｍｉ１
１． ＭＥＭＢ□それぞれに格納されていて、標準動作
時には全てのマイクロプロセッサμＰＡ１１μＰＡ２１
μＰｎ１’、μＰＢ２が同−〇グログラムを同時に走ら
せるＯ入出力機器（ｌ１Ｏ−ＤＥＶ ）へのデータ転送
は、セレクタ（ＳＥＬ ） ｋ介して行なわれ、Ａ、Ｂ
何れかの片系、すなわち、Ａ系の入出力パス（Ｉ ／
Ｏ−ＢＵＳＡｌ ｅＩｌｏ −ＢＵＳＡ２ ）、又はＢ
系の入出カッ９ス（工１Ｏ−ＢＵＳＢ１． ｌ１Ｏ−Ｂ
ＵＳＢ２ Ｍ司れか一方が選択されて入出力機器（ｌ１
Ｏ−ＤＥＶ ）へデータが転送される。又、入出力機器
（Ｉｌｏ −ＤＥＹ ）からノデータの入力に対しては
、Ａ系、Ｂ系の双方に対して同時に行なわれる。Ａ系、
Ｂ系の各システムには、同系の入出力パス間（Ｉｌｏ−
ＢＵＳム１とエバーＢＵＳＡ２ ｔ Ｉｌｏ −ＢＵＳ
ｎｌとｒｌｏ −ＢＵＳＢ２ ）において出力情報を比
較照合する比較器ＣＯＭＰＡ 。
ＣＯＭＰＢカ設ケラレル。コ（７）比較器ＣＯＭＰＡ
、ＣＯＭＰ ｇは常時上記入出力バス間の比較照合を行
なっているのではなく、比較器ＣＯＭＰＡ 、ＣＯＭＰ
Ｂ自身も一つの入出力機器と見做され、各マイクロプロ
セッサ（μＰ＾１．μＰ人２．μＰｉ＋１’ｓμＰＢ２
）よシ、対応する上記比較器ＣＯＭＰＡ 、 ＣＯＭ
Ｐｎに出力命令が発せられたときのみ比較照合動作を行
なうＯ而して比較照合の結果、不一致が認められた場合
には、不一致信号ＡＩ、若しくはＢ４をオンとする。そ
の結果、セレクタ（ＳＥＬ ）は今まで接続していた側
の系（Ａ又はＢ）の入出力パスをオフとし、代って今ま
で非接続状態にあった側の系・の入出力パスをオンとす
る。つま夛各マイクロプロセッサ（μＰム１．μＰＡ２
１μＰＢ１ ＊μＰＢ２）は各種の自己診断機構を保持
しているが、故障が発生した場合には、故障を保有した
状態での自己評価となる・それ故、その評価結果はどこ
まで信じて良いものか不確かである。
、ＣＯＭＰ ｇは常時上記入出力バス間の比較照合を行
なっているのではなく、比較器ＣＯＭＰＡ 、ＣＯＭＰ
Ｂ自身も一つの入出力機器と見做され、各マイクロプロ
セッサ（μＰ＾１．μＰ人２．μＰｉ＋１’ｓμＰＢ２
）よシ、対応する上記比較器ＣＯＭＰＡ 、 ＣＯＭ
Ｐｎに出力命令が発せられたときのみ比較照合動作を行
なうＯ而して比較照合の結果、不一致が認められた場合
には、不一致信号ＡＩ、若しくはＢ４をオンとする。そ
の結果、セレクタ（ＳＥＬ ）は今まで接続していた側
の系（Ａ又はＢ）の入出力パスをオフとし、代って今ま
で非接続状態にあった側の系・の入出力パスをオンとす
る。つま夛各マイクロプロセッサ（μＰム１．μＰＡ２
１μＰＢ１ ＊μＰＢ２）は各種の自己診断機構を保持
しているが、故障が発生した場合には、故障を保有した
状態での自己評価となる・それ故、その評価結果はどこ
まで信じて良いものか不確かである。
そこで、同系の２台のマイクロノロセッサ間で出力デー
タを比較し合うことによシ、もし双方の出力値に不一致
が認められるようであれば、直ちにその同系の２台のマ
イクロプロセッサの役割り全放棄し、他の系の２台のマ
イクロプロセッサにシステム全体の主権を渡すものであ
る。
タを比較し合うことによシ、もし双方の出力値に不一致
が認められるようであれば、直ちにその同系の２台のマ
イクロプロセッサの役割り全放棄し、他の系の２台のマ
イクロプロセッサにシステム全体の主権を渡すものであ
る。
尚、第１図において、Ｒはレシーバ、Ｄはドライバであ
る。
る。
第２図は上述した４重系システムにおける４台のマイク
ログログラムシーケンスを示したもので、ＡＩ ＊ Ａ
２の系で出力不一致が発生したため、比較器ＣＯＭＰム
がこれを検出し、セレクタ（ＳＥＬ ）にＢ１＋Ｂ２手
への主権移譲を行なうまでを示している。
ログログラムシーケンスを示したもので、ＡＩ ＊ Ａ
２の系で出力不一致が発生したため、比較器ＣＯＭＰム
がこれを検出し、セレクタ（ＳＥＬ ）にＢ１＋Ｂ２手
への主権移譲を行なうまでを示している。
しかしながら、上述したような４重系のシステムにおい
ては、ハードウェア量が極めて多量となシ、軽量かつコ
ンパクト化を絶対条件とする航空機搭載用のコントロー
ラとしては不向きであった＠又、このような４重系のシ
ステム構成ニアっては、所要電力も多ぐ、従って冷却技
術の上からも好ましくない。更に、Ａ、Ｂの各系毎に高
信頼度の比較器が必要になるとともに、間歇的な故障に
対しても、比較器が不一致を検出して、片系をダウンさ
せてしまうことからＡ又はＢの片系更にはＡ、Ｂ両系に
対してのダウン率も高くなる等、種々の問題点があった
〇〔発明の目的〕 本発明は上記実情に鑑みなされた゛もので、複数のプロ
セッサが互に同一の処理を同時並行して実行するシステ
ムにおいて、システム全体の金物量、及び消費電力の大
幅な削減と、小型、軽量化が計れ、しかも信頼性の高い
動作を継持てきる実用性の極めて高い多重系情報処理装
置を提供することを目的とする。
ては、ハードウェア量が極めて多量となシ、軽量かつコ
ンパクト化を絶対条件とする航空機搭載用のコントロー
ラとしては不向きであった＠又、このような４重系のシ
ステム構成ニアっては、所要電力も多ぐ、従って冷却技
術の上からも好ましくない。更に、Ａ、Ｂの各系毎に高
信頼度の比較器が必要になるとともに、間歇的な故障に
対しても、比較器が不一致を検出して、片系をダウンさ
せてしまうことからＡ又はＢの片系更にはＡ、Ｂ両系に
対してのダウン率も高くなる等、種々の問題点があった
〇〔発明の目的〕 本発明は上記実情に鑑みなされた゛もので、複数のプロ
セッサが互に同一の処理を同時並行して実行するシステ
ムにおいて、システム全体の金物量、及び消費電力の大
幅な削減と、小型、軽量化が計れ、しかも信頼性の高い
動作を継持てきる実用性の極めて高い多重系情報処理装
置を提供することを目的とする。
本発明は、第１、第２の計２台のマイクロプロセッサ（
μＰム、μＰＢ）によシ、本来のデータ処理に供される
２重系システムを構成する。更に、この２重系とは別個
に１台の第３のマイクロプロセッサ（μＰＣ）ｔ−設け
、このマイクロプロセッサ（μＰｃ ）にて、前記第１
、第２のマイクロプロセ、す（μＰＡｅμＰＢ ）の良
否判断を行なう。
μＰム、μＰＢ）によシ、本来のデータ処理に供される
２重系システムを構成する。更に、この２重系とは別個
に１台の第３のマイクロプロセッサ（μＰＣ）ｔ−設け
、このマイクロプロセッサ（μＰｃ ）にて、前記第１
、第２のマイクロプロセ、す（μＰＡｅμＰＢ ）の良
否判断を行なう。
具体的には、前記第３のマイクロプロセッサ（μＰｃ
）が、所謂インチリソエンドコンパレータとしての機能
をもつもので、前記第１１第２のマイクロプロセ、す（
μＰム、μＦ、 ）で処理された結果のデータに不一致
が発生すると、その際のコンパレータ出力によシ起動し
て、先ず第１、第２のマイクロノロセッサ（μＰム、μ
Ｐａｌ ）に割込みをかけ、第１、第２のマイクロプロ
セッサ（μＰＡ＋μＰｎ ）の診断動作を開始させる。
）が、所謂インチリソエンドコンパレータとしての機能
をもつもので、前記第１１第２のマイクロプロセ、す（
μＰム、μＦ、 ）で処理された結果のデータに不一致
が発生すると、その際のコンパレータ出力によシ起動し
て、先ず第１、第２のマイクロノロセッサ（μＰム、μ
Ｐａｌ ）に割込みをかけ、第１、第２のマイクロプロ
セッサ（μＰＡ＋μＰｎ ）の診断動作を開始させる。
そしてその診断動作結果のデータをと少込み、予め貯え
ておいた正しい結果と比較をとシ、Ａ。
ておいた正しい結果と比較をとシ、Ａ。
Ｂ何れの系（μＰＡＩ又はμＰｇ ）が動作異常である
かを判断して、動作異常の生じた系のマイクログロセ、
すの処理出力を無効化し、正常動作状態にある系のマイ
クロプロセッサにて処理を継続せしめるものである。こ
のように第３のマイクログロセッ″＋ｊ（μＰｃ ）は
、第１、第２のマイクロプロセッサ（μＰＡＩμＰＢ
）の何れか一方の処理に異常をきたした際にのみ起動し
て、前記第１、第２のプロセッサ（μＰＡ、μｐｓ）Ｉ
ＩＣ対する診断処理の実行、並びにその結果の判定を行
なうもので、第１、第２のマイクロノロセッサ（μＰＡ
ＩμｐＢ ）が正常に動作している際は、常時スタンバ
イ状態にある。
かを判断して、動作異常の生じた系のマイクログロセ、
すの処理出力を無効化し、正常動作状態にある系のマイ
クロプロセッサにて処理を継続せしめるものである。こ
のように第３のマイクログロセッ″＋ｊ（μＰｃ ）は
、第１、第２のマイクロプロセッサ（μＰＡＩμＰＢ
）の何れか一方の処理に異常をきたした際にのみ起動し
て、前記第１、第２のプロセッサ（μＰＡ、μｐｓ）Ｉ
ＩＣ対する診断処理の実行、並びにその結果の判定を行
なうもので、第１、第２のマイクロノロセッサ（μＰＡ
ＩμｐＢ ）が正常に動作している際は、常時スタンバ
イ状態にある。
以下、第３図及び第４図を参照して、本発明の一実施例
を説明する。第３図において、１００゜及び２００は、
通常時、それぞれ同一のデータ処理を同時並行して実行
する第１、第２のマイクロプロセ、す（μＰｈｐμＰＢ
）であシ、２重系システムを構成している。１０１．
及び２０ノは前記第１、第２のマイクロプロセッサ１０
０゜２００に固有の主メモリ（ＭＡ ＃ ＭＢ ）であ
り、それぞれ対応するマイクロプロセッサ１００゜２０
０のメモリパス（Ｍ ＢＵＳＡＩＭ −ＢＵＳＢ ）
に接続されるもので、互いに同一のプログラムを格納し
ている。ＳＯＯは前記第１、Ｍ２のプロセッサＪ ００
，２００の処理結果を比較照合するコンパレータ（ＣＯ
ＭＰ ）であり、第１、第２のマイクロプロセッサ１０
０，２００各入出力バス（Ｉｌｏ −ＢＵＳＡ 、 Ｉ
バーＢＵＳＢ ）上に送出された処理結果のデータをデ
ータラインＣＯＭＬＡ ＊ＣＯＭＬＢ ｔ”介して受け
、比較照合結果をデータラインＮＧに出力する。ここで
は不一致検出時にＮＧ−オン（ＯＮ）とする。４００は
前記第１、第２のマイクロノロセッサ１００，２００の
診断処理制御を行なう所謂インテリジェントコンパレー
タをなす第３のマイクロプロセッサ（μＰｃ ）でおシ
、４０ノは当該プロセッサ４０”０のＲＡＭ 。
を説明する。第３図において、１００゜及び２００は、
通常時、それぞれ同一のデータ処理を同時並行して実行
する第１、第２のマイクロプロセ、す（μＰｈｐμＰＢ
）であシ、２重系システムを構成している。１０１．
及び２０ノは前記第１、第２のマイクロプロセッサ１０
０゜２００に固有の主メモリ（ＭＡ ＃ ＭＢ ）であ
り、それぞれ対応するマイクロプロセッサ１００゜２０
０のメモリパス（Ｍ ＢＵＳＡＩＭ −ＢＵＳＢ ）
に接続されるもので、互いに同一のプログラムを格納し
ている。ＳＯＯは前記第１、Ｍ２のプロセッサＪ ００
，２００の処理結果を比較照合するコンパレータ（ＣＯ
ＭＰ ）であり、第１、第２のマイクロプロセッサ１０
０，２００各入出力バス（Ｉｌｏ −ＢＵＳＡ 、 Ｉ
バーＢＵＳＢ ）上に送出された処理結果のデータをデ
ータラインＣＯＭＬＡ ＊ＣＯＭＬＢ ｔ”介して受け
、比較照合結果をデータラインＮＧに出力する。ここで
は不一致検出時にＮＧ−オン（ＯＮ）とする。４００は
前記第１、第２のマイクロノロセッサ１００，２００の
診断処理制御を行なう所謂インテリジェントコンパレー
タをなす第３のマイクロプロセッサ（μＰｃ ）でおシ
、４０ノは当該プロセッサ４０”０のＲＡＭ 。
４０２は同じ（ＲＯＭである。この第３のマイクロプロ
セッサ４００は、前記コンバレーｐ ｓｏ。
セッサ４００は、前記コンバレーｐ ｓｏ。
からの不一致検出信号（ＮＧ＝ＯＮ）により、トリガさ
れて、動作を開始し、先ず前記第１、第２のマイクロゾ
ロセ、す１００，２００に割込みをかけて、所定のテス
トグロダラムを走らせ、自己診断動作を開始させる。更
に、その診断処理結果の情報を取込み、自己のＲＯＭ
４０ 、？内に予め格納されている正しい診断結果デー
タと比較照合する。そしてこの比較照合の結果のデータ
すなわち判定結果情報を入出力パス（Ｉｌｏ −ＢＵＳ
ｃ ）上に出力するもので、正常動作時は常にスタンバ
イ状態にある。５００は入出力装置（Ｉｌｏ −ＤＥＶ
）へのデータ出力時において、前記第１、第２のマイ
クロノロセッサ１００゜２００の何れの処理結果を送出
するかを選択するセレクタ（ＳＥＬ ）であり、前記第
３のマイクロノロセッサ４００からの判定結果情報（Ｄ
ＣＯ）によシ切換制御される。又、ＤＡｌ ｅ ＤＢｌ
は第３のマイクロプロセッサ４００につながれた入出力
□４ ス（Ｉｌｏ −ＢＵＳｃ ）上の診断割込み信号
（ＩＮＴ）ｉｉｌ、第２のマイクログロセッ？につなが
れた入出力パス（Ｉｌｏ −ＢＵＳＡ 、Ｉｌｏ −Ｂ
ＵＳａ ）上に送出するためのドライバ、ＤＡ２ ｔ
ＤＢ２は第１、第２のマイクロプロセッサにつながれた
入出力パス（Ｉｌｏ −ＢＵＳＡ 、 ｒｌｏ −ＢＵ
ＳＢ ）上のデータを入出力装置（Ｉｌｏ −ＤＥＶ
）へ送出すへく、セレクタＳＯＯに入力するためのドラ
イバである６ ＲＡｌ ＊ ＲＡ２は第１、第２のマイ
クロブｏセ、ｆ１００，２００よシ送出された入出力バ
ス（Ｉｌｏ −ＢＵＳＡ ｌｌ１０− ＢＵＳＢ ）上
の診断結果情報（ＲＥ旦Ａ） 、 ＲＥ八へ） ）を第
３のマイクロプロセッサ４００の入出力ハス（Ｉｌｏ
−Ｂｕｓｃ）に取込むためのレシーバ、Ｄｘは第３のマ
イクロプロセッサ４θθよシ送出された入出力バス（Ｉ
ｌｏ −ＢＵＳｃ）上の判定結果情報（、ＤＣＯ） ′
ｆｆ：セレクタ５００の切換制御信号として出力するた
めのドライバ、ＤＹはセレクタ５００テ選択すれたデー
タを入出力装置（Ｉｌｏ −ＤＥＶ ）へ送出するため
のドライバ、Ｐｌｙ及びＲＡ２ ｒ ＲＢ２は入出力装
置（Ｉｌｏ −ＤＥＶ ）からのデータを第１、第２の
マイクロゾロセッサ１ｏｏ、；ｔｏｏにつながれた各入
出力バス（Ｉｌｏ −ＢＵＳＡ 、 Ｉｌｏ −ＢＵＳ
Ｂ ）に取込むためのレジ−パテアル。
れて、動作を開始し、先ず前記第１、第２のマイクロゾ
ロセ、す１００，２００に割込みをかけて、所定のテス
トグロダラムを走らせ、自己診断動作を開始させる。更
に、その診断処理結果の情報を取込み、自己のＲＯＭ
４０ 、？内に予め格納されている正しい診断結果デー
タと比較照合する。そしてこの比較照合の結果のデータ
すなわち判定結果情報を入出力パス（Ｉｌｏ −ＢＵＳ
ｃ ）上に出力するもので、正常動作時は常にスタンバ
イ状態にある。５００は入出力装置（Ｉｌｏ −ＤＥＶ
）へのデータ出力時において、前記第１、第２のマイ
クロノロセッサ１００゜２００の何れの処理結果を送出
するかを選択するセレクタ（ＳＥＬ ）であり、前記第
３のマイクロノロセッサ４００からの判定結果情報（Ｄ
ＣＯ）によシ切換制御される。又、ＤＡｌ ｅ ＤＢｌ
は第３のマイクロプロセッサ４００につながれた入出力
□４ ス（Ｉｌｏ −ＢＵＳｃ ）上の診断割込み信号
（ＩＮＴ）ｉｉｌ、第２のマイクログロセッ？につなが
れた入出力パス（Ｉｌｏ −ＢＵＳＡ 、Ｉｌｏ −Ｂ
ＵＳａ ）上に送出するためのドライバ、ＤＡ２ ｔ
ＤＢ２は第１、第２のマイクロプロセッサにつながれた
入出力パス（Ｉｌｏ −ＢＵＳＡ 、 ｒｌｏ −ＢＵ
ＳＢ ）上のデータを入出力装置（Ｉｌｏ −ＤＥＶ
）へ送出すへく、セレクタＳＯＯに入力するためのドラ
イバである６ ＲＡｌ ＊ ＲＡ２は第１、第２のマイ
クロブｏセ、ｆ１００，２００よシ送出された入出力バ
ス（Ｉｌｏ −ＢＵＳＡ ｌｌ１０− ＢＵＳＢ ）上
の診断結果情報（ＲＥ旦Ａ） 、 ＲＥ八へ） ）を第
３のマイクロプロセッサ４００の入出力ハス（Ｉｌｏ
−Ｂｕｓｃ）に取込むためのレシーバ、Ｄｘは第３のマ
イクロプロセッサ４θθよシ送出された入出力バス（Ｉ
ｌｏ −ＢＵＳｃ）上の判定結果情報（、ＤＣＯ） ′
ｆｆ：セレクタ５００の切換制御信号として出力するた
めのドライバ、ＤＹはセレクタ５００テ選択すれたデー
タを入出力装置（Ｉｌｏ −ＤＥＶ ）へ送出するため
のドライバ、Ｐｌｙ及びＲＡ２ ｒ ＲＢ２は入出力装
置（Ｉｌｏ −ＤＥＶ ）からのデータを第１、第２の
マイクロゾロセッサ１ｏｏ、；ｔｏｏにつながれた各入
出力バス（Ｉｌｏ −ＢＵＳＡ 、 Ｉｌｏ −ＢＵＳ
Ｂ ）に取込むためのレジ−パテアル。
第４図は上記第３図に示す一実施例の動作を説明するた
めの動作説明図である。
めの動作説明図である。
ここで、第３図及び第４図を参照して一実施例の動作全
説明する。第１、第２のマイクロプロセッサ１００，２
００は、共に、同一のグロダラム処理を同時並行して実
施する。これら第１、第２のマイクロプロセッサ１００
，２００の処理結果は、対応する人出カパス（Ｉｌｏ
−ＢＵＳＡ ｅ Ｉ／勺−ＢＵＳＢ ）、及びデータラ
イン□、。
説明する。第１、第２のマイクロプロセッサ１００，２
００は、共に、同一のグロダラム処理を同時並行して実
施する。これら第１、第２のマイクロプロセッサ１００
，２００の処理結果は、対応する人出カパス（Ｉｌｏ
−ＢＵＳＡ ｅ Ｉ／勺−ＢＵＳＢ ）、及びデータラ
イン□、。
（ＣＯＭＣＡ ｅ ＣＯＭＣＢ ） ｋ介してコンパレ
ータｓｏ。
ータｓｏ。
に入力される。コンパレータ３ ’ ＯハｌＸ１、ＩＸ
２のマイクロｆｏセｙｆｌ ００ ｅ ２００テ処理さ
れた処理結果の情報を比較照合し、その処理結果が一致
していればＮＧ 千オフ （ＯＦＦ ）として、通常動
作を継続する。ここで、第１、第２のマイクロプロセッ
サ１００，２００の処理結果の情報内容が不一致となシ
、コンノやレータ３００よυＮＧ ＝オン（ＯＮ ）な
る信号（不一致検出信号）が出力されると、この信号（
ＮＧ＝オン）がデータライン（ＮＧ ）及び入出力バス
（Ｉｌｏ −ＢＵＳＣ）を介して第３のマイクログロセ
ッｔ４ｏｏに取込まれる。第３のマイクロプロセッサ４
００は、コンパレータ３ｏｏがらの不一致検出信号（Ｎ
Ｇ＝オン）を受けると、この信号によシ起動し、先ず、
第１、第２のマイクロプロセッサ１ｏｏ、２ｏｏに自己
診断動作を実施させるべく、割込み信号（ＩＮＴ ）を
出力する。この割込み信号（ＩＮ’［！ ）は入出力バ
ス（ｌ１０− ＢＵＳｃ ）−ドライバＤＡ１ ｅ
ＤＢｌ−人出カハス（ｌ１０− ＢＵＳＡ、Ｉｌｏ −
ＢＵＳＢ ）を介して第１、第２のマイクロプロセッサ
１００，２００に取込まれる。第１１第２のマイクロプ
ロセッサ１００゜２００は、上記第３のマイクロプロセ
、す４００からの割込み信号（ＩＮＴ ）を受けると、
予め備えているテストノログラムにもとづいて自己診断
処理を実行し、その処理結果すなわち診断結果情報（Ｒ
ＦＰ（Ａ） 、 ＲＦＰ（ｇ３ ）を対応する入出力バ
ス（Ｉｌｏ −ＢＵＳＡ 、 Ｉｌｏ −ＢＵＳ＋ ）
上に出力する。
２のマイクロｆｏセｙｆｌ ００ ｅ ２００テ処理さ
れた処理結果の情報を比較照合し、その処理結果が一致
していればＮＧ 千オフ （ＯＦＦ ）として、通常動
作を継続する。ここで、第１、第２のマイクロプロセッ
サ１００，２００の処理結果の情報内容が不一致となシ
、コンノやレータ３００よυＮＧ ＝オン（ＯＮ ）な
る信号（不一致検出信号）が出力されると、この信号（
ＮＧ＝オン）がデータライン（ＮＧ ）及び入出力バス
（Ｉｌｏ −ＢＵＳＣ）を介して第３のマイクログロセ
ッｔ４ｏｏに取込まれる。第３のマイクロプロセッサ４
００は、コンパレータ３ｏｏがらの不一致検出信号（Ｎ
Ｇ＝オン）を受けると、この信号によシ起動し、先ず、
第１、第２のマイクロプロセッサ１ｏｏ、２ｏｏに自己
診断動作を実施させるべく、割込み信号（ＩＮＴ ）を
出力する。この割込み信号（ＩＮ’［！ ）は入出力バ
ス（ｌ１０− ＢＵＳｃ ）−ドライバＤＡ１ ｅ
ＤＢｌ−人出カハス（ｌ１０− ＢＵＳＡ、Ｉｌｏ −
ＢＵＳＢ ）を介して第１、第２のマイクロプロセッサ
１００，２００に取込まれる。第１１第２のマイクロプ
ロセッサ１００゜２００は、上記第３のマイクロプロセ
、す４００からの割込み信号（ＩＮＴ ）を受けると、
予め備えているテストノログラムにもとづいて自己診断
処理を実行し、その処理結果すなわち診断結果情報（Ｒ
ＦＰ（Ａ） 、 ＲＦＰ（ｇ３ ）を対応する入出力バ
ス（Ｉｌｏ −ＢＵＳＡ 、 Ｉｌｏ −ＢＵＳ＋ ）
上に出力する。
この入出力パス（Ｉｌｏ −ＢＵＳＡ 、 Ｉｌｏ −
ＢＵＳＢ ）上の診断結果情報（ＲＦＰ（Ａ） 、 Ｒ
ＦＰ（Ｂ） ）は、レシーバＲＡ１ ＊ ＲＢｌ ＋更
には入出力バス（エカーＢＵＳｃ ）を介して、第３の
マイクロプロセッサ４００に取込まれる。第３のマイク
ロゾロセッサ４００は入力された診断結果情報を自己の
ＲＯＭ内に予め格納されている正しい診断結果情報と比
較照合し、第１、第２のマイクロゾロセッサ１００，２
００でなる２重系のうち、何れの系で誤シが発生したか
を判断する◎そして、その判断結果にもとすく判定結果
情報（ＤＣＯ）全入出力パス（Ｉｌｏ −ＢＵＳＣ）上
に出力する・この入出力バス（Ｉｌｏ −ＢＵＳｃ ）
上の判定結果情報（ＤＣＯ）はドライバＤｘヲ介してセ
レクタ５００に送られる。セレクタ５００は上記第３の
マイクロプロセッサ４００からの判定結果情報（ＤＣＯ
）に従い、誤りの生じた系のデータ出方を無効とし、正
常な系のデータ出方を有効とする。
ＢＵＳＢ ）上の診断結果情報（ＲＦＰ（Ａ） 、 Ｒ
ＦＰ（Ｂ） ）は、レシーバＲＡ１ ＊ ＲＢｌ ＋更
には入出力バス（エカーＢＵＳｃ ）を介して、第３の
マイクロプロセッサ４００に取込まれる。第３のマイク
ロゾロセッサ４００は入力された診断結果情報を自己の
ＲＯＭ内に予め格納されている正しい診断結果情報と比
較照合し、第１、第２のマイクロゾロセッサ１００，２
００でなる２重系のうち、何れの系で誤シが発生したか
を判断する◎そして、その判断結果にもとすく判定結果
情報（ＤＣＯ）全入出力パス（Ｉｌｏ −ＢＵＳＣ）上
に出力する・この入出力バス（Ｉｌｏ −ＢＵＳｃ ）
上の判定結果情報（ＤＣＯ）はドライバＤｘヲ介してセ
レクタ５００に送られる。セレクタ５００は上記第３の
マイクロプロセッサ４００からの判定結果情報（ＤＣＯ
）に従い、誤りの生じた系のデータ出方を無効とし、正
常な系のデータ出方を有効とする。
これにより、システム内では正常々処理動作が継続され
る。
る。
以上のような動作によりて、第１、第２のマイクロゾロ
セッサ１００，２００でなる２重系のうち、処理結果に
不一致が生じた場合のみ、その誤シの生じた系を第３の
マイクロゾロセッサ４００が判断し、正常な状態にある
系のみにて処理を続行するものである。従って、前述の
４重系に比してハードウェア量は大幅に削減でき、第１
、第２のマイクロプロセッサ１００゜２００を有効に用
いて、正常な動作を継持することができる。
セッサ１００，２００でなる２重系のうち、処理結果に
不一致が生じた場合のみ、その誤シの生じた系を第３の
マイクロゾロセッサ４００が判断し、正常な状態にある
系のみにて処理を続行するものである。従って、前述の
４重系に比してハードウェア量は大幅に削減でき、第１
、第２のマイクロプロセッサ１００゜２００を有効に用
いて、正常な動作を継持することができる。
ここで１本発明においては、第１、第２のマイクロプロ
セッサＩｏｏ、２ｏｏの判定を一つの第３のマイクロプ
ロセッサ４６０によって行なう構成としていることから
、信頼性が問題視されようが、上記第３のマイクロプロ
セッサ４００は、通常動作時においてはスタンバイ状態
にあり、コン・々レータ３００からの不一致検出時にお
いてのみ起動して、何れの系が異常であるかを見定める
判断機能部をなすものである。
セッサＩｏｏ、２ｏｏの判定を一つの第３のマイクロプ
ロセッサ４６０によって行なう構成としていることから
、信頼性が問題視されようが、上記第３のマイクロプロ
セッサ４００は、通常動作時においてはスタンバイ状態
にあり、コン・々レータ３００からの不一致検出時にお
いてのみ起動して、何れの系が異常であるかを見定める
判断機能部をなすものである。
従って、第３のマイクロプロセ、す４００がダウンする
ことによって生ずるシステム不調度は極めて低いもので
あり、問題視されることはない。これに対して、前述し
た４重系においては、間歇的な故障に対しても不一致を
検出した際に、一対のマイクロプロセ、すでなる片系の
システムをダウンさせてしまうことから、片系１強いて
は両系のダウン率が、上記実施例に比して極めて高く、
又、一度ダウンした片系は、各マイクロプロセッサ間に
おいて角部ステータスを交信し合う手段が用意されてい
ないことから、間歇的な故障が回復した後においても再
び立上ることが困難である。このようなことから、本発
明によるシステム構成においては、前述した４重系に比
して信頼性の面で非常に優れたものとなり、かつ金物量
が少なく、小型パ軽量化できる。
ことによって生ずるシステム不調度は極めて低いもので
あり、問題視されることはない。これに対して、前述し
た４重系においては、間歇的な故障に対しても不一致を
検出した際に、一対のマイクロプロセ、すでなる片系の
システムをダウンさせてしまうことから、片系１強いて
は両系のダウン率が、上記実施例に比して極めて高く、
又、一度ダウンした片系は、各マイクロプロセッサ間に
おいて角部ステータスを交信し合う手段が用意されてい
ないことから、間歇的な故障が回復した後においても再
び立上ることが困難である。このようなことから、本発
明によるシステム構成においては、前述した４重系に比
して信頼性の面で非常に優れたものとなり、かつ金物量
が少なく、小型パ軽量化できる。
以上詳記したように本発明によれば、複数のプロセッサ
が互に同一の処理を同時並行して実行するシステムに於
いて、システム全体の金物量、及び消費電力の大幅な削
減と、小型、軽量化が計れ、しかも信頼性が高い動作を
維持できる実用性の極めて高い多重系情報処理装置が提
供できる。
が互に同一の処理を同時並行して実行するシステムに於
いて、システム全体の金物量、及び消費電力の大幅な削
減と、小型、軽量化が計れ、しかも信頼性が高い動作を
維持できる実用性の極めて高い多重系情報処理装置が提
供できる。
第１図は従来のシステム構成を示すブロック図、第２図
は上記第１図の動作説明図、第３図は本発明の一実施例
におけるシステム構成を示すブロック図、第４図は上記
実施例の動作説明図である。 １００・・・第１のプロセッサ％ ２００・・・第２の
グロセッｔ、３００・・・コンノ臂し−ｌｘ、４ｏｏ・
・・第３のプロセッサ、５００・・・セレクタ、ＤＡｌ
ｔｐｍｌ ｅ ＤＡ２ ＊ ＤＩ１２ ｔ ＤＸ ＋
Ｄｙ ・・・ドライノぐ、ＲＡｌｒＲｎｌ ｅ Ｒ＾２
＃ Ｒａ２ ｍ ＲＹ・・・レシーバ、１沖−ＢＵＳ
Ａ ＨＩｌｏ −ＢＵＳａ 、Ｉｌｏ −ＢＵＳｃ−人
出カハス。 出願人代理人 弁理士 鈴 江 武 彦第１図 蕾ＤＥＶ ９Ｘ２図 第３図 １１０−ｉ）ＥＶ 箪 ４図
は上記第１図の動作説明図、第３図は本発明の一実施例
におけるシステム構成を示すブロック図、第４図は上記
実施例の動作説明図である。 １００・・・第１のプロセッサ％ ２００・・・第２の
グロセッｔ、３００・・・コンノ臂し−ｌｘ、４ｏｏ・
・・第３のプロセッサ、５００・・・セレクタ、ＤＡｌ
ｔｐｍｌ ｅ ＤＡ２ ＊ ＤＩ１２ ｔ ＤＸ ＋
Ｄｙ ・・・ドライノぐ、ＲＡｌｒＲｎｌ ｅ Ｒ＾２
＃ Ｒａ２ ｍ ＲＹ・・・レシーバ、１沖−ＢＵＳ
Ａ ＨＩｌｏ −ＢＵＳａ 、Ｉｌｏ −ＢＵＳｃ−人
出カハス。 出願人代理人 弁理士 鈴 江 武 彦第１図 蕾ＤＥＶ ９Ｘ２図 第３図 １１０−ｉ）ＥＶ 箪 ４図
Claims (1)
- 互に同一のプログラム処理を同時に実行する第１、第２
のプロセッサと、この第１、第２のプロセッサの処理結
果を比較照合するコンａ４ レータと、このコンパレー
タからの不一致信号によｐ）リガされ、前記第１、第２
のプロセッサに割込みをかけて、所定のテストプログラ
ムを実行せしめた後、その結果のデータを評価し、前記
第１、第２のプロセッサの良否を判定する第３のプロセ
ッサと、この第３のプロセッサの判定結果にもとづいて
、前記第１、第２のプロセッサの何れか一方の処理結果
を選択するセレクタとを具備してなることを特徴とした
多重系情報処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57104577A JPS58221453A (ja) | 1982-06-17 | 1982-06-17 | 多重系情報処理装置 |
| GB08316361A GB2122393B (en) | 1982-06-17 | 1983-06-16 | A multiple data processing system |
| US07/129,909 US5029071A (en) | 1982-06-17 | 1987-12-07 | Multiple data processing system with a diagnostic function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57104577A JPS58221453A (ja) | 1982-06-17 | 1982-06-17 | 多重系情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58221453A true JPS58221453A (ja) | 1983-12-23 |
Family
ID=14384286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57104577A Pending JPS58221453A (ja) | 1982-06-17 | 1982-06-17 | 多重系情報処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5029071A (ja) |
| JP (1) | JPS58221453A (ja) |
| GB (1) | GB2122393B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530626A (ja) * | 2003-06-30 | 2008-08-07 | シーメンス アクチエンゲゼルシヤフト | マイクロコンピュータにおけるプログラムの実行を監視する方法 |
| JP2015090501A (ja) * | 2013-11-05 | 2015-05-11 | 三菱電機株式会社 | 二重系制御装置 |
| JP2020064614A (ja) * | 2018-10-17 | 2020-04-23 | 株式会社Ｓｕｂａｒｕ | 航空機の制御システム |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3642851A1 (de) * | 1986-12-16 | 1988-06-30 | Bbc Brown Boveri & Cie | Fehlertolerantes rechensystem und verfahren zum erkennen, lokalisieren und eliminieren von fehlerhaften einheiten in einem solchen system |
| DE4241319A1 (de) * | 1992-12-09 | 1994-06-16 | Ant Nachrichtentech | Rechnersystem |
| US5504859A (en) * | 1993-11-09 | 1996-04-02 | International Business Machines Corporation | Data processor with enhanced error recovery |
| FR2721122B1 (fr) * | 1994-06-14 | 1996-07-12 | Commissariat Energie Atomique | Unité de calcul à pluralité de calculateurs redondants. |
| JPH0816421A (ja) * | 1994-07-04 | 1996-01-19 | Hitachi Ltd | 一重化／二重化切り替え入出力ポートを有する電子装置とフォールトトレラントシステム |
| JPH0863365A (ja) * | 1994-08-23 | 1996-03-08 | Fujitsu Ltd | データ処理装置 |
| FR2730074B1 (fr) * | 1995-01-27 | 1997-04-04 | Sextant Avionique | Architecture de calculateur tolerante aux fautes |
| DE19511842A1 (de) * | 1995-03-31 | 1996-10-02 | Teves Gmbh Alfred | Verfahren und Schaltungsanordnung zur Überwachung einer Datenverarbeitungsschaltung |
| US5790791A (en) * | 1995-05-12 | 1998-08-04 | The Boeing Company | Apparatus for synchronizing flight management computers where only the computer chosen to be the master received pilot inputs and transfers the inputs to the spare |
| JP3132744B2 (ja) * | 1995-05-24 | 2001-02-05 | 株式会社日立製作所 | 二重化ｃｐｕ保守交換時の動作一致検証方式 |
| DE19529434B4 (de) * | 1995-08-10 | 2009-09-17 | Continental Teves Ag & Co. Ohg | Microprozessorsystem für sicherheitskritische Regelungen |
| DE69608124T2 (de) * | 1995-12-18 | 2001-04-26 | Abb Automation Inc | Prozessorunabhängige fehlerprüfungsanordnung |
| US5905855A (en) * | 1997-02-28 | 1999-05-18 | Transmeta Corporation | Method and apparatus for correcting errors in computer systems |
| US6981176B2 (en) * | 1999-05-10 | 2005-12-27 | Delphi Technologies, Inc. | Secured microcontroller architecture |
| US7418642B2 (en) * | 2001-07-30 | 2008-08-26 | Marvell International Technology Ltd. | Built-in-self-test using embedded memory and processor in an application specific integrated circuit |
| DE10332557A1 (de) | 2003-07-11 | 2005-02-17 | Siemens Ag | Verfahren und Computersystem zum Betreiben einer sicherungstechnischen Anlage |
| DE102005037222A1 (de) * | 2004-10-25 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Auswertung eines Signals eines Rechnersystems mit wenigstens zwei Ausführungseinheiten |
| US20100049268A1 (en) * | 2007-02-20 | 2010-02-25 | Avery Biomedical Devices, Inc. | Master/slave processor configuration with fault recovery |
| DE102007029116A1 (de) * | 2007-06-25 | 2009-01-02 | Continental Automotive Gmbh | Verfahren zum Betreiben eines Mikrocontrollers und einer Ausführungseinheit sowie ein Mikrocontroller und eine Ausführungseinheit |
| JP5404437B2 (ja) * | 2010-01-13 | 2014-01-29 | 株式会社東芝 | 安全出力装置 |
| ES2696528T3 (es) * | 2016-05-31 | 2019-01-16 | Ig Knowhow Ltd | Métodos para la sincronización del sistema de manejo de datos independiente |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154038A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS554685A (en) * | 1978-06-27 | 1980-01-14 | Nec Corp | Microprogram control unit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1524239B2 (de) * | 1965-11-16 | 1971-07-22 | Telefonaktiebolaget Lm Ericsson, Stockholm | Schaltungsanordnung zur aufrechterhaltung eines fehler freien betriebes bei einer rechenanlage mit mindestens zwei parallel arbeitenden rechengeraeten |
| US3864670A (en) * | 1970-09-30 | 1975-02-04 | Yokogawa Electric Works Ltd | Dual computer system with signal exchange system |
| GB1373014A (en) * | 1972-03-23 | 1974-11-06 | Marconi Co Ltd | Processor security arrangements |
| FR2182259A5 (ja) * | 1972-04-24 | 1973-12-07 | Cii | |
| US3898621A (en) * | 1973-04-06 | 1975-08-05 | Gte Automatic Electric Lab Inc | Data processor system diagnostic arrangement |
| US4044337A (en) * | 1975-12-23 | 1977-08-23 | International Business Machines Corporation | Instruction retry mechanism for a data processing system |
| DE2612100A1 (de) * | 1976-03-22 | 1977-10-06 | Siemens Ag | Digitale datenverarbeitungsanordnung, insbesondere fuer die eisenbahnsicherungstechnik |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| JPS5419628A (en) * | 1977-07-15 | 1979-02-14 | Mitsubishi Heavy Ind Ltd | Duplex micro computer system |
| IT1111606B (it) * | 1978-03-03 | 1986-01-13 | Cselt Centro Studi Lab Telecom | Sistema elaborativo modulare multiconfigurabile integrato con un sistema di preelaborazione |
| DE3208573C2 (de) * | 1982-03-10 | 1985-06-27 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | 2 aus 3-Auswahleinrichtung für ein 3-Rechnersystem |
| US4679151A (en) * | 1982-07-20 | 1987-07-07 | Lucas Industries Public Limited Company | Control for a limiting device |
| NL8204038A (nl) * | 1982-10-20 | 1984-05-16 | Philips Nv | Multiprocessorrekenmachinesysteem, bevattende n parallel werkende rekenmachinemodules, en rekenmachinemodule te gebruiken in zo een multiprocessorrekenmachinesysteem. |
-
1982
- 1982-06-17 JP JP57104577A patent/JPS58221453A/ja active Pending
-
1983
- 1983-06-16 GB GB08316361A patent/GB2122393B/en not_active Expired
-
1987
- 1987-12-07 US US07/129,909 patent/US5029071A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50154038A (ja) * | 1974-05-31 | 1975-12-11 | ||
| JPS554685A (en) * | 1978-06-27 | 1980-01-14 | Nec Corp | Microprogram control unit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008530626A (ja) * | 2003-06-30 | 2008-08-07 | シーメンス アクチエンゲゼルシヤフト | マイクロコンピュータにおけるプログラムの実行を監視する方法 |
| JP2015090501A (ja) * | 2013-11-05 | 2015-05-11 | 三菱電機株式会社 | 二重系制御装置 |
| JP2020064614A (ja) * | 2018-10-17 | 2020-04-23 | 株式会社Ｓｕｂａｒｕ | 航空機の制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| GB8316361D0 (en) | 1983-07-20 |
| US5029071A (en) | 1991-07-02 |
| GB2122393A (en) | 1984-01-11 |
| GB2122393B (en) | 1986-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58221453A (ja) | 多重系情報処理装置 | |
| US20120066545A1 (en) | Fault-tolerant system and fault-tolerant control method | |
| WO2001080009A2 (en) | Fault-tolerant computer system with voter delay buffer | |
| WO2020024615A1 (zh) | 一种共识流程恢复方法及相关节点 | |
| US7861115B2 (en) | Multi-component system | |
| JP2003015900A (ja) | 追走型多重化システム、及び追走により信頼性を高めるデータ処理方法 | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| US5406472A (en) | Multi-lane controller | |
| JPH06242979A (ja) | 二重化コンピュータ装置 | |
| JP2510472B2 (ja) | 鉄道保安装置 | |
| CN116635832A (zh) | 用于数据处理的数据处理网络 | |
| JPH0680493B2 (ja) | 並列２重系の処理装置および運転方法 | |
| CN110928217A (zh) | 一种应用于航空电热控制系统的cpu三余度表决电路 | |
| JP2006344086A (ja) | データ照合装置，データ照合方法，データ制御装置及びデータ制御方法 | |
| JPS62187901A (ja) | ２重化コントロ−ラの制御方法 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JP2885800B2 (ja) | 二重系処理装置 | |
| JPH07239798A (ja) | コンピュータのフォールト・トレラント方式 | |
| JPS62226736A (ja) | 二重化システムのデ−タ等値化方法 | |
| JPS62179044A (ja) | 複合計算機システム | |
| JP2706390B2 (ja) | 複数スカラユニットによるベクトルユニット使用権切換え制御方式 | |
| JPS60245001A (ja) | 多重化制御装置 | |
| JP3015537B2 (ja) | 電子計算機の二重化方式 | |
| JPS5812062A (ja) | 並列電子計算機システムの出力装置 | |
| JP3903688B2 (ja) | バンク切替システム |