JPS5816824B2 - 蓄積交換方式 - Google Patents

蓄積交換方式

Info

Publication number
JPS5816824B2
JPS5816824B2 JP53109379A JP10937978A JPS5816824B2 JP S5816824 B2 JPS5816824 B2 JP S5816824B2 JP 53109379 A JP53109379 A JP 53109379A JP 10937978 A JP10937978 A JP 10937978A JP S5816824 B2 JPS5816824 B2 JP S5816824B2
Authority
JP
Japan
Prior art keywords
transfer
devices
input
control device
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53109379A
Other languages
English (en)
Other versions
JPS5535572A (en
Inventor
服部憲一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP53109379A priority Critical patent/JPS5816824B2/ja
Publication of JPS5535572A publication Critical patent/JPS5535572A/ja
Publication of JPS5816824B2 publication Critical patent/JPS5816824B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Description

【発明の詳細な説明】 本発明は、蓄積交換方式、特にファクシミIJ端末等の
入出力装置と交換局の情報蓄積装置との間の情報転送を
制御する方式に関するものである。
回線交換方式は、選択信号により出入回線間の径路を設
定して、データの転送を行う方式であるから、原理的に
は電話交換と同じであり、任意の速度でデータを送受信
することができる。
これに対して、蓄積交換方式は、入回線からの宛先符号
とデータを一旦交換機内の蓄積装置で蓄積した後、空の
出回線を選択して送出するので、データの蓄積時間によ
って伝送遅延時間が大きく変わる。
しかし、蓄積交換方式では、端末に出入する低速の回線
を集束して中継回線を高速化し、出回線の使用効率を高
めることができるとともに、蓄積機能を利用して符号形
式の変換、伝送速度の変換等が可能である。
蓄積交換の信号を蓄積する手段としては、磁気テープ、
磁気ドラムあるいは磁気ディスク等の大容量外部記憶装
置が用いられる。
ファクシミリ信号を蓄積する場合には、同期周波数の変
換、走査速度の変換を行うことができ、また同期信号も
同時に記録することができる。
また、蓄積交換方式では、紙テープ中継によるものやク
ロスバ交換機によるものが用いられてきたが、最近では
電子計算機によるものが多く用いられている。
このように、蓄積交換方式においては、入力装置からの
データを蓄積手段に蓄積した後、蓄積データを読出して
出力装置に転送する必要がある。
しかし、従来の方式では、電子計算機を用いる場合、入
出力装置と蓄積手段の外部記憶装置間の情報転送は、入
出力装置と主記憶装置間の転送、および主記憶装置と大
容量外部記憶装置間の転送に分けて行われ、また各転送
動作はそれぞれ別個の転送制御装置により制御される。
すなわち、端末等より通信制御装置、チャネル装置およ
び中央処理装置を経て主記憶装置に一旦蓄積されたデー
タは、さらに中央処理装置、チャネル装置を経て外部記
憶装置、例えば磁気ドラム装置に蓄積される。
そして、磁気ドラム装置より読出されたデータはチャネ
ル装置、中央処理装置を経て主記憶装置にロードされ、
さらに中央処理装置、チャネル装置および通信制御装置
を経て出力端末に転送される。
すなわち、入力データを蓄積するために別個の転送料@
1装置による2回の転送動作と、蓄積データを読出して
出回線に送出するため、さらに2回の転送動作が必要で
あり、この結果、中央処理装置の処理能力は低下し、か
つ転送制御装置および主記憶装置の使用時間と容量の増
加か必要きなり問題が生じている。
この場合、蓄積交換されるデータが、中央処理装置にお
いて何らかの処理、例えばソフトウェアによる画像処理
等を受ける必要があるときには、前述のような2回ずつ
の転送動作もあながち無駄とは云えないが、ファクシミ
リ信号の蓄積交換のように、入出力装置と大容量外部記
憶装置間で転送される情報に対して、中央処理装置によ
る処理を必要としないときには、上記問題の解決が特に
望まれる。
本発明の目的は、このような問題を解決するため、入力
データを蓄積し、また蓄積データを読出して出力する際
に、それぞれ同一の転送制御装置により1回の転送動作
でこれを実行することによって、データ交換の高速化と
処理能力の向上を図るような蓄積交換方式を提供するこ
とにある。
本発明では、ファクシミリ情報等を、中央処理装置の制
御により、入出力装置と主記憶装置間および該主記憶装
置と外部記憶装置間で、それぞれ転送して蓄積および読
出しを行う蓄積交換方式において、上記外部記憶装置の
情報転送を制御する複数の転送制御装置、ファクシミリ
端末等の入出力装置の情報転送を制御し、速度変換のた
めのバッファ・メモリとバス切替手段を有する複数台の
入力および出力制御装置、および該入力および出力制御
装置と上記転送制御装置を接続するバスを具備し、上記
中央処理装置により上記各装置を制御して情報転送経路
を選択し、情報を上記入出力装置と外部記憶装置間で直
接転送することによって、前記目的を達成している。
以下、本発明の実施例を第1図により説明する。
本発明においては、制御装置(中央処理装置)7の主記
憶装置(図示省略)を経由することなく、入力装置11
〜1nからのデータを直接大容量記憶装置1,2に蓄積
し、さらに大容量記憶装置1゜2から読出されたデータ
を直接出力装置21〜2mに出力するようにして、それ
ぞれ1回の転送動作で蓄積交換を行っている。
入力装置11〜1n、出力装置21〜2mは、例えはフ
ァクシミリ端末等の通常の入力装置、出力装置であり、
また蓄積交換を行う他の装置も含まれる。
入力装置11〜1n、出力装置21〜2mは、それぞれ
入力制御装置31〜3n、出力制御装置41〜4mに接
続される。
第1図では、それぞれ1台ずつが対応して接続されてい
るが、複数台の入力装置11〜1n、出力装置21〜2
mに対して1台の入力制御装置31〜3n、出力制御装
置41〜4mを接続してもよい。
入力制御装置31〜3n、出力制御装置41〜4mには
、バス5,6の切替えを行うためのバス切替部51〜5
n、61〜6mと、データの転送速度の変換ヲ行つため
のバッファ・メモリ(図示省略)と、入力装置11〜1
n、出力装置21〜2mの情報転送を制御する制御部(
図示省略)が内蔵されている。
また、入力制御装置31〜3n、出力制御装置41〜4
mには、符号化手段、復号化手段、伝送制御手段あるい
は入出力装置の多重処理手段等が備えられている場合も
ある。
第1図では、2台の大容量記憶装置1,2が示されてい
るが、3台以上にすることも可能である。
転送制御装置3,4はそれぞれ大容量記憶装置1゜2の
情報の転送を制御するもので、第1図では転送制御装置
3,4と大容量記憶装置1,2がくくりつけ構成となっ
ている。
転送制御装置3,4と入力制御装置31〜3n、または
出力制御装置41〜4mとは、バス5,6を介して接続
され、制御装置7が転送径路を選択して、バス切替部5
1〜5n、61〜6mを制御することにより、情報の転
送が行われる。
第2図は、第1図における転送制御装置と大容量記憶装
置の接続構成図である。
第2図aは、転送制御装置3,4と大容量記憶装置1,
2がくくりづけ構成になっている場合、すなわち第1図
の場合であって、転送制御装置3は大容量記憶装置1の
みと転送が可能であり、また転送制御装置4は大容量記
憶装置2のみと転送が可能である。
この場合には、制御装置7は転送制御装置3または4に
対し、入力制御装置または出力制御装置の番号、および
大容量記憶装置1または2の格納番地を指示すればよい
第2図すは、転送制御装置と大容量記憶装置に交叉をも
たせた構成の場合であり、転送制御装置3.4はそれぞ
れ大容量記憶装置1,2・・・・・・・・・kのいずれ
とも転送が可能である。
この場合には、制御装置Iは転送制御装置3または4に
対し、入力または出力制御装置の番号および大容量記憶
装置の番号およびその格納番地を指示する必要がある。
このように、本発明は複数台の転送制御装置3゜4と入
出力装置とをバス5,6を介して接続し、バス切替部5
1〜5n、61〜6mにより各転送制御装置3,4の有
効利用を図るものである。
次に、第1図により、本発明の蓄積交換の動作を説明す
る。
第1図において、太線は情報の転送径路を示し細線は制
御線を示す。
また、制御装置7はここでは中央処理装置であって、図
示されていないが、従来の構成による蓄積交換方式が併
置されているものとする。
すなわち、ソフトウェアによる処理を必要とする情報を
扱う入出力装置が通信制御装置、チャネル装置等(図示
省略)を介して中央処理装置7の主記憶装置(図示省略
)に接続されている。
また、大容量記憶装置1,2もチャネル装置を介して主
記憶装置に接続されている。
不特定多数の入力装置11〜1nから送られてきた情報
は、高速バスのデータ速度に変換されるため入力制御装
置31〜3nのバッファ・メモリに一旦蓄積される。
入力制御装置31〜3nは、それぞれバッファ・メモリ
が満配になったとき、制御線を介して制御装置γに転送
要求を行う。
制御装置7の転送制御動作により、各バッファ・メモリ
の内容はバス5または6を経て、転送制御装置3または
4に転送され、それぞれ大容量記憶装置1または2に記
憶される。
入力制御装置31〜3nは、転送が終了した後は、入力
装置11〜1nから情報を受信し、バッファ・メモリが
満配になると再び制御装置1に転送の要求を行う。
入力制御装置31〜3nは、以上の動作を繰返して行い
、入力情報がすべて完了したとき最後の転送要求を出し
て転送動作を行う。
このようにして、入力装置11〜1nからの情報は、バ
ッファ・メモリの容量ごとに、何回かに分割されて入力
制御装置31〜3nよりバス5、または6を経て大容量
記憶装置1または2に転送されることになる。
大容量記憶装置1または2の内容を読出して出力する場
合には、出力制御装置41〜4mのバッファ・メモリが
空になったとき、出力制御装置41〜4mから制御装置
7に転送要求を行う。
制御装置7の転送制御動作によりz大容量記憶装置1ま
たは2から読出された情報は、転送制御装置3または4
およびバス5または6を介して出力制御装置41〜4m
の空のバッファ・メモリに転送され、一旦蓄積される。
出力制御装置41〜4mは、バッファ・メモリの内容を
出力装置21〜2mに出力し、バッファ・メモリが空に
なったとき、再び制御装置7に転送要求を行う。
出力制御装置41〜4mは、以上の動作を出力情報がす
べて完了するまで繰返して行う。
このようにして、大容量記憶装置1または2からの出力
情報は、入力情報と同じように、バッファ・メモリの容
量ごとに何回かに分割されて、出力制御装置41〜4m
を介して、出力装置21−2mに転送される。
大容量記憶装置1,2に蓄積される情報は、本発明によ
る第1図の交換方式で転送されるものだけでなく、中央
処理装置でソフトウェアにより処理が施される情報ある
いはその他のオフ・ラインにより処理された情報等が含
まれているため、制御装置7はリストを参照しながらこ
れらの情報転送を管理する。
第1図において、制御装置7は、複数の入出力制御装置
31〜3n 、41〜4mから転送要求があると、適当
な大容量記憶装置1あるいは2への転送径路を選択する
第1図では、転送制御装置3.4とバス5,6がくくり
つけ構成となっているため、入力制御装置31〜3n、
出力制御装置41〜4mと転送制御装置3,4間の径路
は、記憶装置1が指定されたときにはバス5、記憶装置
2が指定されたときにはバス6となり、全部で2匝路と
なる。
制御装置7は、例えは入力制御装置3i (ここで1≦
l≦nとする)からの転送要求に対して、バス5、転送
制御装置3の径路を選択すると、較差制御装置3に対し
て入力制御装置31の装置番号、大容量記憶装置1の格
納番地等の転送動作に必要な情報を送出し、起動要求を
行う。
また、同時に、制御装置7は入力制御装置31に対しバ
ス5の指定を行い、バス切替部51の切替動作を指示す
る。
これらの指示により、入力制御装置31よりバス5、転
送制御装置3、大容量記憶装置1に至る径路が設定され
ると、その時点より転送制御装置3は制御装置7とは独
立に転送動作を開始する。
制御装置7は、上記の動作と並行して、他からの転送要
求、例えば出力制御装置4j(なお1≦j≦mとする)
からの転送要求に対して、別経路(バス6、転送制御装
置4の径路)を選択し、転送制御装置4に対し必要な情
報を送って転送動作の起動要求を行うとともに、バス切
替部6jの切替動作を指示する。
そして、出力制御装置4Jからバス6、転送制御装置4
、大容量記憶装置2に至る径路が設定されると、転送制
御装置4は制御装置7および転送制御装置3とは独立に
転送動作を開始する。
制御装置7は、転送制御装置3または4より、入力制御
装置31からの転送動作、出力制御装置4jへの転送動
作の各終了報告を受けると、次の転送要求に対して転送
径路を設定する。
転送*+m装置3または4は、制御装置7からの起動要
求により再び起動して転送動作を開始する。
このように、転送制御装置3,4はそれぞれ異なる入力
制御装置31〜3nあるいは出力制御装置41〜4mと
転送動作を行い、かつ転送制御装置3と4が同時に実行
できるので、蓄積交換の処理能力は向上する。
また、各入力制御装置31〜3nまたは出力制御装置4
1〜4mは、同時には1つの径路でのみ転送が可能であ
るが、バス切替部51〜5 n +61〜6mにより複
数の径路を選択できるので、すいてる径路を選んで転送
することができる。
これは、制御装置7が径路選択を一元管理し、各転送要
求に対して効率的に径路を選択できるからである。
さらに、転送制御装置3または4の障害時にはバス切替
部51〜5n、61〜6mにより、正常な径路の選択が
可能であるため、障害対策にも適した構成ということに
なる。
第1図では、転送制御装置3または4と大容量記憶装置
1または2がくくりつけ構成となっているが、第2図す
に示すように交叉をもたせた構成やその他の接続構成に
することも可能である。
なお、転送制御装置の数が3台以上になった場合でも、
同じように構成されて、転送制御が可能である。
また、入力制御装置31〜3n、出力制御装置41〜4
mにバス切替部51〜5n、61〜6mが具備されてい
ない場合には、いずれか1つのバス5または6とのみ接
続されるので、転送制御装置3または4に至る径路は1
径路となる。
以上説明したように、本発明によれば、ファクシミリ等
の情報の蓄積交換方式において、各転送制御装置と入力
制御装置あるいは出力制御装置との間の情報転送が、バ
ス切替手段と制御装置の径路選択手段により効率的に行
われるので、蓄積交換システムの処理能力を向上するこ
とができる。
また、入出力装置と主記憶装置間の転送、および主記憶
装置と大容量記憶装置間の転送の2回に分けて行われて
いた蓄積交換の情報転送が、1回の転送動作で完了し、
かつ同一の転送装置で実行できるので、情報交換の高速
化を図ることができる。
さらに、転送制御装置の障害時には、正常な径路のみを
選択できるので、障害対策としても適した交換方式を与
えることができる。
【図面の簡単な説明】
第1図は本発明の実施例を示す蓄積交換方式のブロック
図、第2図は第1図における転送制御装置と大容量記憶
装置との接続構成を示すブロック図である。 1.2:大容量記憶装置、3,4:転送制御装置、5,
6:バス、7:制御装置(中央処理装置)、11〜1n
:入力装置、21〜2m:出力装置、31〜3n:入力
制御装置、41〜4m:出力制御装置、51〜5n、6
1〜6m:バス切替部。

Claims (1)

    【特許請求の範囲】
  1. 1 ファクシミリ情報等を、中央処理装置の制御により
    、入出力装置と主記憶装置間および該主記憶装置と外部
    記憶装置間で、それぞれ転送して蓄積および読出しを行
    う蓄積交換方式において、上記夙部記憶装置の情報転送
    を制御する複数台の転送制御装置、ファクシミリ端末等
    の入出力装置の情報転送を制御し、速度変換のためのバ
    ッファ・メモリとバス切替手段を有する複数台の入力お
    よび出力制御装置、および該入力および出力制御装置と
    上記転送制御装置を接続するバスを具備し、上記中央処
    理装置により上記各装置を制御して情報転送経路を選択
    し、情報を上記入出力装置と外部記憶装置間で直接転送
    することを特徴とする蓄積交換方式。
JP53109379A 1978-09-06 1978-09-06 蓄積交換方式 Expired JPS5816824B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53109379A JPS5816824B2 (ja) 1978-09-06 1978-09-06 蓄積交換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53109379A JPS5816824B2 (ja) 1978-09-06 1978-09-06 蓄積交換方式

Publications (2)

Publication Number Publication Date
JPS5535572A JPS5535572A (en) 1980-03-12
JPS5816824B2 true JPS5816824B2 (ja) 1983-04-02

Family

ID=14508742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53109379A Expired JPS5816824B2 (ja) 1978-09-06 1978-09-06 蓄積交換方式

Country Status (1)

Country Link
JP (1) JPS5816824B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58115958A (ja) * 1981-12-29 1983-07-09 Fujitsu Ltd 交換制御方式
JPS58151749A (ja) * 1982-03-05 1983-09-09 Nec Corp パケツト多重化装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5393741A (en) * 1977-01-26 1978-08-17 Hokushin Electric Works Duplex data transfer system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5393741A (en) * 1977-01-26 1978-08-17 Hokushin Electric Works Duplex data transfer system

Also Published As

Publication number Publication date
JPS5535572A (en) 1980-03-12

Similar Documents

Publication Publication Date Title
EP0378195B1 (en) Buffer device suitable for asynchronous transfer mode communication
US5473598A (en) Routing method and apparatus for switching between routing and conversion tables based on selection information included in cells to be routed
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
JP2793517B2 (ja) データ転送制御装置
JPH0670076A (ja) ファクシミリ蓄積交換システム
JPS5816824B2 (ja) 蓄積交換方式
JP3103298B2 (ja) Atmスイッチのアドレス生成回路
JP2610859B2 (ja) 自己ルーチング交換機
JPH06284453A (ja) Atmセルスイッチ
JP3288158B2 (ja) チャネル制御方式
JPH07191934A (ja) 二重バス装置
JP2953362B2 (ja) Lanのスイッチング装置
JPS622346B2 (ja)
JP2723245B2 (ja) ファクシミリ蓄積交換装置
EP0577362A2 (en) An expanded architecture for image storage and distribution
JPH06187311A (ja) マルチプロセッサシステムおよびプロセッサ間通信方法
JP2980163B2 (ja) データ転送方式
JPS5838016B2 (ja) 自動宛先付加装置
JPH048037A (ja) 多相データバス送信制御回路
JP3233470B2 (ja) コンピュータシステム
JPH01293049A (ja) 分散処理型パケット交換機における受信制御方式
JP2000132498A (ja) Dma転送制御装置
JPH0486047A (ja) 優先処理機能付バッファ回路
JPH073977B2 (ja) パケツト交換方式
JPH0511453B2 (ja)