JPS58158704A - Plc of time chart input system - Google Patents

Plc of time chart input system

Info

Publication number
JPS58158704A
JPS58158704A JP3950082A JP3950082A JPS58158704A JP S58158704 A JPS58158704 A JP S58158704A JP 3950082 A JP3950082 A JP 3950082A JP 3950082 A JP3950082 A JP 3950082A JP S58158704 A JPS58158704 A JP S58158704A
Authority
JP
Japan
Prior art keywords
time chart
output
interlock
circuit
plc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3950082A
Other languages
Japanese (ja)
Other versions
JPH0119170B2 (en
Inventor
Keiichi Kameyama
圭一 亀山
Masahiro Ishida
正浩 石田
Haruji Tazaki
田崎 春二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3950082A priority Critical patent/JPS58158704A/en
Publication of JPS58158704A publication Critical patent/JPS58158704A/en
Publication of JPH0119170B2 publication Critical patent/JPH0119170B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/10Programme control other than numerical control, i.e. in sequence controllers or logic controllers using selector switches

Abstract

PURPOSE:To attain direct programming from a time chart, by using a CRT, preparing two display screens, inputting information in the procedure writing the time chart and completing the program of a sequence circuit. CONSTITUTION:The two kinds of display screens are prepared for the CRT. The 1st display screen is divided into three areas (a)-(c). An output address to be controlled is described on the (a). An ON-OFF control pattern corresponding to the output is written in the (b). A circuit number to input the interlock condition is inputted to the (c). The interlock circuit corresponding to the interlock circuit number is programmed on the 2nd screen. Then, the data inputted to the (a)-(c) are stored in an output table 1, an output pattern 2, and a step transfer table 3 respectively. The interlock circuit data is stored in an interlock condition table 4. The sequence control is performed based on the stored information.

Description

【発明の詳細な説明】 本発明はPLCのプログラム方式に係シ、タイムチャー
トから直接プログラム可能なPLCに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a PLC programming method, and more particularly to a PLC that can be programmed directly from a time chart.

プログラマとしてCRTを使用するPLCriそのほと
んどがリレー回路をベースとしてプログラムを行う、い
わゆる、ラダ一方式のものである。
Most PLCs that use a CRT as a programmer are of the so-called ladder type, in which programming is performed based on a relay circuit.

この機のPLCはインターロックを主体とするシーケン
ス制御には有効であるが、バッチプロセスに代表される
ようなステップ動作を主体とした制御においてはタイム
チャートで表現されたシーケンス制御動作を−1リレー
回路へ展開し、プログラムを行う必要がある。すなわち
タイムチャートからリレーシーケンス回路を設計する必
要が生じてくる。これらを解決するためにマツプ方式、
あるいはデシジョンテーブル方式のPLCが開発されて
いる。しかしこれらはいずれもシーケンスマツプあるい
はデシジョンテーブルへ展開して入力するものである。
The PLC of this machine is effective for sequence control mainly based on interlocks, but in control mainly based on step operations as typified by batch processes, the PLC of this machine is effective for sequence control operations expressed in a time chart by -1 relay. It is necessary to develop it into a circuit and program it. In other words, it becomes necessary to design a relay sequence circuit from a time chart. To solve these problems, the map method,
Alternatively, a decision table type PLC has been developed. However, all of these are developed and input into a sequence map or decision table.

1、 タイムチャートと1対1に対応しない2 ステッ
プ動作が限定され、複雑な制御への適用ができない。
1. It is limited to two-step operations that do not correspond one-to-one with the time chart, and cannot be applied to complex control.

& インターロックの表現に無理がある。& The interlock expression is unreasonable.

等の問題があシ、汎用性に欠けるものであった。2本発
明の目的は、タイムチャートに記載される情報をそのま
まの形で入力し、プログラムできるPLOを実現させ、
複雑な制御へも適用可能とな入惰圧1壬め水スDT  
ρル1温州ζ÷1シr1−表2本発明は、タイムチャー
トに記載される情報を整理し、タイムチャートを作成し
ていく手順でこれらの情報を入力し、シーケンスのプロ
グラムを行っていくもので、これらプログラムさnた情
報に対し、柔軟に対応しうるPLCの構成に関するもの
である。
It had problems such as, and lacked versatility. 2. The purpose of the present invention is to realize a PLO that can be programmed by inputting the information written in the time chart as it is,
Inertial pressure DT that can be applied to complex control
ρru 1 Wenzhou ζ ÷ 1 si r 1 - Table 2 The present invention organizes the information written on the time chart, inputs this information in the steps of creating the time chart, and programs the sequence. The present invention relates to a PLC configuration that can flexibly respond to such program information.

本発明の一実施例について以下に説明する。An embodiment of the present invention will be described below.

/(Aチャートに表現される情報は、 1、制御される出力 2 ステップにおける0N−OFFの制御パターン & ステップ移行の動作 42テツグを移行させるためのインターロック条件 に区分される。すなわち、いかなる複雑な制御でもどの
出力を制御するのか、どのステップで0N−OFFさせ
るのか、どのステップからどのステップへ移行させるの
か、更にどんなインターロック条件が成立゛し九ときス
テップを移行させるのか、の4要素から成シ立っている
。本発明は第1図に示すようなC几Tの表示1IIIi
面を用意し、まずaに制御される出力光を入力させる。
/(The information expressed in the A chart is divided into: 1. Controlled output 2. ON-OFF control pattern in step & step transition operation 42 Interlock conditions for transitioning the steps. In other words, no matter how complicated the Even if the control is simple, there are four factors to consider: which output to control, at which step to turn 0N-OFF, from which step to which step to move from, and what interlock conditions should be met to make the step change at 9? The present invention is based on the display 1IIIi of the C-type T as shown in FIG.
Prepare a surface, and first input the output light controlled by a.

次にこれらの出力に対応する0N−OFF制御パターン
をbに入力させる。次にどのステップからどのステップ
へ、移行するためのインターロック条件を入力するため
の回路NO,をqに入力する。まず出力光の入力はカー
ソルdを目的とするところヘセットし、キーボードから
例えばYOOIとキテインすればよい。次に制御パター
ンも同様にカーソルマークdを目的とするところヘセッ
トし、キーボードから% 11. % g “倉入力し
目的とするパターンを作成すればよい。次にステップの
移行も同様にカーソルマークdを目的とするところヘセ
ントし、どのステップからどのステップへどんな条件E
NO,で移行させるかをキーインすればより0 すなわち上記1〜3項の要素がプログラムされたことに
なる。次にインターロック回路NO,を指定し、第2図
に示すようにインターロック回路をプログラムすればよ
い。これは一般的なラダ一方式のPLCと同じ手法を用
いればより6′また第3図にはプール代数式でプログラ
ムする場合の例を示す。第2図、第3図は一般的なPL
Cのプログラミング手法で69周知の技術である第1図
Next, the ON-OFF control pattern corresponding to these outputs is input to b. Next, the circuit number for inputting the interlock condition for transition from which step to which step is inputted to q. First, to input the output light, set the cursor d to the desired location and enter, for example, YOOI from the keyboard. Next, set the cursor mark d to the desired location in the same way as the control pattern, and press % from the keyboard. % g "Create the desired pattern by inputting the desired pattern.Next, move the cursor mark d to the desired position in the same way to move from step to step, and select any condition E from which step to which step.
If you press NO to indicate whether you want to shift, it will be 0, that is, the elements of items 1 to 3 above have been programmed. Next, specify the interlock circuit number and program the interlock circuit as shown in FIG. This can be achieved by using the same method as in a general ladder-type PLC. Fig. 3 shows an example of programming using a pool algebra formula. Figures 2 and 3 are general PL
FIG. 1 is a well-known C programming technique.

l#!2図、第3図に示すC凡Tの表示−面を使用して
入力され九Lr#報は第4図に示すようにプログラムさ
れ、クーケンス制御が行われる。すなわち第1図の出刃
先アドレスaで入力したデータは第4図の出刃先アドレ
ステーブルlへ、また出カバターンbで人力したデータ
は出カバターンテーブル2へ、ステップ移行Cで入力し
たデータはステップ移行テーブル3へ、それぞれ記憶さ
れる。また第2図、第3図で入力し九データはインター
ロック条件テーブル4へ記憶される。これら記憶されi
fW権に基づき、ステップを管理するステップカウンタ
14とインターロック条件を解析する条件式解析器12
とメインモニタ11によりシーケンス制御が行われる。
l#! The 9Lr# information inputted using the display screen of C and T shown in FIGS. 2 and 3 is programmed as shown in FIG. 4, and sequence control is performed. In other words, the data input at the cutting edge address a in Fig. 1 is transferred to the cutting edge address table l in Fig. 4, the data input manually at the output cover turn b is transferred to the output cover turntable 2, and the data input at step transition C is transferred to the output cover turn table 2. They are stored in the migration table 3, respectively. Further, the nine data inputted in FIGS. 2 and 3 are stored in the interlock condition table 4. These are memorized
A step counter 14 that manages steps based on fW rights and a conditional expression analyzer 12 that analyzes interlock conditions.
Sequence control is performed by the main monitor 11.

#I5図にメインモニタ11の動作フローを示す。図に
示すようにまずリセットのときステップカウンタエ4を
第1ステツプへ戻しく(17、出力光テーブルlと出カ
バターンテーブル2の情報に基づき第1ステツプのON
 −0FF出力を導出する(H)。リセット指令熱のと
きステップカウンタ14の内容からステップ移行テーブ
ル3をサーチし一致するステップからインターロック回
路を抽出する(B)。ステップ移行テーブルはどのステ
ップから、どのステップへ、何番の回路で、と記憶され
ているから、ステップカウンタ14の内容上−紋する1
どのステップから“をみつければよい(C)。抽出され
た回路NO。
#I5 shows the operation flow of the main monitor 11. As shown in the figure, first, when resetting, the step counter 4 is returned to the first step (17, the first step is turned on based on the information of the output light table 1 and the output cover turntable 2).
-0FF output is derived (H). When the reset command is hot, the step transition table 3 is searched from the contents of the step counter 14 and the interlock circuit is extracted from the matching steps (B). Since the step transition table stores information such as from which step to which step and which circuit number, the contents of the step counter 14 indicate - 1.
From which step should we find "?" (C).Extracted circuit NO.

により条件式解析器12を動作させる。その結果条件が
成立してhればステップ移行テーブル3が示す1どのス
テップへ1の情報を取出し、ステップカウンタ14ヘセ
ツトする(E)。次にステップカウンタの示すステップ
に従い、出力光チー、プル1と出カバターンテーブル2
の情報に基づき出力を導出する(F)。このようにタイ
ムチャートに基づき、タイムチャートを作成する手順と
はと回路をプログラムし、動作させることができること
がわかる。
The conditional expression analyzer 12 is operated by. As a result, if the condition is satisfied h, the information of 1 is taken out to which step shown in the step transition table 3 and is set in the step counter 14 (E). Next, according to the steps indicated by the step counter, output optical Q, pull 1 and output turntable 2 are set.
The output is derived based on the information (F). In this way, it can be seen that the procedure for creating a time chart is based on the time chart, and the circuit can be programmed and operated.

本発明によれば、O’BTを用い、2つの表示−面を用
意し、タイムチャートを書く手順で情報を入力し、シー
ケンス回路のグログツムを完了させると同時に、簡単な
構造で汎用性のあるPLOを実現させることができる。
According to the present invention, O'BT is used, two display screens are prepared, information is inputted in the procedure of writing a time chart, and at the same time, the glogs of the sequence circuit can be completed, and at the same time, it has a simple structure and is versatile. PLO can be realized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、タイムチャートをプログラムするCRTの表
示例、第2図、第3図は、インターロック回路をプ賞グ
ラムするCRTの表示例、第4図は、本発明の詳細な説
明するためのブロック図、第5図は、本発明のPLCl
−説明するためのフローチャートである。 1・・・出力光テーブル、2・・・出カバターンテーブ
ル、3・・・ステップ移行テーブル、4・・・インター
ロック条件テーブル、11・・・メインモニタ、12・
・・条件式解析器、13・・・出力趨子、14・・・ス
テツプカクンタ。                 
     −静 4 層
FIG. 1 is an example of a CRT display for programming a time chart, FIGS. 2 and 3 are examples of a CRT display for programming an interlock circuit, and FIG. 4 is for a detailed explanation of the present invention. The block diagram of FIG. 5 is a block diagram of the PLCl of the present invention.
- Flowchart for explanation. DESCRIPTION OF SYMBOLS 1... Output light table, 2... Output turntable, 3... Step transition table, 4... Interlock condition table, 11... Main monitor, 12...
... Conditional expression analyzer, 13... Output trend, 14... Step kakunta.
-Static 4 layers

Claims (1)

【特許請求の範囲】[Claims] 1、CRTの表示画面として、2檀類の表示画面を用意
し、第1の表示−面金3つのエリアに区分し、制(II
4Iざnる出力端子NO,とステップに対するO N 
−OF F制御パターンとステップ後付及びインターロ
ック回路NOをプログラムし、i@2の表示画面でイン
ターロック回路NOに対応するインターロック回路をプ
ログラムすることにより、タイムチャートから直接プロ
グラムできうろことを%徴としたタイムチャート人力方
式のPLC。
1. Prepare two kinds of display screens as CRT display screens, divide them into three areas: the first display - Mengane, and
4I output terminal NO, and ON for the step
- By programming the OFF control pattern, step retrofit, and interlock circuit NO, and programming the interlock circuit corresponding to the interlock circuit NO on the i@2 display screen, you can program directly from the time chart. Time chart based on percentages. Manually operated PLC.
JP3950082A 1982-03-15 1982-03-15 Plc of time chart input system Granted JPS58158704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3950082A JPS58158704A (en) 1982-03-15 1982-03-15 Plc of time chart input system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3950082A JPS58158704A (en) 1982-03-15 1982-03-15 Plc of time chart input system

Publications (2)

Publication Number Publication Date
JPS58158704A true JPS58158704A (en) 1983-09-21
JPH0119170B2 JPH0119170B2 (en) 1989-04-10

Family

ID=12554761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3950082A Granted JPS58158704A (en) 1982-03-15 1982-03-15 Plc of time chart input system

Country Status (1)

Country Link
JP (1) JPS58158704A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204306A (en) * 1986-03-05 1987-09-09 Fuji Electric Co Ltd Designing device for sequence control system
JPH0193803A (en) * 1987-10-05 1989-04-12 Honda Motor Co Ltd Method for generating sequence program
US5177420A (en) * 1989-05-01 1993-01-05 Honda Giken Kogyo Kabushiki Kaisha Method of and apparatus for generating control program
WO1999036842A1 (en) * 1998-01-20 1999-07-22 Takashi Nishikawa Sequence control method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7269468B2 (en) * 2003-09-05 2007-09-11 Fisher-Rosemount Systems, Inc. State machine function block with a user modifiable output configuration database

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146508A (en) * 1979-05-01 1980-11-14 Taitetsuku:Kk Forming device of sequence
JPS56168263A (en) * 1980-05-30 1981-12-24 Hitachi Ltd Program making device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55146508A (en) * 1979-05-01 1980-11-14 Taitetsuku:Kk Forming device of sequence
JPS56168263A (en) * 1980-05-30 1981-12-24 Hitachi Ltd Program making device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62204306A (en) * 1986-03-05 1987-09-09 Fuji Electric Co Ltd Designing device for sequence control system
JPH0193803A (en) * 1987-10-05 1989-04-12 Honda Motor Co Ltd Method for generating sequence program
US5177420A (en) * 1989-05-01 1993-01-05 Honda Giken Kogyo Kabushiki Kaisha Method of and apparatus for generating control program
WO1999036842A1 (en) * 1998-01-20 1999-07-22 Takashi Nishikawa Sequence control method

Also Published As

Publication number Publication date
JPH0119170B2 (en) 1989-04-10

Similar Documents

Publication Publication Date Title
US6981226B2 (en) Flowchart programming for industrial controllers, in particular motion controllers
US4736320A (en) Computer language structure for process control applications, and translator therefor
US5034899A (en) Software tool for automatically generating a functional-diagram graphic
EP0461830B1 (en) Figure editing apparatus
JPS58158704A (en) Plc of time chart input system
WO1989005007A1 (en) Picture element correction method
JPH01106201A (en) Graphic element correcting system
JPH01102605A (en) Contour form correcting method
US5093796A (en) Automatic programming definition of a machining configuration for a numerical control device
JPH0221320A (en) Information processor having help function including editing function
JPS6143725B2 (en)
JPS6386021A (en) Screen control method
JPH07152549A (en) Plant software developing method
JPS58191007A (en) Master control register circuit
JPH03116223A (en) Screen control system for input of variable length data
JPH0467206A (en) Circuit input system for sequencer loader
JPS61131124A (en) Conversation input processing system
JPH0334100B2 (en)
JPH0484328A (en) Program preparing device
JPS62293339A (en) Method for transforming menu into hierarchy in computer system
JPH05233295A (en) Supporting system for design type expert system construction
JPS63292306A (en) Nc command information generating device
JPH04219857A (en) Screen controller
JPH05108136A (en) Processing program preparing method
JPS63293677A (en) Designing device for loop controller