JPS58129567A - Multi-system control device - Google Patents
Multi-system control deviceInfo
- Publication number
- JPS58129567A JPS58129567A JP1135782A JP1135782A JPS58129567A JP S58129567 A JPS58129567 A JP S58129567A JP 1135782 A JP1135782 A JP 1135782A JP 1135782 A JP1135782 A JP 1135782A JP S58129567 A JPS58129567 A JP S58129567A
- Authority
- JP
- Japan
- Prior art keywords
- lock
- processing device
- processing
- control device
- lock request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
Abstract
Description
【発明の詳細な説明】
発明の礪する紋術分野
本発明は同−主記１′ｊ１装置ｔを共用するマルチ７ス
テムにおいて、前記主記憶装置のシステム共通領域の各
処理装置のアクセスを制御するマルチシステム制御装置
に関する。DETAILED DESCRIPTION OF THE INVENTION A field in which the invention is becoming increasingly popular The present invention provides a method for controlling access of each processing unit to a system common area of the main storage device in a multi-7 system that shares the same device. The present invention relates to a multi-system control device.
従来技術
同一主記憶装置をアクセスする複数の処理装置を備えた
システムにおいて、主記憶のシステム共通領域を（新す
る時ある処理装置が更新中に他の処理装置ｄｔが前記シ
ステム共通領域をアクセスしてしまうと更新途中の情報
全使用して処理の！Ａ＠作を起こしてし１うという危険
性が存在する。従って従来は処理装置間のデータ通信を
もたないマルチシステムにおいてはある処理＃ｆｃｔｌ
／ｌが前記システム共通領域を〈新する場合、主記憶中
に更新中のフラグをセットして更新を行なう。也の処理
装置ｔが前記／ステム共通＠域を読み出す時、この他の
処理装置は、前記フラグをチェックし、セットさｎてい
なけｎは前記システム共通領域を読み出して使用するが
、前記フラグがセットさｎていｎば前記フラグがリセッ
トさｎるまで前記システム共通領域ｒｉ使用できない。Prior Art In a system equipped with a plurality of processing units that access the same main memory, the system common area of the main memory is updated (when a certain processing unit is updating, another processing unit dt accesses the system common area). If you do so, there is a risk that all the information that is being updated will be used and the process will be executed.Therefore, conventionally, in a multi-system that does not have data communication between processing devices, a certain process # fctl
When /l updates the system common area, it sets an updating flag in the main memory and performs the update. When another processing device t reads the /stem common @ area, other processing devices check the flag and read and use the system common area if the flag is not set. If not set, the system common area ri cannot be used until the flag is reset.
この場合、主記憶中のフラグの部分を常にチェック、す
なわち、主記憶中から読出して判断しなけｎばならず、
他の処理装置ｔの主記憶アクセスが増加し、システム全
体のスループッ）ｔ−低下させるという欠旋がある。In this case, the flag part in main memory must be constantly checked, that is, it must be read from main memory to make a decision.
There is a disadvantage that the main memory accesses of other processing units t increase and the throughput of the entire system decreases.
発明の目的
本発明の目的はシステム全体としての主記憶アクセスの
回数を減少せしめ、システムとしての効率をアップさせ
るようにしたマルチシステム制御装置を提供することに
おる。OBJECTS OF THE INVENTION An object of the present invention is to provide a multi-system control device that reduces the number of main memory accesses for the entire system and increases the efficiency of the system.
発明の構成
本発明の装置は、主記憶装置と、そｎぞれがこの主記憶
装置ｌｔ共用し動作抑止信号に応答して処理動作を中断
する複数の処理装置とを有するシステムの制御装置にお
いて、前記複数の処理装置のうちの他の処理装置からの
ロック要求が受は付けら牡ていないときはある処理装置
からのロック要求を受は付は前記他の処理装置からの目
、り要求を受は付けないようにする手段と、前記他の処
理装置からの口、り要求が受は付けらｎているときは前
記おる処理装置からのロック要求ま良はロック参照要求
に応答して前記ある処理装置に動作抑止信号を送出する
手段とを含む。Structure of the Invention The device of the present invention is a control device for a system having a main storage device and a plurality of processing devices each of which shares the main storage device lt and suspends processing operations in response to an operation inhibit signal. , when a lock request from another processing device among the plurality of processing devices is not received, the lock request from a certain processing device is accepted, and a lock request from the other processing device is received. means for not accepting the lock request from the other processing device, and when the request from the other processing device is not accepted, the lock request from the other processing device responds to the lock reference request. and means for sending an operation inhibiting signal to the certain processing device.
発明の実施例
次に本発明について図ｄｉｊ１−参照して詳細に説明す
る。第１図を参照すると１本発明の一実施例の適用され
るシステムは、システム共通領域を有する主記憶装置１
１ｔ！ｔシステム共通領域をアクセスするため前記主記
憶装置１とパス５および６を介して接続さｎる処理装置
２および３．およびこれら処理装置２および３からのロ
ック要求信号７および１１−口、り解除信号８および１
２＋および口、り参照信号９および１３ｔ−受は動作抑
止信号１０および１４ｔ−発生するシステム制御装置４
から構成さｎている。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to FIG. Referring to FIG. 1, a system to which an embodiment of the present invention is applied includes a main storage device 1 having a system common area.
1t! t processing devices 2 and 3 connected to the main storage device 1 via paths 5 and 6 to access the system common area; and lock request signals 7 and 11 from these processing devices 2 and 3, and release signals 8 and 1.
2+ and 1, the reference signals 9 and 13t-receive the system control device 4 which generates the operation inhibit signals 10 and 14t-.
It consists of n.
第２図を参照すると、本発明の一実施例である前記装置
４は、前記処理装置２０口、クビｖトＹｔ表示するフリ
ップフロ、プ（以下Ｆ／Ｆ ） １５ 。Referring to FIG. 2, the device 4, which is an embodiment of the present invention, has 20 processing devices and a flip-flop (hereinafter referred to as F/F) 15 which displays the processing device Yt.
前記処理装置３のロックピットを表示するツリツブフロ
ップ（以下Ｆ／Ｆ ） １６−およびゲート群１７〜２
５から構成さ匹ている。A flop flop (hereinafter referred to as F/F) 16- that displays the lock pit of the processing device 3 and gate groups 17 to 2
It consists of 5 animals.
次に本実施例の動作Ｙｔ第１図および第２図を参照しな
がら詳細に説明する。Next, the operation Yt of this embodiment will be explained in detail with reference to FIGS. 1 and 2.
まず、処理装置２のロックピットを示すＦ／Ｆ１５およ
び処理装置３のロックピットを示す１４１６がともにセ
ットさｎていない場合について説明する。処理装置２か
らのロック参照信号９オたはロック要求信号７が駆動さ
ｎるとオアゲート２３を介してゲート２０で口、クビッ
トｌ’／１１６の出力信号２８がチェックされる。この
場合においては前記１”／Ｆ１６がセットさｎていない
ため、動作抑止信号ｌＯは駆動さ【ない。同様に処理装
置３からのロック参照信号１３またはロック要求信号１
１はオアゲート２４を介してゲート２１に与えらｎ四、
クビ、トＦ／ｌＩ″１５の出方信号２６がチェックされ
る。この場合においては前記Ｆ／Ｆ１５がセットさｎて
いないため動作抑止信号１４は駆動されない。ロックピ
ットＰ／Ｆ１５および１６社セットさ扛ていないため＃
Ｆ／Ｆ１５ および１６の負出力信号２７および２９
はそｎぞれ論理“１″となりゲー）１９ｔ−介して信号
３０が駆動されている。このときロック要求信号７が駆
動さｎるとゲート１７ｔ−介して口、クビ、）Ｆ／Ｆ１
５がセットさｎ、前記処理装置２からのロックが行われ
たことになる。同様にロック要求信号１１が駆動さｎる
とゲー）１８を介してロックピットＦ／Ｆ１６がセット
され処理装置ｔ３からのロックが行わｎたことになる。First, a case will be described in which both F/F 15 indicating the lock pit of the processing device 2 and 1416 indicating the lock pit of the processing device 3 are not set. When the lock reference signal 9 or the lock request signal 7 from the processing device 2 is driven, the output signal 28 of the qubit l'/116 is checked at the gate 20 via the OR gate 23. In this case, since the 1"/F16 is not set, the operation inhibit signal 1O is not driven. Similarly, the lock reference signal 13 or the lock request signal 1 from the processing device 3 is not driven.
1 is given to the gate 21 via the or gate 24, n4,
The output signal 26 of the F/I"15 is checked. In this case, the F/F15 is not set, so the operation inhibit signal 14 is not driven. Lockpit P/F15 and 16 company set Because it is not destroyed #
Negative output signals 27 and 29 of F/Fs 15 and 16
The signal 30 is driven through the signal 19t-, which becomes a logic "1". At this time, when the lock request signal 7 is driven, the gate 17t is opened, fired, )F/F1
5 is set to n, which means that the lock from the processing device 2 has been performed. Similarly, when the lock request signal 11 is driven, the lock pit F/F 16 is set via the gate 18, and locking from the processing device t3 is performed.
すなわちロック参照信号９および１３に応答して動作抑
止信号は発生さｎず、また、ロック要求信号７および９
に応答して動作抑止信号は発生さｎず自分のロックピッ
トＦ／Ｆがセットされる。That is, no operation inhibit signal is generated in response to lock reference signals 9 and 13, and lock request signals 7 and 9 are not generated.
In response, the lock pit F/F of its own is set without generating an operation inhibiting signal.
次に処理装置２からのロックピットＦ／Ｆ’１５がセッ
トされている場合について説明する。Next, a case where the lock pit F/F'15 from the processing device 2 is set will be explained.
処理装置３からのロック参照信号１３およびロック要求
信号ｉｘが駆動さｎるとオアゲート２４を介してゲート
２１にてロックピットＦ／Ｆ １５の出力信号２６がチ
ェックさｎる。この場合前記に’／に’１５がセットさ
扛ているためオアゲート２５を介して処理装置３への動
作＝ｔｈ信号１４が駆動される。また、ロックビ、トＦ
ｉＦ１ｓがセットされているため出力信号２７＃：ｊ論
理′０”となりグー）１９Ｙｔ介して信号３０Ｈ付勢さ
ｎない、従ってロック要求信号１１ｔ；ｔゲート１８で
抑えられ口、クビ、トＦ／Ｆ１６はセットさｎない。す
なわち他の処理装置が口、りしている場合は口、り参照
を行えば動作抑止となり、また１口、り要求を行えばロ
ックは行われず動作抑止となる。When the lock reference signal 13 and lock request signal ix from the processing device 3 are driven, the output signal 26 of the lock pit F/F 15 is checked at the gate 21 via the OR gate 24. In this case, since '15 is set in '/', the operation=th signal 14 to the processing device 3 is driven via the OR gate 25. Also, Rock Bi, ToF
Since iF1s is set, the output signal 27#:j becomes logic '0'' and does not activate the signal 30H via 19Yt. Therefore, the lock request signal 11t;t is suppressed by the gate 18 and the F16 is not set.In other words, if another processing device is in use, a read reference will inhibit the operation, and if a single read request is made, no lock will be performed and the operation will be inhibited.
次にロックピットＦ／Ｆ１５および１６ともにセットさ
れていない場合について説明する。ロック要求信号７お
よび１１が同一タイミングで供給された場合ゲート２２
を介してオアゲート２５が駆動され処理装置３への動作
抑止信号１４が発生さｎる。この発生と同時にゲート２
２の負出力でゲート１８が抑えら４口、クビ、）Ｆ／１
”１６のセットが抑止され口、クビットｉ”／Ｆ１５の
セ。Next, a case where both lock pit F/Fs 15 and 16 are not set will be explained. When lock request signals 7 and 11 are supplied at the same timing, the gate 22
The OR gate 25 is driven through the control circuit 1, and an operation inhibit signal 14 to the processing device 3 is generated. At the same time as this occurs, Gate 2
Gate 18 is suppressed by negative output of 2, 4 mouths, fired,) F/1
``The set of 16 is suppressed, Qubit I''/F15 set.
トのみが行なわれる。すなわち、システムとしては１つ
の処理装置をロックして他の処理装置を動作抑止すれば
よい。したがって、システムとしては一方の処理装置の
ロックを行ない他の処理装置のロックは行わず動作抑止
とする。最後に処理装置２および３のそｎぞｔからの口
、り解除イざ号８および１２はそれぞｎＦｉｐｌ ｓお
よび１６のリセットを行ないロックピットの解除を行う
。Only the That is, the system may lock one processing device and inhibit the operation of other processing devices. Therefore, the system locks one processing device and does not lock the other processing device, thereby inhibiting its operation. Finally, release reset signals 8 and 12 from each of processing units 2 and 3 reset nFipls and 16, respectively, and release the lock pit.
第３図を参照すると、システム共通領域を更新する場合
はロックをかけ、更新終了後ロックを解除すること自体
は、従来と同様の動作に似ている。Referring to FIG. 3, the process of locking when updating the system common area and releasing the lock after the update is similar to the conventional operation.
しかし、読出しの場合、一方の処理装置が口、り参照を
行ったとき、他の処理装置がロックをかけてい【ば動作
抑止信号がシステム制御装置から送られるため、一方の
処理装置は口、り参照する時点で動作が抑止さｎる。こ
の状態で他の処理装置が口、りを解除すｎはシステム制
御装置から動作抑止信号は送出されなくなり、処理装置
蝶次の動作に移行できる。すなわち、システム共通領域
の読出しが実行できる。このように動作抑止信号を送る
ことにより、処理装置の動作を抑止させ従来のような主
記憶アクセスをなくすという効果がある。また、Ｉ！Ｉ
ｅ出しの場合だけでなくロック要求時も他の処理装置が
ロックしてぃ扛ば完了するまでロック要求を抑止させる
。このように処理装置のそれぞｎとしては他の処理装置
の状況を監視しなくても、システム共通領域ｔ−続出す
時はロック参照を、また、ｌ！新する場合はロック要求
を行えば動作抑止信号により帰盾なく以後の動作が保証
さｎる。However, in the case of reading, when one processing device performs a direct reference, if the other processing device is locked, an operation inhibit signal is sent from the system control device. The operation is inhibited at the point when it is referenced again. In this state, if another processing device releases the lock, the system control device no longer sends out an operation inhibiting signal, and the processing device can move on to the next operation. That is, the system common area can be read. Sending the operation inhibiting signal in this manner has the effect of inhibiting the operation of the processing device and eliminating the conventional main memory access. Also, I! I
Not only in the case of e-output but also in the case of a lock request, if another processing device is locked, the lock request is suppressed until completion. In this way, each processing device n does not have to monitor the status of other processing devices, but when the system common area t- continues, it can refer to the lock, and l! When updating, if a lock request is made, the operation inhibition signal guarantees subsequent operation without any repercussions.
発明の効果
本発明には、ロックピットを設は動作抑止信号を発生す
るようにすることによりシステム全体の効率を向上させ
るという効果がある。Effects of the Invention The present invention has the effect of improving the efficiency of the entire system by providing a lock pit and generating an operation inhibiting signal.
第１図は本発明の適用されるシステムを示す図、ｗ１２
図は本発明の一実施例を示す図、および第３図は本実施
例の動作の概要を説明するための図である。
図において、ｌ・・・・・・主記憶装置、２−３・旧・
・処理装置、４・・・・・・システム制御装置、５−６
・旧・・主記憶アクセスパス、１５．１６・・・・・・
’ 、／ ヒｙ トを示すスリップフロップ％ １７〜
２２・旧・・アントゲート、２３−２５・・・・・・オ
アゲート。FIG. 1 is a diagram showing a system to which the present invention is applied, w12
The figure shows one embodiment of the present invention, and FIG. 3 is a diagram for explaining the outline of the operation of this embodiment. In the figure, l... main storage device, 2-3 old...
・Processing device, 4...System control device, 5-6
・Old...Main memory access path, 15.16...
' , / Slip flop % 17~
22. Old... Ant Gate, 23-25... Or Gate.
Claims (1)
動作抑止信号に応答して処理動作を中断する複数の処理
装置とを有するシステムの制御装置において、前記ａｍ
の処理装置のうちの他の処理装置からのロック要求が受
は付けら扛てい々いときは、ある処理装置からのロック
要求１に受は付は前記他の処理装置からのロック要求を
受は付けないようにする手段と、前記他の処理装置から
のロック要求が受は付けられているときは前記ある処理
装置からのロック要求またはロック参照要求に応答して
前記ある処理装置に動作抑止信号を送出する手段と’ｔ
ｔむごとを特徴とするマルチシステム制御装置。In the control device for a system having a main dpi pupil device and a plurality of processing devices each of which shares the main storage device i and suspends processing operations in response to an operation inhibit signal,
When a lock request from another processing device among the processing devices is not accepted, the lock request from the other processing device is accepted. and means for inhibiting the operation of the certain processing device in response to a lock request or lock reference request from the certain processing device when a lock request from the other processing device is accepted. Means for transmitting signals and 't
A multi-system control device featuring tmugoto.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135782A JPS58129567A (en) | 1982-01-27 | 1982-01-27 | Multi-system control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135782A JPS58129567A (en) | 1982-01-27 | 1982-01-27 | Multi-system control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58129567A true JPS58129567A (en) | 1983-08-02 |
Family
ID=11775771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135782A Pending JPS58129567A (en) | 1982-01-27 | 1982-01-27 | Multi-system control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58129567A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975833A (en) * | 1986-07-15 | 1990-12-04 | Fujitsu Limited | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365034A (en) * | 1976-11-22 | 1978-06-10 | Nippon Telegr & Teleph Corp <Ntt> | Competitive circuit |
| JPS5462749A (en) * | 1977-10-28 | 1979-05-21 | Hitachi Ltd | Multiple information processing system |
| JPS55103663A (en) * | 1979-01-31 | 1980-08-08 | Nissin Electric Co Ltd | Micro computer composite unit |
| JPS5654562A (en) * | 1979-10-09 | 1981-05-14 | Nippon Telegr & Teleph Corp <Ntt> | Competing circuit |
-
1982
- 1982-01-27 JP JP1135782A patent/JPS58129567A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5365034A (en) * | 1976-11-22 | 1978-06-10 | Nippon Telegr & Teleph Corp <Ntt> | Competitive circuit |
| JPS5462749A (en) * | 1977-10-28 | 1979-05-21 | Hitachi Ltd | Multiple information processing system |
| JPS55103663A (en) * | 1979-01-31 | 1980-08-08 | Nissin Electric Co Ltd | Micro computer composite unit |
| JPS5654562A (en) * | 1979-10-09 | 1981-05-14 | Nippon Telegr & Teleph Corp <Ntt> | Competing circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975833A (en) * | 1986-07-15 | 1990-12-04 | Fujitsu Limited | Multiprocessor system which only allows alternately accessing to shared memory upon receiving read and write request signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474193B (en) | Barrier transactions in interconnects | |
| JPH0731662B2 (en) | Multiprocessor system | |
| US6696316B2 (en) | Integrated circuit (IC) package with a microcontroller having an n-bit bus and up to n-pins coupled to the microcontroller | |
| US11775450B2 (en) | Memory protection circuit and memory protection method | |
| CN1122929C (en) | Atom manipulation for remote momory and device for implementing the manipulation | |
| KR100302223B1 (en) | The secret interface for the process control computer and the method of transferring its data | |
| US5559989A (en) | Device for protecting memory areas of an electronic microprocessor | |
| JPS58129567A (en) | Multi-system control device | |
| US5677910A (en) | High performance two-port transport LAN bridge | |
| JPH01199249A (en) | Bus master for selectively trying to fill cash line to full entry | |
| JPS58129565A (en) | Multi-system control device | |
| US5815437A (en) | Data input/output managing device, particularly for a non-volatile memory | |
| JPH02130660A (en) | Writing protection circuit | |
| JPS6095678A (en) | Multi-processor system | |
| JPS6298449A (en) | Data communication system | |
| JP2590239B2 (en) | Lock circuit lock acquisition method | |
| KR920001543Y1 (en) | Circuit protecting data of elevator system | |
| JPS6170638A (en) | Parity checking circuit | |
| JPS6159562A (en) | Method for controlling interface | |
| JPS638500B2 (en) | ||
| JPS62175042A (en) | Terminal system for data communication | |
| RU2165640C1 (en) | Arrangement for connecting intersystem parallel bus to peripheral parallel bus interface | |
| KR100254197B1 (en) | Dixy-ii asic including lock data comparator | |
| JPS58211269A (en) | Multi-processor system | |
| JPS59168550A (en) | Information processor |