JPH1146301A - Image distortion correction device and image-processing device and method using the correction device - Google Patents

Image distortion correction device and image-processing device and method using the correction device

Info

Publication number
JPH1146301A
JPH1146301A JP10038335A JP3833598A JPH1146301A JP H1146301 A JPH1146301 A JP H1146301A JP 10038335 A JP10038335 A JP 10038335A JP 3833598 A JP3833598 A JP 3833598A JP H1146301 A JPH1146301 A JP H1146301A
Authority
JP
Japan
Prior art keywords
signal
shading
image
peak value
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10038335A
Other languages
Japanese (ja)
Other versions
JP3555430B2 (en
Inventor
Shinichi Shinoda
伸一 篠田
Keisuke Nakajima
啓介 中島
Toshiaki Nakamura
敏明 中村
Yoshiharu Konishi
義治 小西
Kenji Sugiyama
健治 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP03833598A priority Critical patent/JP3555430B2/en
Publication of JPH1146301A publication Critical patent/JPH1146301A/en
Application granted granted Critical
Publication of JP3555430B2 publication Critical patent/JP3555430B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To rapidly correct shading with high accuracy despite the variance of peak values of a reading signal by multiplying the input data by the peak value of data on a reference image and also multiplying the value of a signal peak register, i.e., the peak value covering up to the preceding line of the input data by the peak value of data on the reference image to perform the shading correction, based on those two multiplication results. SOLUTION: A 1st mode is a shading storage mode. In a signal reading mode, i.e., a 2nd mode, a shading waveform is read out synchronously with the reading of an image. Then an input signal VI is multiplied by a reference peal signal Vwp from a reference peak detection part 101 with a multiplier 106. Meanwhile, the shading waveform Vw stored in a shading storage part 102 is multiplied by the peak signal from a signal peak detection part 104 with a multiplier 107. The signal Vic multiplied by the multiplier 106 and the signal Vwc acquired through the multiplier 107 are inputted to a shading correction circuit 105 which performs the shading correction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、スキャナなどの画
像を読み取り読み取った画像を処理する画像処理装置に
係り、特に高速で高精度な補正が必要な画像処理装置に
おける画像の歪みを補正する装置及び方法に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for processing an image read by a scanner or the like, and particularly to an apparatus for correcting image distortion in an image processing apparatus requiring high-speed and high-precision correction. And methods.

【0002】[0002]

【従来の技術】画像読み取り装置は、スキャナによって
画像情報を読み取るのが一般的で、スキャナの光学系の
特性である光源ムラやセンサ感度ムラを補正する方式と
してはシェーディング補正方式が公知である。シェーデ
ィング補正方式は、まず基準となるシェーディング波形
(白基準板の読み取り波形)を予め読み取っておき、次
に画像を読み取る際に、予め読み取ったシェーディング
波形で読み取る画像信号を正規化することでシェーディ
ング歪みを補正する方式である。しかし、前提としてシ
ェーディング波形よりも高い信号は入力されないと考え
ていることが多く、この場合はシェーディング波形より
も高い信号が入ると白にクリップされる。一方、ファク
シミリ等の読み取りの場合は、通信毎又はページ毎にシ
ェーディング波形を読み取り更新するのでシェーディン
グ波形の記憶と画像読取時との時間差はなく、シェーデ
ィング波形よりも高い信号が入って白にクリップされて
も、その部分は実際に白と変わりないので問題にならな
い。
2. Description of the Related Art An image reading apparatus generally reads image information with a scanner, and a shading correction method is known as a method for correcting unevenness of a light source and sensor sensitivity which are characteristics of an optical system of the scanner. In the shading correction method, first, a shading waveform serving as a reference (a read waveform of a white reference plate) is read in advance, and when an image is read next, an image signal read using the previously read shading waveform is normalized to reduce shading distortion. This is a method for correction. However, it is often assumed that a signal higher than the shading waveform is not input. In this case, when a signal higher than the shading waveform enters, the signal is clipped to white. On the other hand, in the case of reading a facsimile or the like, since the shading waveform is read and updated for each communication or each page, there is no time difference between the storage of the shading waveform and the time of image reading, and a signal higher than the shading waveform enters and is clipped to white. However, that part does not matter because it is not really different from white.

【0003】しかしながら、読み取り装置の中には、常
に動作していて、シェーディング波形を週毎、または月
毎にしか更新できないものがある。
[0003] However, some reading devices are constantly operating and can only update the shading waveform weekly or monthly.

【0004】この場合、シェーディング波形の読み取り
と画像読み取り時と時間の差があるので、環境温度の変
化により、シェーディング波形が変わってしまう恐れが
あり、良好な補正ができない。多少精度が悪くなるがシ
ェーディング波形よりも入力信号が低ければ、シェーデ
ィング波形後のピーク値を検出して、そのピーク値で正
規化することで全体的に黒につぶれるような画質劣化は
防止できる。しかし、シェーディング波形よりも高い信
号が入る場合は、必要な信号がシェーディング補正の時
点で白クリップされるので、以降の処理でも画質劣化は
防止できない。この場合、全体的に画像が白くなり、例
えば、黒細線の画像が白に擦れるという問題が起こる。
[0004] In this case, there is a time difference between the time of reading the shading waveform and the time of reading the image. Therefore, there is a possibility that the shading waveform may be changed due to a change in environmental temperature, and good correction cannot be performed. Although the accuracy is somewhat deteriorated, if the input signal is lower than the shading waveform, a peak value after the shading waveform is detected and normalized by the peak value, thereby preventing the deterioration of the image quality such that the image is completely blackened. However, when a signal higher than the shading waveform enters, a necessary signal is clipped in white at the time of shading correction, so that image quality deterioration cannot be prevented even in the subsequent processing. In this case, the image becomes white as a whole, and, for example, there arises a problem that the image of the black thin line rubs white.

【0005】このような問題を解決する方式として、例
えば特開昭60−259063号記載のようにセンサ出力を増幅
するアンプの前段に減衰機を設けて、シェーディング補
正のオーバーフローを検出して減衰機を制御し、信号を
シェーディング波形以内に調節する方式がある。
As a method for solving such a problem, for example, as described in Japanese Patent Application Laid-Open No. 60-259063, an attenuator is provided in front of an amplifier for amplifying a sensor output, and an attenuator is detected by detecting overflow of shading correction. , And adjust the signal within the shading waveform.

【0006】また、予め記憶したシェーディング波形値
にある割合で乗算することで実際のシェーディング波形
より高くし、信号がシェーディング波形を超えないよう
にマージンを持つような方式も知られている。
There is also known a method in which a shading waveform value stored in advance is multiplied by a certain ratio to make it higher than an actual shading waveform, and a margin is provided so that a signal does not exceed the shading waveform.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、特開昭
60−259063号記載の方式では、オーバーフローした際の
処理がディジタル部で閉じず、アナログ部まで及ぶので
処理速度が高くなると制御が難しい。
SUMMARY OF THE INVENTION However, Japanese Patent Application Laid-Open
According to the method described in Japanese Patent Application No. 60-259063, the processing when an overflow occurs is not closed by the digital section, and extends to the analog section.

【0008】また、予め記憶したシェーディング波形値
にある割合で乗算するような方式は全てディジタル処理
で実現できるが、高精度な補正ができないという問題が
あった。
Further, all the methods of multiplying a previously stored shading waveform value by a certain ratio can be realized by digital processing, but there is a problem that high-precision correction cannot be performed.

【0009】本発明は、上記問題点を鑑みてなされたも
ので、読み取り信号のピーク値が変動しても高精度なシ
ェーディング補正を拘束に抵コストに実現できる画像歪
み補正装置を提供することを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object of the present invention is to provide an image distortion correction apparatus which can realize high-precision shading correction at a low cost even if the peak value of a read signal fluctuates. It is the purpose.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明は 基準画像のシェーディングデータを記憶
する手段と、シェーディングデータのピーク値を検出す
る手段と、読み取り入力データのピーク値を検出する手
段と、入力データと上記記憶された基準画像のデータの
ピーク値とを乗算する手段と、入力データの前ラインま
でのピーク値である信号ピークレジスタの値と記憶され
た基準画像のデータのピーク値とを乗算する手段と、2
つの乗算結果を入力し、シェーディング補正を行うシェ
ーディング補正手段とを有することを特徴とする。
In order to achieve the above object, the present invention provides a means for storing shading data of a reference image, a means for detecting a peak value of shading data, and a method for detecting a peak value of read input data. Means for multiplying the input data by the peak value of the data of the stored reference image, and the value of the signal peak register, which is the peak value up to the previous line of the input data, and the data of the stored reference image. Means for multiplying by a peak value, 2
And a shading correction unit for inputting two multiplication results and performing shading correction.

【0011】[0011]

【発明の実施の形態】以下、本発明の一実施例を図面に
従って説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0012】図1は本発明を適用した画像処理装置を示
したものである。画像処理装置は光源、読み取った光を
電気信号に変換するためのイメージセンサ1,アンプ
2,AD変換器3,画像読み取り装置10,認識処理部
6,出力装置であるプリンタ7,装置全体の制御を行う
CPU8,読取媒体を搬送するための図示しないモータ
を制御し、1ライン分の読み取り終了後にLINEND
信号を出力するメカ制御部9から構成されている。
FIG. 1 shows an image processing apparatus to which the present invention is applied. The image processing apparatus includes a light source, an image sensor 1 for converting read light into an electric signal, an amplifier 2, an AD converter 3, an image reading apparatus 10, a recognition processing unit 6, a printer 7 as an output apparatus, and control of the entire apparatus. The CPU 8 controls the motor (not shown) for transporting the read medium, and executes LINE END after reading one line.
It comprises a mechanical control section 9 for outputting a signal.

【0013】この画像処理装置の動作は、光源より読取
媒体に光を当て、その反射光をイメージセンサ1で光電
変換し、そのアナログ画像信号をアンプ2で増幅し、A
D変換器3で10ビットのディジタルデータに変換し、
画像歪み補正部100で画像の歪みを除去し、補正処理
を行う。歪みを除去して、補正された信号Vcは画像前
処理部4でフィルタ処理を施し、信号の強調または平滑
化を行う。二値化処理部5は入力された多値信号を二値
に変換する機能と、入力された多値信号をそのまま出力
する機能とを有し、二値化した信号または多値信号をも
とに認識処理部6で、文字等の画像認識を行う。又、プ
リンタ7から二値画像、または多値画像を出力する。
The operation of this image processing apparatus is as follows. Light is applied to a reading medium from a light source, the reflected light is photoelectrically converted by an image sensor 1, an analog image signal is amplified by an amplifier 2, and A
The data is converted into 10-bit digital data by the D converter 3,
The image distortion correction unit 100 removes image distortion and performs a correction process. The distortion-removed signal Vc is subjected to a filtering process in the image preprocessing unit 4 to enhance or smooth the signal. The binarization processing unit 5 has a function of converting the input multi-level signal into a binary value and a function of outputting the input multi-level signal as it is, based on the binarized signal or the multi-level signal. First, the recognition processing unit 6 performs image recognition of characters and the like. Further, the printer 7 outputs a binary image or a multivalued image.

【0014】次に、本発明の画像歪み補正部100につ
いて説明する。
Next, the image distortion correcting section 100 of the present invention will be described.

【0015】画像歪み補正部100は、レジスタ10
8,参照ピーク検出部101,シェーディング記憶部1
02,信号ピーク検出部104,乗算器106,10
7,シェーディング補正回路105により構成されてい
る。
The image distortion correction unit 100 includes a register 10
8, reference peak detection unit 101, shading storage unit 1
02, signal peak detection unit 104, multipliers 106 and 10
7. It is composed of a shading correction circuit 105.

【0016】このように構成された画像歪み補正部10
0は、CPU8からの命令に基づいて2つのモードで実
行される。第1のモードは、シェーディング記憶モード
であり、参照データとして、白,黒などの既知の画像デ
ータを読み込み、シェーディング記憶部102に記憶す
る。このとき白の画像データについては、例えば白紙を
読み取ることにより行い、黒の画像データについては光
源を消灯した状態で読み取りを行う。この際、白,黒の
参照データのピーク値を記憶する。
The image distortion correction unit 10 thus configured
0 is executed in two modes based on a command from the CPU 8. The first mode is a shading storage mode, in which known image data such as white and black is read as reference data and stored in the shading storage unit 102. At this time, the white image data is read by, for example, reading a blank sheet, and the black image data is read with the light source turned off. At this time, the peak values of the white and black reference data are stored.

【0017】第2のモードは、信号読み取りモードであ
る。このモードでは、画像を読み込みに同期してシェー
ディング波形を読み出し、入力信号Vi と参照ピーク検
出部101からの参照ピーク信号Vwpとを乗算器106
で乗算し、シェーディング記憶部102に記憶されてい
るシェーディング波形Vw と信号ピーク検出部104か
らのピーク信号とを乗算器107で乗算する。次に、乗
算器106で乗算された信号Vicと乗算器107で得ら
れた信号Vwcとをシェーディング補正回路105へ入力
し、シェーディング補正回路105では、次式に従って
補正を行う。
The second mode is a signal reading mode. In this mode, the shading waveform is read in synchronization with the reading of the image, and the input signal Vi and the reference peak signal Vwp from the reference peak detection unit 101 are multiplied by the multiplier 106.
And the multiplier 107 multiplies the shading waveform Vw stored in the shading storage unit 102 by the peak signal from the signal peak detection unit 104. Next, the signal Vic multiplied by the multiplier 106 and the signal Vwc obtained by the multiplier 107 are input to the shading correction circuit 105, and the shading correction circuit 105 performs correction according to the following equation.

【0018】[0018]

【数1】 Vc =Vic/Vwc*1024 =(Vi *Vwp)/(Vw *Vip)*1024 …(数1) これにより、入力信号を白シェーディング波形と黒シェ
ーディング波形の間に抑えこむことができるので、白の
クリップを防止でき、画像全体も白側に上がることを防
止でき、高度なシェーディング補正を行うことが可能と
なる。
Vc = Vic / Vwc * 1024 = (Vi * Vwp) / (Vw * Vip) * 1024 (Equation 1) As a result, the input signal can be suppressed between the white shading waveform and the black shading waveform. Therefore, white clipping can be prevented, the entire image can be prevented from rising to the white side, and advanced shading correction can be performed.

【0019】ここでw、本画像歪み補正部100により
良好なシェーディング補正ができることについて詳細に
説明する。
Here, the fact that good shading correction can be performed by the image distortion correction unit 100 will be described in detail.

【0020】図2はシェーディング補正の概念図を示し
たものである。図2(a)の横軸は画素の並び方向、縦
軸は輝度を示している。ここでは画像歪み補正部100
への入力は10ビットの入力としているため0から10
23の輝度値を示している。黒シェーディングは、黒の
参照レベルを読み取った値、白シェーディングは、白の
参照レベルを読み取った値である。中央部の輝度が高く
周辺部が低いのは、照明の当たり方やレンズの特性によ
るものである。ノイズのように見える部分は、センサか
らの出力を増幅するアンプの特性が、センサの奇数ビッ
ト,偶数ビットで異なっているために生じるレベル差の
影響によるものである。このような状態において、入力
信号は図2(b)のように白のシェーディングと黒のシ
ェーディングの間に存在するのが通常の状態である。し
かし、温度による光量の変動や、読み取り原稿の地濃度
により、図2(c)のように、読み取り信号がシェーデ
ィング波形をオーバーすることがある。
FIG. 2 shows a conceptual diagram of shading correction. In FIG. 2A, the horizontal axis indicates the pixel arrangement direction, and the vertical axis indicates the luminance. Here, the image distortion correction unit 100
Input is a 10-bit input, so 0 to 10
23 indicates a luminance value. Black shading is a value obtained by reading a black reference level, and white shading is a value obtained by reading a white reference level. The reason why the brightness at the center is high and the brightness at the periphery is low is due to the way of illumination and the characteristics of the lens. The portion that looks like noise is due to the effect of the level difference that occurs because the characteristics of the amplifier that amplifies the output from the sensor are different between the odd and even bits of the sensor. In such a state, the input signal normally exists between white shading and black shading as shown in FIG. 2B. However, the read signal may exceed the shading waveform as shown in FIG. 2C due to the fluctuation of the light amount due to the temperature or the ground density of the read document.

【0021】この場合、入力信号をVi ,シェーディン
グ波形をVw ,シェーディング補正結果をVc とし、数
2に示すような補正を行うと、入力信号Vi がシェーデ
ィングVw より大きい場合、Vc >1となってしまう。
In this case, if the input signal is Vi, the shading waveform is Vw, and the shading correction result is Vc, and the correction shown in Expression 2 is performed, if the input signal Vi is larger than the shading Vw, Vc> 1. I will.

【0022】[0022]

【数2】 Vc =Vi /Vw …(数2) この場合、シェーディング補正を行うと白シェーディン
グ波形より上にある信号は白クリップされ、画像全体も
白側に上がっているので全体的に濃度の薄い画像にな
る。
Vc = Vi / Vw (Equation 2) In this case, when the shading correction is performed, the signal above the white shading waveform is clipped in white, and the entire image also rises to the white side. It becomes a thin image.

【0023】そこで、図2(c)のように入力信号のピ
ーク値が変動した際でも、図2(d)のように入力信号を
白シェーディング波形と黒のシェーディングの間に抑さ
え込むことで、白クリップを防ぎ、画像全体も白側に上
がることを防止する、高精度なシェーディング補正を実
現することができる。
Therefore, even when the peak value of the input signal fluctuates as shown in FIG. 2C, the input signal is suppressed between the white shading waveform and the black shading as shown in FIG. 2D. Thus, high-precision shading correction that prevents white clipping and prevents the entire image from rising to the white side can be realized.

【0024】そこで、輝度が0〜1023、つまり10
24の値をとるから、これにシェーディングのピーク値
Vwpと信号のピーク値Vipを用いて正規化すると、
Therefore, the brightness is 0 to 1023, that is, 10
Since this value is normalized using the peak value Vwp of shading and the peak value Vip of the signal,

【0025】[0025]

【数3】 Vc =(Vi/Vw)*(Vwp/)*1024 …(数3) となり、(数3)を変形すると(数1)となる。Vc = (Vi / Vw) * (Vwp /) * 1024 (Equation 3) When (Equation 3) is transformed, (Equation 1) is obtained.

【0026】このように、本発明の画像歪み補正部10
0により良好なシェーディング補正を行うことができ
る。また、本画像歪み補正部100では信号のピーク値
Vipとシェーディングのピーク値Vwpを対象的に演算
し、直後に除算する構成であるため、シェーディング補
正後ピーク値を用いて正規化処理する従来方式に比べ、
バランスの良い高精度な演算が実現できる。
As described above, the image distortion correcting section 10 of the present invention
With 0, good shading correction can be performed. In addition, since the image distortion correction unit 100 is configured to calculate the peak value Vip of the signal and the peak value Vwp of the shading symmetrically and immediately divide the same, the normalization process using the peak value after the shading correction is performed. compared to,
A well-balanced and highly accurate calculation can be realized.

【0027】次に、画像歪み補正部100を構成する各
部について詳細に説明する。
Next, each unit constituting the image distortion correction unit 100 will be described in detail.

【0028】図7にシェーディング波形のピーク値を検
出する参照ピーク検出部101の構成を示す。参照ピー
ク検出部101は、比較器1011とレジスタ101
2,参照ピークレジスタ1013で構成されている。シ
ェーディング波形を記憶する際に、比較器1011及び
レジスタ1012で入力されるシェーディング波形のデ
ータの最大値を検出し、LINEND信号(1ライン分
の読取終了に出る信号)により、1ライン間のピーク値
を参照ピークレジスタに記憶する。
FIG. 7 shows the configuration of the reference peak detector 101 for detecting the peak value of the shading waveform. The reference peak detection unit 101 includes a comparator 1011 and a register 101
2, a reference peak register 1013. When storing the shading waveform, the maximum value of the data of the shading waveform input by the comparator 1011 and the register 1012 is detected, and the peak value between one line is detected by a LINEN signal (a signal indicating completion of reading of one line). Is stored in the reference peak register.

【0029】図8に信号ピーク検出部104の構成を示
す。予めCPU8からレジスタ1048に初期モードを設定
しセレクタ1045を切り替えて、CPU8からのデー
タ(ピーク初期値)をレジスタ1046に書き込む。次
に読取の際にはCPU8からレジスタ1048に読取モ
ードが設定されセレクタ1045は比較器1044の出
力が選ばれる。そして、読み取り信号(Vi )はレジス
タ1046のデータと比較器1043で比較され、か
つ、比較器1044で前記比較器1043で比較された
高い方の信号の値と参照ピークレジスタ値(Vwp)とを
比較し、どちらか高い方の信号の値をレジスタ1046
に設定する。そして、次の読み取り信号(Vi )とレジ
スタ1046のデータを比較していくことで、ピーク値
を検出していく。1ライン分の読み取り信号(Vi )の
入力が終了するとLINEND信号が入力され信号ピー
クレジスタ1047に1ライン間のピーク値が設定され
る。さて、このLINEND信号が入ると、セレクタ1
042が切り替わりレジスタ1046からレジスタ10
40の値を減算した値がレジスタ1046に入力され
る。LINEND信号は1クロックなので1回だけ減算
された値がレジスタ1046に設定される。
FIG. 8 shows the configuration of the signal peak detection unit 104. The CPU 8 sets the initial mode in the register 1048 in advance and switches the selector 1045 to write the data (peak initial value) from the CPU 8 into the register 1046. Next, at the time of reading, the reading mode is set in the register 1048 from the CPU 8, and the output of the comparator 1044 is selected as the selector 1045. The read signal (Vi) is compared with the data of the register 1046 by the comparator 1043, and the comparator 1044 compares the value of the higher signal compared by the comparator 1043 with the reference peak register value (Vwp). Compare the value of the higher signal to the register 1046.
Set to. Then, the peak value is detected by comparing the next read signal (Vi) with the data in the register 1046. When the input of the read signal (Vi) for one line is completed, the LINEEND signal is input and the peak value for one line is set in the signal peak register 1047. Now, when this LINEEND signal is input, the selector 1
042 is switched from the register 1046 to the register 10
The value obtained by subtracting the value of 40 is input to the register 1046. Since the LINEND signal is one clock, a value obtained by subtracting only once is set in the register 1046.

【0030】次にシェーディング補正回路105の詳細
を説明する。まずシェーディング補正回路105の構成
を説明する前にシェーディング補正の概念を説明する。
Next, details of the shading correction circuit 105 will be described. Before describing the configuration of the shading correction circuit 105, the concept of shading correction will be described.

【0031】図3(a)はシェーディング除算処理の概
念図を示している。図形中のGを0とするGI軸は読み
取り信号のレベルを示し、Gを0とするAG軸はシェー
ディング波形のレベルを示している。高さ方向は補正後
の出力レベルを示している。つまり、注目する補正対象
画素のシェーディング波形レベルと読み取り信号レベル
を入力すれば、シェーディング補正後の結果を得るため
の変換テーブルになっている。これを二次元的に表した
ものが図3(b)である。シェーディング波形がたとえ
ば1023レベルであれば、入力信号とリニアな関係に
なり、もし、シェーディング波形が512であれば、そ
の傾きは2倍になり、入力信号が511レベルで出力は
1023に達する。このように補正テーブルの値は補正
すべき演算結果をテーブル化したものである。
FIG. 3A is a conceptual diagram of the shading division process. The GI axis in which G is 0 in the figure indicates the level of the read signal, and the AG axis in which G is 0 indicates the level of the shading waveform. The height direction indicates the output level after correction. In other words, it is a conversion table for obtaining the result after shading correction by inputting the shading waveform level and the read signal level of the target pixel to be corrected. FIG. 3B shows this two-dimensionally. If the shading waveform has a level of, for example, 1023, it has a linear relationship with the input signal. If the shading waveform has a level of 512, the slope is doubled, and the output reaches 1023 when the input signal is at the 511 level. As described above, the values of the correction table are obtained by tabulating the calculation results to be corrected.

【0032】しかし、1024レベル(10ビット)の
入力を2系列持つテーブルは1Mワードのメモリが必要
とされコスト上昇を避けられない。そこでテーブルを少
なくするために折り畳みを実施する。まず、本テーブル
は、2つの入力の除算結果を格納しているため、それぞ
れの入力を同じ定数で割った場合でも結果は変わらな
い。そこで、それぞれの入力を1/2(9bit )にする
ことで、図3(b)の補正空間AGICを部分空間DG
HEにマッピングする。ビット精度は落ちてしまうが、
これによりメモリは1/4に縮退できる。
However, a table having two series of 1024 level (10 bit) inputs requires a memory of 1M words, so that an increase in cost cannot be avoided. Therefore, folding is performed to reduce the number of tables. First, since this table stores the result of division of two inputs, the result does not change even when each input is divided by the same constant. Therefore, by making each input 1 / (9 bits), the correction space AGIC shown in FIG.
Map to HE. Although the bit precision drops,
As a result, the memory can be reduced to 1/4.

【0033】この動作を図4を用いて説明する。図4は
シェーディング波形と入力信号の関係を概念的に示した
図である。図4のaの領域は白と黒のシェーディングの
範囲が狭く信号も小さい場合で、例えば、白シェーディ
ングの値が511(9bit )未満とすると図3(b)の
部分空間DGHEに相当する。図4のbの領域はシェー
ディング範囲が大きく、信号も大きく振れる(0〜10
23)場合である。これは図3(b)の空間AGICに
相当する部分である。この図4のaの領域とbの領域を
共に9bit (0〜511)の信号にダイナミックに切り
替えるには、図5に示すようにシェーディング波形(2
つの入力の高い値の方)の最上位ビットが1であれば、
2つの入力のそれぞれ最下位ビットを削除し、最上位ビ
ットが0であれば、それぞれ最上位ビットを削除するこ
とで9bit (0〜511)化が実現できる。単純に信号
の最下位ビットを削除して1/2にすると、もともと9
ビットの信号しかない場合は8ビットにしてしまうが、
シェーディング波形(2つの入力の高い値の方)の最上
位ビットによって削除するビットを選択することによ
り、信号が小さくても大きくても演算精度を9ビットに
保つことが可能になる。
This operation will be described with reference to FIG. FIG. 4 is a diagram conceptually showing a relationship between a shading waveform and an input signal. The area a in FIG. 4A has a small white and black shading range and a small signal. For example, if the value of white shading is less than 511 (9 bits), it corresponds to the subspace DGHE in FIG. 3B. The area b in FIG. 4 has a large shading range and a large signal fluctuation (0 to 10).
23) This is the case. This is a portion corresponding to the space AGIC in FIG. In order to dynamically switch both the area a and the area b in FIG. 4 to a signal of 9 bits (0 to 511), as shown in FIG.
If the most significant bit of the higher value of the two inputs is 1, then
If the least significant bit of each of the two inputs is deleted and the most significant bit is 0, the most significant bit is deleted to realize 9 bits (0 to 511). If the least significant bit of the signal is simply reduced to 1/2, the original 9
If there is only a bit signal, it will be 8 bits,
By selecting the bit to be deleted by the most significant bit of the shading waveform (the higher value of the two inputs), it is possible to maintain the calculation accuracy at 9 bits whether the signal is small or large.

【0034】さて、再度、図3(b)に戻り、部分空間
DGHEのさらなる縮退を検討する。シェーディング波
形Wは入力信号Sより必ず高い信号であるので、仮にシ
ェーディング波形Wより信号Sが高い場合は、全て51
1(上限リミッタ)の値になる。よって、部分空間DG
HEのうち意味のある除算データが書かれているのは三
角形DGEであり、三角形EGHは、テーブルを参照す
るまでもなく結果は511(上限リミッタ)の値であ
る。このため、テーブルのアドレスをモニターすること
により、テーブルは圧縮できる。つまり、除算データを
記述してある三角形EJLを結果が自明である領域LG
Nに折り畳むことを考える。これは簡単なアドレス変換
で可能である。これにより、テーブルを半分に縮退でき
る。
Returning to FIG. 3B again, further reduction of the subspace DGHE will be considered. Since the shading waveform W is always higher than the input signal S, if the signal S is higher than the shading waveform W,
The value is 1 (upper limiter). Therefore, the subspace DG
Among the HEs, meaningful division data is written in the triangle DGE, and the result of the triangle EGH is 511 (upper limiter) without referring to the table. Therefore, the table can be compressed by monitoring the address of the table. In other words, the triangle EJL describing the division data is converted to the area LG where the result is obvious.
Consider folding into N. This is possible with simple address translation. This allows the table to be reduced to half.

【0035】以上説明した概念に基づいて構成したシェ
ーディング補正回路105について説明する。
The shading correction circuit 105 constructed based on the concept described above will be described.

【0036】図6はシェーディング補正回路105の構
成を示したものである。まず、2つの入力をレンジ判定
部1050で比較してどちらか値が高い方の最上位が
“1”であるか“0"であるかを見て、“1"であればレ
ンジ調整部1051,1052でアドレスのシフトを行
う。また、三角形DGEに対するアクセスが行われるか
どうかのチェックを折り返し検知部1057で判定し、
該当すればアドレス変更部1053,1054でアドレ
スの折り返し処理を行う。これらの入力を用いて除算R
OM1055をアクセスし結果を得、さらに、マスク処
理1056において、シェーディング波形をこえる信号
であればオーバーフローとして扱いテーブル索引したデ
ータをマスクし棄却する。
FIG. 6 shows the configuration of the shading correction circuit 105. First, the two inputs are compared by the range determination unit 1050, and it is determined whether the highest value is “1” or “0”. If the value is “1”, the range adjustment unit 1051 , 1052, the address is shifted. In addition, the return detection unit 1057 determines whether or not access to the triangle DGE is performed.
If this is the case, the address change units 1053 and 1054 perform the address return processing. Using these inputs, the division R
The result is obtained by accessing the OM 1055. In the mask processing 1056, if the signal exceeds the shading waveform, the signal is treated as an overflow and the data indexed in the table is masked and rejected.

【0037】図9はレンジ調整部1051の構成を示し
たものである。入力信号(例えば10ビット)は2つの
経路に分れて、単純に1/2にシフトして下位1ビット
を削除する(9ビット)経路と、もう一方は2倍シフト
で上位を削除し、あとで1/2にし、入力信号を単純に
上位1ビット削除した(9ビット)信号の経路を通る。
そして、セレクタ10513でそのどちらかの信号を切
り換え信号によって選択し、出力する。
FIG. 9 shows the configuration of the range adjustment unit 1051. The input signal (for example, 10 bits) is divided into two paths, and is simply shifted by し て to remove the lower one bit (9 bits), and the other path is shifted twice to remove the upper bit, Later, the input signal is halved and passes through the path of the signal in which the upper bit is simply deleted (9 bits).
Then, the selector 10513 selects one of the signals by the switching signal and outputs the selected signal.

【0038】図10はオーバーフロー検知部1058の
構成を示したものである。オーバーフロー検知部105
8はシェーディング記憶部102から出るシェーディン
グ波形と信号ピーク検出部104の信号ピーク値の乗算
値と、入力信号Vi とシェーディング波形ピーク値であ
る参照ピーク検出部101の出力の乗算値とを比較し、
入力信号Vi とシェーディング波形ピーク値である参照
ピーク検出部101の出力の乗算値が高い場合、オーバ
ーフロー検知部1058はオーバーフロー信号“1”を
出力し、マスク処理部1056に渡す。
FIG. 10 shows the structure of the overflow detecting unit 1058. Overflow detection unit 105
8 compares the multiplication value of the shading waveform output from the shading storage unit 102 with the signal peak value of the signal peak detection unit 104, and the multiplication value of the input signal Vi and the output of the reference peak detection unit 101 which is the shading waveform peak value.
When the multiplication value of the input signal Vi and the output of the reference peak detection unit 101, which is the peak value of the shading waveform, is high, the overflow detection unit 1058 outputs the overflow signal “1” and passes it to the mask processing unit 1056.

【0039】図11はマスク処理部1056の構成を示
したものである。マスク処理部1056は、オーバーフロー
信号“1”のときは除算ROM1055の出力ではな
く、“511”(9ビット:10進値)の定数値105
61をセレクタ10562により選択する。
FIG. 11 shows the structure of the mask processing unit 1056. When the overflow signal is “1”, the mask processing unit 1056 outputs a constant value of “511” (9 bits: decimal value) instead of the output of the division ROM 1055.
61 is selected by the selector 10562.

【0040】図12は折り返し領域検知部1057の構
成を示したものである。折り返し領域検知部1057
は、シェーディング波形と信号ピーク値の乗算値Vic
と、入力信号Vi とシェーディング波形ピーク値の乗算
値Vwcのそれぞれの最上位のビットをAND回路105
71を通すことで実現できる。
FIG. 12 shows the configuration of the turn-back area detection unit 1057. Return area detection unit 1057
Is the product Vic of the shading waveform and the signal peak value.
And the most significant bit of the multiplication value Vwc of the input signal Vi and the peak value of the shading waveform by the AND circuit 105
71.

【0041】図13はアドレス変更部1054の構成を
示したものである。レンジ調整した信号はそのままの経
路と定数“511”(10進値)10541からレンジ調
整した信号を減算器10542する経路を通り、そのど
ちらかをセレクタ10543で折り返し領域検知の信号
により切り換える。折り返し領域検知の信号が“1”の
ときは、図3(b)のLMEj の領域であるから折り返
し領域となるので定数“511”(10進値)1054
1からレンジ調整した信号を減算器10542する信号
を選択する。それ以外はレンジ調整した信号をそのまま
出力する。
FIG. 13 shows the structure of the address changing unit 1054. The range-adjusted signal passes through the path as it is and the path through which the range-adjusted signal from the constant "511" (decimal value) 10541 is subtracted by the subtractor 10542, and one of them is switched by the selector 10543 by the signal of the return area detection. When the signal of the return area detection is "1", since the area is the LMEj area in FIG. 3B, it is a return area, and therefore a constant "511" (decimal value) 1054
A signal to be subtracted from the signal whose range has been adjusted from 1 is selected as a subtractor 10542. Otherwise, the range-adjusted signal is output as it is.

【0042】図14はレンジ判定部1050の構成を示
したものである。入力信号としてシェーディング記憶部
102から出るシェーディング波形と信号ピーク検出部
104の信号ピーク値の乗算値と、入力信号Vi とシェー
ディング波形ピーク値である参照ピーク検出部101の
出力の乗算値とを比較器10501にて比較し、どちら
か大きいほうの最上位ビットをセレクタ10502で選
択し、出力する。
FIG. 14 shows the configuration of the range determination unit 1050. A shading waveform output from the shading storage unit 102 as an input signal and a signal peak detection unit
A comparator 10501 compares the multiplied value of the signal peak value of 104 with the multiplied value of the input signal Vi and the output of the reference peak detecting unit 101, which is the shading waveform peak value, and selects the larger one of the most significant bits. At 10502, a selection is made and output.

【0043】図15はシェーディング記憶部102の構
成を示したものである。アドレスカウンタ1021はセ
ンサからのデータをラッチするタイミングで出力するE
Nとライン同期信号であるLINENDを入力としてメ
モリ1023のアドレスを生成する。アドレスカウンタ
1021ではENをクロックに入れ、LINENDをリ
セットに入れることでメモリ1023のアドレス生成を
実現できる。画像の補正時(通常読み取り)の際には読
み出し専用でCPU8からセレクタ1024を切り換え
て“L”(Low レベル)固定で読み出しを行う。シェー
ディング波形の記憶時にはEN信号のタイミングで書き
込む。書き込みの際、入力データVi はそのままメモリ
1023に記憶される。
FIG. 15 shows the configuration of the shading storage unit 102. The address counter 1021 outputs E at the timing of latching data from the sensor.
An address of the memory 1023 is generated by inputting N and LINEEND which is a line synchronization signal. The address counter 1021 can generate an address of the memory 1023 by inputting EN to a clock and setting LINEN to reset. At the time of image correction (normal reading), the selector 1024 is switched from the CPU 8 for reading only and reading is fixed at "L" (Low level). When storing the shading waveform, writing is performed at the timing of the EN signal. At the time of writing, the input data Vi is stored in the memory 1023 as it is.

【0044】図16は画像前処理部4の構成を示したも
のである。この構成は一般的な平滑化フィルターであ
る。シェーディング補正回路の出力Vc を2ライン分メ
モリに蓄えて3×3の画素領域でコンボリュージョン演
算を行う。ここでは、3×3の画素領域の全部に1/9
のコンボリュージョン演算を行っており、出力Eは(a
+b+c+d+e+f+g+h+i)/9の演算で表す
ことができる。
FIG. 16 shows the structure of the image preprocessing section 4. This configuration is a general smoothing filter. The output Vc of the shading correction circuit is stored in the memory for two lines, and a convolution operation is performed in a 3 × 3 pixel area. Here, 1/9 is added to the entire 3 × 3 pixel area.
And the output E is (a
+ B + c + d + e + f + g + h + i) / 9.

【0045】図17は二値化処理部5の構成を示したも
のである。画像前処理部4の出力は比較器52に入り、
CPU8から設定したしきい値と比較し二値化される。
二値化した結果はシフトレジスタに入力しバイトづめを
行い、このバイトづめされた信号と画像前処理部4の出
力をそのまま下位を削った8ビットのデータとで、どち
らかをCPU8からセレクタ54で選択可能になってい
る。
FIG. 17 shows the configuration of the binarization processing section 5. The output of the image preprocessing unit 4 enters a comparator 52,
The value is compared with a threshold value set by the CPU 8 and binarized.
The binarized result is input to the shift register and byte-separated, and either the byte-sequenced signal or the 8-bit data of the output of the image pre-processing unit 4 with the lower part removed as is from the CPU 8 to the selector 54. Is selectable.

【0046】図18はLINENDとENとA/D変換
器3からのデータのタイミングを示したものである。L
INEND,ENはともにメカ制御部9から作成され
る。
FIG. 18 shows LINEND, EN, and the timing of data from the A / D converter 3. L
Both INEND and EN are created from the mechanical control unit 9.

【0047】LINENDの信号はラインの同期信号
で、イメージセンサと読み取り媒体のメカ搬送の同期を
とっている。このLINENDの信号は画像データが
“H”(Highレベル)の時は、データは出ない。ENは
センサからの有効なデータを捕まえるラッチパルスであ
る。A/D変換器3からのデータであるVA(V1〜V
n)をENの立ち上がりでラッチする。図1のレジスタ
108は入力信号VAをENでラッチすることで確実に
データを捕まえられる。
The LINEND signal is a line synchronizing signal for synchronizing the mechanical transport of the image sensor and the reading medium. When the image data is "H" (High level), no data is output from this LINEND signal. EN is a latch pulse that captures valid data from the sensor. VA (V1 to V1) which is data from the A / D converter 3
n) is latched at the rising edge of EN. The register 108 of FIG. 1 can reliably capture data by latching the input signal VA with EN.

【0048】以上、本発明を搭載した画像歪み補正部1
00を1チップのLSIに入れることも考えられる。
As described above, the image distortion correction unit 1 incorporating the present invention
It is also conceivable to put 00 in a one-chip LSI.

【0049】図19は画像歪み補正部100のLSIの
構成を示したものである。
FIG. 19 shows the configuration of the LSI of the image distortion correction unit 100.

【0050】シェーディング記憶部102で使用するメ
モリは容量として大きくないので内蔵メモリを使用す
る。また、シェーディング補正回路105で用いる除算
ROMはメモリ容量が大きいので、外付けのメモリ12
を用いる。図中のメモリコントローラ11は図5に示し
た、レンジ判定部1050,レンジ調整部1051,1
052,折り返し領域検知部1057,オーバーフロー
検知部1058,アドレス変更部1053,1054に
より構成する。入力信号は、基本となるクロック,1ラ
イン毎に出るLINEND,A/D出力のデータをラッ
チするためのEN,A/D出力のデータがある。また、
CPUからの入力信号として、アドレス,データにチッ
プセレクト,ライトイネーブル,アウトプットイネーブ
ルの制御信号がある。外付けメモリに対する信号とし
て、チップセレクト,ライトイネーブル,アウトプット
イネーブルの制御信号,アドレス,データ(入出力)が
ある。また、出力データを出力し、この後の二値化処理
部へ渡す。
Since the memory used in the shading storage unit 102 is not large in capacity, an internal memory is used. Further, since the division ROM used in the shading correction circuit 105 has a large memory capacity, the external memory 12
Is used. The memory controller 11 in the figure includes a range determining unit 1050, a range adjusting unit 1051, 1 shown in FIG.
052, a return area detection unit 1057, an overflow detection unit 1058, and address change units 1053 and 1054. The input signal includes a basic clock, LINEND output for each line, and EN / A / D output data for latching A / D output data. Also,
Input signals from the CPU include address and data control signals for chip select, write enable, and output enable. Signals for the external memory include control signals for chip select, write enable, output enable, address, and data (input / output). The output data is output and passed to the subsequent binarization processing unit.

【0051】尚、本発明を搭載した画像歪み補正部10
0を用いた画像読み取り装置10でA/D変換器3の出
力から二値化処理部5までを1チップのLSIに入れる
こともできる。
It should be noted that the image distortion correction unit 10 incorporating the present invention
In the image reading apparatus 10 using 0, the output from the A / D converter 3 to the binarization processing section 5 can be put into a one-chip LSI.

【0052】[0052]

【発明の効果】本発明によれば読み取り信号のピーク値
が変動しても高精度なシェーディング補正を高速に実行
する回路を低コストで実現できる。
According to the present invention, it is possible to realize a low-cost circuit for performing high-precision shading correction at high speed even if the peak value of the read signal varies.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の画像処理装置全体の構成を示した図で
ある。
FIG. 1 is a diagram showing a configuration of an entire image processing apparatus of the present invention.

【図2】ピーク値を考慮したシェーディング補正の概念
を示した図である。
FIG. 2 is a diagram illustrating a concept of shading correction in consideration of a peak value.

【図3】シェーディング補正テーブルの概念を示した図
である。
FIG. 3 is a diagram showing a concept of a shading correction table.

【図4】信号とシェーディングの関係を示す概念図であ
る。
FIG. 4 is a conceptual diagram illustrating a relationship between a signal and shading.

【図5】レンジ調整を説明するための図である。FIG. 5 is a diagram for explaining range adjustment.

【図6】シェーディング補正部の構成を示した図であ
る。
FIG. 6 is a diagram illustrating a configuration of a shading correction unit.

【図7】参照ピーク検出部の構成を示した図である。FIG. 7 is a diagram illustrating a configuration of a reference peak detection unit.

【図8】信号ピーク検出部の構成を示した図である。FIG. 8 is a diagram illustrating a configuration of a signal peak detection unit.

【図9】レンジ調整部の構成を示した図である。FIG. 9 is a diagram illustrating a configuration of a range adjustment unit.

【図10】オーバーフロー検知部の構成を示した図であ
る。
FIG. 10 is a diagram illustrating a configuration of an overflow detection unit.

【図11】マスク処理部の構成を示した図である。FIG. 11 is a diagram illustrating a configuration of a mask processing unit.

【図12】折り返し領域検知部の構成を示した図であ
る。
FIG. 12 is a diagram illustrating a configuration of a return area detection unit.

【図13】アドレス変更部の構成を示した図である。FIG. 13 is a diagram showing a configuration of an address changing unit.

【図14】レンジ判定部の構成を示した図である。FIG. 14 is a diagram illustrating a configuration of a range determination unit.

【図15】シェーディング記憶部の構成を示した図であ
る。
FIG. 15 is a diagram illustrating a configuration of a shading storage unit.

【図16】画像前処理部の構成を示した図である。FIG. 16 is a diagram illustrating a configuration of an image preprocessing unit.

【図17】二値化処理部の構成を示した図である。FIG. 17 is a diagram illustrating a configuration of a binarization processing unit.

【図18】画像データのタイミングを説明するための図
である。
FIG. 18 is a diagram for explaining the timing of image data.

【図19】本発明を搭載したLSIの構成を示した図で
ある。
FIG. 19 is a diagram showing a configuration of an LSI on which the present invention is mounted.

【符号の説明】[Explanation of symbols]

4…画像前処理部、5…二値化処理部、6…認識処理
部、7…プリンタ、8…CPU、9…メカ制御部、10
…画像読み取り装置、100…画像歪み補正部、101
…参照ピーク検出部、102…シェーディング記憶部、
104…信号ピーク検出部、105…シェーディング補
正回路、106,107…乗算器、108…レジスタ。
4 image preprocessing unit, 5 binarization processing unit, 6 recognition processing unit, 7 printer, 8 CPU, 9 mechanical control unit, 10
... image reading device, 100 ... image distortion correction unit, 101
... a reference peak detection unit, 102 ... a shading storage unit,
104: signal peak detection unit, 105: shading correction circuit, 106, 107: multiplier, 108: register.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小西 義治 愛知県尾張旭市晴丘町池上1番地 株式会 社日立製作所情報機器事業部内 (72)発明者 杉山 健治 愛知県尾張旭市晴丘町池上1番地 株式会 社日立製作所情報機器事業部内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Yoshiharu Konishi 1st Ikegami, Haruoka-cho, Owariasahi-city, Aichi Prefecture Inside the Information Equipment Division of Hitachi, Ltd. Information Technology Division of Hitachi, Ltd.

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】基準画像のシェーディングデータを記憶す
る手段と、 上記シェーディングデータのピーク値を検出する手段
と、 読み取り入力データのピーク値を検出する手段と、 上記入力データと上記記憶された基準画像のデータのピ
ーク値とを乗算する手段と、 上記入力データの前ラインまでのピーク値である信号ピ
ークレジスタの値と上記記憶された基準画像のデータの
ピーク値とを乗算する手段と、 上記2つの乗算結果を入力し、シェーディング補正を行
うシェーディング補正手段とを有することを特徴とする
画像歪み補正装置。
1. A means for storing shading data of a reference image, a means for detecting a peak value of the shading data, a means for detecting a peak value of read input data, the input data and the stored reference image Means for multiplying the peak value of the input data by a signal peak register value which is the peak value of the input data up to the previous line and the peak value of the stored reference image data; An image distortion correction device, comprising: a shading correction unit that inputs two multiplication results and performs shading correction.
【請求項2】請求項1の上記入力データのピーク値を検
出する手段は、 読み取り入力データと、前ラインのピーク値とを比較す
る比較手段と、 前記比較手段の結果とシェーディングデータのピーク値
とを比較する手段と、 上記比較手段により制御される信号ピークレジスタとを
有することを特徴とする画像歪み補正装置。
2. The means for detecting a peak value of the input data according to claim 1, wherein the comparing means compares the read input data with a peak value of a previous line; and a result of the comparing means and a peak value of shading data. And a signal peak register controlled by the comparing means.
【請求項3】請求項2の信号ピークレジスタの値は、ラ
イン毎にある特定の値を減算されることを特徴とする画
像歪み補正装置。
3. An image distortion correcting apparatus according to claim 2, wherein a specific value is subtracted from the value of the signal peak register for each line.
【請求項4】請求項2又は3の上記信号ピークレジスタ
の値は、シェーディングデータのピーク値と同じか、ま
たは大きいことを特徴とする画像歪み補正装置。
4. An image distortion correcting apparatus according to claim 2, wherein the value of said signal peak register is equal to or larger than the peak value of the shading data.
【請求項5】請求項2,3又は4において、 上記信号ピークレジスタの更新は、1ラインの読み取り
入力データが終了し、次ラインの開始までに行うことを
特徴とする画像歪み補正装置。
5. An image distortion correcting apparatus according to claim 2, wherein the updating of the signal peak register is performed by the end of the read input data of one line and before the start of the next line.
【請求項6】請求項1において、 上記シェーディング補正手段はテーブル索引方式の除算
器を有することを特徴とする画像歪み補正装置。
6. An image distortion correcting apparatus according to claim 1, wherein said shading correcting means has a table look-up type divider.
【請求項7】請求項1において、 上記シェーディング補正手段は、除数及び被除数の上位
ビットの状態によりレンジを判定する手段と、上記判定
手段に結果によりレンジ調整を行う手段とを有すること
を特徴とする画像歪み補正装置。
7. A method according to claim 1, wherein said shading correction means has means for determining a range based on the state of upper bits of a divisor and a dividend, and means for performing range adjustment based on a result of said determination means. Image distortion correction device.
【請求項8】読み取り媒体に照射された光を入力し、画
像信号に変換するセンサと、 上記センサからの信号をディジタル信号に変換する変換
器と、 上記ディジタル信号に変換された画像信号を入力し、こ
の画像信号の歪みを補正する画像歪み補正部と、 上記画像歪み補正部により補正された画像信号に基づい
て認識処理を行う認識部とを有する画像処理装置であっ
て、 上記画像歪み補正部は、 基準面の画像のシェーディングデータを記憶する手段
と、上記シェーディングデータのピーク値を検出する手
段と、読み取り入力データのピーク値を記憶する手段
と、上記入力データと上記シェーディングデータのピー
ク値を乗算する手段と、上記入力データのピーク値と上
記シェーディングデータを乗算する手段と、上記2つの
乗算結果を入力とするシェーディング補正手段とを有す
ることを特徴とする画像処理装置。
8. A sensor for inputting light applied to a reading medium and converting the light into an image signal, a converter for converting a signal from the sensor into a digital signal, and inputting the image signal converted to the digital signal An image distortion correction unit configured to correct the distortion of the image signal; and a recognition unit configured to perform a recognition process based on the image signal corrected by the image distortion correction unit. Means for storing shading data of an image of a reference plane, means for detecting a peak value of the shading data, means for storing a peak value of read input data, and a peak value of the input data and the peak value of the shading data. Means for multiplying the peak value of the input data by the shading data; and inputting the two multiplication results. The image processing apparatus characterized by having a shading correction means for.
【請求項9】請求項8の上記読み取り入力データのピー
ク値を記憶する手段は、 読み取り入力データと上記入力データに対応する画素位
置のシェーディングデータとを比較する手段と、上記比
較手段により制御される信号ピークレジスタとを有する
ことを特徴とする画像処理装置。
9. The means for storing the peak value of the read input data according to claim 8, wherein the means for comparing the read input data with shading data at a pixel position corresponding to the input data is controlled by the comparing means. An image processing apparatus comprising:
【請求項10】請求項9において、 上記シェーディング補正手段はテーブル索引方式の除算
器を有することを特徴とする画像処理装置。
10. An image processing apparatus according to claim 9, wherein said shading correction means has a table index type divider.
【請求項11】読み取り入力データのピーク値を検出
し、 上記入力データと予め入力された基準画像のデータのピ
ーク値とを乗算し、 上記入力データの前ラインまでのピーク値である信号ピ
ークレジスタの値と予め入力された基準画像のデータの
ピーク値とを乗算し、 上記2つの乗算結果を入力し、シェーディング補正を行
うことを特徴とする画像歪み補正方法。
11. A signal peak register which detects a peak value of read input data, multiplies the input data by a peak value of data of a previously input reference image, and obtains a peak value up to a previous line of the input data. And a peak value of the data of the reference image input in advance, inputting the two multiplication results, and performing shading correction.
JP03833598A 1997-05-30 1998-02-20 Image distortion correction apparatus and image processing apparatus and method using the same Expired - Fee Related JP3555430B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03833598A JP3555430B2 (en) 1997-05-30 1998-02-20 Image distortion correction apparatus and image processing apparatus and method using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP14138297 1997-05-30
JP9-141382 1997-05-30
JP03833598A JP3555430B2 (en) 1997-05-30 1998-02-20 Image distortion correction apparatus and image processing apparatus and method using the same

Publications (2)

Publication Number Publication Date
JPH1146301A true JPH1146301A (en) 1999-02-16
JP3555430B2 JP3555430B2 (en) 2004-08-18

Family

ID=26377558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03833598A Expired - Fee Related JP3555430B2 (en) 1997-05-30 1998-02-20 Image distortion correction apparatus and image processing apparatus and method using the same

Country Status (1)

Country Link
JP (1) JP3555430B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228165A (en) * 2016-06-23 2017-12-28 コニカミノルタ株式会社 Image processing device, image formation system and image processing program
JP2018088635A (en) * 2016-11-29 2018-06-07 セイコーエプソン株式会社 Shading correction device, electronic apparatus, and shading correction method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017228165A (en) * 2016-06-23 2017-12-28 コニカミノルタ株式会社 Image processing device, image formation system and image processing program
JP2018088635A (en) * 2016-11-29 2018-06-07 セイコーエプソン株式会社 Shading correction device, electronic apparatus, and shading correction method

Also Published As

Publication number Publication date
JP3555430B2 (en) 2004-08-18

Similar Documents

Publication Publication Date Title
US6032864A (en) Image reader
JP2597350B2 (en) Pixel signal processing method
US5086485A (en) Method and apparatus for dynamically setting a background level
JP2000134483A (en) Image reader
JP3555430B2 (en) Image distortion correction apparatus and image processing apparatus and method using the same
EP0740464B1 (en) Video apparatus with a single multi-port field memory
JP4564945B2 (en) Data rate conversion integrated circuit and image forming apparatus
KR960014313B1 (en) Image signal processing apparatus
KR100194262B1 (en) Image adjustment device
US7224485B2 (en) Apparatus and method mapping a look-up table in an imaging system
JP4265374B2 (en) Image reading apparatus and image processing program
JPH06197220A (en) Image reader
JPH02177669A (en) Picture reader
JP2752527B2 (en) Halftone processing circuit
JPH05268474A (en) Scanner
JPH0252473B2 (en)
JP3226534B2 (en) Document reading device
JPH01177278A (en) Picture reader
JPH0666886B2 (en) Successive approximation type shading distortion correction circuit
JPH01168164A (en) Picture processing unit
JP2001326822A (en) Image processing unit
JPH06152949A (en) Picture signal correction circuit
JPH10164364A (en) Image reader
JPH066590A (en) Image signal processing unit
JP2004254282A (en) Image scanner

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040420

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040503

LAPS Cancellation because of no payment of annual fees