JPH114012A - Pin photodiode - Google Patents

Pin photodiode

Info

Publication number
JPH114012A
JPH114012A JP9155215A JP15521597A JPH114012A JP H114012 A JPH114012 A JP H114012A JP 9155215 A JP9155215 A JP 9155215A JP 15521597 A JP15521597 A JP 15521597A JP H114012 A JPH114012 A JP H114012A
Authority
JP
Japan
Prior art keywords
substrate
region
conductive type
semiconductor substrate
pin photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9155215A
Other languages
Japanese (ja)
Inventor
Keiji Sato
恵二 佐藤
Tadao Akamine
忠男 赤嶺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S I I R D CENTER KK
Original Assignee
S I I R D CENTER KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S I I R D CENTER KK filed Critical S I I R D CENTER KK
Priority to JP9155215A priority Critical patent/JPH114012A/en
Publication of JPH114012A publication Critical patent/JPH114012A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent an adverse effect on a substrate end part, and to suppress a dark current when a depletion layer is formed by applying reverse voltage by a method wherein the interval between the end of the first conductive type semiconductor substrate and the second conductive type impurity region is formed in a specific ratio against the thickness of the first conductive type semiconductor substrate. SOLUTION: A P<+> region 2 is formed on the surface of an N<-> substrate 1, and an N<+> region 3 is formed on the backside of the N<-> substrate 1. Said N<+> region 3 is coupled to an earth 9, a negative potential is applied to the P<+> region 2, and a depletion layer 7 is formed on the N<-> substrate 1. At this point, when the interval between the end 1a of the N<-> substrate 1 and the end 2a of the P<+> region 2 is set at L and the thickness of the N<-> substrate is set at (t), L/t is set at 0.7 or higher and 2 or lower. Accordingly, the affection of the defect generated on the end 1a of the N<-> substrate 1, which is the part cut from a wafer, can be prevented, and the sudden increase of a dark current can also be prevented.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、X線、γ線、荷電
粒子などの高エネルギーの放射線を検出するシリコンの
PINフォトダイオードに関するものである。
The present invention relates to a silicon PIN photodiode for detecting high-energy radiation such as X-rays, gamma rays, and charged particles.

【0002】[0002]

【従来の技術】高速応答の光電変換素子あるいはX線、
γ線、荷電粒子などの高エネルギーの放射線を検出する
半導体放射線検出装置としては従来よりPINフォトダ
イオードが使用されている。PINフォトダイオード
は、例えば、高比抵抗のN−基板の1方の面にP+型領
域が形成され、反対側の面には当該基板より高い濃度の
N型であるN+型領域が形成された構造を有しており、
逆電圧を加えた時の空乏層の伸びが大きく、検出する放
射線のエネルギーの範囲が大きく取れてX線、γ線、荷
電粒子などの高エネルギーの放射線の検出が可能とな
る。また、接合容量も小さいため高速応答に適している
という特徴をもっている。
2. Description of the Related Art High-speed response photoelectric conversion elements or X-rays,
Conventionally, PIN photodiodes have been used as semiconductor radiation detecting devices for detecting high-energy radiation such as γ-rays and charged particles. In the PIN photodiode, for example, a P + type region is formed on one surface of a high specific resistance N− substrate, and an N + type region having a higher concentration than the substrate is formed on the opposite surface. Has a structure,
The extension of the depletion layer when a reverse voltage is applied is large, and the energy range of the radiation to be detected is wide, so that high-energy radiation such as X-rays, γ-rays, and charged particles can be detected. Further, it has a feature that it is suitable for high-speed response because the junction capacitance is small.

【0003】なお、基板がP−基板であっても、P+型
領域をN+領域、N+領域をP+領域とすることで同様
の作用をするものができ、やはりPINフォトダイオー
ドと呼ばれる。以下の説明でも、N−基板を例として説
明するが、その場合でも、P−基板を用いたPINフォ
トダイオードにも当然同様に当てはまるものである。
[0003] Even when the substrate is a P- substrate, the same effect can be obtained by setting the P + type region to the N + region and the N + region to the P + region, and is also called a PIN photodiode. In the following description, an N-substrate will be described as an example. However, in this case, the same applies to a PIN photodiode using a P-substrate.

【0004】[0004]

【発明が解決しようとする課題】PINフォトダイオー
ドの性能を決めるものとしては暗電流があり、この暗電
流はできるだけ小さくする必要がある。しかしながら、
大きな逆電圧を加えて空乏層を大きく伸ばそうとすると
極端に暗電流が増加するという問題があった。そこで、
本発明では大きな逆電圧を加えて空乏層を大きく伸ば
し、X線、γ線、荷電粒子などの高エネルギーの放射線
検出のような用途に使用する低暗電流のPINフォトダ
イオードを実現することを課題としている。
The dark current is a factor that determines the performance of the PIN photodiode, and it is necessary to minimize the dark current. However,
When a large reverse voltage is applied to greatly expand the depletion layer, there is a problem that the dark current increases extremely. Therefore,
An object of the present invention is to realize a PIN diode with a low dark current used for applications such as detection of high-energy radiation such as X-rays, γ-rays, and charged particles by applying a large reverse voltage to greatly expand a depletion layer. And

【0005】[0005]

【課題を解決するための手段】前記課題を解決する本発
明は、シリコンの第1導電型半導体基板の第1面に部分
的に第2導電型不純物領域を有し、且つ第2面に当該基
板より不純物濃度の大きい第1導電型不純物領域を有す
るPINフォトダイオードにおいて、前記第1導電型半
導体基板の端と前記第2導電型不純物領域の端との間隔
(L)が当該第1導電型半導体基板の厚み(t)の70
%以上(0.7≦L/t)であることを特徴とするPI
Nフォトダイオードにある。
According to the present invention, there is provided a semiconductor substrate of a first conductivity type made of silicon, which has a second conductivity type impurity region partially on a first surface thereof and has a second conductivity type impurity region on a second surface thereof. In a PIN photodiode having a first conductivity type impurity region having a higher impurity concentration than a substrate, a distance (L) between an end of the first conductivity type semiconductor substrate and an end of the second conductivity type impurity region is equal to the first conductivity type. 70 of the thickness (t) of the semiconductor substrate
% Or more (0.7 ≦ L / t)
N photodiode.

【0006】ここで、前記第1導電型半導体基板の端と
前記第2導電型不純物領域の端との間隔(L)が当該第
1導電型半導体基板の厚み(t)の70%以上、200
%以下(0.7≦L/t≦2.0)であるのが好まし
い。PINフォトダイオードに逆電圧をかけて空乏層化
する場合、空乏層は基板の垂直方向だけでなく、基板面
に平行な方向にも延び、これが切断により多量の欠陥を
含む基板の端面の影響をうけるようになると暗電流が急
増する。しかしながら、本発明では、N−基板の端とP
+領域の端との間隔を空乏層の深さの70%以上とする
ことにより、基板端面の影響を避けている。また、N−
基板の端とP+領域の端との間隔を空乏層の深さの20
0%を越えると暗電流低減の効果は全くなくなるので、
200%以下とするのが好ましい。
Here, the distance (L) between the end of the first conductivity type semiconductor substrate and the end of the second conductivity type impurity region is at least 70% of the thickness (t) of the first conductivity type semiconductor substrate, and 200
% (0.7 ≦ L / t ≦ 2.0). When a reverse voltage is applied to a PIN photodiode to form a depletion layer, the depletion layer extends not only in the direction perpendicular to the substrate but also in a direction parallel to the substrate surface, which reduces the influence of the end surface of the substrate containing a large number of defects due to cutting. The dark current suddenly increases when it is received. However, in the present invention, the edge of the N-substrate and P
By setting the distance from the end of the + region to 70% or more of the depth of the depletion layer, the influence of the end face of the substrate is avoided. Also, N-
The distance between the edge of the substrate and the edge of the P + region is set to 20 times the depletion layer depth.
If it exceeds 0%, the effect of reducing the dark current is completely lost.
It is preferably at most 200%.

【0007】また、PINフォトダイオードを完全に空
乏層化して使用する場合でもN−基板の端とP+領域と
の間隔をN−基板の厚みの70%以上とすることにより
基板の端の悪影響を避けることができる。本発明のPI
Nフォトダイオードは、逆電圧の印加により前記第1導
電型半導体基板の80%以上を空乏層化して用いるのが
好ましい。
Further, even when the PIN photodiode is completely depleted and used, by setting the distance between the edge of the N- substrate and the P + region to be 70% or more of the thickness of the N- substrate, adverse effects on the edge of the substrate can be prevented. Can be avoided. PI of the present invention
The N-photodiode is preferably used by depleting 80% or more of the first conductivity type semiconductor substrate by applying a reverse voltage.

【0008】かかる構造のPINフォトダイオードで
は、基板の80%以上空乏層化するとS/N比的には完
全空乏層化した場合と大差なくなる。また、前記第1導
電型半導体基板の比抵抗は、例えば、1kΩ・cm以上
である。製造での取り扱い上、基板の厚みは300μm
以上必要であり、この程度の厚みを100V程度で空乏
層化するのに必要な基板の比抵抗は1kΩ・cm以上で
ある。
In the PIN photodiode having such a structure, when the substrate is depleted by 80% or more, the S / N ratio is not so different from that obtained when the substrate is completely depleted. The specific resistance of the first conductivity type semiconductor substrate is, for example, 1 kΩ · cm or more. The thickness of the substrate is 300 μm for handling in manufacturing
The specific resistance of the substrate required to form a depletion layer at a thickness of about 100 V is 1 kΩ · cm or more.

【0009】また、本発明では、前記第1導電型半導体
基板の前記第1面上に、前記第2導電型不純物領域を囲
んで当該基板より不純物濃度の大きい第2の第1導電型
不純物領域を形成してもよい。例えば、P+領域を囲ん
で同一基板面上に基板より不純物濃度の大きいN+領域
を形成する。
Further, in the present invention, on the first surface of the first conductivity type semiconductor substrate, the second first conductivity type impurity region surrounding the second conductivity type impurity region and having a higher impurity concentration than the substrate is provided. May be formed. For example, an N + region having a higher impurity concentration than the substrate is formed on the same substrate surface surrounding the P + region.

【0010】このN+領域を形成することによりブレー
クダウン電圧に近い逆電圧での暗電流の増加を低減でき
る。また、本発明では、前記前記第1導電型半導体基板
の前記第1面上に、前記第2導電型不純物領域を囲んで
第2の第2導電型不純物領域を有するようにしてもよ
い。
By forming this N + region, an increase in dark current at a reverse voltage close to the breakdown voltage can be reduced. Further, in the present invention, a second second conductivity type impurity region may be provided on the first surface of the first conductivity type semiconductor substrate so as to surround the second conductivity type impurity region.

【0011】例えば、P+領域を囲んで同一基板面上に
ガードリングなどと称される第2のP+領域を1個以上
形成する。これによりブレークダウン電圧を高くできよ
り厚い基板の完全空乏層化が達成できる。さらに、本発
明では、前記第1導電型半導体基板の前記第1面上に、
前記第2の第2導電型不純物領域を囲んで当該基板より
不純物濃度の大きい第2の第1導電型不純物領域を有す
るようにしてもよい。
For example, at least one second P + region called a guard ring or the like is formed on the same substrate surface surrounding the P + region. As a result, the breakdown voltage can be increased and a thicker substrate can be completely depleted. Further, in the present invention, on the first surface of the first conductivity type semiconductor substrate,
A second first conductivity type impurity region surrounding the second second conductivity type impurity region and having a higher impurity concentration than the substrate may be provided.

【0012】すなわち、更にブレークダウン電圧を高く
するため、例えば、P+領域を囲んで同一基板面上にガ
ードリングなどと称される第2のP+領域を1個以上形
成し、そのガードリングとしての最外周のP+領域を囲
んで同一基板面上に当該基板より不純物濃度の大きいN
+領域を形成する。これにより高耐圧で極めて深く空乏
層を延ばすことのできるPINフォトダイオードにおい
てブレークダウン電圧に近い逆電圧での暗電流の増加を
低減することができる。
That is, in order to further increase the breakdown voltage, for example, at least one second P + region called a guard ring or the like is formed on the same substrate surface surrounding the P + region and the guard ring is formed. N which has a higher impurity concentration than the substrate on the same substrate surface surrounding the outermost P + region
+ Region is formed. As a result, it is possible to reduce an increase in dark current at a reverse voltage close to a breakdown voltage in a PIN photodiode that can extend a depletion layer extremely deeply with a high withstand voltage.

【0013】[0013]

【発明の実施の形態】以下に本発明の実施の形態を図面
に基づいて説明する。 (第1実施形態)図1は一実施形態に係るPINフォト
ダイオードの断面図である。N−基板1の表面には、P
+領域2が形成され、裏面にはN+領域3が形成されて
いる。
Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIG. 1 is a sectional view of a PIN photodiode according to one embodiment. On the surface of the N-substrate 1, P
+ Region 2 is formed, and an N + region 3 is formed on the back surface.

【0014】本実施形態では、N−基板1として厚みt
が300μmのものを使用しており、N−基板1の端1
aとP+領域2の端2aとの間隔Lを210μm以上、
600μm以下、特に500μm程度としている。N−
基板1の端1aはウエハーからの切断部であり、欠陥を
多量に生じているが、この端1aからP+領域2の端2
aを所定の距離以上離すことにより、欠陥の影響を避け
ることができる。
In this embodiment, the N-substrate 1 has a thickness t.
Is 300 μm, and the end 1 of the N-substrate 1 is used.
the distance L between a and the end 2a of the P + region 2 is 210 μm or more;
The thickness is set to 600 μm or less, particularly about 500 μm. N-
The end 1a of the substrate 1 is a cut portion from the wafer, and a lot of defects are generated.
By setting a apart by a predetermined distance or more, the influence of defects can be avoided.

【0015】このPINフォトダイオードで、P+領域
2をアノードとしてN+領域3をカソードとして逆電圧
を印加した場合を考える。すなわち、例えば、N+領域
3を接地9と結合し、P+領域2に負の電位を印加する
とN−基板1には空乏層7が生じ、電位にしたがって空
乏層はN+領域3側に延びていってその深さがWとな
り、やがてN+領域3に達して完全空乏層化する。
Consider a case where a reverse voltage is applied to the PIN photodiode using the P + region 2 as an anode and the N + region 3 as a cathode. That is, for example, when the N + region 3 is coupled to the ground 9 and a negative potential is applied to the P + region 2, a depletion layer 7 is generated on the N− substrate 1, and the depletion layer extends toward the N + region 3 according to the potential. Eventually, the depth becomes W, and eventually reaches N + region 3 to form a complete depletion layer.

【0016】勿論、逆電圧印加は上述したものに限ら
ず、一般的にはN+領域3をP+領域2より高電位にす
ればよい。ここで、空乏層7は、N−基板1の表面に直
交する方向だけではなく、割合としては少ないが平行な
方向にも延びていく。ここで、上述したようにN−基板
1の厚みをt、N−基板1の端1aとP+領域2の端2
aとの間隔をLとし、完全空乏層化した状態でのL/t
と暗電流との関係を示した特性図を図2に示す。
Of course, the application of the reverse voltage is not limited to the above, and generally, the potential of the N + region 3 should be higher than that of the P + region 2. Here, the depletion layer 7 extends not only in a direction perpendicular to the surface of the N − substrate 1 but also in a direction parallel to a small percentage. Here, as described above, the thickness of the N− substrate 1 is t, the end 1 a of the N− substrate 1 and the end 2 of the P + region 2.
L / t in a fully depleted state, where L is the distance from
FIG. 2 is a characteristic diagram showing the relationship between the current and the dark current.

【0017】図2に示す結果より、L/t<0.7の範
囲では暗電流が急激に増加していることがわかる。これ
はN−基板1の表面に平行な方向への空乏層7の延びに
より欠陥を多量に生じているN−基板1の端1aの影響
を受けるためである。すなわち、欠陥を多量に生じてい
るN−基板1の端1aの影響を避けるためには、 L/t≧0.7 とする必要があることがわかる。
From the results shown in FIG. 2, it can be seen that the dark current sharply increases in the range of L / t <0.7. This is because the end 1a of the N-substrate 1 is affected by a large number of defects due to the extension of the depletion layer 7 in a direction parallel to the surface of the N-substrate 1. That is, it is necessary to satisfy L / t ≧ 0.7 in order to avoid the influence of the end 1a of the N-substrate 1 in which a large number of defects are generated.

【0018】ところで、N−基板1の端1aとP+領域
2の端2aとの間隔Lを大きくすることは歩留まりを下
げることとなる。図2から明らかなように、L/tが
2.0を越えるともはや暗電流の低下は全くない。従っ
てL/tは2.0以下でよいことがわかる。勿論、完全
空乏層化しない場合でも、L/t≧0.7としておけば
暗電流の激増は生じない。
By the way, increasing the distance L between the end 1a of the N- substrate 1 and the end 2a of the P + region 2 lowers the yield. As is apparent from FIG. 2, when L / t exceeds 2.0, there is no longer any decrease in dark current. Therefore, it is understood that L / t may be 2.0 or less. Of course, even when the depletion layer is not completely formed, if L / t ≧ 0.7, no drastic increase in dark current occurs.

【0019】S/N比的には80%以上空乏層化する
と、完全空乏層化した場合と大差なくなる。ここで、完
全空乏層化したかどうかは接合容量を測定するばわか
る。図3は、PINフォトダイオードの接合容量−逆電
圧特性図である。これによると、逆電圧が大きくなるに
したがい、接合容量は小さくなり、やがて一定値を示す
ことが判るが、この一定の値のときが完全空乏層化して
いる状態である。
When the depletion layer is formed in an S / N ratio of 80% or more, there is no much difference from the case where the depletion layer is completely formed. Here, whether or not the layer is completely depleted can be determined by measuring the junction capacitance. FIG. 3 is a graph showing a junction capacitance-reverse voltage characteristic of a PIN photodiode. According to this, it is understood that the junction capacitance decreases as the reverse voltage increases, and eventually shows a constant value. When the constant value is reached, the depletion layer is formed.

【0020】80%以上空乏層化しているということは
完全空乏層化した場合の接合容量を100%とした場
合、接合容量が125%以下であるということを意味す
る。一般には、製造での取り扱い上、基板の厚みは30
0μm以上必要であり、この程度の厚みを100V程度
で空乏層化するには基板の比抵抗は1kΩ・cm以上で
ある必要がある。また、基板の比抵抗は20kΩ・cm
までのものが比較的容易に入手できるため、比抵抗が1
kΩ・cm以下のものに100V以上の逆電圧を印加し
て空乏層を300μm以上とすることは不都合である。
Depletion of 80% or more means that the junction capacitance is 125% or less when the junction capacitance in the case of complete depletion is 100%. Generally, the thickness of the substrate is 30 due to the handling in manufacturing.
The specific resistance of the substrate needs to be 1 kΩ · cm or more in order to form a depletion layer with this thickness of about 100 V or more. The specific resistance of the substrate is 20 kΩ · cm.
Can be obtained relatively easily, the specific resistance is 1
It is inconvenient to apply a reverse voltage of 100 V or more to those of kΩ · cm or less to make the depletion layer 300 μm or more.

【0021】換言すると、比抵抗が1kΩ・cm以下の
基板を使用すると、空乏層が300μm以下となり、し
たがって、この場合、N−基板の端とP+領域の端との
間隔をN−基板の厚みの70%以上としたことが、無駄
な面積をとって歩留まりを下げることとなる。 (第2実施形態)図4は本発明の第2実施形態に係り、
P+領域を囲んで同一基板面上に当該基板より不純物濃
度の大きいN+領域を形成したPINフォトダイオード
の断面図である。
In other words, when a substrate having a specific resistance of 1 kΩ · cm or less is used, the depletion layer becomes 300 μm or less. Therefore, in this case, the distance between the edge of the N− substrate and the edge of the P + region is determined by the thickness of the N− substrate. If it is 70% or more, the useless area is taken and the yield is reduced. (Second Embodiment) FIG. 4 relates to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view of a PIN photodiode in which an N + region having a higher impurity concentration than the substrate is formed on the same substrate surface surrounding the P + region.

【0022】図4に示すように、N−基板1の表面には
P+領域2が形成され、裏面にはN+領域3が形成され
ている。また、N−基板1のP+領域2を形成した面に
は、P+領域2には直接接しない状態でその周囲に、N
−基板1より不純物濃度の大きいN+領域4が形成され
ている。
As shown in FIG. 4, a P + region 2 is formed on the surface of the N- substrate 1, and an N + region 3 is formed on the back surface. The surface of the N- substrate 1 where the P + region 2 is formed is surrounded by N
An N + region 4 having a higher impurity concentration than the substrate 1 is formed.

【0023】本実施形態においても、N−基板1の端1
aとP+領域2の端2aとの間隔LをN−基板1の厚み
tの70%以上、200%以下となるように設定し、N
−基板1の切断端面の影響を防止している。ここで、例
えば数10keV以上のX線の検出のためには空乏層を
1mm以上延ばす必要があるが、そのためにはN−基板
の比抵抗を20kΩ・cmとしても数100V以上のブ
レークダウン電圧が必要となる。この場合、一般的には
高いブレークダウン電圧により暗電流が急増してしまう
という不具合が発生するが、本実施形態では、N+領域
4を形成したことにより、かかる暗電流の増加を防止す
ることができる。
Also in this embodiment, the end 1 of the N-substrate 1
The distance L between a and the end 2a of the P + region 2 is set to be 70% or more and 200% or less of the thickness t of the N− substrate 1;
-The influence of the cut end surface of the substrate 1 is prevented. Here, for example, in order to detect X-rays of several tens keV or more, it is necessary to extend the depletion layer by 1 mm or more. For that purpose, even if the specific resistance of the N-substrate is 20 kΩ · cm, a breakdown voltage of several hundred V or more is required. Required. In this case, in general, there occurs a problem that the dark current suddenly increases due to a high breakdown voltage. However, in the present embodiment, by forming the N + region 4, it is possible to prevent such an increase in the dark current. it can.

【0024】図7には、図1の第1実施形態及び図4の
第2実施形態の各PINフォトダイオードの暗電流−逆
電圧特性を、それぞれ曲線a及び曲線bで示す。なお、
基板比抵抗、基板厚み、P+領域の面積、基板の端とP
+領域の端との間隔Lはすべて同一なものである。第1
実施形態に係るPINフォトダイオードの曲線aはブレ
ークダウンのまえから暗電流が急増しているのに対し、
本実施形態のPINフォトダイオードの曲線bは、ブレ
ークダウンに至るまでに暗電流の増加はわずかであり、
したがって空乏層を深く延ばすために高電圧をかける場
合には、本実施形態のように、N+領域4を形成したP
INフォトダイオードのほうが優れていることが判っ
た。
FIG. 7 shows the dark current-reverse voltage characteristics of the PIN photodiodes of the first embodiment of FIG. 1 and the second embodiment of FIG. 4 by curves a and b, respectively. In addition,
Substrate specific resistance, substrate thickness, area of P + region, substrate edge and P
The distances L from the edges of the + region are all the same. First
The curve a of the PIN photodiode according to the embodiment shows that the dark current sharply increases before the breakdown,
The curve b of the PIN photodiode of the present embodiment shows that the increase in the dark current is small until the breakdown occurs,
Therefore, when a high voltage is applied to extend the depletion layer deeply, as in the present embodiment, the P + having the N + region 4 formed therein is used.
It turned out that the IN photodiode was superior.

【0025】(第3実施形態)図5は本発明の第3実施
形態に係る高耐圧なPINフォトダイオードの断面図で
ある。図5に示すように、N−基板1の表面にはP+領
域2が形成され、裏面にはN+領域3が形成されてい
る。
(Third Embodiment) FIG. 5 is a sectional view of a high breakdown voltage PIN photodiode according to a third embodiment of the present invention. As shown in FIG. 5, a P + region 2 is formed on the front surface of the N- substrate 1, and an N + region 3 is formed on the back surface.

【0026】また、P+領域2を形成した面には、P+
領域2には直接接しない状態で周囲にリング状のP+領
域5が2個形成されている。本実施形態においても、N
−基板1の端1aとP+領域2の端2aとの間隔LをN
−基板1の厚みtの70%以上、200%以下となるよ
うに設定し、N−基板1の切断端面の影響を防止してい
る。
On the surface on which the P + region 2 is formed, P +
Two ring-shaped P + regions 5 are formed around the region 2 without being in direct contact with the region 2. Also in this embodiment, N
The distance L between the end 1a of the substrate 1 and the end 2a of the P + region 2 is N
-The thickness is set to be 70% or more and 200% or less of the thickness t of the substrate 1 to prevent the influence of the cut end face of the N- substrate 1.

【0027】また、本実施形態で設けた第2のP+領域
5は、ガードリングなどと称され、ブレークダウン電圧
を大きくする効果がある。この領域は少なくとも1個設
ければよいが、2個、3個と多くなるほどブレークダウ
ン電圧は向上し、通常は浮かした状態で使用する。本実
施形態のPINフォトダイオードの暗電流−逆電圧特性
を、上述した実施形態と同様に、図7に曲線cで示す。
なお、基板比抵抗、基板厚み、P+領域の面積、基板の
端とP+領域の端との間隔Lはすべて同一なものであ
る。
The second P + region 5 provided in the present embodiment is called a guard ring or the like, and has an effect of increasing a breakdown voltage. At least one region may be provided, but as the number of regions increases, the breakdown voltage increases, and the device is usually used in a floating state. The dark current-reverse voltage characteristic of the PIN photodiode of the present embodiment is shown by a curve c in FIG. 7, similarly to the above-described embodiment.
The substrate resistivity, the substrate thickness, the area of the P + region, and the distance L between the edge of the substrate and the edge of the P + region are all the same.

【0028】図7から明らかなように、本実施形態のよ
うに、ガードリングとしてのP+領域5を2個形成した
PINフォトダイオードの曲線cは、ブレークダウン電
圧が高くなっている。 (第4実施形態)図6は本発明の第4実施形態に係る高
耐圧で低暗電流なPINフォトダイオードの断面図であ
る。
As is clear from FIG. 7, the curve c of the PIN photodiode in which two P + regions 5 are formed as guard rings as in the present embodiment has a high breakdown voltage. (Fourth Embodiment) FIG. 6 is a sectional view of a PIN photodiode having a high withstand voltage and a low dark current according to a fourth embodiment of the present invention.

【0029】本実施形態では、図5の第3実施形態のP
INフォトダイオードに、更に、ガードリングとしての
P+領域5の周囲に、N−基板1より不純物濃度の大き
いN+領域4が形成されている。本実施形態において
も、N−基板1の端1aとP+領域2の端2aとの間隔
LをN−基板1の厚みtの70%以上、200%以下と
なるように設定し、N−基板1の切断端面の影響を防止
している。
In the present embodiment, P of the third embodiment shown in FIG.
In the IN photodiode, an N + region 4 having a higher impurity concentration than the N− substrate 1 is formed around the P + region 5 as a guard ring. Also in the present embodiment, the distance L between the end 1a of the N- substrate 1 and the end 2a of the P + region 2 is set to be 70% or more and 200% or less of the thickness t of the N- substrate 1, and the N- substrate 1 prevents the influence of the cut end face.

【0030】また、ガードリングとしてP+領域5を形
成してあるので、ブレークダウン電圧を大きくする効果
があり、さらに、その周囲にN+領域4が形成されてい
るので、ブレークダウン電圧が高くなっても暗電流の増
加を防止することができる。本実施形態のPINフォト
ダイオードの暗電流−逆電圧特性を、上述した実施形態
と同様に、図7に曲線dで示す。なお、基板比抵抗、基
板厚み、P+領域の面積、基板の端とP+領域の端との
間隔Lはすべて同一なものである。
Further, since the P + region 5 is formed as a guard ring, there is an effect of increasing the breakdown voltage, and further, since the N + region 4 is formed therearound, the breakdown voltage becomes high. This can also prevent an increase in dark current. The dark current-reverse voltage characteristic of the PIN photodiode of the present embodiment is shown by a curve d in FIG. 7, similarly to the above-described embodiment. The substrate resistivity, the substrate thickness, the area of the P + region, and the distance L between the edge of the substrate and the edge of the P + region are all the same.

【0031】図7から明らかなように、本実施形態のよ
うに、ガードリングとしてのP+領域5を2個形成した
場合には、ブレークダウン電圧が高くなり、さらに、こ
の場合でもやはりN+領域4を形成したことにより、ブ
レークダウン近くでの暗電流の増加がわずかであり、し
たがって空乏層を深くのばすため高電圧をかける場合に
は有利であることが判った。
As is apparent from FIG. 7, when two P + regions 5 are formed as guard rings as in the present embodiment, the breakdown voltage becomes high. It has been found that the increase in dark current near the breakdown is small due to the formation of, and therefore, it is advantageous when a high voltage is applied to extend the depletion layer deeply.

【0032】なお、本実施形態でも、ガードリングとし
てのP+領域は2個としたが、これは上述したように、
少なくとも1個あればよく、多くなればその効果が大き
くなる。
In this embodiment, there are two P + regions as guard rings.
At least one is sufficient, and as the number increases, the effect increases.

【0033】[0033]

【発明の効果】以上に述べたように本発明によれば完全
空乏層化ないしはそれに近い状態で使用するPINフォ
トダイオードの低暗電流化を実現でき、また数10ke
V以上のX線、γ線のような高エネルギーの放射線検出
のような用途で使用する、数100Vの逆電圧で数mm
の空乏層化を必要とするPINフォトダイオードの低暗
電流化をも実現できる。
As described above, according to the present invention, it is possible to realize a PIN diode used in a fully depleted or near depletion layer state and a low dark current.
Used for applications such as high-energy radiation detection such as X-rays and γ-rays of V or more.
It is also possible to realize a low dark current of a PIN photodiode which requires a depletion layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施形態のPINフォトダイオー
ドの断面図である。
FIG. 1 is a cross-sectional view of a PIN photodiode according to a first embodiment of the present invention.

【図2】PINフォトダイオードの暗電流−L/t特性
図である。
FIG. 2 is a dark current-L / t characteristic diagram of a PIN photodiode.

【図3】PINフォトダイオードの接合容量−逆電圧特
性図である。
FIG. 3 is a graph showing a junction capacitance-reverse voltage characteristic of a PIN photodiode.

【図4】本発明の第2実施形態のPINフォトダイオー
ドの断面図である。
FIG. 4 is a cross-sectional view of a PIN photodiode according to a second embodiment of the present invention.

【図5】本発明の第3実施形態のPINフォトダイオー
ドの断面図である。
FIG. 5 is a sectional view of a PIN photodiode according to a third embodiment of the present invention.

【図6】本発明の第4実施形態のPINフォトダイオー
ドの断面図である。
FIG. 6 is a sectional view of a PIN photodiode according to a fourth embodiment of the present invention.

【図7】各実施形態のPINフォトダイオードの暗電流
−逆電圧特性図である。
FIG. 7 is a graph showing dark current-reverse voltage characteristics of the PIN photodiode of each embodiment.

【符号の説明】[Explanation of symbols]

1 ・・・N−基板 1a ・・・基板の端 2,5 ・・・P+領域 2a ・・・P+領域の端 3,4 ・・・N+領域 7 ・・・空乏層 8 ・・・印加電圧 9 ・・・接地 DESCRIPTION OF SYMBOLS 1 ... N-substrate 1a ... End of substrate 2,5 ... P + region 2a ... End of P + region 3,4 ... N + region 7 ... Depletion layer 8 ... Applied voltage 9 ... grounding

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコンの第1導電型半導体基板の第1
面に部分的に第2導電型不純物領域を有し、且つ第2面
に当該基板より不純物濃度の大きい第1導電型不純物領
域を有するPINフォトダイオードにおいて、前記第1
導電型半導体基板の端と前記第2導電型不純物領域の端
との間隔(L)が当該第1導電型半導体基板の厚み
(t)の70%以上(0.7≦L/t)であることを特
徴とするPINフォトダイオード。
A first conductive type semiconductor substrate made of silicon;
A PIN photodiode having a second conductivity type impurity region partially on a surface and a first conductivity type impurity region having a higher impurity concentration than the substrate on the second surface.
The distance (L) between the end of the conductive type semiconductor substrate and the end of the second conductive type impurity region is 70% or more (0.7 ≦ L / t) of the thickness (t) of the first conductive type semiconductor substrate. A PIN photodiode.
【請求項2】 請求項1において、前記第1導電型半導
体基板の端と前記第2導電型不純物領域の端との間隔
(L)が当該第1導電型半導体基板の厚み(t)の70
%以上、200%以下(0.7≦L/t≦2.0)であ
ることを特徴とするPINフォトダイオード。
2. The semiconductor device according to claim 1, wherein a distance (L) between an end of the first conductivity type semiconductor substrate and an end of the second conductivity type impurity region is 70 times the thickness (t) of the first conductivity type semiconductor substrate.
% Or more and 200% or less (0.7 ≦ L / t ≦ 2.0).
【請求項3】 請求項1又は2において、逆電圧の印加
により前記第1導電型半導体基板の80%以上を空乏層
化することを特徴とするPINフォトダイオード。
3. The PIN photodiode according to claim 1, wherein 80% or more of the first conductivity type semiconductor substrate is depleted by applying a reverse voltage.
【請求項4】 請求項1〜3の何れかにおいて、前記第
1導電型半導体基板の比抵抗が1kΩ・cm以上である
ことを特徴とするPINフォトダイオード。
4. The PIN photodiode according to claim 1, wherein the first conductivity type semiconductor substrate has a specific resistance of 1 kΩ · cm or more.
【請求項5】 請求項1〜4の何れかにおいて、前記第
1導電型半導体基板の前記第1面上に、前記第2導電型
不純物領域を囲んで当該基板より不純物濃度の大きい第
2の第1導電型不純物領域を有することを特徴とするP
INフォトダイオード。
5. The second conductive type semiconductor substrate according to claim 1, wherein the second conductive type impurity region surrounds the second conductive type impurity region and has a higher impurity concentration than the substrate on the first surface of the first conductive type semiconductor substrate. P having a first conductivity type impurity region
IN photodiode.
【請求項6】 請求項1〜4の何れかにおいて、前記第
1導電型半導体基板の前記第1面上に、前記第2導電型
不純物領域を囲んで第2の第2導電型不純物領域を有す
ることを特徴とするPINフォトダイオード。
6. The second conductive type impurity region according to claim 1, surrounding the second conductive type impurity region on the first surface of the first conductive type semiconductor substrate. A PIN photodiode, comprising:
【請求項7】 請求項6の何れかにおいて、前記第1導
電型半導体基板の前記第1面上に、前記第2の第2導電
型不純物領域を囲んで当該基板より不純物濃度の大きい
第2の第1導電型不純物領域を有することを特徴とする
PINフォトダイオード。
7. The second conductive type semiconductor substrate according to claim 6, wherein the second conductive type impurity region is surrounded by the second conductive type impurity region on the first surface of the first conductive type semiconductor substrate. A PIN photodiode having the first conductivity type impurity region described above.
JP9155215A 1997-06-12 1997-06-12 Pin photodiode Pending JPH114012A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9155215A JPH114012A (en) 1997-06-12 1997-06-12 Pin photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9155215A JPH114012A (en) 1997-06-12 1997-06-12 Pin photodiode

Publications (1)

Publication Number Publication Date
JPH114012A true JPH114012A (en) 1999-01-06

Family

ID=15601040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9155215A Pending JPH114012A (en) 1997-06-12 1997-06-12 Pin photodiode

Country Status (1)

Country Link
JP (1) JPH114012A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326376A (en) * 2000-05-12 2001-11-22 Hamamatsu Photonics Kk Semiconductor energy detecting element
WO2011004883A1 (en) * 2009-07-10 2011-01-13 富士電機システムズ株式会社 Surface contamination monitor
JP2012054421A (en) * 2010-09-01 2012-03-15 Lapis Semiconductor Co Ltd Semiconductor device
JP2021528634A (en) * 2018-06-27 2021-10-21 プリズマティック、センサーズ、アクチボラグPrismatic Sensors Ab An X-ray sensor, a method for constructing an X-ray sensor, and an X-ray imaging system including such an X-ray sensor.
WO2022230499A1 (en) 2021-04-28 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 Light-receiving element, x-ray imaging element, and electronic device
WO2022230498A1 (en) 2021-04-28 2022-11-03 国立研究開発法人理化学研究所 Light receiving element, x-ray imaging element, and electronic device
WO2023281856A1 (en) 2021-07-06 2023-01-12 ソニーセミコンダクタソリューションズ株式会社 Light-receiving device, x-ray imaging device, and electronic equipment

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326376A (en) * 2000-05-12 2001-11-22 Hamamatsu Photonics Kk Semiconductor energy detecting element
WO2011004883A1 (en) * 2009-07-10 2011-01-13 富士電機システムズ株式会社 Surface contamination monitor
US8822944B2 (en) 2009-07-10 2014-09-02 Fuji Electric Co., Ltd Surface contamination monitor
JP2012054421A (en) * 2010-09-01 2012-03-15 Lapis Semiconductor Co Ltd Semiconductor device
JP2021528634A (en) * 2018-06-27 2021-10-21 プリズマティック、センサーズ、アクチボラグPrismatic Sensors Ab An X-ray sensor, a method for constructing an X-ray sensor, and an X-ray imaging system including such an X-ray sensor.
WO2022230499A1 (en) 2021-04-28 2022-11-03 ソニーセミコンダクタソリューションズ株式会社 Light-receiving element, x-ray imaging element, and electronic device
WO2022230498A1 (en) 2021-04-28 2022-11-03 国立研究開発法人理化学研究所 Light receiving element, x-ray imaging element, and electronic device
KR20230173669A (en) 2021-04-28 2023-12-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 Light receiving elements, X-ray imaging elements, and electronic devices
KR20240000482A (en) 2021-04-28 2024-01-02 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 Light receiving elements, X-ray imaging elements, and electronic devices
WO2023281856A1 (en) 2021-07-06 2023-01-12 ソニーセミコンダクタソリューションズ株式会社 Light-receiving device, x-ray imaging device, and electronic equipment
KR20240031244A (en) 2021-07-06 2024-03-07 소니 세미컨덕터 솔루션즈 가부시키가이샤 Light receiving devices, X-ray imaging devices, and electronic devices

Similar Documents

Publication Publication Date Title
US6504158B2 (en) Imaging array minimizing leakage currents
JP5523317B2 (en) Avalanche photodiode and avalanche irradiation detector
US5719414A (en) Photoelectric conversion semiconductor device with insulation film
US6597025B2 (en) Light sensitive semiconductor component
CN108039390A (en) Contactless protection ring single-photon avalanche diode and preparation method
JP2004193615A (en) Avalanche photodiode for use in hostile environments
US10056424B2 (en) Semiconductor device, electrical device system, and method of producing semiconductor device
US7105827B2 (en) Semiconductor detector with optimised radiation entry window
GB1579938A (en) Semiconductor devices
JP4522531B2 (en) Semiconductor energy detector
US4129878A (en) Multi-element avalanche photodiode having reduced electrical noise
US4841350A (en) Static induction photothyristor having a non-homogeneously doped gate
JPH114012A (en) Pin photodiode
Tove Methods of avoiding edge effects on semiconductor diodes
US20020030199A1 (en) Reverse conducting thyristor
US5780913A (en) Photoelectric tube using electron beam irradiation diode as anode
JPS60241277A (en) Semiconductor device
JPS6035834B2 (en) Semiconductor device for radiation detection
US6174750B1 (en) Process for fabricating a drift-type silicon radiation detector
JPS6327868B2 (en)
JPS5812374A (en) Semiconductor detector
JPH11220157A (en) Semiconductor diode array of radiation damage resistance
JP2000323741A (en) Fabrication of drift type silicon radiation detector having p-n junction
JP2001274450A (en) Beta ray detector
RU2061282C1 (en) Semiconductor ionizing-radiation detector