JPH113871A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH113871A
JPH113871A JP15378797A JP15378797A JPH113871A JP H113871 A JPH113871 A JP H113871A JP 15378797 A JP15378797 A JP 15378797A JP 15378797 A JP15378797 A JP 15378797A JP H113871 A JPH113871 A JP H113871A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
connection portion
wiring
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15378797A
Other languages
Japanese (ja)
Other versions
JP3640769B2 (en
Inventor
Masahiko Fujisawa
雅彦 藤澤
Yukihiro Yamashita
征大 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15378797A priority Critical patent/JP3640769B2/en
Publication of JPH113871A publication Critical patent/JPH113871A/en
Application granted granted Critical
Publication of JP3640769B2 publication Critical patent/JP3640769B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To suppress melting and flowing of an electric conductive substance and to make a proper junctioning condition by a size in the horizontal direction of junctioning upper part of an alkaline proof electric conductive film being more than a size corresponding to a deviation of overlapping which is generated at the time of forming a border-less wiring and being a specific value of the maximum size in the horizontal direction of the junctioning part. SOLUTION: A contact 8 is constituted of a titanium nitride film 8a of alkaline proof which is made by film forming contacting with an interlayer insulating film 7 and an impurity region 3, and a tungsten film 8b which is buried in a recess which is comprised of the titanium nitride film 8a. Here the contact 8 is so formed as the titanium nitride film 8a having a thickness more than 1000 and less than 1500 Å to surround the outer peripheral of the contact 8. The film thickness in the horizontal direction has a longer size corresponding to an overlapping deviation of the contact 8 and a metal wiring 9 which is a boarder-less wiring, and is made to be less film thickness than a half of the contact 8 in the horizontal direction.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、半導体装置の構
造に関し、特に半導体装置のコンタクト、若しくは上層
配線−下層配線間を電気的に接続するバイアホールの構
造及び製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a semiconductor device, and more particularly to a structure of a contact of the semiconductor device or a via hole for electrically connecting an upper wiring and a lower wiring, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】図30は、従来の技術により形成された
コンタクトの断面構成図を示すものであり、この図にお
いて、符号101は半導体基板であり、この半導体基板
101の一主面には不純物領域101aが形成された状
態となっている。さらに、半導体基板101の一主面上
には層間絶縁膜102が成膜され、不純物領域101a
に接するように、層間絶縁膜102の表面から底面にか
けてコンタクト103が埋設されている。コンタクト1
03は筒状に形成され、窒化チタン膜103aと窒化タ
ングステン膜103bから構成されている。
2. Description of the Related Art FIG. 30 is a sectional view showing the structure of a contact formed by a conventional technique. In this figure, reference numeral 101 denotes a semiconductor substrate. The region 101a has been formed. Further, an interlayer insulating film 102 is formed on one main surface of the semiconductor substrate 101, and the impurity region 101a is formed.
A contact 103 is buried from the surface to the bottom surface of the interlayer insulating film 102 so as to contact with the contact. Contact 1
Numeral 03 is formed in a cylindrical shape and includes a titanium nitride film 103a and a tungsten nitride film 103b.

【0003】コンタクト103と半導体基板101との
間にチタンシリサイド膜104が形成され、さらに層間
絶縁膜102との境界である筒状側壁とその底面である
チタンシリサイド膜104上は窒化チタン膜103aで
覆われ、窒化チタン膜103aの表面には、層間絶縁膜
102の開口部を埋設するようにタングステン膜103
bが充填されている。層間絶縁膜102の表面にはコン
タクト103の上部に接する状態に配置された金属配線
105が形成されている。
[0003] A titanium silicide film 104 is formed between the contact 103 and the semiconductor substrate 101, and a titanium nitride film 103 a is formed on the cylindrical side wall which is the boundary with the interlayer insulating film 102 and on the titanium silicide film 104 which is the bottom surface thereof. The tungsten film 103 is covered on the surface of the titanium nitride film 103a so as to bury the opening of the interlayer insulating film 102.
b is filled. On the surface of the interlayer insulating film 102, a metal wiring 105 arranged in contact with the upper part of the contact 103 is formed.

【0004】上記のように、タングステン膜103bが
密着性の悪いシリコン酸化膜からなる層間絶縁膜102
に直に接する状態に形成されるのではなく、窒化チタン
膜103aを介した配置とすることで両者の密着性を向
上させている。
[0004] As described above, the tungsten film 103b is made of a silicon oxide film having poor adhesion.
Instead of being formed in a state of being in direct contact with the substrate, the adhesion between them is improved by arranging them through the titanium nitride film 103a.

【0005】次に、図30の半導体装置の製造方法を簡
単に説明する。まず、図31(a)に示すように、半導
体基板101の表面に10000〜15000Åの膜厚
のシリコン酸化膜を層間絶縁膜102として積層し、そ
の後、層間絶縁膜102の表面から半導体基板101の
一主面にかけて開口径4000〜5000Åのコンタク
トホール106を形成する。その後、不純物注入を行
い、半導体基板101の一主面に不純物領域101aを
形成する。この不純物領域101aは層間絶縁膜102
の成膜の前に形成することも可能である。この開口径4
000〜5000Åの多層構造からなるコンタクトホー
ル106は、一般的にはハーフミクロンデバイスの半導
体装置に用いられている。
Next, a brief description will be given of a method of manufacturing the semiconductor device shown in FIG. First, as shown in FIG. 31A, a silicon oxide film having a thickness of 10,000 to 15000 ° is laminated as an interlayer insulating film 102 on the surface of the semiconductor substrate 101, and thereafter, the surface of the semiconductor substrate 101 is A contact hole 106 having an opening diameter of 4000 to 5000 ° is formed over one main surface. After that, impurity implantation is performed to form an impurity region 101a on one main surface of the semiconductor substrate 101. This impurity region 101a is an interlayer insulating film 102
It is also possible to form the film before forming the film. This opening diameter 4
Contact holes 106 having a multilayer structure of 000-5000 ° are generally used for semiconductor devices of half-micron devices.

【0006】次に、図31(b)に示すように、コンタ
クトホール106の側壁及び底面を含む被処理基板(以
下、製造過程にある半導体装置を被処理基板と称す
る。)の表面にチタン膜107を、層間絶縁膜102の
平坦な表面上の厚さが200Åとなるようスパッタリン
グ法によって積層する。その後、このチタン膜107の
表面上に窒化チタン膜108を層間絶縁膜102の平坦
な表面上の厚さが1000Åとなるようスパッタリング
法によって積層する。
Next, as shown in FIG. 31B, a titanium film is formed on a surface of a substrate to be processed (hereinafter, a semiconductor device in the manufacturing process is referred to as a substrate to be processed) including a side wall and a bottom surface of the contact hole 106. 107 are stacked by a sputtering method so that the thickness on the flat surface of the interlayer insulating film 102 becomes 200 °. Thereafter, a titanium nitride film 108 is laminated on the surface of the titanium film 107 by a sputtering method so that the thickness on the flat surface of the interlayer insulating film 102 becomes 1000 °.

【0007】このとき、コンタクトホール106の側壁
には、層間絶縁膜102の平坦な表面上の膜厚の30%
程度の膜厚のチタン膜107と窒化チタン膜108が成
膜され、この場合はコンタクトホール106の側壁部に
はチタン膜107と窒化チタン膜108の合計の膜厚が
360Å程度の大きさとなる。
At this time, 30% of the film thickness on the flat surface of interlayer insulating film 102 is formed on the side wall of contact hole 106.
A titanium film 107 and a titanium nitride film 108 having a film thickness of the order of magnitude are formed. In this case, the total thickness of the titanium film 107 and the titanium nitride film 108 on the side wall of the contact hole 106 is about 360 °.

【0008】その後、図31(c)に示すように、窒化
雰囲気中で熱処理(例えば800℃で30秒間)を加え
る。この熱処理によってチタン膜107と半導体基板1
01のシリコンが反応し、コンタクトホール106の底
面にはチタンシリサイド膜104が形成され、その他の
領域に成膜されていたチタン膜107は窒化して窒化チ
タン膜103aとなる。窒化チタン膜103aの、コン
タクトホール106の側壁の膜厚はチタン膜107と窒
化チタン膜108の合計の膜厚と同程度であり、360
Å程度の大きさとなる。
Thereafter, as shown in FIG. 31C, heat treatment (for example, at 800 ° C. for 30 seconds) is applied in a nitriding atmosphere. By this heat treatment, the titanium film 107 and the semiconductor substrate 1
01 reacts, a titanium silicide film 104 is formed on the bottom of the contact hole 106, and the titanium film 107 formed in other regions is nitrided to become a titanium nitride film 103a. The thickness of the side wall of the contact hole 106 of the titanium nitride film 103a is substantially equal to the total thickness of the titanium film 107 and the titanium nitride film 108, and
It is about the size of Å.

【0009】次に、図31(d)に示すように、ブラン
ケットCVD法により被処理基板の表面全面にタングス
テン膜109を積層し、コンタクトホール106内を導
電物質で埋設する。さらに、図31(e)に示すよう
に、タングステン膜109を全面エッチバックして、層
間絶縁膜102の表面が露出する状態とし、コンタクト
ホール106内にはタングステン膜103bのみを残
す。このタングステン膜103bと窒化チタン膜103
aとでコンタクト103を形成できる。
Next, as shown in FIG. 31D, a tungsten film 109 is laminated on the entire surface of the substrate to be processed by a blanket CVD method, and the inside of the contact hole 106 is buried with a conductive material. Furthermore, as shown in FIG. 31E, the entire surface of the tungsten film 109 is etched back to expose the surface of the interlayer insulating film 102, and only the tungsten film 103b is left in the contact hole 106. The tungsten film 103b and the titanium nitride film 103
a can form the contact 103.

【0010】次に、図31(f)に示すように、アルミ
合金系からなる配線用の金属膜110を5000Å程度
の膜厚となるように積層する。その後、図31(g)に
示すように、金属膜110上に金属配線105に相当す
る形状のレジストパターン111を写真製版工程を経る
ことによって形成する。レジストパターン111の形状
は、金属配線105の形状、即ちコンタクト103上に
おいて1.0μm角のパッド部分を有し、その配線幅は
0.5μm程度の大きさのものとする。
Next, as shown in FIG. 31 (f), a metal film 110 for wiring made of an aluminum alloy is laminated to a thickness of about 5000 °. Thereafter, as shown in FIG. 31 (g), a resist pattern 111 having a shape corresponding to the metal wiring 105 is formed on the metal film 110 through a photolithography process. The resist pattern 111 has a shape of the metal wiring 105, that is, a pad portion of 1.0 μm square on the contact 103, and has a wiring width of about 0.5 μm.

【0011】次に、図31(h)に示すように、このレ
ジストパターン111をエッチングマスクとして金属膜
110に対してエッチングを行い、金属配線105を得
る。その後、レジストパターン111を除去することで
図30に示す半導体装置を得ることが可能である。
Next, as shown in FIG. 1H, the metal film 110 is etched using the resist pattern 111 as an etching mask to obtain a metal wiring 105. After that, by removing the resist pattern 111, the semiconductor device shown in FIG. 30 can be obtained.

【0012】上記の説明では、金属配線105と不純物
領域101aとをコンタクト103を介して接続する例
を示したが、下層配線と上層配線とをバイアホールを介
して接続する場合も同様の構造を適用することで可能と
なる。
In the above description, an example in which the metal wiring 105 and the impurity region 101a are connected via the contact 103 has been described. However, the same structure can be applied to the case where the lower wiring and the upper wiring are connected via via holes. It becomes possible by applying.

【0013】さらに、コンタクト若しくはバイアホール
の上部に接して形成する上層配線は層間絶縁膜との密着
性を高めるため、多層構造とし、層間絶縁膜に接するよ
うに、チタン及び窒化チタンの2層構造とするような場
合もあった。
Further, the upper wiring formed in contact with the upper portion of the contact or via hole has a multilayer structure in order to enhance the adhesion to the interlayer insulating film, and has a two-layer structure of titanium and titanium nitride so as to be in contact with the interlayer insulating film. In some cases,

【0014】また、別の従来の技術である特開平5−1
14578号公報に、半導体基板の一主面に形成された
不純物領域と、層間絶縁膜を介して上層に形成された上
層配線との電気的接続を図るために形成するコンタクト
が示されている。この特開平5−114578号公報に
よれば、コンタクトの構造は、層間絶縁膜内に穿たれた
コンタクトホール内(側壁及び底面を含む)にチタン
膜、窒化チタン膜、シリコン膜を順次積層し、さらにタ
ングステン膜を埋め込んだ構造となっている。
[0014] Another prior art, Japanese Patent Laid-Open No. 5-1 is disclosed.
Japanese Patent No. 14578 discloses a contact formed for electrical connection between an impurity region formed on one main surface of a semiconductor substrate and an upper wiring formed on an upper layer via an interlayer insulating film. According to Japanese Patent Application Laid-Open No. 5-114578, a contact structure is such that a titanium film, a titanium nitride film, and a silicon film are sequentially stacked in a contact hole (including a side wall and a bottom surface) formed in an interlayer insulating film. Further, it has a structure in which a tungsten film is embedded.

【0015】このコンタクトでは、その構造にシリコン
膜を含んでいることが特徴であり、チタン膜及び窒化チ
タン膜からなる密着層にクラックが形成された場合にお
いても、タングステン形成の際の反応ガスがそのクラッ
クを介して半導体基板にダメージを与えないよう、密着
層表面のシリコン膜を犠牲反応させる構造となっている
ものである。
The feature of this contact is that its structure includes a silicon film, and even when a crack is formed in the adhesion layer made of a titanium film and a titanium nitride film, the reaction gas during the formation of tungsten is not affected. The structure is such that the silicon film on the surface of the adhesion layer is sacrificed so as not to damage the semiconductor substrate through the crack.

【0016】[0016]

【発明が解決しようとする課題】上記の図30のように
形成された半導体装置における、コンタクト103と金
属配線105との位置関係について次に説明する。ハー
フミクロンデバイスの半導体装置においては、図32
(a)に示すように、コンタクト103に接続する金属
配線105は、部分的に配線幅を広げたパッド部分を有
しており、カバーマージン(x=2500Å)を確保し
ていた。この場合、図32(b)に示すように、重ね合
わせのずれが生じコンタクト103と金属配線105と
が設計通りの配置とならない場合でも、カバーマージン
xを十分にとっていることから、コンタクト103の上
面の一部が金属配線105からはみ出すなど、両者の接
続状態が悪くなるということはなかった。
The positional relationship between the contact 103 and the metal wiring 105 in the semiconductor device formed as shown in FIG. 30 will be described below. In a semiconductor device of a half-micron device, FIG.
As shown in FIG. 2A, the metal wiring 105 connected to the contact 103 has a pad portion whose wiring width is partially increased, and a cover margin (x = 2500 °) is secured. In this case, as shown in FIG. 32 (b), even when the displacement of the superposition occurs and the contact 103 and the metal wiring 105 are not arranged as designed, the cover margin x is sufficiently secured. There was no deterioration of the connection between them, such as a part of the wire protruding from the metal wiring 105.

【0017】しかし、半導体装置の高集積化にともなう
微細化により、サブクォーターミクロンデバイスが適用
されるようになってきていることから、従来のように、
コンタクト103と金属配線105との接続部にカバー
マージンを形成することができなくなり、図33(a)
に示すように、カバーマージンをとっていない、ボーダ
ーレス配線105aが形成されるようになった。ボーダ
ーレス配線105aの配線幅は、コンタクト103aa
の径が3000Åであるのに対し、3000〜4000
Åの配線幅である。
However, sub-quarter micron devices have been applied due to the miniaturization accompanying the high integration of semiconductor devices.
It is no longer possible to form a cover margin at the connection between the contact 103 and the metal wiring 105, and FIG.
As shown in FIG. 5, a borderless wiring 105a without a cover margin is formed. The width of the borderless wiring 105a is equal to that of the contact 103aa.
Is 3000 mm, while 3000 to 4000
配線 is the wiring width.

【0018】例えば配線幅が4000Åであるボーダー
レス配線105aを用いた場合には、図33(b)に示
すように、重ね合わせのズレが生じ、これが1000Å
より大きなズレであれば、その分だけコンタクト103
とボーダーレス配線105aとの接続面積が小さくなっ
てしまい、コンタクト103aaの上面が一部露出した
状態となっていた。この、重ね合わせのズレが生じた場
合の断面構造を図34(a)に示す。なお、この図にお
いて符号111aはレジストパターンである。
For example, when a borderless wiring 105a having a wiring width of 4000 ° is used, as shown in FIG.
If the displacement is larger, the contact 103
The connection area between the contact 103aa and the borderless wiring 105a is reduced, and the upper surface of the contact 103aa is partially exposed. FIG. 34 (a) shows a cross-sectional structure in the case where the overlapping shift occurs. In this figure, reference numeral 111a is a resist pattern.

【0019】さらに、コンタクト103aaの上部とボ
ーダーレス配線105aとが完全に接続された状態では
ないことによって、ボーダーレス配線105aのパター
ニングのために形成していたレジストパターン111a
の除去のため、最適な強アルカリ性エッチング液を用い
た場合には図34(b)に示すように、コンタクト10
3aaを構成するタングステン膜103bが溶けだし、
ボイドが形成された状態となり、コンタクト103とボ
ーダーレス配線105aとの接続が、窒化チタン膜10
3aのみによってしかなされない状態となり、電気的接
続に問題が生じる状態となっていた。また、重ね合わせ
のズレは、例えば配線が実際に形成されるべき寸法より
も小さく形成される現象であるCDロスによっても生じ
ていた。なお、配線とコンタクトとの重ね合わせのズレ
は、サブクォーターミクロンのデバイスにおいては10
00Å程度、若しくはそれ以下の大きさとなることが、
現在の写真製版の精度から分かっている。
Further, since the upper portion of the contact 103aa and the borderless wiring 105a are not completely connected, the resist pattern 111a formed for patterning the borderless wiring 105a is formed.
When an optimal strong alkaline etching solution is used for removing the contact, as shown in FIG.
3aa, the tungsten film 103b is melted,
The void is formed, and the connection between the contact 103 and the borderless wiring 105a is made by the titanium nitride film 10.
This is a state in which the connection is made only by 3a, and a problem occurs in the electrical connection. In addition, the misalignment has also been caused by, for example, CD loss, which is a phenomenon in which wiring is formed smaller than a dimension to be actually formed. Note that the misalignment of the wiring and the contact is less than 10 in a sub-quarter micron device.
It can be about 00mm or smaller,
We know from the accuracy of current photoengraving.

【0020】また、上記の例ではレジストパターン11
1aの除去のために強アルカリ性エッチング液を用いる
例を示したが、レジストパターン111aを、まず酸素
プラズマエッチングを行って除去し、次にボーダレス配
線105a形成のための異方性エッチング時に生じてい
た異物であるポリマーを強アルカリ性エッチング液を用
いて除去する方法を採った場合においても同様に、強ア
ルカリ性エッチング液に晒される状態にあるタングステ
ンの消失が問題となる。
In the above example, the resist pattern 11
Although an example in which a strong alkaline etching solution is used to remove 1a has been described, the resist pattern 111a was first removed by performing oxygen plasma etching, and then occurred during anisotropic etching for forming the borderless wiring 105a. Even in the case where a method of removing a polymer as a foreign substance by using a strong alkaline etching solution is employed, similarly, the disappearance of tungsten exposed to the strong alkaline etching solution becomes a problem.

【0021】また別の例では図35に示すように、層間
絶縁膜110とコンタクト若しくはバイアホールとの密
着性向上のために、ボーダレス配線105aをTiN/
Tiの密着層105aaと金属膜105bbからなる多
層構造とし、このボーダレス配線105aの最下層にチ
タン膜が形成された状態である場合、ボーダレス配線1
05aのパターニングにエッチングマスクとして用いる
レジストパターンを酸素プラズマアッシングによって除
去し、ボーダレス配線105aのパターニング時に生じ
るポリマーの除去を強アルカリ性エッチング液を用いて
行う場合がある。
In another example, as shown in FIG. 35, in order to improve the adhesion between the interlayer insulating film 110 and the contact or via hole, the borderless wiring 105a is formed of TiN /
When a titanium film is formed in the lowermost layer of the borderless wiring 105a, the borderless wiring 1 has a multi-layer structure including a Ti adhesion layer 105aa and a metal film 105bb.
In some cases, a resist pattern used as an etching mask in the patterning of the pattern 05a is removed by oxygen plasma ashing, and a polymer generated during patterning of the borderless wiring 105a is removed using a strong alkaline etching solution.

【0022】この場合は、ボーダレス配線105aを構
成するチタン膜は130Å/minの速度で同時にエッチ
ングされ、このチタン膜のエッチングがコンタクト若し
くはバイアホール内に埋設されたタングステン103b
にまで及ぶと、タングステン103bも同様に強アルカ
リ性エッチング液によってエッチングされ、この接続部
において、電気的な接続状態が不良となる。ボーダレス
配線105aとコンタクト103aaとのズレによりレ
ジストパターン除去時にタングステン膜103bが露出
していた場合は、強アルカリ性エッチング液によるタン
グステン膜103bの溶出がより顕著であることは言う
までもない。
In this case, the titanium film forming the borderless wiring 105a is simultaneously etched at a rate of 130 ° / min, and the etching of the titanium film is performed by the tungsten 103b buried in the contact or via hole.
, The tungsten 103b is also etched by the strong alkaline etchant, and the electrical connection at this connection becomes poor. If the tungsten film 103b is exposed during the removal of the resist pattern due to the displacement between the borderless wiring 105a and the contact 103aa, it goes without saying that the elution of the tungsten film 103b by the strong alkaline etchant is more remarkable.

【0023】この発明は、コンタクト若しくはバイアホ
ールと、その上部に形成する上層配線とに重ね合わせの
ズレが生じていた場合、またはCDロスによるズレがあ
る場合においても、強アルカリ性エッチング液を用いた
処理時におけるコンタクト若しくはバイアホールを構成
する導電物質の溶出を抑制し、良好な接続状態とできる
半導体装置及びその製造方法を得ることを目的とする。
According to the present invention, a strong alkaline etching solution is used even when the contact or via hole and the upper wiring formed on the contact or via hole are misaligned, or when there is misalignment due to CD loss. It is an object of the present invention to provide a semiconductor device capable of suppressing the elution of a conductive substance forming a contact or a via hole during a process and achieving a good connection state, and a method for manufacturing the same.

【0024】[0024]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、半導体基板、上記半導体基板の表面若
しくは上部に形成された導電領域、少なくとも上記導電
領域上に積層された層間絶縁膜の上面から、上記導電領
域の表面にかけて形成された導電物質からなる接続部、
上記接続部に接し、上記層間絶縁膜の表面に形成された
ボーダレス配線を含み、上記接続部は耐アルカリ性導電
膜を含んでおり、少なくとも上記接続部の外周を取り巻
く上記耐アルカリ性導電膜の上記接続部上部における水
平方向の膜厚は、上記接続部と上記ボーダレス配線とが
持つ重ね合わせのズレに相当する寸法以上の値であり、
上記接続部の水平方向の最大寸法の1/2よりも小さな
膜厚となるように形成されるものである。
According to a first aspect of the present invention, there is provided a semiconductor device, a semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and an interlayer insulating film laminated on at least the conductive region. A connection portion made of a conductive substance formed from the upper surface of the conductive region to the surface of the conductive region,
A borderless wiring formed on the surface of the interlayer insulating film in contact with the connection portion, wherein the connection portion includes an alkali-resistant conductive film, and at least the connection of the alkali-resistant conductive film surrounding the outer periphery of the connection portion; The film thickness in the horizontal direction in the upper part is a value equal to or larger than the dimension corresponding to the misalignment of the connection portion and the borderless wiring,
The connection portion is formed so as to have a film thickness smaller than 1 / of the maximum horizontal dimension.

【0025】また、この発明の請求項2に係る半導体装
置は、請求項1に係る半導体装置の構成に加え、耐アル
カリ性導電膜の上記接続部上部における水平方向の寸法
を、1000Å以上、1500Å未満の大きさとするも
のである。
According to a second aspect of the present invention, in addition to the configuration of the first aspect, the horizontal dimension of the alkali-resistant conductive film in the upper portion of the connection portion is not less than 1000 ° and less than 1500 °. Of the size.

【0026】さらに、この発明の請求項3に係る半導体
装置は、請求項1または2に係る半導体装置の構成に加
え、耐アルカリ性導電膜はチタンナイトライド膜若しく
はチタンナイトライド膜とチタンタングステン膜の多層
構造とするものである。
Further, in the semiconductor device according to claim 3 of the present invention, in addition to the structure of the semiconductor device according to claim 1 or 2, the alkali-resistant conductive film is formed of a titanium nitride film or a titanium nitride film and a titanium tungsten film. It has a multilayer structure.

【0027】また、この発明の請求項4に係る半導体装
置は、半導体基板、上記半導体基板の表面若しくは上部
に形成された導電領域、少なくとも上記導電領域上に積
層された層間絶縁膜の上面から、上記導電領域の表面に
かけて形成された導電物質からなる接続部、上記接続部
に接し、上記層間絶縁膜の表面に形成された上層配線を
含み、上記接続部は耐アルカリ性導電膜を含んでおり、
上記耐アルカリ性導電膜は上記接続部の上面を窒化した
窒化導電膜若しくは上記接続部の上面をチタンと化合さ
せた導電性チタン化合物であり、上記窒化導電膜若しく
は導電性チタン化合物を介して上記接続部と上記上層配
線とが電気的に接続されるものである。
According to a fourth aspect of the present invention, there is provided a semiconductor device, comprising: a semiconductor substrate, a conductive region formed on or above the semiconductor substrate, and at least an upper surface of an interlayer insulating film laminated on the conductive region. A connection portion made of a conductive material formed over the surface of the conductive region, in contact with the connection portion, including an upper wiring formed on the surface of the interlayer insulating film, the connection portion includes an alkali-resistant conductive film,
The alkali-resistant conductive film is a nitride conductive film in which the upper surface of the connection portion is nitrided or a conductive titanium compound in which the upper surface of the connection portion is combined with titanium. The connection is performed through the nitride conductive film or the conductive titanium compound. And the upper layer wiring are electrically connected.

【0028】さらに、この発明の請求項5に係る半導体
装置は、半導体基板、上記半導体基板の表面若しくは上
部に形成された導電領域、少なくとも上記導電領域上に
積層された層間絶縁膜の上面から、上記導電領域の表面
にかけて形成された導電物質からなる接続部、上記接続
部に接し、上記層間絶縁膜の表面に形成された上層配線
を含み、上記接続部は耐アルカリ性導電膜を含んでお
り、上記耐アルカリ性導電膜は上記接続部の上面の上記
上層配線と重畳しない領域に選択的に形成されるもので
ある。
Further, according to a fifth aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and at least an upper surface of an interlayer insulating film laminated on the conductive region. A connection portion made of a conductive material formed over the surface of the conductive region, in contact with the connection portion, including an upper wiring formed on the surface of the interlayer insulating film, the connection portion includes an alkali-resistant conductive film, The alkali-resistant conductive film is selectively formed in a region on the upper surface of the connection portion that does not overlap with the upper wiring.

【0029】さらに、この発明の請求項6に係る半導体
装置は、請求項5の半導体装置の構成に加え、上層配線
は多層構造からなり、最下層に密着層を有し、少なくと
も上記密着層の断面部分には耐アルカリ性窒化膜が形成
されているものである。
Further, in the semiconductor device according to a sixth aspect of the present invention, in addition to the structure of the semiconductor device according to the fifth aspect, the upper wiring has a multilayer structure, has an adhesion layer at the lowermost layer, and has at least the adhesion layer. An alkali-resistant nitride film is formed on the cross section.

【0030】また、この発明の請求項7に係る半導体装
置は、半導体基板、上記半導体基板の表面若しくは上部
に形成された導電領域、少なくとも上記導電領域上に積
層された層間絶縁膜の上面から、上記導電領域の表面に
かけて形成された導電物質からなる接続部、上記接続部
に接し、上記層間絶縁膜の表面に形成された上層配線、
少なくとも上記上層配線の底面と上記層間絶縁膜の表面
とに挟まれ、かつ上記接続部の側壁に付着形成された導
電膜を含み、上記上層配線の断面に沿う上記導電膜の断
面部分には耐アルカリ性窒化膜が形成されているもので
ある。
According to a seventh aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and at least an upper surface of an interlayer insulating film laminated on the conductive region. A connection portion made of a conductive material formed over the surface of the conductive region, an upper-layer wiring in contact with the connection portion, and formed on the surface of the interlayer insulating film;
At least a conductive film sandwiched between the bottom surface of the upper wiring and the surface of the interlayer insulating film and adhered to the side wall of the connection portion is provided. In this case, an alkaline nitride film is formed.

【0031】さらに、この発明の請求項8に係る半導体
装置は、請求項7の半導体装置の構成に加え、導電膜は
少なくとも耐アルカリ性導電膜とアルカリ可溶性導電膜
との積層構造によって構成され、窒化膜は上記アルカリ
可溶性導電膜の断面部分を窒化して形成されるものであ
る。
Further, in the semiconductor device according to an eighth aspect of the present invention, in addition to the structure of the semiconductor device according to the seventh aspect, the conductive film has a laminated structure of at least an alkali-resistant conductive film and an alkali-soluble conductive film. The film is formed by nitriding a cross section of the alkali-soluble conductive film.

【0032】また、この発明の請求項9に係る半導体装
置は、半導体基板、上記半導体基板の表面若しくは上部
に形成された導電領域、少なくとも上記導電領域上に積
層された層間絶縁膜の上面から、上記導電領域の表面に
かけて形成された導電物質からなる接続部、上記接続部
に接し、上記層間絶縁膜の表面に形成された上層配線を
含み、上記上層配線は金属膜と上記金属膜の底面に付着
する耐アルカリ性導電膜を含む多層構造であり、上記耐
アルカリ性導電膜は上記金属膜の底面下と上記金属膜の
側断面に付着形成されたサイドウォールの底面下に形成
されるものである。
According to a ninth aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and at least an upper surface of an interlayer insulating film laminated on the conductive region. A connection portion made of a conductive material formed over the surface of the conductive region, including an upper layer wiring formed on the surface of the interlayer insulating film in contact with the connection portion, wherein the upper layer wiring is formed on a metal film and a bottom surface of the metal film. A multilayer structure including an alkali-resistant conductive film to be attached, wherein the alkali-resistant conductive film is formed under the bottom surface of the metal film and under the bottom surface of a sidewall attached to a side cross section of the metal film.

【0033】さらに、この発明の請求項10に係る半導
体装置は、請求項1、2、4〜7、9のうちのいずれか
の半導体装置の構成に加え、接続部は、半導体基板内に
形成された不純物領域と第一の金属配線とを接続するコ
ンタクトホール、若しくは上記第一の金属配線と第二の
金属配線とを接続するバイアホールとするものである。
According to a tenth aspect of the present invention, in addition to the structure of any one of the first, second, fourth to seventh and ninth aspects, the connecting portion is formed in a semiconductor substrate. The contact hole connects the doped impurity region and the first metal wiring, or the via hole connects the first metal wiring and the second metal wiring.

【0034】この発明の請求項11に係る半導体装置
は、請求項4〜9のうちのいずれかの半導体装置の構成
に加え、耐アルカリ性導電膜としてはチタンナイトライ
ド膜、チタンタングステン膜、窒化タングステン膜のう
ちのいずれかを用い、また耐アルカリ性窒化膜としてチ
タンナイトライド膜を用いるものである。
According to a eleventh aspect of the present invention, in addition to the configuration of the semiconductor device according to any one of the fourth to ninth aspects, the alkali-resistant conductive film includes a titanium nitride film, a titanium tungsten film, and a tungsten nitride film. One of the films is used, and a titanium nitride film is used as the alkali-resistant nitride film.

【0035】また、この発明の請求項12に係る半導体
装置の製造方法は、半導体基板の表面若しくは上部に形
成された導電領域の表面に層間絶縁膜を積層する工程、
上記層間絶縁膜の表面から上記導電領域の表面に達する
開口部を形成する工程、少なくとも上記開口部の側壁を
含む上記層間絶縁膜の表面に耐アルカリ性導電膜を積層
する工程、上記耐アルカリ性導電膜の表面にタングステ
ン膜を積層し、上記開口部を埋設する工程、上記層間絶
縁膜の表面までのエッチバックを行い、上記開口部に埋
設された上記耐アルカリ性導電膜と上記タングステン膜
を含む接続部を得る工程、上記層間絶縁膜上に、上記接
続部に接する状態にボーダレス配線をレジストパターン
を用いて形成する工程、上記レジストパターン若しくは
上記レジストパターン除去時に生じる異物を、強アルカ
リ性エッチング液を用いて除去する工程を含み、上記耐
アルカリ性導電膜の上記層間絶縁膜表面の延在面におけ
る水平方向の膜厚は、上記接続部と上記ボーダレス配線
とが持つ重ね合わせのズレの大きさ以上であり、上記開
口部の最大径の1/2未満の膜厚とするものである。
According to a twelfth aspect of the present invention, there is provided a method of manufacturing a semiconductor device, comprising the steps of: laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on the semiconductor substrate;
Forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film, laminating an alkali-resistant conductive film on the surface of the interlayer insulating film including at least the side wall of the opening, Stacking a tungsten film on the surface of the substrate, burying the opening, performing etch back to the surface of the interlayer insulating film, and forming a connection portion including the alkali-resistant conductive film and the tungsten film buried in the opening. A step of forming a borderless wiring using a resist pattern in contact with the connection portion on the interlayer insulating film, using a strong alkaline etchant to remove foreign matter generated when the resist pattern or the resist pattern is removed. Removing the alkali-resistant conductive film in the horizontal direction on the extending surface of the interlayer insulating film surface Not less than the magnitude of the deviation of superposition with and the and the borderless interconnect the connecting section, in which a film thickness of less than half of the maximum diameter of the opening.

【0036】さらに、この発明の請求項13に係る半導
体装置の製造方法は、請求項11の半導体装置の製造方
法において、耐アルカリ性導電膜の層間絶縁膜表面の延
在面における水平方向の膜厚は、1000Å以上150
0Å未満の大きさとするものである。
Further, according to a method of manufacturing a semiconductor device according to a thirteenth aspect of the present invention, in the method of manufacturing a semiconductor device of the eleventh aspect, the film thickness in the horizontal direction on the extending surface of the surface of the interlayer insulating film of the alkali-resistant conductive film. Is more than 1000Å150
The size should be less than 0 °.

【0037】また、この発明の請求項14に係る半導体
装置の製造方法は、半導体基板の表面若しくは上部に形
成された導電領域の表面に層間絶縁膜を積層する工程、
上記層間絶縁膜の表面から上記導電領域の表面に達する
開口部を形成する工程、少なくとも上記開口部の側壁を
含む上記層間絶縁膜の表面に密着層を積層する工程、上
記密着層の表面にタングステン膜を積層し、上記開口部
を埋設する工程、上記層間絶縁膜の表面までのエッチバ
ックを行い、上記開口部に埋設された上記密着層と上記
タングステン膜を含む接続部を得る工程、上記接続部の
上面を耐アルカリ性導電膜とする工程、上記層間絶縁膜
上に、上記接続部に接する状態に上層配線をレジストパ
ターンを用いて形成する工程、上記レジストパターン若
しくは上記レジストパターン除去時に生じる異物を強ア
ルカリ性エッチング液を用いて除去する工程を含み、上
記耐アルカリ性導電膜は上記接続部の上面を窒化若しく
はチタン化合物化することで形成するものである。
According to a fourteenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising the steps of: laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on the semiconductor substrate;
Forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film, laminating an adhesion layer on the surface of the interlayer insulating film including at least the side wall of the opening, and forming tungsten on the surface of the adhesion layer. Stacking a film and burying the opening; performing etch back to the surface of the interlayer insulating film to obtain a connection portion including the adhesion layer and the tungsten film buried in the opening; Making the upper surface of the portion an alkali-resistant conductive film, forming an upper layer wiring on the interlayer insulating film in contact with the connection portion using a resist pattern, removing foreign matter generated when the resist pattern or the resist pattern is removed. A step of removing using a strong alkaline etching solution, wherein the alkali-resistant conductive film is formed by nitriding or forming a titanium compound on the upper surface of the connection portion. It is intended to be formed at Rukoto.

【0038】さらに、この発明の請求項15に係る半導
体装置の製造方法は、半導体基板の表面若しくは上部に
形成された導電領域の表面に層間絶縁膜を積層する工
程、上記層間絶縁膜の表面から上記導電領域の表面に達
する開口部を形成する工程、少なくとも上記開口部の側
壁を含む上記層間絶縁膜の表面に密着層を積層する工
程、上記密着層の表面にタングステン膜を積層し、上記
開口部を埋設する工程、上記層間絶縁膜の表面までのエ
ッチバックを行い、上記開口部に埋設された上記密着層
と上記タングステン膜を含む接続部を得る工程、上記層
間絶縁膜上に、上記接続部に接する状態に上層配線をレ
ジストパターンを用いて形成する工程、上記上層配線と
上記接続部とが重畳しない領域に位置する上記接続部の
露出した上面を窒化する工程、上記レジストパターン若
しくは上記レジストパターン除去時に生じる異物を強ア
ルカリ性エッチング液を用いて除去する工程を含み、上
記接続部の上面を窒化することで耐アルカリ性導電膜を
形成するものである。
Further, according to a method of manufacturing a semiconductor device according to a fifteenth aspect of the present invention, a step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on the semiconductor substrate, Forming an opening reaching the surface of the conductive region, laminating an adhesion layer on the surface of the interlayer insulating film including at least the side wall of the opening, laminating a tungsten film on the surface of the adhesion layer, Burying a portion, etching back to the surface of the interlayer insulating film to obtain a connection portion including the adhesion layer and the tungsten film buried in the opening, and forming the connection portion on the interlayer insulating film. Forming an upper wiring using a resist pattern in contact with the portion, and nitriding an exposed upper surface of the connection portion located in a region where the upper wiring and the connection portion do not overlap with each other Step includes a step of removing by using the resist pattern or the resist pattern foreign matter strongly alkaline etching solution generated during removal, and forms alkali-resistant conductive film by nitriding the upper surface of the connecting section.

【0039】また、この発明の請求項16に係る半導体
装置の製造方法は、請求項14の半導体装置の製造方法
において、上層配線を密着層と金属膜を含む多層構造と
なるように形成し、上記密着層がアルカリ可溶性の物質
からなる場合、上記上層配線と接続部とが重畳しない領
域に位置する上記接続部の露出した上面を窒化する工程
において、同時に上記密着層の露出部分を窒化するもの
である。
According to a method of manufacturing a semiconductor device according to claim 16 of the present invention, in the method of manufacturing a semiconductor device of claim 14, the upper wiring is formed to have a multilayer structure including an adhesion layer and a metal film. When the adhesion layer is made of an alkali-soluble substance, in the step of nitriding the exposed upper surface of the connection portion located in a region where the upper wiring and the connection portion do not overlap, simultaneously nitriding the exposed portion of the adhesion layer It is.

【0040】さらに、この発明の請求項17に係る半導
体装置の製造方法は、半導体基板の表面若しくは上部に
形成された導電領域の表面に層間絶縁膜を積層する工
程、上記層間絶縁膜の表面から上記導電領域の表面に達
する開口部を形成する工程、少なくとも上記開口部の側
壁を含む上記層間絶縁膜の表面に密着層を積層する工
程、上記密着層の表面にタングステン膜を積層する工
程、上記密着層をエッチングマスクとして上記タングス
テン膜をエッチバックし、上記開口部内に上記密着層と
上記タングステン膜からなる接続部を得る工程、上記接
続部及び上記密着層の表面に金属膜を積層する工程、上
記金属膜上の上記接続部に重畳する位置にレジストパタ
ーンを形成する工程、上記レジストパターンをエッチン
グマスクとし上記金属膜及び上記密着層を順次異方性エ
ッチングして上層配線を得る工程、上記接続部及び上記
上層配線の露出した断面を窒化する工程、上記レジスト
パターン若しくは上記レジストパターン除去時に生じる
異物を強アルカリ性エッチング液を用いて除去する工程
を含み、上記接続部及び上記上層配線の露出した断面を
窒化することで上記露出した断面を耐アルカリ性導電膜
で完全に覆うものである。
Further, according to a method of manufacturing a semiconductor device according to a seventeenth aspect of the present invention, a step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion thereof, Forming an opening reaching the surface of the conductive region, laminating an adhesion layer on the surface of the interlayer insulating film including at least the side wall of the opening, laminating a tungsten film on the surface of the adhesion layer, Etching back the tungsten film using the adhesion layer as an etching mask, obtaining a connection portion made of the adhesion layer and the tungsten film in the opening, laminating a metal film on the surface of the connection portion and the adhesion layer, Forming a resist pattern at a position on the metal film that overlaps with the connection portion; and forming the metal film using the resist pattern as an etching mask. A step of obtaining an upper layer wiring by sequentially and anisotropically etching the adhesion layer, a step of nitriding the exposed section of the connection portion and the upper layer wiring, and a strong alkaline etching solution for removing the resist pattern or foreign matter generated when the resist pattern is removed. And removing the exposed section of the connection portion and the upper wiring by nitriding the exposed section, thereby completely covering the exposed section with an alkali-resistant conductive film.

【0041】また、この発明の請求項18に係る半導体
装置の製造方法は、半導体基板の表面若しくは上部に形
成された導電領域の表面に層間絶縁膜を積層する工程、
上記層間絶縁膜の表面から上記導電領域の表面に達する
開口部を形成する工程、少なくとも上記開口部の側壁を
含む上記層間絶縁膜の表面に第一の密着層を積層する工
程、上記第一の密着層の表面にタングステン膜を積層
し、上記開口部を埋設する工程、上記層間絶縁膜の表面
までのエッチバックを行い、上記開口部に埋設された上
記第一の密着層と上記タングステン膜を含む接続部を得
る工程、上記層間絶縁膜上であり上記接続部に接する状
態に耐アルカリ性導電膜である第二の密着層、金属膜を
順次積層する工程、上記金属膜を上記接続部に重畳する
上層配線の形状にパターニングする工程、上記上層配線
の側断面にサイドウォールを形成する工程、上記サイド
ウォールと上記上層配線の下部に位置する上記第二の密
着層を残し他を除去する工程を含むものである。
A method of manufacturing a semiconductor device according to claim 18 of the present invention comprises the steps of: laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on the semiconductor substrate;
Forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film, laminating a first adhesion layer on a surface of the interlayer insulating film including at least a side wall of the opening, A step of laminating a tungsten film on the surface of the adhesion layer and burying the opening, performing etch back to the surface of the interlayer insulating film, and removing the first adhesion layer and the tungsten film buried in the opening. A step of obtaining a connection portion including: a step of sequentially laminating a second adhesion layer, which is an alkali-resistant conductive film, and a metal film on the interlayer insulating film and in contact with the connection portion; and superimposing the metal film on the connection portion. Patterning into a shape of an upper wiring to be formed, forming a sidewall in a side cross section of the upper wiring, removing the other by leaving the sidewall and the second adhesion layer located below the upper wiring. It is intended to include that process.

【0042】さらに、この発明の請求項19に係る半導
体装置の製造方法は、請求項11、13〜17のいずれ
か一項記載の半導体装置の製造方法において、接続部
は、半導体基板内に形成された不純物領域と第一の金属
配線とを接続するコンタクトホール、若しくは上記第一
の金属配線と第二の金属配線とを接続するバイアホール
として形成するものである。
According to a nineteenth aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the eleventh and thirteenth aspects, the connecting portion is formed in the semiconductor substrate. It is formed as a contact hole connecting the doped impurity region and the first metal wiring, or as a via hole connecting the first metal wiring and the second metal wiring.

【0043】[0043]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.この発明の実施の形態1について説明す
る。図1はこの発明の半導体装置のICを構成するコン
タクト、若しくはバイアホールと、それらに接続される
配線との構造を示したものである。
Embodiment 1 FIG. Embodiment 1 of the present invention will be described. FIG. 1 shows a structure of a contact or via hole constituting an IC of a semiconductor device of the present invention and a wiring connected thereto.

【0044】図1において、符号1は半導体基板、2は
半導体基板1の一主面の不活性領域に形成されたLOC
OS(local oxidation of silicon)酸化膜、3は半導
体基板1の一主面の活性領域に選択的に形成され、MO
Sトランジスタのソース/ドレイン領域となる不純物領
域、4は半導体基板1の一主面の不純物領域3に挟まれ
たチャネルとなる領域上に積層されたゲート酸化膜、5
はゲート絶縁膜4上に形成されたMOS(metal oxide
semiconductor)トランジスタのゲート電極であり、こ
のゲート電極5はポリシリコン膜5aとタングステンシ
リサイド膜5bとの積層構造からなっている。またゲー
ト電極5の側断面には絶縁膜からなるサイドウォール6
が付着形成されている。
In FIG. 1, reference numeral 1 denotes a semiconductor substrate, and 2 denotes an LOC formed in an inactive region on one main surface of the semiconductor substrate 1.
An OS (local oxidation of silicon) oxide film 3 is selectively formed in the active region on one main surface of the semiconductor substrate 1 and the MO
An impurity region 4 serving as a source / drain region of the S transistor is a gate oxide film laminated on a region serving as a channel sandwiched between impurity regions 3 on one main surface of the semiconductor substrate 1.
Is a MOS (metal oxide) formed on the gate insulating film 4
semiconductor) The gate electrode of the transistor, and the gate electrode 5 has a laminated structure of a polysilicon film 5a and a tungsten silicide film 5b. Further, a side wall 6 made of an insulating film is provided on a side section of the gate electrode 5.
Are formed.

【0045】さらに、符号7は半導体素子の構成要素が
形成された半導体基板1の全面に積層された層間絶縁
膜、8は層間絶縁膜7の表面から不純物領域3の表面に
かけて形成されたコンタクト8であり、このコンタクト
8は層間絶縁膜7及び不純物領域3に接して成膜された
チタンナイトライド膜8aと、チタンナイトライド膜8
aが構成する凹部に埋設されたタングステン膜8bから
構成されている。
Further, reference numeral 7 denotes an interlayer insulating film laminated on the entire surface of the semiconductor substrate 1 on which the components of the semiconductor element are formed, and 8 denotes a contact 8 formed from the surface of the interlayer insulating film 7 to the surface of the impurity region 3. The contact 8 includes a titanium nitride film 8a formed in contact with the interlayer insulating film 7 and the impurity region 3, and a titanium nitride film 8a.
a of the tungsten film 8b buried in the recessed portion.

【0046】また、符号9はコンタクト8の上面に接
し、層間絶縁膜7の表面にパターニングされた第一の金
属配線、10は第一の金属配線9及び層間絶縁膜7上に
積層された層間絶縁膜、11は層間絶縁膜10の上面か
ら第一の金属配線11に接するように形成されたバイア
ホールであり、このバイアホール11はコンタクト8と
同様に、チタンナイトライド膜11aとタングステン膜
11bとから構成されている。さらに符号12は層間絶
縁膜10の表面にパターニングされ、バイアホール11
の上面に接する状態の第二の金属配線、13は第二の金
属配線12及び層間絶縁膜10の表面に成膜されたパッ
シベーション膜をそれぞれ示している。
Reference numeral 9 denotes a first metal wiring which is in contact with the upper surface of the contact 8 and is patterned on the surface of the interlayer insulating film 7, and 10 denotes an interlayer formed on the first metal wiring 9 and the interlayer insulating film 7. An insulating film 11 is a via hole formed from the upper surface of the interlayer insulating film 10 so as to be in contact with the first metal wiring 11, and the via hole 11 is, like the contact 8, a titanium nitride film 11a and a tungsten film 11b. It is composed of Further, reference numeral 12 is patterned on the surface of the interlayer insulating film 10 to form a via hole 11.
And the second metal wiring 13 in contact with the upper surface of the second metal wiring 12 and the passivation film formed on the surface of the interlayer insulating film 10, respectively.

【0047】図1に示すコンタクト8及びバイアホール
11は、チタンナイトライド膜8aまたは11aと、タ
ングステン膜8bまたは11bの複数の層から構成され
ており、コンタクト8及びバイアホール11の少なくと
も側面は厚さ1000Å程度の耐アルカリ性のチタンナ
イトライド膜8aまたは11aが形成された状態となっ
ている。
The contact 8 and the via hole 11 shown in FIG. 1 are composed of a plurality of layers of a titanium nitride film 8a or 11a and a tungsten film 8b or 11b, and at least side surfaces of the contact 8 and the via hole 11 are thick. An alkali-resistant titanium nitride film 8a or 11a having a thickness of about 1000 ° is formed.

【0048】図2に図1のコンタクト8及び第一の金属
配線9を中心とする拡大図を示す。図1の断面が第一の
金属配線9の配線長方向に沿うものであるのに対して、
図2の断面は第一の金属配線9の配線幅方向に沿うもの
を示している。また図2において符号14はコンタクト
8の底面に形成されるチタンシリサイド膜を示してお
り、その他、既に説明のために用いた符号と同一記号は
同一、若しくは相当部分を示している。
FIG. 2 is an enlarged view mainly showing the contact 8 and the first metal wiring 9 shown in FIG. While the cross section of FIG. 1 is along the wiring length direction of the first metal wiring 9,
The cross section of FIG. 2 shows the first metal wiring 9 along the wiring width direction. In FIG. 2, reference numeral 14 denotes a titanium silicide film formed on the bottom of the contact 8, and the same reference numerals as those already used for the description denote the same or corresponding parts.

【0049】図2のように形成されるコンタクト8は、
厚さ1000Å程度のチタンナイトライド膜8aがコン
タクト8の外周を取り囲むように形成されている。従っ
てコンタクト8の径の寸法とほとんど同じ大きさの配線
幅の、ボーダレス配線である第一の金属配線9をコンタ
クト8上に形成した場合に、重ね合わせのズレが最大で
1000Å程度生じたとしてもコンタクト8を構成する
耐アルカリ性の物質であるチタンナイトライド膜8aが
一部露出するにとどまり、強アルカリ性エッチング液に
対して可溶であるタングステン膜8bが露出することは
ない。
The contact 8 formed as shown in FIG.
A titanium nitride film 8 a having a thickness of about 1000 ° is formed so as to surround the outer periphery of contact 8. Therefore, when the first metal wiring 9 which is a borderless wiring and has a wiring width almost the same as the diameter of the contact 8 is formed on the contact 8, even if the misalignment of the superposition occurs up to about 1000 °. Only a part of the titanium nitride film 8a, which is an alkali-resistant substance constituting the contact 8, is exposed, and the tungsten film 8b soluble in the strong alkaline etching solution is not exposed.

【0050】即ち、第一の金属配線9をパターニングす
る際に用いるレジストパターン、若しくはレジストパタ
ーンをアッシングによって除去する際に生じる異物であ
るポリマーを除去する際に強アルカリ性エッチング液を
用いた場合に、コンタクト8が溶け出し、接続不良とな
ることを抑制できるものである。
That is, when a strong alkaline etchant is used to remove a resist pattern used for patterning the first metal wiring 9 or a polymer which is a foreign substance generated when the resist pattern is removed by ashing, The contact 8 can be prevented from being melted out and resulting in poor connection.

【0051】次に、図2に示す半導体装置の、特にこの
発明の特徴となるコンタクト8と第一の金属配線9との
接続部を中心に製造方法を説明する。なお、製造方法を
説明するための図面ではMOSトランジスタを構成する
ための構成要素であるゲート絶縁膜4、ゲート電極5等
は記載を省略する。
Next, the manufacturing method of the semiconductor device shown in FIG. 2 will be described focusing on the connection between the contact 8 and the first metal wiring 9, which is a feature of the present invention. In the drawings for describing the manufacturing method, the description of the gate insulating film 4, the gate electrode 5, and the like, which are components for forming the MOS transistor, is omitted.

【0052】まず、図3(a)に示すように、半導体基
板1の表面の不活性領域となる領域上にLOCOS酸化
膜2を形成し、さらに、MOSトランジスタを構成する
ゲート絶縁膜4、ゲート電極5、サイドウォール6等を
形成し(LOCOS酸化膜2、ゲート絶縁膜4、ゲート
電極5、サイドウォール6は図示せず。)、その上にシ
リコン酸化膜からなる層間絶縁膜7を10000〜15
000Åの膜厚となるように成膜する。その後、層間絶
縁膜7に対して選択的に異方性エッチングを行い、不純
物領域3の表面にまで達する開口径3000Å程度の大
きさのコンタクトホール15を形成する。不純物領域3
は層間絶縁膜7の成膜前に形成しても良いし、コンタク
トホール15の開口後、不純物イオン注入を行うことで
形成しても問題ない。なお、コンタクトホール15の水
平方向の断面形状は、円形若しくはそれに近い形状とな
る。
First, as shown in FIG. 3A, a LOCOS oxide film 2 is formed on a region to be an inactive region on the surface of a semiconductor substrate 1, and further, a gate insulating film 4 and a gate, which constitute a MOS transistor, are formed. An electrode 5, a sidewall 6, and the like are formed (the LOCOS oxide film 2, the gate insulating film 4, the gate electrode 5, and the sidewall 6 are not shown), and an interlayer insulating film 7 made of a silicon oxide film is formed thereon by 10,000 to 10,000. Fifteen
A film is formed to have a thickness of 000 °. Thereafter, the interlayer insulating film 7 is selectively anisotropically etched to form a contact hole 15 having an opening diameter of about 3000 ° reaching the surface of the impurity region 3. Impurity region 3
May be formed before the interlayer insulating film 7 is formed, or may be formed by implanting impurity ions after the contact hole 15 is opened. Note that the horizontal cross-sectional shape of the contact hole 15 is a circle or a shape close to the circle.

【0053】次に、図3(b)に示すように、コンタク
トホール15の内壁及び底面を含む被処理基板(製造過
程にある半導体装置を、以下被処理基板と称する。)の
表面にスパッタリング法若しくはCVD法によってチタ
ン膜16を200Å程度の膜厚となるように積層し、さ
らに上層に熱CVD法によりTiCl4とNH3との混合
ガスを用いてチタンナイトライド膜8aを1000Å程
度の膜厚となるように積層する。
Next, as shown in FIG. 3B, the surface of the substrate to be processed (the semiconductor device in the manufacturing process is hereinafter referred to as a substrate to be processed) including the inner wall and the bottom surface of the contact hole 15 is sputtered. Alternatively, a titanium film 16 is laminated by a CVD method so as to have a thickness of about 200 °, and a titanium nitride film 8a is further formed thereon by a thermal CVD method using a mixed gas of TiCl 4 and NH 3 to a thickness of about 1000 °. It is laminated so that

【0054】その後、図3(c)に示すように、窒素雰
囲気中において800℃の温度で30秒間の熱処理を行
い、チタン膜16をチタンナイトライド8aに変化させ
る。この熱処理において、コンタクトホール15の底面
においては、半導体基板1の構成要素であるシリコンと
チタン膜16が互いに反応し、チタンシリサイド膜14
が形成される。
Thereafter, as shown in FIG. 3 (c), a heat treatment is performed at a temperature of 800 ° C. for 30 seconds in a nitrogen atmosphere to change the titanium film 16 into titanium nitride 8a. In this heat treatment, on the bottom surface of the contact hole 15, silicon, which is a component of the semiconductor substrate 1, and the titanium film 16 react with each other to form a titanium silicide film 14.
Is formed.

【0055】次に、図3(d)に示すように、タングス
テン膜8bを被処理基板の表面にブランケットCVD法
を用いてタングステン膜8bを積層し、コンタクトホー
ル15の内部を完全にタングステン膜8bで埋設する。
Next, as shown in FIG. 3D, a tungsten film 8b is laminated on the surface of the substrate to be processed by using a blanket CVD method, and the inside of the contact hole 15 is completely covered with the tungsten film 8b. Buried in

【0056】その後、図3(e)に示すように、被処理
基板に対して全面エッチバックを行い、層間絶縁膜7の
上面を表出させる。これによりチタンナイトライド膜8
a及びタングステン膜8bからなるコンタクト8が形成
された状態となる。このコンタクト8の上部の水平方向
の断面を見た場合、コンタクト8の外周を囲んだ状態の
チタンナイトライド膜8aの膜厚は1000Å以上とな
っている。
Thereafter, as shown in FIG. 3E, the entire surface of the substrate to be processed is etched back, so that the upper surface of the interlayer insulating film 7 is exposed. Thereby, the titanium nitride film 8
a and the contact 8 comprising the tungsten film 8b is formed. When the horizontal section of the upper part of the contact 8 is viewed, the thickness of the titanium nitride film 8a surrounding the outer periphery of the contact 8 is 1000 ° or more.

【0057】次に、図3(f)に示すように、第一の金
属配線9を構成するAl合金膜である金属膜9aを50
00Å程度の厚さとなるように積層する。その後、図3
(g)に示すように、金属膜9aの上に、第一の金属配
線9(ボーダレス配線)に相当するレジストパターン1
7を形成する。
Next, as shown in FIG. 3F, a metal film 9a which is an Al alloy
The layers are laminated so as to have a thickness of about 00 °. Then, FIG.
As shown in (g), a resist pattern 1 corresponding to the first metal wiring 9 (borderless wiring) is formed on the metal film 9a.
7 is formed.

【0058】次に、図3(h)に示すように、レジスト
パターン17をエッチングマスクとして金属膜9aに対
して異方性エッチングを行う第一の金属配線9を得る。
その後、図3(i)に示すように、レジストパターン1
7を強アルカリ性エッチング液を用いて除去する。ここ
で、例えば強アルカリ性エッチング液には2−2アミノ
エトキシエタノール(60%)ヒドロキシルアミン(1
8%)、水(17%)カテコール(5%):強アルカリ
(pH=12)を用いる。また、まずアッシングを行う
ことによってレジストパターン17を除去し、第一の金
属配線9のパターニング時に生成され、積層配線の側断
面に付着する異物のポリマーを強アルカリ性エッチング
液を用いて除去する方法を用いても良い。なお、強アル
カリ性エッチング液によってのみレジストパターン17
の除去を行う場合は、異方性エッチングによって生じる
ポリマーは、レジストと一緒に除去される。
Next, as shown in FIG. 3H, using the resist pattern 17 as an etching mask, a first metal wiring 9 for performing anisotropic etching on the metal film 9a is obtained.
Thereafter, as shown in FIG.
7 is removed using a strong alkaline etchant. Here, for example, 2-2 aminoethoxyethanol (60%) hydroxylamine (1
8%), water (17%), catechol (5%): strong alkali (pH = 12) is used. Further, a method of first removing the resist pattern 17 by performing ashing, and removing a polymer of a foreign substance generated at the time of patterning the first metal wiring 9 and adhering to the side cross section of the laminated wiring by using a strong alkaline etching solution. May be used. The resist pattern 17 was formed only by the strong alkaline etching solution.
Is removed, the polymer generated by the anisotropic etching is removed together with the resist.

【0059】その後、被処理基板上に層間絶縁膜10を
積層することで図2に示す構造の半導体装置を得ること
ができる。なお、簡単のため、第一の金属配線9よりも
上層に形成された素子については説明を省略する。
Thereafter, by laminating the interlayer insulating film 10 on the substrate to be processed, a semiconductor device having the structure shown in FIG. 2 can be obtained. For simplicity, the description of the elements formed above the first metal wiring 9 is omitted.

【0060】上記の製造方法に示すように、この半導体
装置の製造方法によれば、図3(g)に示すエッチング
マスクとなるレジストパターン17の形成段階において
写真製版の誤差によって、本来形成されるべき位置から
1000Å以下の範囲での重ね合わせのズレが生じたと
しても、コンタクト8をチタンナイトライド膜8aとタ
ングステン膜8bの2層構造とし、コンタクト8の外周
から内部にかけて1000Å以上の膜厚となるように耐
アルカリ性の物質であるチタンナイトライド膜8aが成
膜されている。
As shown in the above manufacturing method, according to the manufacturing method of the semiconductor device, the semiconductor device is originally formed due to an error in photolithography at the stage of forming the resist pattern 17 serving as an etching mask shown in FIG. Even if the misalignment occurs within a range of 1000 ° or less from the desired position, the contact 8 has a two-layer structure of the titanium nitride film 8a and the tungsten film 8b, and has a thickness of 1000 ° or more from the outer periphery to the inside of the contact 8. Thus, a titanium nitride film 8a, which is an alkali-resistant substance, is formed.

【0061】従って、レジストパターン17を強アルカ
リ性エッチング液を用いて除去した場合においても、第
一の金属配線9とコンタクト8との重ね合わせのズレが
あるにもかかわらず、コンタクト8を構成する物質が溶
出することがなく、良好な接続状態を得ることが可能で
ある。
Therefore, even when the resist pattern 17 is removed by using a strong alkaline etching solution, the material forming the contact 8 is notwithstanding the misalignment of the first metal wiring 9 and the contact 8. Is not eluted, and a good connection state can be obtained.

【0062】また、上記の説明においては、コンタクト
8と第一の金属配線9との接続部についてのみ述べた
が、図4に示すように、第一の金属配線9と第二の金属
配線12とを電気的に接続するためのバイアホール11
の構造も、コンタクト8の構造と同様にチタンナイトラ
イド膜11aとタングステン膜11bをからなる2層構
造とすることで良好な接続状態のバイアホール11を得
ることが可能である。なお、バイアホール11の底面に
は、第一の金属配線9の構成要素であるアルミとチタン
ナイトライド膜11aの構成要素であるチタンとの化合
物であるチタンアルミ合金膜18が形成される。
In the above description, only the connection portion between the contact 8 and the first metal wiring 9 has been described. However, as shown in FIG. Via hole 11 for electrically connecting
In the structure (2), similarly to the structure of the contact 8, the via hole 11 in a good connection state can be obtained by forming a two-layer structure including the titanium nitride film 11a and the tungsten film 11b. Note that, on the bottom surface of the via hole 11, a titanium-aluminum alloy film 18 which is a compound of aluminum which is a component of the first metal wiring 9 and titanium which is a component of the titanium nitride film 11a is formed.

【0063】この図4に示すようなバイアホール11と
することでも、コンタクト8の場合と同様に、第二の金
属配線12とバイアホール11とが重ね合わせのズレを
生じる状態に形成された場合においても、強アルカリ性
エッチング液を用いてもバイアホール11を構成する物
質が溶出することを抑制でき、良好な接続状態を得るこ
とが可能である。
The via hole 11 as shown in FIG. 4 can also be used in the case where the second metal wiring 12 and the via hole 11 are formed in a state in which the overlay displacement occurs as in the case of the contact 8. In this case, the elution of the substance constituting the via hole 11 can be suppressed even when a strong alkaline etching solution is used, and a good connection state can be obtained.

【0064】なお、コンタクト8を構成するチタンナイ
トライド8aの膜厚は、例えばコンタクトホール15の
上部から底面にかけて1000Å以上の厚さであり、か
つコンタクトホール15が完全にチタンナイトライド膜
8aで埋設されないような厚さを保った状態に形成しな
くても良く、少なくともコンタクトホール15の内壁及
び底面に付着した状態であり、上部の開口部近傍の厚さ
が1000Å以上の膜厚であれば、その上部に形成する
第一の金属配線9が重ね合わせのズレを生じていたとし
てもコンタクト8のもう一つの構成要素であり、強アル
カリ溶液に対して可溶なタングステン膜8bをこの強ア
ルカリ性エッチング液に晒すことが無いため、コンタク
ト8の溶出を抑制することが可能である。第一の金属配
線9がCDロスにより形成されるべき寸法よりも小さく
形成された場合においても、チタンナイトライド膜8a
を設けているため、第一の金属配線9とコンタクト8と
を良好な接続状態とすることが可能である。
The thickness of the titanium nitride 8a forming the contact 8 is, for example, not less than 1000 ° from the top to the bottom of the contact hole 15, and the contact hole 15 is completely buried with the titanium nitride film 8a. It is not necessary to form it in such a state that the thickness is maintained such that it is not adhered to the inner wall and the bottom surface of the contact hole 15 at least, and if the thickness near the upper opening is 1000 mm or more, Even if the first metal wiring 9 formed thereover has a misalignment, it is another component of the contact 8, and a tungsten film 8b soluble in a strong alkaline solution is formed by this strong alkaline etching. Since there is no exposure to liquid, elution of the contact 8 can be suppressed. Even when the first metal wiring 9 is formed smaller than the dimension to be formed due to CD loss, the titanium nitride film 8a
Is provided, the first metal wiring 9 and the contact 8 can be in a good connection state.

【0065】バイアホール11の構造についても同様の
ことが言え、バイアホール11を構成するチタンナイト
ライド膜11aを1000Å以上の膜厚として開口部の
上部から底面まで、同一の厚さとして形成していなくて
も、重ね合わせのズレと強アルカリ性エッチング液によ
るレジスト若しくはポリマーの除去を組み合わせる場合
においても良好な接続状態を得ることが可能となること
は言うまでもない。サブクォータミクロンデバイスにお
けるコンタクトまたはバイアホールとボーダレス配線と
の接続は、コンタクト又はバイアホールの外周を耐アル
カリ性の物質で厚さ1000Å以上となるように覆うこ
とで良好に行うことが可能となる。
The same can be said for the structure of the via hole 11. The titanium nitride film 11a constituting the via hole 11 is formed to have the same thickness from the top to the bottom of the opening with a thickness of 1000 ° or more. Even if it is not necessary, it is needless to say that a good connection state can be obtained even when combining the displacement of the superposition and the removal of the resist or the polymer with a strong alkaline etching solution. The connection between the contact or the via hole and the borderless wiring in the sub-quarter micron device can be satisfactorily performed by covering the outer periphery of the contact or the via hole with an alkali-resistant substance so as to have a thickness of 1000 mm or more.

【0066】実施の形態2.次に、この発明の実施の形
態2について説明する。図5はこの発明の実施の形態2
を示す半導体装置の断面拡大図であり、図1に示す半導
体装置のコンタクト8と第一の金属配線9との接続部を
示している。この図5に付した符号のうち、8cはコン
タクト8の構成要素を示しており、コンタクト8を構成
するチタンナイトライド膜8aとタングステン膜8bと
の間に介在する窒化タングステン膜を示している。この
窒化タングステン膜8cは耐アルカリ性の物質であり、
強アルカリ性エッチング液に晒されても溶解することが
ない。その他の符号は、既に説明のために用いた符号と
同一符号は同一、若しくは相当部分を示すものである。
Embodiment 2 Next, a second embodiment of the present invention will be described. FIG. 5 shows Embodiment 2 of the present invention.
2 is an enlarged cross-sectional view of the semiconductor device shown in FIG. 1 and shows a connection portion between a contact 8 and a first metal wiring 9 of the semiconductor device shown in FIG. 5, reference numeral 8c denotes a component of the contact 8, and denotes a tungsten nitride film interposed between the titanium nitride film 8a and the tungsten film 8b forming the contact 8. This tungsten nitride film 8c is an alkali-resistant substance,
It does not dissolve even when exposed to a strong alkaline etchant. Other reference numerals that are the same as those already used for the description indicate the same or corresponding parts.

【0067】図5のように形成されるコンタクト8の外
周は、合計の厚さが1000Å程度となるチタンナイト
ライド膜8aと窒化タングステン膜8cからなる膜によ
り、取り囲まれて形成されている。従ってコンタクト8
の径の寸法とほとんど同じ大きさの配線幅である第一の
金属配線9をコンタクト8上に形成した場合に、重ね合
わせのズレが最大で1000Å程度生じたとしてもコン
タクト8を構成する耐アルカリ性のチタンナイトライド
膜8a及び同じく耐アルカリ性の窒化タングステン膜8
cが一部露出するにとどまり、強アルカリ性エッチング
液に対して可溶であるタングステン膜8bが露出するこ
とはない。
The outer periphery of the contact 8 formed as shown in FIG. 5 is formed by being surrounded by a film composed of a titanium nitride film 8a and a tungsten nitride film 8c having a total thickness of about 1000 °. Therefore, contact 8
When a first metal wiring 9 having a wiring width almost the same as the diameter of the first metal wiring 9 is formed on the contact 8, even if the displacement of the superposition occurs by about 1000 ° at the maximum, the alkali resistance constituting the contact 8 Titanium nitride film 8a and alkali-resistant tungsten nitride film 8
Only a part of c is exposed, and the tungsten film 8b soluble in the strong alkaline etching solution is not exposed.

【0068】即ち、第一の金属配線9をパターニングす
る際に用いるレジストパターン、若しくはレジストパタ
ーンをアッシングによって除去する際に生じる異物であ
るポリマーを除去する際に強アルカリ性エッチング液を
用いる場合、コンタクト8を構成する導電物質が溶出し
て接続不良となることを抑制でき、良好な接続状態を得
ることが可能となる。
That is, when a strong alkaline etchant is used to remove a resist pattern used for patterning the first metal wiring 9 or a polymer which is a foreign substance generated when the resist pattern is removed by ashing, the contact 8 Can be suppressed from being eluted by the conductive material constituting the above, and a good connection state can be obtained.

【0069】次に、図5に示す半導体装置の、特にこの
発明の特徴となるコンタクト8と第一の金属配線9との
接続部を中心に製造方法を説明する。なお、実施の形態
1の場合と同様に、製造方法を説明するための図面では
MOSトランジスタを構成するための構成要素であるゲ
ート絶縁膜4、ゲート電極5等は記載を省略する。
Next, a description will be given of a method of manufacturing the semiconductor device shown in FIG. 5, focusing on the connection between the contact 8 and the first metal wiring 9, which is a feature of the present invention. As in the case of the first embodiment, in the drawings for describing the manufacturing method, the description of the gate insulating film 4, the gate electrode 5, and the like, which are the components for forming the MOS transistor, is omitted.

【0070】まず、図6(a)に示すように、実施の形
態1の図3(a)に示す場合と同様に、半導体基板1上
に積層された層間絶縁膜7に開口径3000Å程度のコ
ンタクトホール15を開口し、不純物領域3を形成す
る。さらに層間絶縁膜7の表面に200Åのチタン膜と
1000Åの窒化チタン膜を順次スパッタ法を用いて全
面に積層する。このとき、コンタクトホール15の内壁
及び底面には、その30%程度の膜厚のチタン膜及び窒
化チタン膜が積層される。さらに窒化雰囲気中において
800℃で30秒間の熱処理を行い、1000Å程度の
膜厚の窒化チタン膜8aを形成する。この熱処理時にコ
ンタクトホール15の底面に位置するチタンが半導体基
板1を構成するシリコンと反応し、チタンシリサイド膜
14が形成される。
First, as shown in FIG. 6A, as in the case shown in FIG. 3A of the first embodiment, an interlayer insulating film 7 laminated on the semiconductor substrate 1 has an opening diameter of about 3000 °. The contact hole 15 is opened, and the impurity region 3 is formed. Further, a 200-degree titanium film and a 1000-degree titanium nitride film are sequentially laminated on the entire surface of the interlayer insulating film 7 by sputtering. At this time, a titanium film and a titanium nitride film having a thickness of about 30% of the inner wall and the bottom of the contact hole 15 are laminated. Further, a heat treatment is performed at 800 ° C. for 30 seconds in a nitriding atmosphere to form a titanium nitride film 8a having a thickness of about 1000 °. During this heat treatment, titanium located at the bottom of the contact hole 15 reacts with silicon constituting the semiconductor substrate 1 to form a titanium silicide film 14.

【0071】次に、図6(b)に示すように、ブランケ
ットCVD法を用いて1000Å以上の膜厚で、コンタ
クトホール15を埋め込んでしまわない程度の膜厚のタ
ングステン膜19を被処理基板の全面に積層する。
Next, as shown in FIG. 6B, a tungsten film 19 having a thickness of 1000.degree. Or more is formed using a blanket CVD method so as not to bury the contact hole 15. Laminate over the entire surface.

【0072】その後、図6(c)に示すように、被処理
基板をNH3雰囲気中などの窒化雰囲気中に置き、70
0℃で1分間程度の熱処理を行い、タングステン膜19
を窒化し、窒化タングステン膜8cを得る。この窒化タ
ングステン膜8cを形成した段階においてもコンタクト
ホール15の内部を埋設することがないように、タング
ステン膜19の膜厚をあらかじめ調整する必要がある。
またタングステン膜19を窒化する他の方法として、N
3雰囲気(1Torr)でRF=100Wにて1分間
のプラズマ処理を行う方法があり、このプラズマ処理は
半導体基板1を加熱しつつ行っても良い。
Thereafter, as shown in FIG. 6C, the substrate to be processed is placed in a nitriding atmosphere such as an NH 3 atmosphere, and
A heat treatment is performed at 0 ° C. for about 1 minute to form a tungsten film 19.
To obtain a tungsten nitride film 8c. Even when the tungsten nitride film 8c is formed, it is necessary to adjust the thickness of the tungsten film 19 in advance so that the inside of the contact hole 15 is not buried.
As another method of nitriding the tungsten film 19, N
There is a method in which plasma processing is performed in an H 3 atmosphere (1 Torr) at RF = 100 W for 1 minute, and the plasma processing may be performed while heating the semiconductor substrate 1.

【0073】次に、図6(d)に示すように、被処理基
板の全面にブランケットCVD法を用いてタングステン
膜8bを積層し、コンタクトホール15の内部に完全に
導電物質が充填された状態とする。
Next, as shown in FIG. 6D, a tungsten film 8b is laminated on the entire surface of the substrate to be processed by using the blanket CVD method, and the inside of the contact hole 15 is completely filled with a conductive material. And

【0074】その後、図6(e)に示すように、被処理
基板の表面側から層間絶縁膜7の上面が露出するまで全
面エッチバックを行い、チタンナイトライド膜8a、窒
化タングステン膜8c、タングステン膜8bの3種類の
導電膜からなるコンタクト8を得る。
Thereafter, as shown in FIG. 6E, the entire surface is etched back from the front side of the substrate to be processed until the upper surface of the interlayer insulating film 7 is exposed, and the titanium nitride film 8a, the tungsten nitride film 8c, the tungsten The contact 8 made of three kinds of conductive films of the film 8b is obtained.

【0075】次に、図6(f)に示すように、実施の形
態1で示した場合と同様に、被処理基板の全面に第一の
金属配線9となる金属膜9aを積層し、さらに図6
(g)に示すように写真製版によって第一の金属配線9
に相当する形状(ボーダレス配線)のレジストパターン
17をパターニングする。このレジストパターン17は
重ね合わせのズレにより、コンタクト8の完全に重なる
位置ではなく、一部がコンタクト8と重ならず、最大で
1000Å程度ずれた状態に形成されるとする。
Next, as shown in FIG. 6F, a metal film 9a to be the first metal wiring 9 is laminated on the entire surface of the substrate to be processed, as in the case of the first embodiment. FIG.
As shown in (g), the first metal wiring 9 is formed by photolithography.
The resist pattern 17 having a shape (borderless wiring) corresponding to the above is patterned. It is assumed that the resist pattern 17 is formed not at a position where the contact 8 completely overlaps, but partially at a position that does not overlap with the contact 8 and is shifted up to about 1000 ° due to misalignment.

【0076】その後、図6(h)に示すようにレジスト
パターン17をエッチングマスクとして金属膜9aに対
して異方性エッチングを行い、第一の金属配線9を得、
さらに図6(i)に示すように、レジストパターン17
は強アルカリ性エッチング液を用いて除去する。また、
別の方法としては、まず酸素プラズマアッシングを行う
ことによってレジストパターン17を除去し、第一の金
属配線9のパターニング時に生成され、積層配線の側断
面に付着する異物のポリマーを強アルカリ性エッチング
液を用いて除去する方法があり、どちらの方法を用いて
も良い。
Thereafter, as shown in FIG. 6H, anisotropic etching is performed on the metal film 9a using the resist pattern 17 as an etching mask to obtain a first metal wiring 9.
Further, as shown in FIG.
Is removed using a strong alkaline etching solution. Also,
As another method, first, the resist pattern 17 is removed by performing oxygen plasma ashing, and a polymer of a foreign substance generated at the time of patterning the first metal wiring 9 and adhering to the side section of the stacked wiring is removed with a strong alkaline etching solution. There is a method for removal using either method, and either method may be used.

【0077】コンタクト8を構成する耐アルカリ性の物
質であるチタンナイトライド膜8aと窒化タングステン
膜8cの合計の膜厚が1000Å以上であることから、
レジストパターン17が重ね合わせのズレを持って形成
され、これをエッチングマスクとして形成する第一の金
属配線9が、その重ね合わせのズレを反映して形成され
たとしても、そのズレは最大で1000Å程度である。
従って強アルカリ性エッチング液に晒された場合も、こ
のエッチング液に可溶であるタングステン膜8bは晒さ
れることはなく、最終的に良好な形状のコンタクト8を
得ることが可能となる。その後、層間絶縁膜10を積層
する工程を経て図5に示すような半導体装置を得ること
が可能となる。
Since the total thickness of the titanium nitride film 8a and the tungsten nitride film 8c, which are the alkali-resistant substances forming the contact 8, is 1000 ° or more,
Even if the resist pattern 17 is formed so as to have a misalignment, and the first metal wiring 9 formed using the resist pattern as an etching mask is formed reflecting the misalignment, the maximum misalignment is 1000 °. It is about.
Therefore, even when exposed to a strongly alkaline etching solution, the tungsten film 8b soluble in this etching solution is not exposed, and a contact 8 having a good shape can be finally obtained. Thereafter, a semiconductor device as shown in FIG. 5 can be obtained through a step of laminating the interlayer insulating film 10.

【0078】また、第一の金属配線9がCDロスのため
に形成されるべき寸法よりもその配線幅が小さく形成さ
れてしまった場合において、コンタクト8の一部が露出
した状態で強アルカリ性エッチング液を用いた処理を行
っても、第一の金属配線9とコンタクト8とのズレによ
り露出した部分は耐アルカリ性の物質であるチタンナイ
トライド膜8aと窒化タングステン膜8cとで構成され
るため、コンタクト8を構成する導電物質が溶出するこ
とがなく、良好な電気的接続が可能となる。
When the first metal wiring 9 is formed to have a wiring width smaller than a dimension to be formed due to CD loss, strong alkaline etching is performed with a part of the contact 8 exposed. Even if the processing using the liquid is performed, the portion exposed due to the deviation between the first metal wiring 9 and the contact 8 is constituted by the titanium nitride film 8a and the tungsten nitride film 8c, which are alkali-resistant substances. The conductive material constituting the contact 8 is not eluted, and good electrical connection can be achieved.

【0079】また、図7に示すように、実施の形態1に
おいて説明した場合と同様に、バイアホール11の構造
を図5に示すコンタクト8の構造と同様に形成すること
も可能である。図7において、符号11cは、コンタク
ト8を構成する窒化タングステン8cに相当する窒化タ
ングステンを示しており、その他、既に説明のために用
いた符号と同一符号は同一、若しくは相当部分を示して
いる。この第二の金属配線12とバイアホール11は良
好な接続状態となり、両者間に重ね合わせのズレが生じ
ていたとしても、バイアホール11の一部が強アルカリ
性エッチング液のために溶出するなどの問題は生じるこ
とがなく、良好な接続状態を得ることが可能となる。
As shown in FIG. 7, similarly to the case described in the first embodiment, the structure of via hole 11 can be formed in the same manner as the structure of contact 8 shown in FIG. In FIG. 7, reference numeral 11c denotes a tungsten nitride corresponding to the tungsten nitride 8c constituting the contact 8, and the same reference numerals as those already used for the description denote the same or corresponding parts. The second metal wiring 12 and the via hole 11 are in a good connection state, and even if a misalignment occurs between them, a part of the via hole 11 is eluted due to the strong alkaline etching solution. No problem occurs, and a good connection state can be obtained.

【0080】この実施の形態2のコンタクト8(若しく
はバイアホール11)の構造と、既に実施の形態1にお
いて示したバイアホール11(若しくはコンタクト8)
の構造を組み合わせて一つの半導体装置に用いることも
可能であることは言うまでもない。
The structure of the contact 8 (or the via hole 11) of the second embodiment differs from the structure of the via hole 11 (or the contact 8) already shown in the first embodiment.
Needless to say, it is also possible to combine the above structures and use them in one semiconductor device.

【0081】実施の形態3.次に、この発明の実施の形
態3について説明する。図8はこの発明の実施の形態3
を示す半導体装置の一断面図を示す図であり、図におい
て符号8dはコンタクト8を構成するチタンナイトライ
ド膜8aとタングステン膜8bとの間に介在するチタン
タングステン膜を示しており、このチタンタングステン
膜8dは耐アルカリ性の物質である。その他、既に説明
のために用いた符号と同一符号は同一、若しくは相当部
分を示すものである。
Embodiment 3 Next, a third embodiment of the present invention will be described. FIG. 8 shows Embodiment 3 of the present invention.
FIG. 1D is a cross-sectional view of the semiconductor device shown in FIG. 1. In the figure, reference numeral 8 d denotes a titanium tungsten film interposed between a titanium nitride film 8 a and a tungsten film 8 b constituting the contact 8. The film 8d is an alkali-resistant substance. In addition, the same reference numerals as those already used for the description indicate the same or corresponding parts.

【0082】この図8に示すコンタクト8を構成するチ
タンナイトライド膜8aとチタンタングステン膜8dの
コンタクト上部における合計の膜厚(水平方向の膜厚)
は、サブクォーターミクロンデバイスにおいて生じうる
重ね合わせのズレの最大値である1000Å程度の値よ
りも大きく形成されている点に特徴がある。
The total thickness (horizontal thickness) of the titanium nitride film 8a and the titanium tungsten film 8d constituting the contact 8 shown in FIG. 8 above the contact.
Is characterized in that it is formed to be larger than a value of about 1000 ° which is the maximum value of the overlay deviation that can occur in the sub-quarter micron device.

【0083】次に、この図8に示す半導体装置の製造方
法を図9を用いて順次説明する。まず、実施の形態2の
場合と同様に、半導体基板1上の層間絶縁膜7に開口径
3000Å程度のコンタクトホール15を開口し、この
コンタクトホール15の内壁及び底面を含む層間絶縁膜
7の上面にチタンナイトライド膜8aを形成する。ま
た、不純物領域3はチタンナイトライド膜8aの形成ま
でに形成する。コンタクトホール15の内壁に形成され
るチタンナイトライド膜8aの膜厚は360Å程度の大
きさとする。
Next, a method of manufacturing the semiconductor device shown in FIG. 8 will be sequentially described with reference to FIG. First, as in the case of the second embodiment, a contact hole 15 having an opening diameter of about 3000 ° is opened in the interlayer insulating film 7 on the semiconductor substrate 1, and the upper surface of the interlayer insulating film 7 including the inner wall and the bottom surface of the contact hole 15. Then, a titanium nitride film 8a is formed. The impurity region 3 is formed before the formation of the titanium nitride film 8a. The thickness of the titanium nitride film 8a formed on the inner wall of the contact hole 15 is about 360 °.

【0084】さらに、被処理基板上にブランケットCV
D法によって700Å程度の膜厚のタングステン膜19
を成膜後、続いてスパッタリング法若しくはCVD法に
よって膜厚700Å程度のチタン膜20を成膜する。こ
のチタン膜20成膜後において、コンタクトホール15
内は完全に埋設された状態ではなく、空洞がある状態と
なる。
Further, a blanket CV is placed on the substrate to be processed.
Tungsten film 19 having a thickness of about 700 ° by D method
Then, a titanium film 20 having a thickness of about 700 ° is formed by sputtering or CVD. After the formation of the titanium film 20, the contact hole 15 is formed.
The inside is not completely buried, but has a cavity.

【0085】次に、図9(b)に示すように、700℃
程度の窒素雰囲気中で20分間の熱処理を行い、タング
ステン膜19とチタン膜20を反応させチタンタングス
テン膜8dを形成する。このチタンタングステン膜8d
の膜厚は、少なくともコンタクトホール15の開口端の
水平方向の寸法で1000Å以上の値となるようにす
る。このチタンタングステン膜8dを形成した際にもコ
ンタクトホール15の内部が完全に埋まらないように膜
厚を調整する。
Next, as shown in FIG.
A heat treatment is performed in a nitrogen atmosphere of about 20 minutes to cause the tungsten film 19 and the titanium film 20 to react with each other to form a titanium tungsten film 8d. This titanium tungsten film 8d
Is set to a value of at least 1000 ° in the horizontal dimension of the opening end of the contact hole 15. When the titanium tungsten film 8d is formed, the thickness is adjusted so that the inside of the contact hole 15 is not completely filled.

【0086】その後、図9(c)に示すように、被処理
基板の表面にブランケットCVD法によってタングステ
ン膜8bを成膜し、コンタクトホール15の内部を導電
物質で埋設する。次に、図9(d)に示すように、全面
エッチバックを行い、層間絶縁膜7の表面を露出させ、
チタンナイトライド膜8a及びチタンタングステン膜8
d及びタングステン膜8bからなるコンタクト8を形成
する。
Thereafter, as shown in FIG. 9C, a tungsten film 8b is formed on the surface of the substrate to be processed by a blanket CVD method, and the inside of the contact hole 15 is buried with a conductive material. Next, as shown in FIG. 9D, the entire surface is etched back to expose the surface of the interlayer insulating film 7,
Titanium nitride film 8a and titanium tungsten film 8
The contact 8 made of d and the tungsten film 8b is formed.

【0087】その後、実施の形態1〜2と同様に、図9
(e)に示すように、層間絶縁膜7の表面に第一の金属
配線9となる金属膜9aを積層し、図9(f)に示すよ
うに、金属膜9aの表面に、第一の金属配線9に相当す
る形状のレジストパターン17を写真製版によってパタ
ーニングする。ここで、レジストパターン17を形成し
た際に、重ね合わせのズレにより、本来形成される位置
から最大で1000Å程度の大きさのズレが生じたとす
る。
Then, as in the first and second embodiments, FIG.
As shown in FIG. 9E, a metal film 9a to be the first metal wiring 9 is laminated on the surface of the interlayer insulating film 7, and as shown in FIG. A resist pattern 17 having a shape corresponding to the metal wiring 9 is patterned by photolithography. Here, it is assumed that when the resist pattern 17 is formed, a displacement of a maximum of about 1000 ° occurs from a position where the resist pattern 17 is originally formed due to the displacement of the superposition.

【0088】次に、図9(g)に示すように、レジスト
パターン17をエッチングマスクとして金属膜9aに対
してパターニングを行い、重ね合わせのズレが生じた第
一の金属配線9を得る。その後、図9(h)に示すよう
に、エッチングマスクとして用いたレジストパターン1
7を強アルカリ性エッチング液を用いて除去するか、若
しくは、まずアッシングを行うことによってレジストパ
ターン17を除去し、第一の金属配線9のパターニング
時に生成され、積層配線の側断面に付着する異物のポリ
マーを強アルカリ性エッチング液を用いて除去するか
の、どちらの方法を用いても良い。
Next, as shown in FIG. 9G, patterning is performed on the metal film 9a using the resist pattern 17 as an etching mask, thereby obtaining the first metal wiring 9 in which the misalignment has occurred. Thereafter, as shown in FIG. 9H, the resist pattern 1 used as an etching mask was used.
7 is removed using a strong alkaline etching solution, or the resist pattern 17 is first removed by ashing to remove foreign matter generated at the time of patterning the first metal wiring 9 and adhering to the side cross section of the laminated wiring. Either method of removing the polymer using a strong alkaline etchant may be used.

【0089】従来の技術のように、コンタクトの外周部
分に、重ね合わせのズレの寸法よりも小さな膜厚の耐ア
ルカリ性膜(例えばチタンナイトライド膜)を形成した
場合は、タングステン膜の一部が第一の金属配線と重な
らず、露出した状態となり、この部分から強アルカリ性
エッチング液によるタングステンの溶出が起こるという
問題があった。
As in the prior art, when an alkali-resistant film (for example, a titanium nitride film) having a thickness smaller than the overlap deviation is formed on the outer peripheral portion of the contact, a part of the tungsten film is formed. There was a problem that the first metal wiring did not overlap with the first metal wiring and was exposed, and tungsten was eluted from this portion by a strong alkaline etching solution.

【0090】しかし、この実施の形態3によるコンタク
ト8の構造は、コンタクト8の外周の側壁に、膜厚が1
000Å程度よりも大きな、即ち重ね合わせのズレの寸
法よりも大きな膜厚の耐アルカリ性の導電膜(チタンナ
イトライド膜8aとチタンタングステン膜8d)を持つ
ものとしたことにより、強アルカリ性エッチング液に対
して可溶であるタングステン膜8bが強アルカリ性エッ
チング液による処理時に露出しない状態となる。従っ
て、重ね合わせのズレが生じた場合においても、コンタ
クト8の一部がレジストパターン17の除去に用いる強
アルカリ性エッチング液によって溶出することなく、第
一の金属配線9とコンタクト8との良好な接続状態を得
ることが可能となる。
However, the structure of the contact 8 according to the third embodiment has a thickness of 1
By having an alkali-resistant conductive film (titanium nitride film 8a and titanium tungsten film 8d) with a film thickness larger than about 000 °, that is, larger than the size of the misalignment, it can be used with a strong alkaline etching solution. And the soluble tungsten film 8b is not exposed during the treatment with the strong alkaline etching solution. Therefore, even when a misalignment occurs, a portion of the contact 8 is not eluted by the strong alkaline etchant used for removing the resist pattern 17 and a good connection between the first metal wiring 9 and the contact 8 is obtained. The state can be obtained.

【0091】なお、コンタクト8を構成する耐アルカリ
性の物質であるチタンナイトライド膜8aとチタンタン
グステン膜8dとの水平方向の膜厚は、コンタクト8の
上部の、即ちコンタクトホール15の開口端における膜
厚であり、コンタクト8の底面及び開口端よりも深い位
置での膜厚については、その膜厚が1000Å程度の大
きさに限定されるものではない。
The thickness in the horizontal direction of the titanium nitride film 8a and the titanium tungsten film 8d, which are the alkali-resistant substances forming the contact 8, is the film thickness above the contact 8, ie, at the opening end of the contact hole 15. The thickness at the position deeper than the bottom surface and the opening end of the contact 8 is not limited to about 1000 °.

【0092】また、図10に示すように、図1において
示した半導体装置のバイアホール11として、図8及び
図9に示すコンタクト8の構造及びその製造方法を適応
することが可能である。図10において、符号11dは
チタンタングステン膜を示すものであり、このチタンタ
ングステン膜11dは図8のチタンタングステン膜8d
に相当している。その他、既に説明のために用いた符号
と同一符号は同一、若しくは相当部分を示すものであ
る。
As shown in FIG. 10, the structure of the contact 8 shown in FIGS. 8 and 9 and the manufacturing method thereof can be applied to the via hole 11 of the semiconductor device shown in FIG. 10, reference numeral 11d denotes a titanium tungsten film, and this titanium tungsten film 11d is the titanium tungsten film 8d of FIG.
Is equivalent to In addition, the same reference numerals as those already used for the description indicate the same or corresponding parts.

【0093】第二の金属配線12とバイアホール11と
に重ね合わせのズレが生じた場合においても、その製造
過程において強アルカリ性エッチング液を用いる際に、
バイアホール11の構成要素であるタングステン膜11
bが晒されることはなく、バイアホール11と第二の金
属配線12とを良好な接続状態とすることができる。
Even in the case where misalignment occurs between the second metal wiring 12 and the via hole 11, when a strong alkaline etching solution is used in the manufacturing process,
Tungsten film 11 as a component of via hole 11
b is not exposed, and the via hole 11 and the second metal wiring 12 can be in a good connection state.

【0094】この実施の形態3のコンタクト8(若しく
はバイアホール11)の構造と、既に実施の形態1〜2
において示したバイアホール11(若しくはコンタクト
8)の構造のいずれかを組み合わせて一つの半導体装置
に用いることも可能であることは言うまでもない。
The structure of the contact 8 (or via hole 11) of the third embodiment and the structure of the first and second embodiments
It is needless to say that any of the structures of the via hole 11 (or the contact 8) shown in the above can be combined and used in one semiconductor device.

【0095】実施の形態4.次に、この発明の実施の形
態4について説明する。図11はこの発明の実施の形態
4の半導体装置の断面図を示している。この図11にお
いて符号21はチタンタングステン膜であり、コンタク
ト8の構成要素であるタングステン上にチタンからなる
膜を形成し、これに熱処理を加えることで形成する膜で
ある。22はチタンタングステン膜21の形成のために
層間絶縁膜7の表面に成膜されるチタン膜であり、第一
の金属配線9の形成後も、この第一の金属配線9の底面
に付着した状態で残っているものである。その他、既に
説明のため用いた符号のうち、同一符号は同一、若しく
は相当部分を示すものである。
Embodiment 4 Next, a fourth embodiment of the present invention will be described. FIG. 11 is a sectional view of a semiconductor device according to a fourth embodiment of the present invention. In FIG. 11, reference numeral 21 denotes a titanium tungsten film, which is formed by forming a film made of titanium on tungsten which is a component of the contact 8 and applying a heat treatment thereto. Reference numeral 22 denotes a titanium film formed on the surface of the interlayer insulating film 7 for forming the titanium tungsten film 21, which adheres to the bottom surface of the first metal wiring 9 even after the formation of the first metal wiring 9. It remains in the state. In addition, among the reference numerals already used for the description, the same reference numerals indicate the same or corresponding parts.

【0096】この実施の形態4は、図11に示すよう
に、上部にチタンタングステン膜21を形成し、これを
介してコンタクト8と第一の金属配線9が電気的に接続
された状態とすることで、第一の金属配線9とコンタク
ト8とに重ね合わせのズレが最大で1000Å程度の大
きさとして生じても、良好な接続状態とすることが可能
となる。
In the fourth embodiment, as shown in FIG. 11, a titanium tungsten film 21 is formed on the upper portion, and the contact 8 and the first metal wiring 9 are electrically connected through the film. Thus, even if the displacement of the first metal wiring 9 and the contact 8 is as large as about 1000 ° at the maximum, a good connection state can be obtained.

【0097】次に、図11の半導体装置の製造方法を図
12を用いて説明する。まず、図12(a)に示すよう
に、半導体基板1上に層間絶縁膜7を積層し、コンタク
トホールを開口後、実施の形態2の場合と同様に、コン
タクトホールの少なくとも側壁に付着するチタンナイト
ライド膜8aの膜厚が360Å程度となるように成膜を
行う。このときの熱処理によって半導体基板1のシリコ
ンとチタンが反応し、コンタクトホールの底面にはチタ
ンシリサイド膜14が形成される。次に、タングステン
膜8bの成膜を行い、コンタクトホール内をこれで充填
し、その後、エッチバックを行い層間絶縁膜7の表面が
露出するまでエッチバックし、コンタクト8を得る。
Next, a method of manufacturing the semiconductor device of FIG. 11 will be described with reference to FIG. First, as shown in FIG. 12 (a), an interlayer insulating film 7 is laminated on a semiconductor substrate 1, a contact hole is opened, and titanium adhered to at least the side wall of the contact hole as in the second embodiment. The nitride film 8a is formed so as to have a thickness of about 360 °. The silicon and titanium of the semiconductor substrate 1 react by the heat treatment at this time, and a titanium silicide film 14 is formed on the bottom surface of the contact hole. Next, a tungsten film 8b is formed, and the inside of the contact hole is filled with the tungsten film 8b. Thereafter, etch back is performed until the surface of the interlayer insulating film 7 is exposed, thereby obtaining a contact 8.

【0098】その後、図12(b)に示すように、被処
理基板の表面にチタン膜22aをスパッタリング法によ
って500Å程度の膜厚となるように積層する。次に、
図12(c)に示すように、チタン膜22aの表面が酸
化しないような雰囲気中、例えば不活性ガスであるアル
ゴン雰囲気中において700℃の温度で20分間程度の
熱処理を行う。この熱処理によってタングステン8bと
チタン膜22aの接触部分でチタンタングステン膜21
が形成される。
Thereafter, as shown in FIG. 12B, a titanium film 22a is laminated on the surface of the substrate to be processed to a thickness of about 500 ° by a sputtering method. next,
As shown in FIG. 12C, a heat treatment is performed at a temperature of 700 ° C. for about 20 minutes in an atmosphere in which the surface of the titanium film 22a is not oxidized, for example, in an argon atmosphere which is an inert gas. By this heat treatment, the titanium tungsten film 21 is formed at the contact portion between the tungsten 8b and the titanium film 22a.
Is formed.

【0099】その後、図12(d)に示すように、第一
の金属配線9となる金属膜9aを積層する。次に、図1
2(e)に示すように、この金属膜9aの表面に、第一
の金属膜9に相当するレジストパターン17を写真製版
工程によって形成する。このレジストパターン17とコ
ンタクト8との重ね合わせのズレは最大で1000Å程
度の大きさとなる。
Thereafter, as shown in FIG. 12D, a metal film 9a to be the first metal wiring 9 is laminated. Next, FIG.
As shown in FIG. 2E, a resist pattern 17 corresponding to the first metal film 9 is formed on the surface of the metal film 9a by a photoengraving process. The deviation of the overlapping of the resist pattern 17 and the contact 8 is about 1000 ° at the maximum.

【0100】その後、図12(f)に示すように、レジ
ストパターン17をエッチングマスクとして用いて金属
膜9aに対し、異方性エッチングを行い第一の金属配線
9を得る。なお、この段階でチタン膜22の断面を選択
的に窒化して耐アルカリ性の物質としておくことで、次
の強アルカリ性エッチング液処理でのチタン膜22の溶
出を完全に抑制することができる。次に、図12(g)
に示すように、レジストパターン17を強アルカリ性エ
ッチング液を用いて除去する。若しくは、まずアッシン
グを行うことによってレジストパターン17を除去し、
第一の金属配線9のパターニング時に生成され、積層配
線の側断面に付着する異物のポリマーを強アルカリ性の
エッチング溶液を用いて除去する方法を用いても良い。
Thereafter, as shown in FIG. 12F, anisotropic etching is performed on the metal film 9a using the resist pattern 17 as an etching mask to obtain a first metal wiring 9. At this stage, by selectively nitriding the cross section of the titanium film 22 to make it an alkali-resistant substance, elution of the titanium film 22 in the next strong alkaline etching solution treatment can be completely suppressed. Next, FIG.
As shown in (2), the resist pattern 17 is removed using a strong alkaline etching solution. Alternatively, first, the resist pattern 17 is removed by performing ashing,
A method of removing a polymer of a foreign substance generated at the time of patterning the first metal wiring 9 and adhering to a side cross section of the stacked wiring by using a strongly alkaline etching solution may be used.

【0101】このように、コンタクト8と第一の金属配
線9とに重ね合わせのズレが生じていた場合にも、コン
タクト8の上部に耐アルカリ性の物質であるチタンタン
グステン膜21を成膜していることによって、アルカリ
に対して可溶であるタングステン膜8bがこのエッチン
グ液に晒されることを防止できる。従ってタングステン
の溶出という問題なしに、第一の金属配線9とコンタク
ト8との良好な接続状態を形成することが可能である。
また、第一の金属配線9がCDロスにより小さな寸法と
して形成された場合においても、同様にコンタクト8と
の良好な接続を可能とする。
As described above, even when the contact 8 and the first metal wiring 9 are misaligned, the titanium tungsten film 21 which is an alkali-resistant substance is formed on the contact 8. This prevents the tungsten film 8b, which is soluble in alkali, from being exposed to the etching solution. Therefore, it is possible to form a good connection state between the first metal wiring 9 and the contact 8 without the problem of elution of tungsten.
Also, even when the first metal wiring 9 is formed to have a small size due to CD loss, good connection with the contact 8 is similarly enabled.

【0102】なお、この実施の形態4は、既に説明した
他の実施の形態の構造と異なっており、コンタクト8の
水平方向の上面全面が耐アルカリ性の物質で覆われた状
態となるため、より大きな重ね合わせのズレをもカバー
し、コンタクト8と第一の金属配線9とを電気的に良好
な接続状態とすることが可能である。
The structure of the fourth embodiment is different from the structures of the other embodiments described above. The entire upper surface of the contact 8 in the horizontal direction is covered with an alkali-resistant substance. It is possible to cover a large overlap deviation, and to make the contact 8 and the first metal wiring 9 electrically favorable.

【0103】さらに、この実施の形態4のような構造を
採用することで、第一の金属配線9と層間絶縁膜7との
間にチタン膜22を介在させることが可能であり、両者
の密着性を向上させることができるという効果がある。
Further, by adopting the structure as in the fourth embodiment, it is possible to interpose a titanium film 22 between the first metal wiring 9 and the interlayer insulating film 7, so that the adhesion between the two is possible. There is an effect that the performance can be improved.

【0104】また、図13に示すように、図1の半導体
装置の構成要素であるバイアホール11の構造にも図1
1のコンタクト8の構造を適用することが可能である。
図13において、符号23は図11のチタンタングステ
ン膜21に相当しており、また24はチタン膜22に相
当する膜をそれぞれ示している。その他、既に説明のた
めに用いた符号と同一符号は同一、若しくは相当部分を
示している。
As shown in FIG. 13, the structure of the via hole 11 which is a component of the semiconductor device of FIG.
The structure of one contact 8 can be applied.
In FIG. 13, reference numeral 23 corresponds to the titanium tungsten film 21 in FIG. 11, and reference numeral 24 denotes a film corresponding to the titanium film 22. In addition, the same reference numerals as those already used for the description indicate the same or corresponding parts.

【0105】図13に示すようなバイアホール11を形
成することで、第二の金属配線12とバイアホール11
とに重ね合わせのズレが生じた場合においても、その製
造過程において強アルカリ性エッチング液を用いる際
に、バイアホール11の構成要素であるタングステン膜
11bが晒されることはなく、バイアホール11と第二
の金属配線12とを良好な接続状態とすることができ
る。
By forming the via hole 11 as shown in FIG. 13, the second metal wiring 12 and the via hole 11 are formed.
When a strong alkaline etchant is used in the manufacturing process, the tungsten film 11b, which is a component of the via hole 11, is not exposed even when the superposition misalignment occurs. And a good connection state with the metal wiring 12.

【0106】この実施の形態4のコンタクト8(若しく
はバイアホール11)の構造と、既に実施の形態1〜3
において示したバイアホール11(若しくはコンタクト
8)の構造を組み合わせて一つの半導体装置に用いるこ
とも可能であることは言うまでもない。
The structure of the contact 8 (or the via hole 11) of the fourth embodiment is different from that of the first to third embodiments.
It is needless to say that the structure of the via hole 11 (or the contact 8) shown in the above can be combined and used in one semiconductor device.

【0107】実施の形態5.次に、この発明の実施の形
態5について説明する。図14は、この実施の形態5の
半導体装置の断面図である。図において符号25はコン
タクト8を構成するタングステン膜8bの上部を窒化す
ることで得られる窒化タングステン膜であり、その他、
既に説明のために用いた符号のうち、同一符号は同一、
若しくは相当部分を示すものである。
Embodiment 5 FIG. Next, a fifth embodiment of the present invention will be described. FIG. 14 is a sectional view of the semiconductor device of the fifth embodiment. In the figure, reference numeral 25 denotes a tungsten nitride film obtained by nitriding the upper part of the tungsten film 8b constituting the contact 8, and
Among the symbols used for the description, the same symbols are the same,
Or it shows a corresponding part.

【0108】図14に示すように、コンタクト8の上部
に位置するタングステン膜8bの上部全面を窒化するこ
とで窒化タングステン膜25を形成し、耐アルカリ性と
することで、第一の金属配線9のパターニングに用いる
レジストパターンのエッチング除去に用いる強アルカリ
性エッチング液に晒された場合もコンタクト8を構成す
る導電物質が溶出しないようにしている。
As shown in FIG. 14, a tungsten nitride film 25 is formed by nitriding the entire surface of the tungsten film 8b located above the contact 8, and the first metal wiring 9 is formed by alkali resistance. The conductive material forming the contact 8 is prevented from being eluted even when exposed to a strong alkaline etching solution used for etching removal of the resist pattern used for patterning.

【0109】よって、コンタクト8と第一の金属配線9
とに重ね合わせのズレが生じていた場合も、コンタクト
8の強アルカリ性エッチング液に対して可溶な物質が、
このエッチング液に晒されず、良好な形状のコンタクト
8を得ることが可能であり、窒化タングステン膜25を
介してコンタクト8と第一の金属配線9とを良好な接続
状態とすることが可能である。
Therefore, the contact 8 and the first metal wiring 9
Also, when a misalignment is caused by the superposition, a substance soluble in the strong alkaline etching solution
The contact 8 having a good shape can be obtained without being exposed to the etchant, and the contact 8 and the first metal wiring 9 can be in a good connection state via the tungsten nitride film 25. is there.

【0110】次に、図14に示すような半導体装置の形
成方法を図15を用いて説明する。まず、図15(a)
に示すように、実施の形態4の図12(a)に示した場
合と同様にコンタクト8を形成する。その後、図15
(b)に示すように、NH3雰囲気中で700℃の温度
で1分間の窒化処理を行い、コンタクト8を構成するタ
ングステン膜8bの上部全面を耐アルカリ性の物質であ
る窒化タングステン膜25に変化させる。この窒化タン
グステン膜25をコンタクト8の構成要素とすること
で、コンタクト8の上部を完全に耐アルカリ性とでき
る。なお、窒化タングステン膜25の形成は、例えばN
3雰囲気(1Torr)でRF=100Wにて1分間のプ
ラズマ処理を行うことでも実施できる。
Next, a method for forming a semiconductor device as shown in FIG. 14 will be described with reference to FIG. First, FIG.
As shown in FIG. 12, a contact 8 is formed as in the case shown in FIG. 12A of the fourth embodiment. Then, FIG.
As shown in (b), a nitriding treatment is performed at a temperature of 700 ° C. for 1 minute in an NH 3 atmosphere, and the entire upper surface of the tungsten film 8b constituting the contact 8 is changed to a tungsten nitride film 25 which is an alkali-resistant substance. Let it. By using the tungsten nitride film 25 as a component of the contact 8, the upper portion of the contact 8 can be made completely alkali resistant. The tungsten nitride film 25 is formed, for example, by N
It can also be implemented by performing a plasma treatment for 1 minute at RF = 100 W in an H 3 atmosphere (1 Torr).

【0111】次に、図15(c)に示すように、第一の
金属配線9となる金属膜9aを全面に積層し、さらに、
その上部に、第一の金属配線9に相当する形状のレジス
トパターン17を写真製版によって形成する。このレジ
ストパターン17は、写真製版時に生じる重ね合わせの
ズレにより、最大で1000Å程度のズレを持って形成
される。
Next, as shown in FIG. 15C, a metal film 9a to be the first metal wiring 9 is laminated on the entire surface.
On the upper part, a resist pattern 17 having a shape corresponding to the first metal wiring 9 is formed by photolithography. The resist pattern 17 is formed with a maximum deviation of about 1000 ° due to a deviation of the superposition generated during photolithography.

【0112】その後、図15(d)に示すように、レジ
ストパターン17をエッチングマスクとして金属膜9a
に対して異方性エッチングを行い、第一の金属配線9を
パターニングする。次に、図15(e)に示すように、
レジストパターン17を強アルカリ性エッチング液を用
いて除去する。その後、層間絶縁膜10、バイアホール
11、第二の金属配線12等を形成することで図14、
また図1に示すような半導体装置を得ることが可能であ
る。
Thereafter, as shown in FIG. 15D, the metal film 9a is formed using the resist pattern 17 as an etching mask.
Is performed on the first metal wiring 9 by patterning. Next, as shown in FIG.
The resist pattern 17 is removed using a strong alkaline etching solution. Thereafter, an interlayer insulating film 10, a via hole 11, a second metal wiring 12, and the like are formed to form FIG.
Further, a semiconductor device as shown in FIG. 1 can be obtained.

【0113】なお、レジストパターン17の除去方法
は、強アルカリ性エッチング液のみによるものではな
く、まず酸素プラズマアッシングを行うことによってレ
ジストパターン17を除去し、第一の金属配線9のパタ
ーニング時に生成され、積層配線の側断面に付着する異
物であるポリマーを強アルカリ性エッチング液を用いて
除去する方法であっても良い。
The method of removing the resist pattern 17 is not limited to the strong alkaline etching solution alone. First, the resist pattern 17 is removed by performing oxygen plasma ashing, and is generated at the time of patterning the first metal wiring 9. A method of removing a polymer which is a foreign substance adhering to a side cross section of the laminated wiring by using a strong alkaline etching solution may be used.

【0114】コンタクト8の上部が強アルカリ性エッチ
ング液に対して可溶な物質であればコンタクト8を構成
するタングステン膜8b等の溶出により、コンタクト8
と第一の金属配線9との良好な接続状態を得ることはで
きない。しかし、この実施の形態5の構造を採用するこ
とで、コンタクト8の上部を完全に耐アルカリ性とで
き、強アルカリ性エッチング液を用いた処理を行って
も、完全に導電物質が埋設された状態のコンタクト8を
得ることが可能である。また、第一の金属配線9がCD
ロスにより小さな寸法として形成された場合において
も、同様にコンタクト8との良好な接続を可能とする。
If the upper part of the contact 8 is soluble in a strong alkaline etchant, the contact 8 is dissolved by the elution of the tungsten film 8b or the like constituting the contact 8.
And the first metal wiring 9 cannot be connected well. However, by employing the structure of the fifth embodiment, the upper portion of the contact 8 can be made completely alkali-resistant, and the conductive material can be completely buried even when a treatment using a strong alkaline etching solution is performed. Contact 8 can be obtained. Also, the first metal wiring 9 is CD
Even in the case of a small size due to loss, good connection with the contact 8 is similarly enabled.

【0115】また、図16に示すように、図14の構造
のコンタクト8の構造をバイアホール11に適応するこ
とも可能である。図16において符号26は、バイアホ
ール11の構成要素である耐アルカリ性の窒化タングス
テン膜であり、その他、既に説明のために用いた符号と
同一符号は同一、若しくは相当部分を示すものである。
Further, as shown in FIG. 16, the structure of the contact 8 having the structure shown in FIG. In FIG. 16, reference numeral 26 denotes an alkali-resistant tungsten nitride film which is a component of the via hole 11, and the same reference numerals as those already used for the description denote the same or corresponding parts.

【0116】図16のように形成された半導体装置は、
窒化タングステン膜26を含む構造のバイアホール11
を形成することで、バイアホール11に対し第二の金属
配線12が重ね合わせのズレを持った状態で形成された
としても、強アルカリ性エッチング液によってバイアホ
ール11を構成する導電物質が溶出することがなく、バ
イアホール11と第二の金属配線12とを良好な接続状
態とすることが可能である。なお、図14〜図16にお
いて示した構造のコンタクト8若しくはバイアホール1
1の構造はサブクォーターミクロンデバイスの半導体装
置に限らず、他の設計ルールの半導体装置に応用するこ
とも可能である。
The semiconductor device formed as shown in FIG.
Via hole 11 having a structure including tungsten nitride film 26
Is formed, even if the second metal wiring 12 is formed in a state where the second metal wiring 12 is misaligned with the via hole 11, the conductive material constituting the via hole 11 is eluted by the strong alkaline etching solution. Therefore, the via hole 11 and the second metal wiring 12 can be in a good connection state. The contact 8 or the via hole 1 having the structure shown in FIGS.
The structure 1 is not limited to a semiconductor device of a sub-quarter micron device, and can be applied to a semiconductor device of another design rule.

【0117】この実施の形態5のコンタクト8(若しく
はバイアホール11)の構造と、既に実施の形態1〜4
において示したバイアホール11(若しくはコンタクト
8)の構造を組み合わせて一つの半導体装置に用いるこ
とも可能であることは言うまでもない。
The structure of the contact 8 (or the via hole 11) of the fifth embodiment is different from that of the first to fourth embodiments.
It is needless to say that the structure of the via hole 11 (or the contact 8) shown in the above can be combined and used in one semiconductor device.

【0118】実施の形態6.次に、この発明の実施の形
態6について説明する。図17は実施の形態6による半
導体装置の断面図を示したものである。図において符号
27はコンタクト8を構成する導電膜であり、この側壁
及び底面に付着した状態のチタン膜、28はコンタクト
8を構成するタングステン膜8bの上部を窒化すること
で形成された窒化タングステン膜、また29はチタン膜
27の上部を窒化することで形成されたチタンナイトラ
イド膜をそれぞれ示しており、その他、既に説明のため
に用いた符号と同一符号は同一、若しくは相当部分を示
すものである。
Embodiment 6 FIG. Next, a sixth embodiment of the present invention will be described. FIG. 17 is a sectional view of a semiconductor device according to the sixth embodiment. In the figure, reference numeral 27 denotes a conductive film constituting the contact 8, a titanium film adhered to the side wall and the bottom surface, and 28 denotes a tungsten nitride film formed by nitriding the upper part of the tungsten film 8 b constituting the contact 8. Reference numeral 29 denotes a titanium nitride film formed by nitriding the upper portion of the titanium film 27. In addition, the same reference numerals as those already used for the description denote the same or corresponding parts. is there.

【0119】図17に示すようなコンタクト8の構造を
採用することで、コンタクト8に対して重ね合わせのズ
レを持った状態に第一の金属配線9を形成したとして
も、その形成過程において用いる強アルカリ性エッチン
グ液に晒された場合も、コンタクト8の構成要素である
導電物質、例えばタングステン膜8bが溶出することが
なく、良好な接続状態を得られるものである。
By adopting the structure of the contact 8 as shown in FIG. 17, even if the first metal wiring 9 is formed in a state where the first metal wiring 9 is displaced from the contact 8, it is used in the formation process. Even when the contact 8 is exposed to a strong alkaline etching solution, the conductive material as a component of the contact 8, for example, the tungsten film 8b is not eluted, and a good connection state can be obtained.

【0120】次に、この実施の形態6の半導体装置の製
造方法を図18を用いて説明する。まず、図18(a)
に示すように、他の実施の形態に示した製造方法と同様
に、半導体基板1上の層間絶縁膜7にコンタクトホール
を形成する。このコンタクトホールの開口径は3000
Å程度とする。次に層間絶縁膜7の表面にスパッタリン
グ法によってチタン膜27及びチタンナイトライド膜8
aをそれぞれ200Å程度の膜厚となるように積層し、
さらに、タングステン膜8bをCVD法により5000
Å程度の膜厚となるように積層してコンタクトホール内
部を埋め込む。コンタクトホールの側壁及び底面には、
スパッタリング法によって積層した膜は、層間絶縁膜7
の上面に積層される膜厚よりも小さい膜厚のものが形成
される。
Next, a method of manufacturing the semiconductor device of the sixth embodiment will be described with reference to FIG. First, FIG.
As shown in FIG. 7, a contact hole is formed in the interlayer insulating film 7 on the semiconductor substrate 1 in the same manner as in the manufacturing method shown in the other embodiments. The opening diameter of this contact hole is 3000
Å Next, a titanium film 27 and a titanium nitride film 8 are formed on the surface of the interlayer insulating film 7 by sputtering.
a so as to have a film thickness of about 200 °,
Further, the tungsten film 8b is 5,000
The contact hole is buried so as to have a film thickness of about Å. On the side wall and bottom of the contact hole,
The film laminated by the sputtering method is an interlayer insulating film 7
A film having a film thickness smaller than the film thickness laminated on the upper surface of is formed.

【0121】次に、図18(b)に示すように、層間絶
縁膜7をエッチングストッパーとして全面エッチバック
を行い、順次タングステン膜8b、チタンナイトライド
膜8a、チタン膜27を異方性エッチングする。これに
よってチタン膜27、チタンナイトライド膜8a、タン
グステン膜8bからなるコンタクト8を得る。
Next, as shown in FIG. 18B, the whole surface is etched back using the interlayer insulating film 7 as an etching stopper, and the tungsten film 8b, the titanium nitride film 8a, and the titanium film 27 are sequentially anisotropically etched. . Thus, the contact 8 including the titanium film 27, the titanium nitride film 8a, and the tungsten film 8b is obtained.

【0122】その後、図18(c)に示すように、コン
タクト8の表面に、強アルカリ性エッチング液に対して
可溶であるチタン膜27が露出することを抑制するた
め、被処理基板表面を、例えば窒素雰囲気中で400℃
程度の温度で15分間程度アニールし、チタン膜27の
上部をチタンナイトライド膜29に変化させる。このと
き同時にタングステン膜8bの上部も窒化され、窒化タ
ングステン膜28が形成される。
Thereafter, as shown in FIG. 18C, in order to prevent the titanium film 27 soluble in the strong alkaline etching solution from being exposed on the surface of the contact 8, the surface of the substrate to be processed is removed. For example, 400 ° C. in a nitrogen atmosphere
Anneal at a temperature of about 15 minutes to change the upper part of the titanium film 27 to a titanium nitride film 29. At this time, the upper portion of the tungsten film 8b is also nitrided at the same time, and a tungsten nitride film 28 is formed.

【0123】次に、図18(d)に示すように、被処理
基板の表面に第一の金属配線9となる金属膜9aを積層
し、さらにその表面に、第一の金属配線9に相当する形
状のレジストパターン17を写真製版によって形成す
る。このとき、コンタクト8に対して重ね合わせのズレ
を持った状態にレジストパターン17が形成されるとす
る。
Next, as shown in FIG. 18D, a metal film 9a to be the first metal wiring 9 is laminated on the surface of the substrate to be processed, and further, the surface corresponds to the first metal wiring 9 A resist pattern 17 having a desired shape is formed by photolithography. At this time, it is assumed that the resist pattern 17 is formed in a state where the resist 8 is misaligned with respect to the contact 8.

【0124】その後、図18(e)に示すように、レジ
ストパターン17をエッチングマスクとして金属膜9a
に対して異方性エッチングを行い、第一の金属配線9を
得る。この第一の金属配線9はレジストパターン17と
同じ配置形状となるように形成されるため、レジストパ
ターン17と同様に重ね合わせのズレを持った状態に形
成される。
Thereafter, as shown in FIG. 18E, the metal film 9a is formed using the resist pattern 17 as an etching mask.
Is anisotropically etched to obtain a first metal wiring 9. Since the first metal wiring 9 is formed so as to have the same arrangement shape as the resist pattern 17, the first metal wiring 9 is formed so as to have a misalignment similar to the resist pattern 17.

【0125】次に、レジストパターン17を強アルカリ
性エッチング液を用いて除去する。また別のレジスト除
去方法として、まず酸素プラズマアッシングを行うこと
によってレジストパターン17を除去し、第一の金属配
線9のパターニング時に生成され、積層配線の側断面に
付着する異物のポリマーを強アルカリ性エッチング液を
用いて除去するという方法を用いても良い。
Next, the resist pattern 17 is removed using a strong alkaline etching solution. As another resist removal method, first, the resist pattern 17 is removed by performing oxygen plasma ashing, and a polymer of a foreign substance which is generated at the time of patterning the first metal wiring 9 and adheres to the side section of the stacked wiring is strongly alkaline-etched. A method of removing with a liquid may be used.

【0126】強アルカリ性エッチング液を用い、コンタ
クト8の上部が部分的にこのエッチング液に晒させる状
態となるが、チタン膜27及びタングステン膜8b等、
強アルカリ性のエッチング液に対して可溶である物質に
対してはあらかじめ窒化処理を行い、それぞれチタンナ
イトライド膜29、窒化タングステン膜28としておく
ことで、コンタクト8の一部が溶出することを抑制で
き、コンタクト8と第一の金属配線9との良好な接続状
態を得ることができる。また、第一の金属配線9がCD
ロスにより小さな寸法として形成された場合において
も、同様にコンタクト8との良好な接続を可能とする。
Using a strong alkaline etching solution, the upper portion of the contact 8 is partially exposed to this etching solution.
A substance which is soluble in a strongly alkaline etchant is subjected to a nitriding treatment in advance to form a titanium nitride film 29 and a tungsten nitride film 28, respectively, thereby suppressing elution of a part of the contact 8. As a result, a good connection between the contact 8 and the first metal wiring 9 can be obtained. Also, the first metal wiring 9 is CD
Even in the case of a small size due to loss, good connection with the contact 8 is similarly enabled.

【0127】また、図19に示すように、図17のコン
タクト8の構造をバイアホール11に適応することも可
能である。図19において、符号30はバイアホール1
1の構成要素の一つであるチタン膜、31はタングステ
ン膜8bの上部を窒化することで得られる窒化タングス
テン膜、32はチタン膜30の上部を窒化することで得
られるチタンナイトライド膜をそれぞれ示している。
Further, as shown in FIG. 19, the structure of the contact 8 in FIG. In FIG. 19, reference numeral 30 denotes a via hole 1
1 is a titanium film, 31 is a tungsten nitride film obtained by nitriding the upper part of the tungsten film 8b, and 32 is a titanium nitride film obtained by nitriding the upper part of the titanium film 30. Is shown.

【0128】図19に示すように、バイアホール11と
第二の金属配線12とに重ね合わせのズレが生じた場合
において、強アルカリ性エッチング液を用いた処理を行
っても、バイアホール11の上面を耐アルカリ性の物質
であるチタンナイトライド膜11a、32、窒化タング
ステン膜31で覆うことでバイアホール11の溶出を抑
制でき、良好な接続状態を得ることが可能である。
As shown in FIG. 19, when a misalignment occurs between the via hole 11 and the second metal wiring 12, the upper surface of the via hole 11 is not affected by the processing using a strong alkaline etching solution. Is covered with the titanium nitride films 11a, 32 and the tungsten nitride film 31, which are alkali-resistant substances, so that the elution of the via hole 11 can be suppressed, and a good connection state can be obtained.

【0129】また、例えば、この実施の形態6コンタク
ト8(若しくはバイアホール11)の構造と、既に実施
の形態1〜5において示したバイアホール11(若しく
はコンタクト8)の構造を組み合わせて一つの半導体装
置に用いることも可能であることは言うまでもない。
Further, for example, the structure of the contact 8 (or the via hole 11) of the sixth embodiment is combined with the structure of the via hole 11 (or the contact 8) already shown in the first to fifth embodiments to form one semiconductor. Needless to say, it can be used for the device.

【0130】実施の形態7.次に、この発明の実施の形
態7の半導体装置について説明する。図20は実施の形
態7の半導体装置の断面図であり、図において符号33
はコンタクト8を構成する耐アルカリ性の導電性物質で
あり、コンタクト8の上部の、第一の金属配線9と重畳
していない部分のコンタクト8の上部のタングステン膜
8bを窒化することで得られるものである。
Embodiment 7 FIG. Next, a semiconductor device according to a seventh embodiment of the present invention will be described. FIG. 20 is a cross-sectional view of the semiconductor device according to the seventh embodiment.
Is an alkali-resistant conductive material constituting the contact 8, obtained by nitriding the tungsten film 8 b on the contact 8 at a portion not overlapping the first metal wiring 9 on the contact 8. It is.

【0131】第一の金属配線9のパターニングに用いる
レジストパターンの除去前、即ち、強アルカリ性エッチ
ング液にコンタクト8を晒す前の段階で窒化タングステ
ン膜33を形成するため、強アルカリ性エッチング液に
可溶であるタングステン膜8bがそのエッチング液に晒
されることがなく、良好な形状のコンタクト8を得るこ
とができ、コンタクト8と第一の金属配線9との良好な
接続状態を得ることが可能である。
Since the tungsten nitride film 33 is formed before the removal of the resist pattern used for patterning the first metal wiring 9, that is, before the contact 8 is exposed to the strong alkaline etching solution, it is soluble in the strong alkaline etching solution. The tungsten film 8b is not exposed to the etchant, the contact 8 having a good shape can be obtained, and a good connection state between the contact 8 and the first metal wiring 9 can be obtained. .

【0132】図20に示す構造の半導体装置の製造方法
を図21を用いて製造工程に従って説明する。まず、実
施の形態4の図12(a)に示す製造工程に従ってチタ
ンナイトライド膜8aとタングステン膜8bからなるコ
ンタクト8を形成し、さらにレジストパターン17をエ
ッチングマスクとして金属膜に対してパターニングを行
い、次に図21(a)に示すように、コンタクト8に重
畳するように第一の金属配線9を形成する。第一の金属
配線9はレジストパターン17の写真製版時の重ね合わ
せのズレの影響を受け、コンタクト8に対する配置に重
ね合わせのズレが生じた状態に形成される。
A method of manufacturing the semiconductor device having the structure shown in FIG. 20 will be described according to the manufacturing steps with reference to FIG. First, a contact 8 including a titanium nitride film 8a and a tungsten film 8b is formed in accordance with the manufacturing process shown in FIG. 12A of the fourth embodiment, and patterning is performed on the metal film using the resist pattern 17 as an etching mask. Then, as shown in FIG. 21A, a first metal wiring 9 is formed so as to overlap the contact 8. The first metal wiring 9 is formed in a state in which the disposition of the resist pattern 17 with respect to the contact 8 is affected by the displacement of the resist pattern 17 during photolithography.

【0133】その後、図21(b)に示すように、窒化
雰囲気中においてプラズマ処理を行い、露出したタング
ステン膜8bの窒化を行い、窒化タングステン膜33を
形成する。この窒化タングステン膜33は耐アルカリ性
の導電性物質である。
Thereafter, as shown in FIG. 21B, plasma treatment is performed in a nitriding atmosphere, and the exposed tungsten film 8b is nitrided to form a tungsten nitride film 33. This tungsten nitride film 33 is an alkali-resistant conductive material.

【0134】次に、図21(c)に示すように、強アル
カリ性エッチング液を用いてレジストパターン17の除
去を行う。また、別の方法としては、まず酸素プラズマ
アッシングを行うことによってレジストパターン17を
除去し、第一の金属配線9のパターニング時に生成さ
れ、積層配線の側断面に付着する異物のポリマーを強ア
ルカリ性エッチング液を用いて除去するかの、どちらの
方法を用いても良い。
Next, as shown in FIG. 21C, the resist pattern 17 is removed using a strong alkaline etching solution. As another method, first, the resist pattern 17 is removed by performing oxygen plasma ashing, and a polymer of a foreign substance which is generated at the time of patterning the first metal wiring 9 and adheres to a side section of the stacked wiring is strongly alkaline-etched. Either method of removing using a liquid may be used.

【0135】この強アルカリ性エッチング液を用いたレ
ジスト若しくはポリマーの除去時に、重ね合わせのズレ
によってコンタクト8の上部はエッチング液に晒される
が、窒化タングステン膜33を形成していることで、コ
ンタクト8の溶出は抑制でき、コンタクト8と第一の金
属配線9との良好な接続状態を得ることが可能である。
また、第一の金属配線9がCDロスにより小さな寸法と
して形成された場合においても、同様にコンタクト8と
の良好な接続を可能とする。
When the resist or the polymer is removed using the strong alkaline etching solution, the upper portion of the contact 8 is exposed to the etching solution due to the misalignment. However, since the tungsten nitride film 33 is formed, the contact 8 is removed. Elution can be suppressed, and a good connection state between the contact 8 and the first metal wiring 9 can be obtained.
Also, even when the first metal wiring 9 is formed to have a small size due to CD loss, good connection with the contact 8 is similarly enabled.

【0136】また、図22に示すように、コンタクト8
の構造をバイホール11に適応することも可能である。
図22において、符号34は窒化タングステン膜を示し
ており、図20の窒化タングステン膜33に相当する膜
である。その他、既に説明のために用いた符号と同一符
号は同一、若しくは相当部分を示すものである。
Further, as shown in FIG.
Can be applied to the bi-hole 11.
In FIG. 22, reference numeral 34 denotes a tungsten nitride film, which is a film corresponding to the tungsten nitride film 33 in FIG. In addition, the same reference numerals as those already used for the description indicate the same or corresponding parts.

【0137】バイアホール11の上部であって第二の金
属配線12と重畳していない部分に相当するタングステ
ン膜11bを選択的に窒化し、窒化タングステン膜34
を形成することで、耐アルカリ性の物質に変化させてい
る。従って強アルカリ性エッチング液を用いた処理時に
バイアホール11の構成要素であるタングステン膜11
bが溶出することなく、第二の金属配線12とバイアホ
ール11との良好な接続状態を得ることが可能となる。
The tungsten film 11b corresponding to the portion above the via hole 11 and not overlapping with the second metal wiring 12 is selectively nitrided to form a tungsten nitride film 34.
Is converted into an alkali-resistant substance. Therefore, the tungsten film 11 which is a component of the via hole 11 during the processing using the strong alkaline etching solution
It is possible to obtain a good connection state between the second metal wiring 12 and the via hole 11 without eluting b.

【0138】また、コンタクトとその上部に形成する金
属配線との重ね合わせのズレに相当する部分を選択的に
窒化する方法は、図20若しくは図22に示した構造の
コンタクト8若しくはバイアホール11、またそれらに
接続される配線に限るものでなく、例えば実施の形態6
において示したコンタクト8の構造、また最下層にチタ
ン膜を有する金属配線構造にも応用して用いることが可
能である。
A method of selectively nitriding a portion corresponding to a misalignment between a contact and a metal wiring formed thereon is described in the contact 8 or via hole 11 having the structure shown in FIG. 20 or FIG. Further, the present invention is not limited to the wirings connected to them, for example, in the sixth embodiment.
And the metal wiring structure having a titanium film in the lowermost layer.

【0139】図23は実施の形態6において示したコン
タクト8と類似の構造を持つものであり、コンタクト8
に接続される第一の金属配線9の底面には密着層として
チタン膜35が形成されている。その他、符号28aは
コンタクト8を構成するタングステン膜8bが選択的に
窒化されて形成される窒化タングステン膜、29aはコ
ンタクト8を構成するチタン膜27が窒化されて形成さ
れるチタンナイトライド膜、35aは第一の金属配線9
の底面のチタン膜35の側断面が選択的に窒化されてな
るチタンナイトライド膜をそれぞれ示しており、その
他、既に説明のために用いた符号と同一符号は同一、若
しくは相当部分を示すものである。
FIG. 23 shows a structure similar to contact 8 shown in the sixth embodiment.
A titanium film 35 is formed as a close contact layer on the bottom surface of the first metal wiring 9 connected to. In addition, reference numeral 28a denotes a tungsten nitride film formed by selectively nitriding the tungsten film 8b forming the contact 8, 29a denotes a titanium nitride film formed by nitriding the titanium film 27 forming the contact 8, 35a Is the first metal wiring 9
The side cross section of the titanium film 35 on the bottom surface of FIG. 3 shows a titanium nitride film formed by selectively nitriding, and the same reference numerals as those already used for the description denote the same or corresponding parts. is there.

【0140】第一の金属配線9及びチタン膜35をレジ
ストパターンをエッチングマスクとしてパターニングし
た際、コンタクト8と第一の金属配線9とに重ね合わせ
のズレが生じたとしても、窒化雰囲気中でプラズマ処理
をする工程を経て、窒化タングステン膜28a、チタン
ナイトライド膜29a、35aを形成することで、コン
タクト8及び第一の金属配線9及びチタン膜35の露出
部分を耐アルカリ性の物質とできる。従って、強アルカ
リ性エッチング液を用いてエッチングマスクであったレ
ジストパターンを除去しても、コンタクト8若しくは第
一の金属配線9、チタン膜35が溶出することがなく、
良好な接続状態を得ることが可能である。
When the first metal wiring 9 and the titanium film 35 are patterned by using the resist pattern as an etching mask, even if the contact 8 and the first metal wiring 9 are misaligned, the plasma may be generated in a nitriding atmosphere. By forming the tungsten nitride film 28a and the titanium nitride films 29a and 35a through the processing step, the contact 8, the first metal wiring 9, and the exposed portion of the titanium film 35 can be made of an alkali-resistant substance. Therefore, even if the resist pattern serving as the etching mask is removed using a strong alkaline etching solution, the contact 8, the first metal wiring 9, and the titanium film 35 are not eluted.
It is possible to obtain a good connection state.

【0141】さらに、図23のような構造を採用する
と、チタン膜35を形成したことで第一の金属配線9と
層間絶縁膜7との密着性が向上するという効果もある。
なお、図23の構造をバイホール11に適応し、バイア
ホール11と第二の金属配線12との良好な接続状態を
得ることも可能であることは言うまでもない。
Further, adopting the structure as shown in FIG. 23 also has the effect of improving the adhesion between the first metal wiring 9 and the interlayer insulating film 7 by forming the titanium film 35.
It is needless to say that the structure shown in FIG. 23 can be adapted to the via hole 11 to obtain a good connection state between the via hole 11 and the second metal wiring 12.

【0142】この実施の形態7のコンタクト8(若しく
はバイアホール11)の構造と、既に実施の形態1〜6
において示したバイアホール11(若しくはコンタクト
8)の構造を組み合わせて一つの半導体装置に用いるこ
とも可能である。さらに、この実施の形態7の図23に
示した場合と同様に、既に説明した実施の形態1〜6の
配線構造に、密着層としてチタン膜35を付加し、さら
に断面部分がチタンナイトライド膜35aを形成して耐
アルカリ化することで、下層の層間絶縁膜と配線との密
着性の向上を図ることが可能であることは言うまでもな
い。
The structure of the contact 8 (or the via hole 11) of the seventh embodiment and the structure of the first to sixth embodiments have already been described.
Can be used in one semiconductor device by combining the structures of the via holes 11 (or contacts 8). Further, similarly to the case of the seventh embodiment shown in FIG. 23, a titanium film 35 is added as an adhesion layer to the already described wiring structures of the first to sixth embodiments, and a titanium nitride film is formed in a cross section. It is needless to say that the formation of 35a and alkali resistance make it possible to improve the adhesion between the lower interlayer insulating film and the wiring.

【0143】実施の形態8.次に、この発明の実施の形
態8について説明する。既に説明した実施の形態1〜7
の構造では、コンタクト8若しくはバイアホール11は
開口部内及び層間絶縁膜7、10の表面上に導電物質を
全面的に積層し、その後、層間絶縁膜7、10の表面ま
でのエッチバックを行い、開口部内部に埋設された状態
のコンタクト8、バイアホール11をそれぞれ形成して
いた。この実施の形態8による半導体装置は、コンタク
ト8となる導電物質を埋設すると同時に、層間絶縁膜7
の表面に積層される導電物質のうち、タングステン膜以
外の膜は、完全には除去せず、一部を層間絶縁膜上に残
した状態で用いることを特徴としている。
Embodiment 8 FIG. Next, an eighth embodiment of the present invention will be described. Embodiments 1 to 7 already described
In the structure of (1), the contact 8 or the via hole 11 is formed by entirely laminating a conductive material in the opening and on the surfaces of the interlayer insulating films 7 and 10, and thereafter, etch back to the surface of the interlayer insulating films 7 and 10. The contact 8 and the via hole 11 buried inside the opening were respectively formed. In the semiconductor device according to the eighth embodiment, a conductive material serving as a contact 8 is buried and, at the same time, an interlayer insulating film 7 is formed.
Among the conductive materials laminated on the surface of the semiconductor device, a film other than the tungsten film is not completely removed, and is used in a state where a part thereof is left on the interlayer insulating film.

【0144】図24は実施の形態8による半導体装置の
断面図である。図24において、符号27aa、8aa
はそれぞれコンタクト8の構成要素であり、層間絶縁膜
7表面の第一の金属配線9の底面に付着する状態に形成
されたチタン膜とチタンナイトライド膜、8bbは層間
絶縁膜7内に埋設されたタングステン膜、35aaは層
間絶縁膜7の表面に積層されたチタン膜27aaの側断
面を選択的に窒化することで得られるチタンナイトライ
ド膜を示しており、その他、既に説明に用いた符号と同
一符号は同一、若しくは相当部分を示すものである。
FIG. 24 is a sectional view of a semiconductor device according to the eighth embodiment. In FIG. 24, reference numerals 27aa and 8aa
Are the constituent elements of the contact 8, the titanium film and the titanium nitride film formed so as to adhere to the bottom surface of the first metal wiring 9 on the surface of the interlayer insulating film 7, and 8bb is embedded in the interlayer insulating film 7. Tungsten film 35aa indicates a titanium nitride film obtained by selectively nitriding a side cross section of a titanium film 27aa laminated on the surface of the interlayer insulating film 7, and other symbols used in the description above. The same reference numerals indicate the same or corresponding parts.

【0145】図24のような構造の半導体装置では、そ
の製造過程において強アルカリ性エッチング液を用いた
レジスト若しくはポリマーの除去時に、このエッチング
液に対して可溶であるチタン膜27aa及びタングステ
ン膜8bbが晒されることがないように、タングステン
膜8bbの周囲をチタンナイトライド膜8aaと第一の
金属配線9で完全に覆い、またチタン膜27aaの露出
部分は選択的に窒化し、耐アルカリ性のチタンナイトラ
イド膜35aaとしている。
In a semiconductor device having a structure as shown in FIG. 24, when a resist or a polymer is removed using a strong alkaline etching solution in the manufacturing process, a titanium film 27aa and a tungsten film 8bb that are soluble in the etching solution are removed. In order not to be exposed, the periphery of the tungsten film 8bb is completely covered with the titanium nitride film 8aa and the first metal wiring 9, and the exposed portion of the titanium film 27aa is selectively nitrided to obtain an alkali-resistant titanium nitride film. The ride film 35aa is used.

【0146】次に、図24の半導体装置の製造方法につ
いて図25を用いて説明する。まず、図25(a)に示
すように、半導体基板1上に積層された、コンタクトホ
ール開口径3000Å程度が形成された層間絶縁膜7の
表面にスパッタリング法によって200Å程度の膜厚の
チタン膜27aa、500Å程度の膜厚のチタンナイト
ライド膜8aaを順次積層する。さらにその上面にCV
D法によって5000Å程度の膜厚のタングステン膜8
bbを積層し、完全に層間絶縁膜7に形成されたコンタ
クトホールを導電物質で埋設する。なお、積層する膜の
厚さは層間絶縁膜7の表面においての厚さであり、スパ
ッタリング法による場合、コンタクトホールの内壁及び
底面には層間絶縁膜7の表面に積層される膜厚よりも小
さな厚さの膜が積層された状態となる。
Next, a method of manufacturing the semiconductor device of FIG. 24 will be described with reference to FIG. First, as shown in FIG. 25A, a titanium film 27aa having a thickness of about 200 ° is formed on a surface of an interlayer insulating film 7 having a contact hole opening diameter of about 3000 ° formed on the semiconductor substrate 1 by sputtering. , A titanium nitride film 8aa having a thickness of about 500 ° is sequentially laminated. In addition, CV
Tungsten film 8 having a thickness of about 5000 ° by method D
The contact holes formed in the interlayer insulating film 7 are completely buried with a conductive material. Note that the thickness of the film to be laminated is a thickness on the surface of the interlayer insulating film 7, and is smaller than the film thickness to be laminated on the surface of the interlayer insulating film 7 on the inner wall and the bottom surface of the contact hole by the sputtering method. A film having a thickness is stacked.

【0147】その後、図25(b)に示すように、チタ
ンナイトライド膜8aaをエッチングストッパーとして
タングステン膜8bbに対してエッチバックを行い、層
間絶縁膜7の内部のみにタングステン膜8bbを残し、
チタン膜27aa、チタンナイトライド膜8aa、タン
グステン膜8bbからなるコンタクト8を得る。
Thereafter, as shown in FIG. 25B, the tungsten film 8bb is etched back using the titanium nitride film 8aa as an etching stopper, leaving the tungsten film 8bb only inside the interlayer insulating film 7.
The contact 8 including the titanium film 27aa, the titanium nitride film 8aa, and the tungsten film 8bb is obtained.

【0148】次に、図25(c)に示すように、被処理
基板上にスパッタリング法によってアルミ合金からなる
金属膜9aを4000Å程度の厚さとなるように積層す
る。さらに、図25(d)に示すように、被処理基板上
に、第一の金属配線9に相当する形状のレジストパター
ン17を写真製版によって形成する。
Next, as shown in FIG. 25C, a metal film 9a made of an aluminum alloy is laminated on the substrate to be processed to a thickness of about 4000 ° by a sputtering method. Further, as shown in FIG. 25D, a resist pattern 17 having a shape corresponding to the first metal wiring 9 is formed on the substrate to be processed by photolithography.

【0149】その後、図25(e)に示すように、レジ
ストパターン17をエッチングマスクとし、層間絶縁膜
7をエッチングストッパーとして、金属膜9a、チタン
ナイトライド膜8aa、チタン膜8aaを順次異方性エ
ッチングし、第一の金属配線9を得る。この異方性エッ
チングを行うことで、異物としてポリマー36が生成さ
れ、パターニングによって形成された積層配線の側断面
に付着する。
Then, as shown in FIG. 25E, the metal film 9a, the titanium nitride film 8aa, and the titanium film 8aa are sequentially anisotropically using the resist pattern 17 as an etching mask and the interlayer insulating film 7 as an etching stopper. The first metal wiring 9 is obtained by etching. By performing this anisotropic etching, the polymer 36 is generated as a foreign substance, and adheres to the side cross section of the laminated wiring formed by patterning.

【0150】次に、図25(f)に示すように、酸素プ
ラズマアッシングを行うことによりレジストパターン1
7の除去を行う。さらに、400℃の温度で窒素(NH
3)雰囲気中で15分間のアニールを行うことで、露出
したチタン膜27aaの側断面を窒化し、選択的にチタ
ンナイトライド膜35aaとする。また、この窒化は窒
素プラズマに晒すことによっても行うことが可能であ
る。
Next, as shown in FIG. 25F, the resist pattern 1 is formed by performing oxygen plasma ashing.
7 is removed. Further, at a temperature of 400 ° C., nitrogen (NH
3 ) By performing annealing for 15 minutes in an atmosphere, a side section of the exposed titanium film 27aa is nitrided to selectively form a titanium nitride film 35aa. This nitriding can also be performed by exposing to nitrogen plasma.

【0151】その後、図25(g)に示すように、ポリ
マー36を除去するために、強アルカリ性エッチング液
を用いて除去する。具体的には、強アルカリ性エッチン
グ液として、2−2アミノエトキシエタノール(60
%)ヒドロキシルアミン(18%)、水(17%)カテ
コール(5%):強アルカリ(pH=12)を用いて6
0℃、30分間の除去処理を行い、ポリマー36を剥
離、除去する。その後、層間絶縁膜10等を形成するこ
とで図24に示すような半導体装置を得ることが可能と
なる。
Thereafter, as shown in FIG. 25 (g), the polymer 36 is removed by using a strong alkaline etchant. Specifically, 2-2 aminoethoxyethanol (60
%) Hydroxylamine (18%), water (17%) catechol (5%): 6 with strong alkali (pH = 12)
A removal treatment is performed at 0 ° C. for 30 minutes to peel and remove the polymer 36. Thereafter, the semiconductor device as shown in FIG. 24 can be obtained by forming the interlayer insulating film 10 and the like.

【0152】このポリマー除去のための強アルカリ性エ
ッチング液を用いた処理を行った場合においても、エッ
チング液に浸潤する前に窒化処理を施し、アルカリ性エ
ッチング液に可溶であるチタン膜27aaを選択的に耐
アルカリ性のチタンナイトライド膜35aaに変化させ
ているため、配線若しくは接続部(コンタクト)を構成
する導電物質の溶出を抑制することができる。従って、
コンタクト8と第一の金属配線9との良好な接続状態を
得ることが可能となる。また、第一の金属配線9がCD
ロスにより小さな寸法として形成された場合において
も、同様にコンタクト8との良好な接続を可能とする。
Even when the treatment using a strong alkaline etching solution for removing the polymer is performed, nitriding treatment is performed before infiltrating into the etching solution to selectively remove the titanium film 27aa soluble in the alkaline etching solution. Since the titanium nitride film 35aa is changed to the alkali-resistant titanium nitride film 35aa, the elution of the conductive material constituting the wiring or the connection portion (contact) can be suppressed. Therefore,
A good connection between the contact 8 and the first metal wiring 9 can be obtained. Also, the first metal wiring 9 is CD
Even in the case of a small size due to loss, good connection with the contact 8 is similarly enabled.

【0153】また、図25(e)〜(g)に示すような
方法によってレジストパターン17の除去を行う他、レ
ジストパターン17及びポリマー36の除去を、強アル
カリ性エッチング液を用いて同時に除去する方法もあ
る。その場合は、強アルカリ性エッチング液にチタン膜
27aaが晒されないように、第一の金属配線9を異方
性エッチングによって得た後、エッチング液を用いた処
理の前に露出したチタン膜27aaの窒化処理を行い、
チタンナイトライド膜35aaを形成しておく必要があ
る。
In addition to the removal of the resist pattern 17 by the method shown in FIGS. 25 (e) to 25 (g), the removal of the resist pattern 17 and the polymer 36 simultaneously using a strong alkaline etching solution. There is also. In this case, after the first metal wiring 9 is obtained by anisotropic etching so that the titanium film 27aa is not exposed to the strong alkaline etching solution, the exposed titanium film 27aa is nitrided before the processing using the etching solution. Do the processing,
It is necessary to form the titanium nitride film 35aa.

【0154】また、図26に示すように、図24に示し
たコンタクト8の構造をバイアホール11の構造に適応
することも可能である。図26において符号9b、11
aa、12b、35bbはチタンナイトライド膜を示す
ものであり、27bbはチタン膜、11bbはタングス
テン膜をそれぞれ示している。
As shown in FIG. 26, the structure of the contact 8 shown in FIG. 24 can be adapted to the structure of the via hole 11. In FIG. 26, reference numerals 9b and 11
aa, 12b, and 35bb indicate titanium nitride films, 27bb indicates a titanium film, and 11bb indicates a tungsten film.

【0155】なお、第一の金属配線9及び第二の金属配
線12の上面には、反射防止膜としてのチタンナイトラ
イド膜9b、12bを形成している例を示している。バ
イアホール11を構成するチタン膜27bb及びチタン
ナイトライド膜11aaは層間絶縁膜10の上部の、バ
イアホール11の外側にはみ出して形成されているが、
第二の金属配線12のパターニング後の、強アルカリ性
エッチング液によるレジスト若しくはポリマーの除去を
行う前にアルカリ溶液に可溶であるチタン膜27bbを
選択的に窒化し、チタンナイトライド膜35bbとする
ことで耐アルカリ性とする。
It is to be noted that an example is shown in which titanium nitride films 9b and 12b as antireflection films are formed on the upper surfaces of the first metal wiring 9 and the second metal wiring 12. The titanium film 27bb and the titanium nitride film 11aa constituting the via hole 11 are formed to protrude outside the via hole 11 above the interlayer insulating film 10.
Before patterning the second metal wiring 12 and removing the resist or polymer with a strong alkaline etchant, the titanium film 27bb soluble in an alkaline solution is selectively nitrided to form a titanium nitride film 35bb. And alkali resistance.

【0156】従って、強アルカリ性エッチング液を用い
たレジスト若しくはポリマーの除去工程を行ってもチタ
ン膜27bb及びタングステン膜11bbが溶出すると
いうことはなく、バイアホール11と第二の金属配線1
2との良好な接続状態を得ることが可能である。
Therefore, the titanium film 27bb and the tungsten film 11bb are not eluted even if the resist or polymer is removed using a strong alkaline etching solution, and the via hole 11 and the second metal wiring 1 are not dissolved.
2 can be obtained in a good connection state.

【0157】また、コンタクト8と第一の金属配線9、
またはバイアホール11と第二の金属配線12との間に
重ね合わせのズレが生じた場合においても、第一、第二
の金属配線9、12のパターニング後に、露出している
アルカリ可溶性の部分を選択的に窒化し、耐アルカリ性
の物質とできるため、強アルカリ性エッチング液によっ
て導電物質が溶出することを抑制でき、最終的に良好な
接続状態を得ることが可能である。
Also, the contact 8 and the first metal wiring 9,
Alternatively, even when a misalignment occurs between the via hole 11 and the second metal wiring 12, the exposed alkali-soluble portion may be removed after the patterning of the first and second metal wirings 9 and 12. Since the material can be selectively nitrided to be an alkali-resistant substance, elution of the conductive substance by the strong alkaline etching solution can be suppressed, and a good connection state can be finally obtained.

【0158】なお、この実施の形態8のコンタクト8
(若しくはバイアホール11)の構造と、既に実施の形
態1〜7において示したバイアホール11(若しくはコ
ンタクト8)の構造を組み合わせて一つの半導体装置に
用いることも可能であることは言うまでもない。
The contact 8 of the eighth embodiment
It is needless to say that the structure of the via hole 11 (or the contact 8) described in the first to seventh embodiments can be combined with the structure of the via hole 11 and used in one semiconductor device.

【0159】実施の形態9.次に、この発明の実施の形
態9について説明する。図27はこの実施の形態9の半
導体装置を示しており、この半導体装置の特徴は、コン
タクト8の上部に接続される第一の金属配線9の底面
に、この第一の金属配線9よりも大きな形成面積を有す
る耐アルカリ性のチタンナイトライド膜37aが形成さ
れているという点である。このチタンナイトライド膜3
7aをコンタクト8の水平方向の寸法よりも大きな寸法
とすることで、コンタクト8と第一の金属配線9とのカ
バーマージンが向上する。
Embodiment 9 FIG. Next, a ninth embodiment of the present invention will be described. FIG. 27 shows a semiconductor device according to the ninth embodiment. The feature of this semiconductor device is that the first metal wiring 9 connected to the upper part of the contact 8 has a lower surface than the first metal wiring 9 does. The point is that an alkali-resistant titanium nitride film 37a having a large formation area is formed. This titanium nitride film 3
By making 7 a larger than the horizontal dimension of contact 8, the cover margin between contact 8 and first metal wiring 9 is improved.

【0160】図27において、符号38aは第一の金属
配線9の側断面に付着して形成される絶縁膜からなるサ
イドウォールであり、その他、既に説明のために用いた
符号と同一符号は同一、若しくは相当部分を示してい
る。
In FIG. 27, reference numeral 38a denotes a side wall made of an insulating film attached to a side cross section of the first metal wiring 9, and the same reference numerals as those already described for the description are the same. , Or corresponding parts.

【0161】次に図27に示す半導体装置の製造方法を
図28を用いて説明する。まず、図28(a)に示すよ
うに、実施の形態6の図18(a)〜図18(b)の製
造方法に沿って、コンタクト8を形成する。
Next, a method of manufacturing the semiconductor device shown in FIG. 27 will be described with reference to FIG. First, as shown in FIG. 28A, the contact 8 is formed according to the manufacturing method of FIGS. 18A and 18B of the sixth embodiment.

【0162】その後、図28(b)に示すように、スパ
ッタリング法によって膜厚700Åのチタンナイトライ
ド膜37a、膜厚4000Åのアルミニウムからなり、
第一の金属配線9となる金属膜9a、膜厚600Åのチ
タンナイトライド膜9bを順次積層し、さらにプラズマ
CVD法によって、膜厚3000Åのシラン系酸化膜3
9aを積層する。さらに、第一の金属配線9に相当する
形状のレジストパターン17を写真製版によってパター
ニングする。
Thereafter, as shown in FIG. 28B, a 700 nm thick titanium nitride film 37a and a 4000 nm thick aluminum are formed by sputtering.
A metal film 9a to be the first metal wiring 9 and a titanium nitride film 9b having a thickness of 600 順次 are sequentially laminated, and then a silane-based oxide film 3 having a thickness of 3000 に よ っ て is formed by a plasma CVD method.
9a is laminated. Further, a resist pattern 17 having a shape corresponding to the first metal wiring 9 is patterned by photolithography.

【0163】次に、図28(c)に示すように、レジス
トパターン17をエッチングマスクとし、チタンナイト
ライド膜9bをエッチングストッパーとしてシラン系酸
化膜39aに対して異方性エッチングを行い、シラン系
酸化膜からなるエッチングマスク39を得る。このとき
の異方性エッチングによって形成された断面には、ポリ
マー36が付着した状態となる。
Next, as shown in FIG. 28C, anisotropic etching is performed on the silane-based oxide film 39a using the resist pattern 17 as an etching mask and the titanium nitride film 9b as an etching stopper. An etching mask 39 made of an oxide film is obtained. At this time, the polymer 36 is attached to the cross section formed by the anisotropic etching.

【0164】また、図28(d)に示すように、レジス
トパターン17を酸素プラズマアッシングによって除去
し、続いて強アルカリ性エッチング液として、2−2ア
ミノエトキシエタノール(60%)ヒドロキシルアミン
(18%)、水(17%)カテコール(5%):強アル
カリ(pH=12)を用いて60℃、30分間の除去処
理を行い、ポリマー36を剥離、除去する。このレジス
トパターン17とポリマー36の除去は、強アルカリ性
エッチング液を用いた一度の除去工程で行うことも可能
である。
As shown in FIG. 28D, the resist pattern 17 is removed by oxygen plasma ashing, and subsequently, as a strong alkaline etching solution, 2-2 aminoethoxyethanol (60%) and hydroxylamine (18%) , Water (17%), catechol (5%): a strong alkali (pH = 12), a removal treatment at 60 ° C. for 30 minutes to peel and remove the polymer 36. The removal of the resist pattern 17 and the polymer 36 can be performed in a single removal step using a strong alkaline etching solution.

【0165】次に、図28(e)に示すように、エッチ
ングマスク39を用いてチタンナイトライド膜9bに対
して異方性エッチングを行い、続いてチタンナイトライ
ド膜37aをエッチングストッパーとして金属膜9aに
対して異方性エッチングを行うことで第一の金属配線9
を得る。このときの異方性エッチングによって異物とし
て生成されたポリマー36は、後工程で酸素プラズマア
ッシングと強アルカリ性エッチング液による処理によっ
て除去する。
Next, as shown in FIG. 28E, anisotropic etching is performed on the titanium nitride film 9b using the etching mask 39, and subsequently, the metal film is formed using the titanium nitride film 37a as an etching stopper. Anisotropic etching is performed on the first metal wiring 9a.
Get. The polymer 36 generated as a foreign substance by the anisotropic etching at this time is removed by oxygen plasma ashing and treatment with a strong alkaline etchant in a later step.

【0166】その後、図28(f)に示すように、シラ
ン系酸化膜を全面に積層し、続いて全面異方性エッチン
グを行うことでチタンナイトライド膜9bと第一の金属
配線9の側断面にシラン系酸化膜からなるサイドウォー
ル38aを形成する。この異方性エッチングによってシ
ラン系酸化膜からなるエッチングマスク39も同時に除
去される。次に、チタンナイトライド膜9b及びサイド
ウォール38aをエッチングマスクとしてチタンナイト
ライド膜37aに対して異方性エッチングを行い、第一
の金属配線9及びその周囲に形成されたサイドウォール
38aの底面に付着し、コンタクト8の上部を完全に被
覆するチタンナイトライド膜37aを得る。さらに層間
絶縁膜10等の製造工程を経ることで図27に示す半導
体装置を得ることが可能である。
Thereafter, as shown in FIG. 28F, a silane-based oxide film is laminated on the entire surface, and then anisotropically etching is performed on the entire surface to thereby form the titanium nitride film 9b and the first metal wiring 9 side. A sidewall 38a made of a silane-based oxide film is formed on the cross section. The etching mask 39 made of a silane-based oxide film is also removed by this anisotropic etching. Next, anisotropic etching is performed on the titanium nitride film 37a using the titanium nitride film 9b and the side wall 38a as an etching mask, and the first metal wiring 9 and the bottom surface of the side wall 38a formed therearound are etched. A titanium nitride film 37a that adheres and completely covers the top of the contact 8 is obtained. Further, the semiconductor device shown in FIG. 27 can be obtained through a process of manufacturing the interlayer insulating film 10 and the like.

【0167】このように形成された半導体装置では、第
一の金属配線9とコンタクト8とが重ね合わせのズレを
有する状態に形成されていたとしても、第一の金属配線
9とコンタクト8との間に介在させたチタンナイトライ
ド膜37aを第一の金属配線9よりも大きな形成面積と
なるようにパターニングすることで、両者の接続を確実
なものとしている。また、チタンナイトライド膜37a
によってコンタクト8の上部を覆い、コンタクト8がエ
ッチング液等に晒されないようにしているため、コンタ
クト8を構成する導電物質の溶出等がないことは言うま
でもない。また、第一の金属配線9がCDロスにより小
さな寸法として形成された場合においても、同様にコン
タクト8との良好な接続を可能とする。
In the semiconductor device formed as described above, even if the first metal wiring 9 and the contact 8 are formed so as to have a misalignment, the first metal wiring 9 and the contact 8 may not overlap each other. The connection between the two is ensured by patterning the titanium nitride film 37a interposed therebetween so as to have a larger area than the first metal wiring 9. Also, the titanium nitride film 37a
Since the upper portion of the contact 8 is covered by this to prevent the contact 8 from being exposed to an etchant or the like, it goes without saying that there is no elution of the conductive material constituting the contact 8. Also, even when the first metal wiring 9 is formed to have a small size due to CD loss, good connection with the contact 8 is similarly enabled.

【0168】また、図29に示すように、図27の第一
の金属配線9及びその上下層に形成するチタンナイトラ
イド膜9b、37a、サイドウォール38aの形状を、
バイアホール11上に形成する配線構造として用いるこ
とも可能である。なお、バイアホール11はタングステ
ン膜11bとこのタングステン膜11の外周を取り巻く
チタンナイトライド膜11aとで形成することが可能で
ある。なお、図29において符号37bはチタンナイト
ライド膜、38bはサイドウォールを示しており、その
他、既に説明のために用いた符号と同一符号は同一、若
しくは相当部分を示している。
As shown in FIG. 29, the shapes of the first metal wiring 9 and the titanium nitride films 9b and 37a and the side walls 38a formed on the upper and lower layers of the first metal wiring 9 shown in FIG.
It can also be used as a wiring structure formed on the via hole 11. The via hole 11 can be formed by a tungsten film 11b and a titanium nitride film 11a surrounding the periphery of the tungsten film 11. In FIG. 29, reference numeral 37b denotes a titanium nitride film, 38b denotes a side wall, and the same reference numerals as those already used for the description denote the same or corresponding parts.

【0169】この図29に示すように、第二の金属配線
12とバイアホール11との間に、第二の金属配線12
の形成面積よりも大きく、第二の金属配線12の両側面
から水平方向に広がりを持つ状態のチタンナイトライド
膜37bを形成したことにより、第二の金属配線12と
バイアホール11との間に重ね合わせのズレが生じてい
たとしても、両者の良好な接続状態を得ることが可能で
ある。また、バイアホール11を強アルカリ性エッチン
グ液に晒すことがないため、バイアホール11を構成す
る導電物質の溶出がなく、バイアホール11と第二の金
属配線12との良好な接続状態を得ることが可能であ
る。
As shown in FIG. 29, between the second metal wiring 12 and the via hole 11, the second metal wiring 12
Formed between the second metal wiring 12 and the via hole 11 by forming the titanium nitride film 37b larger than the formation area of the second metal wiring 12 and extending horizontally from both side surfaces of the second metal wiring 12. Even if the superposition is displaced, it is possible to obtain a good connection between the two. Further, since the via hole 11 is not exposed to the strong alkaline etching solution, the conductive material constituting the via hole 11 is not eluted, and a good connection state between the via hole 11 and the second metal wiring 12 can be obtained. It is possible.

【0170】なお、この実施の形態9の技術を用いてコ
ンタクト8及びその上部に接続される第一の金属配線9
とチタンナイトライド膜37aを形成し、既に説明した
実施の形態1〜8のいずれかの技術を用いて、バイアホ
ール11及びその上部に接続される第二の金属配線12
を形成するなどの組み合わせが可能であることは言うま
でもない。
By using the technique of the ninth embodiment, the contact 8 and the first metal wiring 9 connected thereto are connected.
And a titanium nitride film 37a are formed, and the via hole 11 and the second metal wiring 12 connected to the via hole 11 are formed by using any of the techniques described in the first to eighth embodiments.
It is needless to say that a combination such as forming

【0171】[0171]

【発明の効果】以下に、この発明の各請求項の効果につ
いて記載する。この発明の請求項1による半導体装置に
よれば、耐アルカリ性導電膜の接続部上部における水平
方向の寸法を、ボーダレス配線形成時に生じる重ね合わ
せのズレに相当する寸法以上であり、上記接続部の水平
方向の最大寸法の1/2よりも小さな膜厚となるように
形成することで、重ね合わせのズレまたはCDロスを持
ってボーダレス配線が形成された段階で、接続部上部の
露出した領域は耐アルカリ性導電膜が形成された状態と
なるため、強アルカリ性エッチング液に晒されても接続
部を構成する導電物質が溶出することがなく、ボーダレ
ス配線と接続部との良好な接続状態を得ることが可能で
ある。
The effects of each claim of the present invention will be described below. According to the semiconductor device of the first aspect of the present invention, the horizontal dimension at the upper portion of the connection portion of the alkali-resistant conductive film is equal to or larger than the size corresponding to the misalignment caused when forming the borderless wiring, and By forming the film so as to have a film thickness smaller than 最大 of the maximum dimension in the direction, when the borderless wiring is formed with a misalignment or a CD loss, the exposed region above the connection portion is resistant to the resistance. Since the alkaline conductive film is formed, the conductive material forming the connecting portion does not elute even when exposed to a strong alkaline etching solution, and a good connection state between the borderless wiring and the connecting portion can be obtained. It is possible.

【0172】さらに、この発明の請求項2による半導体
装置によれば、接続部上における耐アルカリ性導電膜の
水平方向の膜厚を1000Å以上1500Å未満の大き
さとすることで、サブクォーターミクロンデバイスにお
いてボーダレス配線と接続部とに生じる重ね合わせのズ
レ(1000Å以下の大きさ)のため露出する接続部の
表面を耐アルカリ性の物質とできる。従って強アルカリ
性エッチング液に晒されても接続部を構成する導電物質
が溶出することがなく、ボーダレス配線と接続部との良
好な接続状態を得ることが可能である。
Further, according to the semiconductor device of the second aspect of the present invention, the horizontal thickness of the alkali-resistant conductive film on the connection portion is set to a value of not less than 1000 ° and less than 1500 °, so that a borderless micron device can be used. The exposed surface of the connection portion can be made of an alkali-resistant substance due to the misalignment (a size of 1000 ° or less) generated between the wiring and the connection portion. Therefore, the conductive material constituting the connection portion does not elute even when exposed to the strong alkaline etchant, and a good connection state between the borderless wiring and the connection portion can be obtained.

【0173】また、この発明の請求項3による半導体装
置によれば、耐アルカリ性導電膜としては具体的にチタ
ンナイトライド膜若しくはチタンナイトライド膜とチタ
ンタングステン膜の多層構造のものを用いることがで
き、接続部とボーダレス配線との配置に重ね合わせのズ
レが生じた場合もこれらの膜からなる耐アルカリ性導電
膜を形成していることで、強アルカリ性エッチング液に
よる導電物質の溶出がなく、ボーダレス配線と接続部と
の良好な接続状態を得ることが可能である。
According to the semiconductor device of the third aspect of the present invention, as the alkali-resistant conductive film, a titanium nitride film or a multilayer structure of a titanium nitride film and a titanium tungsten film can be used. Even when the connection between the connection portion and the borderless wiring is misaligned, the formation of the alkali-resistant conductive film made of these films eliminates the elution of the conductive substance by the strong alkaline etching solution, and the borderless wiring is eliminated. It is possible to obtain a good connection state between the and the connection part.

【0174】さらに、この発明の請求項4による半導体
装置によれば、接続部の上部を窒化膜またはチタン化合
物で覆うことで接続部の上面全面を耐アルカリ性の導電
膜とし、その上部に形成する上層配線が重ね合わせのズ
レを持って形成された場合においても、接続部を構成す
る導電物質の溶出を防止し、上層配線と接続部の良好な
接続状態を得ることが可能である。
Further, according to the semiconductor device of the fourth aspect of the present invention, the upper surface of the connection portion is covered with a nitride film or a titanium compound, so that the entire upper surface of the connection portion is formed as an alkali-resistant conductive film, and is formed on the upper portion. Even when the upper wiring is formed with a misalignment, the elution of the conductive material forming the connecting portion can be prevented, and a good connection between the upper wiring and the connecting portion can be obtained.

【0175】また、この発明の請求項5による半導体装
置によれば、接続部と上層配線とが重畳しない領域、す
なわち重ね合わせのズレの部分に相当する接続部の上部
に耐アルカリ性導電膜を形成することで、強アルカリ性
エッチング液に晒されても接続部を構成する導電物質が
溶出することがなく、上層配線と接続部との良好な接続
状態を得ることが可能である。
According to the semiconductor device of the fifth aspect of the present invention, the alkali-resistant conductive film is formed in a region where the connection portion and the upper wiring do not overlap, that is, on the connection portion corresponding to a misalignment portion. By doing so, the conductive material constituting the connection portion does not elute even when exposed to a strong alkaline etchant, and a good connection state between the upper wiring and the connection portion can be obtained.

【0176】さらに、この発明の請求項6による半導体
装置によれば、上層配線が多層構造である場合、その最
下層の密着層の断面を耐アルカリ性の物質とすること
で、アルカリ性のエッチング液に対して耐性を持たせ、
強アルカリ性エッチング液に晒されても接続部を構成す
る導電物質を溶出させず、上層配線と接続部との良好な
接続状態を得ることが可能となる。
Further, according to the semiconductor device of the sixth aspect of the present invention, when the upper wiring has a multi-layer structure, the cross section of the lowermost adhesive layer is made of an alkali-resistant substance, so that it can be used in an alkaline etching solution. To be resistant to
Even when exposed to a strong alkaline etchant, the conductive material constituting the connection portion is not eluted, and a good connection between the upper wiring and the connection portion can be obtained.

【0177】また、この発明の請求項7による半導体装
置によれば、上層配線の底面と層間絶縁膜の表面とに挟
まれ、かつ上記接続部の側壁に付着形成された導電膜の
断面部分には耐アルカリ性の物質である窒化膜を形成す
ることで、強アルカリ性エッチング液に晒されても接続
部を構成する導電物質が溶出することがなく、良好な接
続状態を得ることが可能となる。
According to the semiconductor device of the seventh aspect of the present invention, the cross section of the conductive film sandwiched between the bottom surface of the upper wiring and the surface of the interlayer insulating film and adhered to the side wall of the connection portion is formed. By forming a nitride film, which is an alkali-resistant substance, the conductive material constituting the connection portion does not elute even when exposed to a strong alkaline etching solution, and a good connection state can be obtained.

【0178】さらに、この発明の請求項8による半導体
装置によれば、上層配線の底面と層間絶縁膜の表面とに
挟まれ、かつ上記接続部の側壁に付着形成された導電膜
として耐アルカリ性導電膜とアルカリ可溶性導電膜の積
層構造とする場合は、アルカリ可溶性導電膜の露出した
断面を窒化して耐アルカリ性の窒化膜とすることで、強
アルカリ性エッチング液に晒されても接続部を構成する
導電物質を溶出させず、上層配線と接続部との良好な接
続状態を得ることが可能となる。
Further, according to the semiconductor device of the present invention, the alkali-resistant conductive film is sandwiched between the bottom surface of the upper wiring and the surface of the interlayer insulating film and adhered to the side wall of the connection portion. In the case of forming a laminated structure of the film and the alkali-soluble conductive film, the exposed section of the alkali-soluble conductive film is nitrided to form an alkali-resistant nitride film, so that the connection portion is formed even when exposed to a strong alkaline etching solution. It is possible to obtain a good connection state between the upper wiring and the connection portion without eluting the conductive material.

【0179】また、この発明の請求項9による半導体装
置によれば、上層配線は金属膜とその断面に付着形成さ
れるサイドウォールの底面に形成される耐アルカリ性導
電膜の多層構造で形成し、耐アルカリ性導電膜が占める
面積を金属膜が占める面積よりも大きくすることで、接
続部との接続裕度を持たせ、上層配線の金属膜と接続部
とに重ね合わせのズレが生じていても接続部の上面が露
出しない状態とできる。従って、上層配線を形成した段
階で、強アルカリ性エッチング液に晒されても接続部を
構成する導電物質を溶出させず、上層配線と接続部との
良好な接続状態を得ることが可能となる。
Further, according to the semiconductor device of the ninth aspect of the present invention, the upper wiring is formed in a multilayer structure of a metal film and an alkali-resistant conductive film formed on the bottom surface of a sidewall attached to a cross section of the metal film. By making the area occupied by the alkali-resistant conductive film larger than the area occupied by the metal film, a margin for connection with the connection portion is provided, and even when the metal film of the upper wiring and the connection portion are misaligned. The state where the upper surface of the connection portion is not exposed can be obtained. Therefore, when the upper wiring is formed, the conductive material constituting the connecting portion is not eluted even when exposed to a strong alkaline etching solution, and a good connection between the upper wiring and the connecting portion can be obtained.

【0180】さらに、この発明の請求項10による半導
体装置によれば、請求項1、2、4〜7、9に相当する
構造の接続部を、コンタクトホールとしても、バイアホ
ールとしても用いることが可能である。
Further, according to the semiconductor device of the tenth aspect of the present invention, the connection portion having the structure corresponding to the first, second, fourth to seventh and ninth aspects can be used as a contact hole or a via hole. It is possible.

【0181】この発明の請求項11による半導体装置に
よれば、請求項4〜9に相当する構造の耐アルカリ性導
電膜としてチタンナイトライド膜、チタンタングステン
膜、窒化タングステン膜のうちのいずれかを用い、また
耐アルカリ性窒化膜としてはチタンナイトライド膜を用
いることで、強アルカリ性エッチング液に晒されてもコ
ンタクト若しくはバイアホールを構成する導電物質が溶
出しないような半導体装置を得ることが可能となる。
According to the semiconductor device of the present invention, any one of a titanium nitride film, a titanium tungsten film, and a tungsten nitride film is used as the alkali-resistant conductive film having the structure corresponding to the fourth to ninth aspects. By using a titanium nitride film as the alkali-resistant nitride film, it is possible to obtain a semiconductor device in which a conductive material forming a contact or a via hole is not eluted even when exposed to a strongly alkaline etching solution.

【0182】また、この発明の請求項12による半導体
装置の製造方法によれば、耐アルカリ性導電膜の接続部
上部における水平方向の寸法を、ボーダレス配線形成時
に生じる重ね合わせのズレに相当する寸法以上であり、
上記接続部の水平方向の最大寸法の1/2よりも小さな
膜厚となるように形成することで、その後の工程におい
て重ね合わせのズレを持ってボーダレス配線が形成され
ても、接続部上部の露出した領域は耐アルカリ性導電膜
が形成された状態となるため、強アルカリ性エッチング
液に晒されても接続部を構成する導電物質が溶出するこ
とがなく、ボーダレス配線と接続部との良好な接続状態
を得ることが可能である。
According to the method of manufacturing a semiconductor device according to the twelfth aspect of the present invention, the horizontal dimension of the upper portion of the connection portion of the alkali-resistant conductive film is equal to or more than the dimension corresponding to the misalignment caused when forming the borderless wiring. And
By forming the connection portion so as to have a film thickness smaller than 最大 of the maximum horizontal dimension, even if a borderless wiring is formed with a misalignment in the subsequent process, the upper portion of the connection portion is formed. Since the exposed region is in a state where the alkali-resistant conductive film is formed, the conductive material constituting the connection portion does not elute even when exposed to a strong alkaline etching solution, and a good connection between the borderless wiring and the connection portion is obtained. It is possible to get the status.

【0183】さらに、この発明の請求項13による半導
体装置の製造方法によれば、接続部上における耐アルカ
リ性導電膜の水平方向の膜厚を1000Å以上1500
Å未満の大きさとする工程を含んでいるため、サブクォ
ーターミクロンデバイスにおいてボーダレス配線と接続
部とに生じる重ね合わせのズレ(1000Å以下の大き
さ)によって、配線形成時に露出する接続部を耐アルカ
リ性の物質とでき、強アルカリ性エッチング液に晒され
ても接続部を構成する導電物質が溶出することがなく、
ボーダレス配線と接続部との良好な接続状態を得ること
が可能である。
Further, according to the method of manufacturing a semiconductor device according to the thirteenth aspect of the present invention, the thickness of the alkali-resistant conductive film on the connection portion in the horizontal direction is not less than 1000 ° and not more than 1500 °.
Since the process includes the step of reducing the size to less than Å, the connection portion exposed at the time of forming the wiring is alkali-resistant due to the misalignment (size of 1000 Å or less) generated between the borderless wiring and the connection portion in the sub-quarter micron device. It can be a substance, and even if it is exposed to a strong alkaline etching solution, the conductive material constituting the connection part does not elute,
It is possible to obtain a good connection state between the borderless wiring and the connection part.

【0184】また、この発明の請求項14による半導体
装置の製造方法によれば、接続部の上部を窒化膜または
チタン化合物で覆うことで接続部の上面全面を耐アルカ
リ性導電膜とし、その上部に形成する上層配線が重ね合
わせのズレを持って形成された場合においても、接続部
を構成する導電物質の溶出を防止し、上層配線と接続部
の良好な接続状態を得ることが可能である。
According to the method of manufacturing a semiconductor device according to the fourteenth aspect of the present invention, the upper surface of the connection portion is covered with a nitride film or a titanium compound, so that the entire upper surface of the connection portion is made of an alkali-resistant conductive film. Even when the upper wiring to be formed is formed with a misalignment, the elution of the conductive material constituting the connection portion can be prevented, and a good connection between the upper wiring and the connection portion can be obtained.

【0185】さらに、この発明の請求項15による半導
体装置の製造方法によれば、接続部と上層配線とが重畳
しない領域、すなわち重ね合わせのズレの部分に相当す
る接続部の上部に選択的に耐アルカリ性導電膜を形成す
ることで、上層配線形成後、強アルカリ性エッチング液
処理を行っても接続部を構成する導電物質が溶出するこ
とがなく、上層配線と接続部との良好な接続状態を得る
ことが可能である。
Further, according to the method of manufacturing a semiconductor device according to the fifteenth aspect of the present invention, a region where the connection portion and the upper wiring do not overlap, that is, an upper portion of the connection portion corresponding to a misalignment portion is selectively provided. By forming the alkali-resistant conductive film, the conductive material constituting the connection portion is not eluted even if a strong alkali etching treatment is performed after the formation of the upper layer wiring, so that a good connection state between the upper layer wiring and the connection portion can be obtained. It is possible to get.

【0186】また、この発明の請求項16による半導体
装置の製造方法によれば、上層配線が多層構造であり、
その最下層の密着層の断面を耐アルカリ性の物質とする
ことに相当する製造工程を設けていることで、アルカリ
性のエッチング液に対して耐性を持たせ、強アルカリ性
エッチング液に晒されても接続部を構成する導電物質を
溶出させず、上層配線と接続部との良好な接続状態を得
ることが可能となる。
According to the method of manufacturing a semiconductor device of the present invention, the upper wiring has a multilayer structure,
By providing a manufacturing process equivalent to making the cross section of the lowermost adhesive layer an alkali-resistant substance, it has resistance to an alkaline etchant and can be connected even when exposed to a strong alkaline etchant. It is possible to obtain a good connection state between the upper wiring and the connection portion without eluting the conductive material constituting the portion.

【0187】さらに、この発明の請求項17による半導
体装置の製造方法によれば、上層配線の底面と層間絶縁
膜の表面とに挟まれ、かつ上記接続部の側壁に付着形成
された導電膜の断面部分には耐アルカリ性の物質である
窒化膜を形成することに相当する製造工程、また接続部
の側壁に付着形成された導電膜として耐アルカリ性導電
膜とアルカリ可溶性導電膜の積層構造とする場合は、ア
ルカリ可溶性導電膜の露出した断面を窒化して耐アルカ
リ性の窒化膜とすることに相当する製造工程を設けてい
ることで、強アルカリ性エッチング液に晒されても接続
部を構成する導電物質を溶出させず、上層配線と接続部
との良好な接続状態を得ることが可能となる。
Further, according to the method of manufacturing a semiconductor device of the seventeenth aspect of the present invention, the conductive film sandwiched between the bottom surface of the upper wiring and the surface of the interlayer insulating film and adhered to the side wall of the connection portion is formed. A manufacturing process equivalent to forming a nitride film, which is an alkali-resistant substance, in the cross-section, or a laminated structure of an alkali-resistant conductive film and an alkali-soluble conductive film as a conductive film adhered to the side wall of the connection portion. Is provided with a manufacturing process equivalent to nitriding the exposed cross section of the alkali-soluble conductive film to form an alkali-resistant nitride film, so that the conductive material constituting the connection portion even when exposed to a strong alkaline etching solution , And a good connection state between the upper wiring and the connection portion can be obtained.

【0188】また、この発明の請求項18による半導体
装置の製造方法によれば、上層配線は金属膜とその断面
に付着形成されるサイドウォールの底面に形成される耐
アルカリ性導電膜の多層構造で形成し、耐アルカリ性導
電膜が占める面積を金属膜が占める面積よりも大きくす
ることに相当する製造工程を設けているため、接続部と
の接続裕度を持たせ、上層配線の金属膜と接続部とに重
ね合わせのズレが生じていても接続部の上面が露出しな
い状態とできる。従って、上層配線を形成した段階で、
強アルカリ性エッチング液に晒されても接続部を構成す
る導電物質を溶出させず、上層配線と接続部との良好な
接続状態を得ることが可能となる。
According to the method of manufacturing a semiconductor device according to the eighteenth aspect of the present invention, the upper wiring has a multilayer structure of a metal film and an alkali-resistant conductive film formed on the bottom surface of a sidewall attached to a cross section thereof. Since a manufacturing process corresponding to forming the area occupied by the alkali-resistant conductive film larger than the area occupied by the metal film is provided, a margin of connection with the connection portion is provided, and the connection with the metal film of the upper wiring is performed. The upper surface of the connection portion can be kept in a state where the upper surface of the connection portion is not exposed even when the portion is misaligned. Therefore, when the upper wiring is formed,
Even when exposed to a strong alkaline etchant, the conductive material constituting the connection portion is not eluted, and a good connection between the upper wiring and the connection portion can be obtained.

【0189】さらに、この発明の請求項19による半導
体装置の製造方法によれば、請求項11、13〜17に
相当する製造方法によって得られる接続部のうちのいず
れかを、コンタクトホールとして、またバイアホールと
して用い、半導体装置を形成することが可能である。
Further, according to the method of manufacturing a semiconductor device according to the nineteenth aspect of the present invention, one of the connection portions obtained by the manufacturing method corresponding to the eleventh and thirteenth to seventeenth aspects can be used as a contact hole. A semiconductor device can be formed by using a via hole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1の半導体装置を示す
図である。
FIG. 1 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1の半導体装置の要部
断面図である。
FIG. 2 is a fragmentary cross-sectional view of the semiconductor device according to Embodiment 1 of the present invention;

【図3】 この発明の実施の形態1の半導体装置の製造
フローを示す図である。
FIG. 3 is a diagram showing a manufacturing flow of the semiconductor device according to the first embodiment of the present invention;

【図4】 この発明の実施の形態1の半導体装置の要部
断面図である。
FIG. 4 is a fragmentary cross-sectional view of the semiconductor device according to the first embodiment of the present invention;

【図5】 この発明の実施の形態2の半導体装置の要部
断面図である。
FIG. 5 is a fragmentary cross-sectional view of a semiconductor device according to a second embodiment of the present invention;

【図6】 この発明の実施の形態2の半導体装置の製造
フローを示す図である。
FIG. 6 is a view illustrating a manufacturing flow of the semiconductor device according to the second embodiment of the present invention;

【図7】 この発明の実施の形態2の半導体装置の要部
断面図である。
FIG. 7 is a fragmentary cross-sectional view of a semiconductor device according to a second embodiment of the present invention;

【図8】 この発明の実施の形態3の半導体装置の要部
断面図である。
FIG. 8 is a fragmentary cross-sectional view of a semiconductor device according to Embodiment 3 of the present invention;

【図9】 この発明の実施の形態3の半導体装置の製造
フローを示す図である。
FIG. 9 is a diagram illustrating a manufacturing flow of the semiconductor device according to the third embodiment of the present invention;

【図10】 この発明の実施の形態3の半導体装置の要
部断面図である。
FIG. 10 is a fragmentary cross-sectional view of a semiconductor device according to a third embodiment of the present invention;

【図11】 この発明の実施の形態4の半導体装置の要
部断面図である。
FIG. 11 is a fragmentary cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention;

【図12】 この発明の実施の形態4の半導体装置の製
造フローを示す図である。
FIG. 12 is a view illustrating a manufacturing flow of the semiconductor device according to Embodiment 4 of the present invention;

【図13】 この発明の実施の形態4の半導体装置の要
部断面図である。
FIG. 13 is a fragmentary cross-sectional view of a semiconductor device according to a fourth embodiment of the present invention;

【図14】 この発明の実施の形態5の半導体装置の要
部断面図である。
FIG. 14 is a fragmentary cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention;

【図15】 この発明の実施の形態5の半導体装置の製
造フローを示す図である。
FIG. 15 is a view illustrating a manufacturing flow of the semiconductor device according to the fifth embodiment of the present invention;

【図16】 この発明の実施の形態5の半導体装置の要
部断面図である。
FIG. 16 is a fragmentary cross-sectional view of a semiconductor device according to a fifth embodiment of the present invention;

【図17】 この発明の実施の形態6の半導体装置の要
部断面図である。
FIG. 17 is a fragmentary cross-sectional view of a semiconductor device according to Embodiment 6 of the present invention;

【図18】 この発明の実施の形態6の半導体装置の製
造フローを示す図である。
FIG. 18 is a view illustrating a manufacturing flow of the semiconductor device according to Embodiment 6 of the present invention;

【図19】 この発明の実施の形態6の半導体装置の要
部断面図である。
FIG. 19 is a fragmentary cross-sectional view of a semiconductor device according to Embodiment 6 of the present invention;

【図20】 この発明の実施の形態7の半導体装置の要
部断面図である。
FIG. 20 is a fragmentary cross-sectional view of a semiconductor device according to Embodiment 7 of the present invention;

【図21】 この発明の実施の形態7の半導体装置の製
造フローを示す図である。
FIG. 21 is a view illustrating a manufacturing flow of the semiconductor device according to Embodiment 7 of the present invention;

【図22】 この発明の実施の形態7の半導体装置の要
部断面図である。
FIG. 22 is a fragmentary cross-sectional view of a semiconductor device according to a seventh embodiment of the present invention;

【図23】 この発明の実施の形態7の半導体装置の要
部断面図である。
FIG. 23 is an essential part cross sectional view of the semiconductor device of Embodiment 7 of the present invention;

【図24】 この発明の実施の形態8の半導体装置の要
部断面図である。
FIG. 24 is a fragmentary cross-sectional view of a semiconductor device according to an eighth embodiment of the present invention;

【図25】 この発明の実施の形態8の半導体装置の製
造フローを示す図である。
FIG. 25 is a view illustrating a manufacturing flow of the semiconductor device according to the eighth embodiment of the present invention;

【図26】 この発明の実施の形態8の半導体装置の要
部断面図である。
FIG. 26 is a fragmentary cross-sectional view of a semiconductor device according to an eighth embodiment of the present invention;

【図27】 この発明の実施の形態9の半導体装置の要
部断面図である。
FIG. 27 is a fragmentary cross-sectional view of a semiconductor device according to a ninth embodiment of the present invention;

【図28】 この発明の実施の形態9の半導体装置の製
造フローを示す図である。
FIG. 28 is a view illustrating a manufacturing flow of the semiconductor device according to Embodiment 9 of the present invention;

【図29】 この発明の実施の形態9の半導体装置の要
部断面図である。
FIG. 29 is a fragmentary cross-sectional view of a semiconductor device according to a ninth embodiment of the present invention;

【図30】 従来の技術による半導体装置を示す図であ
る。
FIG. 30 is a diagram showing a semiconductor device according to a conventional technique.

【図31】 従来の技術による半導体装置の製造フロー
を示す図である。
FIG. 31 is a view showing a flow of manufacturing a semiconductor device according to a conventional technique.

【図32】 従来の技術を説明するための平面図であ
る。
FIG. 32 is a plan view for explaining a conventional technique.

【図33】 従来の技術を説明するための平面図であ
る。
FIG. 33 is a plan view for explaining a conventional technique.

【図34】 従来の技術による半導体装置を示す図であ
る。
FIG. 34 is a view showing a semiconductor device according to a conventional technique.

【図35】 従来の技術による半導体装置を示す図であ
る。
FIG. 35 is a view showing a semiconductor device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1.半導体基板 2.LOCOS酸化膜 3.不純物領域 4.ゲート酸化膜 5.ゲート電極 5a.ポリシリコン膜 5b.タングステンシリサイド膜 6、38a、38b.サイドウォール 7、10.層間絶縁膜 8.コンタクト 8a、8aa、9b、11a、11aa、29、29
a、32、35a、35aa、35bb、37a、37
b.チタンナイトライド膜 8b、8bb、11b、11bb、19.タングステン
膜 8c、11c、25、26、28、31、33、34、
28a.窒化タングステン膜 8d、11d、21、23.チタンタングステン膜 9.第一の金属配線 9a.金属膜 11.バイアホール 12.第二の金属配線 13.パッシベーション膜 14.チタンシリサイド膜 15.コンタクトホール 16、20、22,22a、24、27、27aa、2
7bb、30、35.チタン膜 17.レジストパターン 18.チタンアルミ合金膜 36.ポリマー 39.シラン系酸化膜 39a.エッチングマスク
1. Semiconductor substrate 2. LOCOS oxide film 3. 3. Impurity region 4. Gate oxide film Gate electrode 5a. Polysilicon film 5b. Tungsten silicide film 6, 38a, 38b. Side wall 7,10. 7. Interlayer insulating film Contact 8a, 8aa, 9b, 11a, 11aa, 29, 29
a, 32, 35a, 35aa, 35bb, 37a, 37
b. Titanium nitride film 8b, 8bb, 11b, 11bb, 19. Tungsten film 8c, 11c, 25, 26, 28, 31, 33, 34,
28a. Tungsten nitride film 8d, 11d, 21, 23. 8. Titanium tungsten film First metal wiring 9a. Metal film 11. Via hole 12. Second metal wiring 13. Passivation film 14. 14. Titanium silicide film Contact holes 16, 20, 22, 22a, 24, 27, 27aa, 2
7bb, 30, 35. Titanium film 17. Resist pattern 18. Titanium aluminum alloy film 36. Polymer 39. Silane-based oxide film 39a. Etching mask

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板、上記半導体基板の表面若し
くは上部に形成された導電領域、少なくとも上記導電領
域上に積層された層間絶縁膜の上面から、上記導電領域
の表面にかけて形成された導電物質からなる接続部、上
記接続部に接し、上記層間絶縁膜の表面に形成されたボ
ーダレス配線を含み、上記接続部は耐アルカリ性導電膜
を含んでおり、少なくとも上記接続部の側壁を取り巻く
上記耐アルカリ性導電膜の上記接続部上部における水平
方向の膜厚は、上記ボーダレス配線形成時に生じる重ね
合わせのズレに相当する寸法以上の値であり、上記接続
部の水平方向の最大寸法の1/2よりも小さな膜厚とな
るように形成されることを特徴とする半導体装置。
1. A semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and a conductive material formed from an upper surface of at least an interlayer insulating film laminated on the conductive region to a surface of the conductive region. A connection portion, including a borderless wiring formed on a surface of the interlayer insulating film in contact with the connection portion, wherein the connection portion includes an alkali-resistant conductive film, and at least the alkali-resistant conductive material surrounding a side wall of the connection portion. The film thickness of the film in the horizontal direction above the connection portion is a value equal to or larger than a size corresponding to a misalignment generated when forming the borderless wiring, and is smaller than 1/2 of a maximum horizontal size of the connection portion. A semiconductor device formed to have a thickness.
【請求項2】 耐アルカリ性導電膜の上記接続部上部に
おける水平方向の膜厚は、1000Å以上、1500Å
未満の大きさであることを特徴とする請求項1記載の半
導体装置。
2. The film thickness of the alkali-resistant conductive film in the horizontal direction above the connection portion is 1000 ° or more and 1500 ° or more.
2. The semiconductor device according to claim 1, wherein the size of the semiconductor device is less than.
【請求項3】 耐アルカリ性導電膜はチタンナイトライ
ド膜若しくはチタンナイトライド膜とチタンタングステ
ン膜の多層構造であることを特徴とする請求項1、2の
いずれか一項記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the alkali-resistant conductive film has a titanium nitride film or a multilayer structure of a titanium nitride film and a titanium tungsten film.
【請求項4】 半導体基板、上記半導体基板の表面若し
くは上部に形成された導電領域、少なくとも上記導電領
域上に積層された層間絶縁膜の上面から、上記導電領域
の表面にかけて形成された導電物質からなる接続部、上
記接続部に接し、上記層間絶縁膜の表面に形成された上
層配線を含み、上記接続部は耐アルカリ性導電膜を含ん
でおり、上記耐アルカリ性導電膜は上記接続部の上面を
窒化した窒化導電膜若しくは上記接続部の上面をチタン
膜と化合させた導電性チタン化合物であり、上記窒化導
電膜若しくは導電性チタン化合物を介して上記接続部と
上記上層配線とが電気的に接続されることを特徴とする
半導体装置。
4. A semiconductor substrate, a conductive region formed on or above the semiconductor substrate, and at least a conductive material formed from the upper surface of an interlayer insulating film laminated on the conductive region to the surface of the conductive region. A connection portion, including an upper layer wiring formed on the surface of the interlayer insulating film in contact with the connection portion, wherein the connection portion includes an alkali-resistant conductive film, and the alkali-resistant conductive film covers an upper surface of the connection portion. A nitrided conductive film or a conductive titanium compound in which the upper surface of the connection portion is combined with a titanium film. The connection portion and the upper wiring are electrically connected via the nitrided conductive film or the conductive titanium compound. A semiconductor device characterized by being performed.
【請求項5】 半導体基板、上記半導体基板の表面若し
くは上部に形成された導電領域、少なくとも上記導電領
域上に積層された層間絶縁膜の上面から、上記導電領域
の表面にかけて形成された導電物質からなる接続部、上
記接続部に接し、上記層間絶縁膜の表面に形成された上
層配線を含み、上記接続部は耐アルカリ性導電膜を含ん
でおり、上記耐アルカリ性導電膜は上記接続部の上面の
上記上層配線と重畳しない領域に選択的に形成されるこ
とを特徴とする半導体装置。
5. A semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and a conductive material formed from at least an upper surface of an interlayer insulating film laminated on the conductive region to a surface of the conductive region. A connection portion, which includes an upper layer wiring formed on the surface of the interlayer insulating film in contact with the connection portion, wherein the connection portion includes an alkali-resistant conductive film, and the alkali-resistant conductive film is formed on an upper surface of the connection portion. A semiconductor device selectively formed in a region not overlapping with the upper layer wiring.
【請求項6】 上層配線は多層構造からなり、最下層に
密着層を有し、少なくとも上記密着層の断面部分には耐
アルカリ性窒化膜が形成されていることを特徴とする請
求項5記載の半導体装置。
6. The upper wiring according to claim 5, wherein the upper wiring has a multilayer structure, has an adhesion layer in the lowermost layer, and has an alkali-resistant nitride film formed at least in a cross section of the adhesion layer. Semiconductor device.
【請求項7】 半導体基板、上記半導体基板の表面若し
くは上部に形成された導電領域、少なくとも上記導電領
域上に積層された層間絶縁膜の上面から、上記導電領域
の表面にかけて形成された導電物質からなる接続部、上
記接続部に接し、上記層間絶縁膜の表面に形成された上
層配線、少なくとも上記上層配線の底面と上記層間絶縁
膜の表面とに挟まれ、かつ上記接続部の側壁に付着形成
された導電膜を含み、上記上層配線の断面に沿う上記導
電膜の断面部分には耐アルカリ性窒化膜が形成されてい
ることを特徴とする半導体装置。
7. A conductive material formed from a top surface of a semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, at least an interlayer insulating film laminated on the conductive region, to a surface of the conductive region. A connection portion, an upper wiring formed in contact with the connection portion and formed on the surface of the interlayer insulating film, sandwiched between at least a bottom surface of the upper wiring and the surface of the interlayer insulating film, and adhered to a side wall of the connection portion. A semiconductor device including a conductive film formed on the substrate, wherein an alkali-resistant nitride film is formed in a cross-sectional portion of the conductive film along a cross section of the upper wiring.
【請求項8】 導電膜は少なくとも耐アルカリ性導電膜
とアルカリ可溶性導電膜との積層構造によって構成さ
れ、窒化膜は上記アルカリ可溶性導電膜の断面部分を窒
化して形成されることを特徴とする請求項7記載の半導
体装置。
8. The conductive film has a laminated structure of at least an alkali-resistant conductive film and an alkali-soluble conductive film, and the nitride film is formed by nitriding a cross section of the alkali-soluble conductive film. Item 8. The semiconductor device according to item 7.
【請求項9】 半導体基板、上記半導体基板の表面若し
くは上部に形成された導電領域、少なくとも上記導電領
域上に積層された層間絶縁膜の上面から、上記導電領域
の表面にかけて形成された導電物質からなる接続部、上
記接続部に接し、上記層間絶縁膜の表面に形成された上
層配線を含み、上記上層配線は金属膜と上記金属膜の底
面に付着する耐アルカリ性導電膜を含む多層構造であ
り、上記耐アルカリ性導電膜は上記金属膜の底面下と上
記金属膜の側断面に付着形成されたサイドウォールの底
面下に形成されることを特徴とする半導体装置。
9. A semiconductor substrate, a conductive region formed on a surface or an upper portion of the semiconductor substrate, and a conductive material formed from an upper surface of at least an interlayer insulating film laminated on the conductive region to a surface of the conductive region. A connecting portion, which includes an upper layer wiring formed on the surface of the interlayer insulating film in contact with the connecting portion, wherein the upper layer wiring has a multilayer structure including a metal film and an alkali-resistant conductive film attached to the bottom surface of the metal film. A semiconductor device, wherein the alkali-resistant conductive film is formed under a bottom surface of the metal film and under a bottom surface of a sidewall attached to a side cross section of the metal film.
【請求項10】 接続部は、半導体基板内に形成された
不純物領域と第一の金属配線とを接続するコンタクトホ
ール、若しくは上記第一の金属配線と第二の金属配線と
を接続するバイアホールであることを特徴とする請求項
1、2、4〜7、9のいずれか一項記載の半導体装置。
10. A contact hole for connecting an impurity region formed in a semiconductor substrate to a first metal wiring, or a via hole for connecting the first metal wiring to a second metal wiring. The semiconductor device according to claim 1, wherein:
【請求項11】 耐アルカリ性導電膜とはチタンナイト
ライド膜、チタンタングステン膜、窒化タングステン膜
のうちのいずれかからなり、耐アルカリ性窒化膜とはチ
タンナイトライド膜であることを特徴とする請求項4〜
9のいずれか一項記載の半導体装置。
11. The alkali-resistant conductive film is made of any one of a titanium nitride film, a titanium tungsten film and a tungsten nitride film, and the alkali-resistant nitride film is a titanium nitride film. 4 ~
10. The semiconductor device according to claim 9.
【請求項12】 半導体基板の表面若しくは上部に形成
された導電領域の表面に層間絶縁膜を積層する工程、上
記層間絶縁膜の表面から上記導電領域の表面に達する開
口部を形成する工程、少なくとも上記開口部の側壁を含
む上記層間絶縁膜の表面に耐アルカリ性導電膜を積層す
る工程、上記耐アルカリ性導電膜の表面にタングステン
膜を積層し、上記開口部を埋設する工程、上記層間絶縁
膜の表面までのエッチバックを行い、上記開口部に埋設
された上記耐アルカリ性導電膜と上記タングステン膜を
含む接続部を得る工程、上記層間絶縁膜上に、上記接続
部に接する状態にボーダレス配線をレジストパターンを
用いて形成する工程、上記レジストパターン若しくは上
記レジストパターン除去時に生じる異物を強アルカリ性
エッチング液を用いて除去する工程を含み、上記耐アル
カリ性導電膜の上記層間絶縁膜表面の延在面における水
平方向の膜厚は、上記接続部と上記ボーダレス配線とが
持つ重ね合わせのズレの大きさ以上であり、上記開口部
の最大径の1/2未満の膜厚であることを特徴とする半
導体装置の製造方法。
12. A step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion thereof, and a step of forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film. A step of stacking an alkali-resistant conductive film on the surface of the interlayer insulating film including the side wall of the opening, a step of stacking a tungsten film on the surface of the alkali-resistant conductive film, and embedding the opening, Etching back to the surface to obtain a connection portion including the alkali-resistant conductive film and the tungsten film buried in the opening, and resisting the borderless wiring on the interlayer insulating film so as to be in contact with the connection portion; Forming using a pattern, using a strong alkaline etchant to remove the resist pattern or foreign matter generated when removing the resist pattern The thickness of the alkali-resistant conductive film in the horizontal direction on the extending surface of the surface of the interlayer insulating film is equal to or greater than the displacement of the connection portion and the borderless wiring. A method of manufacturing the semiconductor device, wherein the film thickness is less than half the maximum diameter of the opening.
【請求項13】 耐アルカリ性導電膜の層間絶縁膜表面
の延在面における水平方向の膜厚は、1000Å以上1
500Å未満の大きさであることを特徴とする請求項1
1記載の半導体装置の製造方法。
13. The horizontal thickness of the extension surface of the surface of the interlayer insulating film of the alkali-resistant conductive film is not less than 1000 ° and 1
2. The method according to claim 1, wherein the size is less than 500 degrees.
2. The method for manufacturing a semiconductor device according to claim 1.
【請求項14】 半導体基板の表面若しくは上部に形成
された導電領域の表面に層間絶縁膜を積層する工程、上
記層間絶縁膜の表面から上記導電領域の表面に達する開
口部を形成する工程、少なくとも上記開口部の側壁を含
む上記層間絶縁膜の表面に密着層を積層する工程、上記
密着層の表面にタングステン膜を積層し、上記開口部を
埋設する工程、上記層間絶縁膜の表面までのエッチバッ
クを行い、上記開口部に埋設された上記密着層と上記タ
ングステン膜を含む接続部を得る工程、上記接続部の上
面を耐アルカリ性導電膜とする工程、上記層間絶縁膜上
に、上記接続部に接する状態に上層配線をレジストパタ
ーンを用いて形成する工程、上記レジストパターン若し
くは上記レジストパターン除去時に生じる異物を強アル
カリ性エッチング液を用いて除去する工程を含み、上記
耐アルカリ性導電膜は上記接続部の上面を窒化若しくは
チタン化合物化することで形成することを特徴とする半
導体装置の製造方法。
14. A step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion thereof, and a step of forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film. Laminating an adhesion layer on the surface of the interlayer insulating film including the side wall of the opening, laminating a tungsten film on the surface of the adhesion layer and embedding the opening, etching to the surface of the interlayer insulating film Performing a backing process to obtain a connection portion including the adhesion layer and the tungsten film buried in the opening, a process of forming an upper surface of the connection portion into an alkali-resistant conductive film, and forming the connection portion on the interlayer insulating film. Forming an upper layer wiring using a resist pattern in a state of contacting with the resist pattern, and removing the resist pattern or foreign matter generated at the time of removing the resist pattern with a strong alkaline etching solution. A method of manufacturing a semiconductor device, characterized by including a step of removing the substrate by using the method described above, wherein the alkali-resistant conductive film is formed by nitriding or titanium compounding the upper surface of the connection portion.
【請求項15】 半導体基板の表面若しくは上部に形成
された導電領域の表面に層間絶縁膜を積層する工程、上
記層間絶縁膜の表面から上記導電領域の表面に達する開
口部を形成する工程、少なくとも上記開口部の側壁を含
む上記層間絶縁膜の表面に密着層を積層する工程、上記
密着層の表面にタングステン膜を積層し、上記開口部を
埋設する工程、上記層間絶縁膜の表面までのエッチバッ
クを行い、上記開口部に埋設された上記密着層と上記タ
ングステン膜を含む接続部を得る工程、上記層間絶縁膜
上に、上記接続部に接する状態に上層配線をレジストパ
ターンを用いて形成する工程、上記上層配線と上記接続
部とが重畳しない領域に位置する上記接続部の露出した
上面を窒化する工程、上記レジストパターン若しくは上
記レジストパターン除去時に生じる異物を強アルカリ性
エッチング液を用いて除去する工程を含み、上記接続部
の上面を窒化することで耐アルカリ性導電膜を形成する
ことを特徴とする半導体装置の製造方法。
15. A step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion, and a step of forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film. Laminating an adhesion layer on the surface of the interlayer insulating film including the side wall of the opening, laminating a tungsten film on the surface of the adhesion layer and embedding the opening, etching to the surface of the interlayer insulating film Performing a backing process to obtain a connection portion including the adhesion layer and the tungsten film embedded in the opening, and forming an upper layer wiring on the interlayer insulating film in contact with the connection portion using a resist pattern. A step of nitriding an exposed upper surface of the connection part located in a region where the upper wiring and the connection part do not overlap, the resist pattern or the resist pattern A method for manufacturing a semiconductor device, comprising a step of removing foreign matter generated at the time of removal using a strong alkaline etching solution, and forming an alkali-resistant conductive film by nitriding an upper surface of the connection portion.
【請求項16】 上層配線を密着層と金属膜を含む多層
構造となるように形成し、上記密着層がアルカリ可溶性
の物質からなる場合、上記上層配線と接続部とが重畳し
ない領域に位置する上記接続部の露出した上面を窒化す
る工程において、同時に上記密着層の露出部分を窒化す
ることを特徴とする請求項14記載の半導体装置の製造
方法。
16. An upper wiring is formed so as to have a multilayer structure including an adhesion layer and a metal film, and when the adhesion layer is made of an alkali-soluble substance, the upper wiring is located in a region where the connection portion does not overlap with the connection portion. 15. The method of manufacturing a semiconductor device according to claim 14, wherein in the step of nitriding the exposed upper surface of the connection portion, the exposed portion of the adhesion layer is simultaneously nitrided.
【請求項17】 半導体基板の表面若しくは上部に形成
された導電領域の表面に層間絶縁膜を積層する工程、上
記層間絶縁膜の表面から上記導電領域の表面に達する開
口部を形成する工程、少なくとも上記開口部の側壁を含
む上記層間絶縁膜の表面に密着層を積層する工程、上記
密着層の表面にタングステン膜を積層する工程、上記密
着層をエッチングマスクとして上記タングステン膜をエ
ッチバックし、上記開口部内に上記密着層と上記タング
ステン膜からなる接続部を得る工程、上記接続部及び上
記密着層の表面に金属膜を積層する工程、上記金属膜上
の上記接続部に重畳する位置にレジストパターンを形成
する工程、上記レジストパターンをエッチングマスクと
し上記金属膜及び上記密着層を順次異方性エッチングし
て上層配線を得る工程、上記接続部及び上記上層配線の
露出した断面を窒化する工程、上記レジストパターン若
しくは上記レジストパターン除去時に生じる異物を強ア
ルカリ性エッチング液を用いて除去する工程を含み、上
記接続部及び上記上層配線の露出した断面を窒化するこ
とで上記露出した断面を耐アルカリ性導電膜で完全に覆
うことを特徴とする半導体装置の製造方法。
17. A step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion thereof, and a step of forming an opening reaching the surface of the conductive region from the surface of the interlayer insulating film. Laminating an adhesion layer on the surface of the interlayer insulating film including the side wall of the opening, laminating a tungsten film on the surface of the adhesion layer, etching back the tungsten film using the adhesion layer as an etching mask, A step of obtaining a connection portion made of the adhesion layer and the tungsten film in the opening; a step of laminating a metal film on the surface of the connection portion and the adhesion layer; a resist pattern on the metal film at a position overlapping the connection portion Forming an upper layer wiring by sequentially anisotropically etching the metal film and the adhesion layer using the resist pattern as an etching mask. Nitriding the exposed cross section of the connection portion and the upper wiring, and removing the resist pattern or foreign matter generated at the time of removing the resist pattern using a strong alkaline etchant, wherein the connection portion and the upper wiring are removed. A method of manufacturing a semiconductor device, wherein the exposed cross-section is completely covered with an alkali-resistant conductive film by nitriding the exposed cross-section.
【請求項18】 半導体基板の表面若しくは上部に形成
された導電領域の表面に層間絶縁膜を積層する工程、上
記層間絶縁膜の表面から上記導電領域の表面に達する開
口部を形成する工程、少なくとも上記開口部の側壁を含
む上記層間絶縁膜の表面に第一の密着層を積層する工
程、上記第一の密着層の表面にタングステン膜を積層
し、上記開口部を埋設する工程、上記層間絶縁膜の表面
までのエッチバックを行い、上記開口部に埋設された上
記第一の密着層と上記タングステン膜を含む接続部を得
る工程、上記層間絶縁膜上であり上記接続部に接する状
態に耐アルカリ性導電膜である第二の密着層、金属膜を
順次積層する工程、上記金属膜をエッチングマスクを用
いて上記接続部に重畳する上層配線の形状にパターニン
グする工程、上記エッチングマスク若しくは上記エッチ
ングマスク除去時に生じる異物を強アルカリ性エッチン
グ液を用いて除去する工程、上記上層配線の側断面にサ
イドウォールを形成する工程、上記サイドウォールと上
記上層配線の下部に位置する上記第二の密着層を残し他
を除去する工程を含むことを特徴とする半導体装置の製
造方法。
18. A step of laminating an interlayer insulating film on a surface of a semiconductor substrate or a surface of a conductive region formed on an upper portion thereof, and a step of forming an opening extending from the surface of the interlayer insulating film to the surface of the conductive region. Laminating a first adhesion layer on the surface of the interlayer insulating film including the side wall of the opening, laminating a tungsten film on the surface of the first adhesion layer, and embedding the opening, Performing a etch back to the surface of the film to obtain a connection including the first adhesion layer buried in the opening and the tungsten film; resisting a state on the interlayer insulating film and in contact with the connection; A step of sequentially laminating a second adhesion layer, which is an alkaline conductive film, and a metal film; a step of patterning the metal film into a shape of an upper wiring overlapping the connection portion by using an etching mask; Removing a foreign matter generated at the time of removing the etching mask or the etching mask by using a strong alkaline etching solution, forming a sidewall in a side cross section of the upper wiring, and removing the foreign matter located below the sidewall and the upper wiring. A method of manufacturing a semiconductor device, comprising a step of leaving the adhesion layer and removing the others.
【請求項19】 接続部は、半導体基板内に形成された
不純物領域と第一の金属配線とを接続するコンタクトホ
ール、若しくは上記第一の金属配線と第二の金属配線と
を接続するバイアホールとして形成することを特徴とす
る請求項11、13〜17のいずれか一項記載の半導体
装置の製造方法。
19. A contact hole for connecting an impurity region formed in a semiconductor substrate to a first metal wiring, or a via hole for connecting the first metal wiring to a second metal wiring. The method for manufacturing a semiconductor device according to claim 11, wherein the semiconductor device is formed as:
JP15378797A 1997-06-11 1997-06-11 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3640769B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15378797A JP3640769B2 (en) 1997-06-11 1997-06-11 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15378797A JP3640769B2 (en) 1997-06-11 1997-06-11 Semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH113871A true JPH113871A (en) 1999-01-06
JP3640769B2 JP3640769B2 (en) 2005-04-20

Family

ID=15570137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15378797A Expired - Fee Related JP3640769B2 (en) 1997-06-11 1997-06-11 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3640769B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111235546A (en) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 Method for manufacturing 3D memory device and chemical vapor deposition method for adhesive film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111235546A (en) * 2020-01-16 2020-06-05 长江存储科技有限责任公司 Method for manufacturing 3D memory device and chemical vapor deposition method for adhesive film
CN111235546B (en) * 2020-01-16 2022-05-31 长江存储科技有限责任公司 Method for manufacturing 3D memory device and chemical vapor deposition method for adhesive film

Also Published As

Publication number Publication date
JP3640769B2 (en) 2005-04-20

Similar Documents

Publication Publication Date Title
JP3219909B2 (en) Method for manufacturing semiconductor device
JPH09153545A (en) Semiconductor device and is manufacture
JP2003124313A (en) Semiconductor device and method for manufacturing the same
JPH0955440A (en) Semiconductor device and its manufacturing method
US6060765A (en) Semiconductor device and a method of manufacturing the same
KR0139772B1 (en) Semiconductor integrated circuit device and its manufacture
JPH0817925A (en) Semiconductor device and its manufacture
JPH04229618A (en) Integrated circuit device contact and formation method thereof
JP3062464B2 (en) Semiconductor device
JP3640769B2 (en) Semiconductor device and manufacturing method thereof
JPH0637190A (en) Semiconductor device and its manufacture
JPH10209276A (en) Wiring forming method
KR100268914B1 (en) Wiring of semiconductor device and method for forming the same
JP2809172B2 (en) Semiconductor device
JP2587103B2 (en) Method for manufacturing semiconductor device
WO2000077840A1 (en) Semiconductor device and method of manufacture thereof
JP2000182989A (en) Semiconductor device
JP2950620B2 (en) Semiconductor device
JP3203926B2 (en) Wiring formation method
JP3393455B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH06104343A (en) Semiconductor device and manufacture of semiconductor
JPS63147346A (en) Semiconductor integrated circuit device
JP3254699B2 (en) Method for manufacturing semiconductor device
JPH1074706A (en) Semiconductor device and its manufacture
JP2000068228A (en) Semiconductor device and manufacture of the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040802

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040810

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Effective date: 20041221

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050118

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050119

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080128

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090128

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100128

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees