JPH11355054A - High frequency amplifier - Google Patents

High frequency amplifier

Info

Publication number
JPH11355054A
JPH11355054A JP17807798A JP17807798A JPH11355054A JP H11355054 A JPH11355054 A JP H11355054A JP 17807798 A JP17807798 A JP 17807798A JP 17807798 A JP17807798 A JP 17807798A JP H11355054 A JPH11355054 A JP H11355054A
Authority
JP
Japan
Prior art keywords
bias voltage
circuit
frequency amplifier
output
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17807798A
Other languages
Japanese (ja)
Inventor
Kotaro Takenaga
浩太郎 竹永
Yasuo Sera
泰雄 世良
Takayoshi Funada
貴吉 舟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP17807798A priority Critical patent/JPH11355054A/en
Publication of JPH11355054A publication Critical patent/JPH11355054A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high frequency amplifier whose bias voltage is held to be optimum, whose input/output characteristic is not deteriorated and whose distortion rate of output is not deteriorated even if the operation level of an input signal fluctuates. SOLUTION: The high frequency amplifier is provided with a current detection circuit 11, a control circuit 12 and a bias voltage adjusting circuit 13. The current flowing to an NPN transistor 1 from a main power source through a resistor 10 and the like is obtained. The operation level of an input signal at that time is estimated from the current and optimum bias voltage against the input signal is obtained. Then, optimum bias voltage is applied to the base of the NPN transistor 1.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は、出力のひずみ率
を自動的に補正する高周波増幅器に係り、特に周波数変
調或いは位相変調等(送信情報を搬送波の振幅変化で表
現しない変調)に係る変調波を受信する受信機に内蔵さ
れる高周波増幅器に好適なものに関す。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency amplifier for automatically correcting an output distortion factor, and more particularly to a modulated wave related to frequency modulation or phase modulation (modulation in which transmission information is not represented by a change in carrier wave amplitude). The present invention relates to a device suitable for a high-frequency amplifier built in a receiver for receiving a signal.

【0002】[0002]

【従来の技術】従来の一般的な高周波増幅器の構成を図
3の(a)に示す。すなわち、増幅素子としてのNPN
トランジスタ1のベースには、入力整合回路2を介して
入力が与えられると共に、当該ベースには高周波阻止を
目的とするチョークコイル4、温度補償をかねたバイア
ス電圧安定化ダイオード5、電流制限用抵抗6および7
からなるバイアス回路が接続され、バイアス電圧の変動
を極力避ける構成となっている。そして、当該NPNト
ランジスタ1のコレクタは、高周波阻止を目的とするチ
ョークコイル9を介して当該高周波増幅器へ直流電源を
供給する電源(主電源)に接続されると共に、出力整合
回路3を介して当該高周波増幅器の出力端に接続されて
おり、また当該NPNトランジスタ1のエミッタは、接
地されている。
2. Description of the Related Art FIG. 3A shows a configuration of a conventional general high-frequency amplifier. That is, NPN as an amplifying element
An input is applied to the base of the transistor 1 via an input matching circuit 2, and the base has a choke coil 4 for preventing high frequency, a bias voltage stabilizing diode 5 for temperature compensation, and a current limiting resistor. 6 and 7
And a bias circuit is connected to minimize fluctuations in the bias voltage. The collector of the NPN transistor 1 is connected to a power supply (main power supply) for supplying DC power to the high-frequency amplifier via a choke coil 9 for high-frequency blocking, and the output matching circuit 3 is connected to the power supply. The NPN transistor 1 is connected to the output terminal of the high-frequency amplifier, and the emitter of the NPN transistor 1 is grounded.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記のよう
な高周波増幅器では、上記バイアス回路の電流制限用抵
抗6を介して与えられるバイアス電源電圧を一定にする
と共に、上記バイアス回路を設けて、バイアス電圧の変
動を、極力、押えている。
In the above-described high-frequency amplifier, the bias power supply voltage applied via the current limiting resistor 6 of the bias circuit is made constant, and the bias circuit is provided to Voltage fluctuation is suppressed as much as possible.

【0004】しかし、上記のようにしてバイアス回路か
ら与えられるバイアス電圧を一定にして当該高周波増幅
器を動作させても、動作レベル(入力信号の振幅)の大
小により、動作点がずれてしまう。すなわち、電力効率
を考慮して当該高周波増幅器をAB級増幅器としている
ため、上記バイアス回路を介してバイアス電源から与え
るバイアス電圧を、ある動作レベルの入力信号に対して
最適なものに設定していても、他の動作レベルの入力信
号に対しては、最適なものにはならない。そして、バイ
アス電圧が最適なものからずれた場合には、当該高周波
増幅器の出力のひずみ率は劣化する。
However, even when the high-frequency amplifier is operated with the bias voltage supplied from the bias circuit kept constant as described above, the operating point shifts depending on the level of operation (amplitude of the input signal). That is, since the high-frequency amplifier is a class AB amplifier in consideration of power efficiency, a bias voltage applied from a bias power supply via the bias circuit is set to an optimum bias voltage for an input signal of a certain operation level. However, it is not optimal for input signals of other operation levels. If the bias voltage deviates from the optimal one, the distortion rate of the output of the high-frequency amplifier deteriorates.

【0005】図3(b)は、上記バイアス回路を介して
バイアス電源より上記ベースに与えるバイアス電圧を、
同図の動作レベルL2からL3の入力信号に最適になる
ように固定した上で、入力信号の動作レベルを変化させ
たときの入出力特性である。同図から分かるように、動
作レベルL2からL3の範囲では、出力信号は、入力信
号に比例しているが、その他の範囲では、バイアス電圧
が最適でないため、上記比例からずれて、入出力特性が
劣化している(同図に一点鎖線で示すような理想的な特
性からずれている)。そして入出力特性が劣化すると、
振幅動作に際して、出力のひずみ率が劣化する。
FIG. 3B shows a bias voltage applied to the base from a bias power supply via the bias circuit.
This is an input / output characteristic when the operation level of the input signal is changed after being fixed so as to be optimal for the input signals of the operation levels L2 to L3 in FIG. As can be seen from the figure, the output signal is proportional to the input signal in the range of the operation levels L2 to L3, but in other ranges, the bias voltage is not optimal, so that the input signal deviates from the proportionality and the input / output characteristics are deviated. Are degraded (they deviate from the ideal characteristics as shown by the one-dot chain line in the figure). And when the input / output characteristics deteriorate,
During the amplitude operation, the output distortion rate is degraded.

【0006】本願発明は上記のような事情に鑑みてなさ
れたものであり、入力信号の動作レベルが変動しても、
バイアス電圧が最適なものに保たれて入出力特性が劣化
せず、延いては出力のひずみ率が劣化しない高周波増幅
器の提供を目的とする。
[0006] The present invention has been made in view of the above circumstances, and even if the operation level of the input signal fluctuates,
It is an object of the present invention to provide a high-frequency amplifier in which the bias voltage is maintained at an optimum value and the input / output characteristics are not degraded, and the output distortion is not degraded.

【0007】[0007]

【課題を解決するための手段】高周波信号を入力し、こ
れを増幅して出力する高周波増幅器を以下のように構成
した。すなわち当該高周波増幅器の主電源から当該高周
波増幅器へ流れる電流の電流値を検出する電流検出回路
と、後述の制御回路の制御を受けて、当該高周波増幅器
へ与えるバイアス電圧を調整するバイアス電圧調整回路
と、上記電流検出回路が検出した上記電流値に基づいて
上記バイアス電圧調整回路を制御して、当該バイアス電
圧調整回路に対し、当該高周波増幅器の出力のひずみ率
が小さくなるように、上記バイアス電圧を調整させる制
御回路とを備える構成とした。
A high-frequency amplifier for receiving a high-frequency signal, amplifying the signal, and outputting the amplified signal is constructed as follows. That is, a current detection circuit that detects a current value of a current flowing from the main power supply of the high-frequency amplifier to the high-frequency amplifier, and a bias voltage adjustment circuit that adjusts a bias voltage applied to the high-frequency amplifier under the control of a control circuit described below. Controlling the bias voltage adjustment circuit based on the current value detected by the current detection circuit, and adjusting the bias voltage to the bias voltage adjustment circuit so that the distortion rate of the output of the high-frequency amplifier is reduced. And a control circuit for adjustment.

【0008】[0008]

【発明の実施の形態】以下、図面に示す発明の実施の形
態に基づいて、本願発明を具体的に説明する。図1は、
当該実施の形態の構成を示すものであるが、従来例を示
す図3の(a)における各回路部と同一構成および同一
機能を有する各回路部には、図3の(a)の各回路部に
付した符号を付しており、これらの回路部についての説
明は省略する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be specifically described based on embodiments of the invention shown in the drawings. FIG.
FIG. 3A shows the configuration of the embodiment, and each circuit section having the same configuration and the same function as each circuit section in FIG. The reference numerals are attached to the units, and the description of these circuit units is omitted.

【0009】抵抗10は、前記主電源と前記チョークコ
イル9との間に挿入して接続されており、電流検出回路
11は、上記抵抗10の両端での電位を取込み両電位の
差すなわち抵抗10での電圧降下を得て、更にこの電圧
降下から、上記主電源より抵抗10およびチョークコイ
ル9を経てNPNトランジスタ1に流れる電流の電流値
を求め、当該電流値を後述する制御回路12に送出する
回路部である。バイアス電源電圧が与えられているバイ
アス電圧調整回路13は、次に説明する制御回路12の
制御を受け、チョークコイル4を介してNPNトランジ
スタ1のベースに与えるバイアス電圧を調整(増減)す
る回路部である。制御回路12は、電流検出回路11か
らの上記電流値を取込み、この電流値に対応した制御出
力をバイアス電圧調整回路13に送り、当該バイアス電
圧調整回路13に対して、上記バイアス電圧を、出力整
合回路3等を介して送出される出力のひずみ率が減少す
るようなものに調整させる回路部である。
A resistor 10 is inserted and connected between the main power supply and the choke coil 9. A current detection circuit 11 takes in the potential at both ends of the resistor 10 and obtains the difference between the two potentials, that is, the resistor 10 , A current value of a current flowing from the main power supply through the resistor 10 and the choke coil 9 to the NPN transistor 1 is obtained from the voltage drop, and the current value is sent to the control circuit 12 described later. It is a circuit part. A bias voltage adjusting circuit 13 to which a bias power supply voltage is applied adjusts (increases or decreases) the bias voltage applied to the base of the NPN transistor 1 via the choke coil 4 under the control of the control circuit 12 described below. It is. The control circuit 12 takes in the current value from the current detection circuit 11, sends a control output corresponding to the current value to the bias voltage adjustment circuit 13, and outputs the bias voltage to the bias voltage adjustment circuit 13. This is a circuit section for adjusting the output sent through the matching circuit 3 or the like to reduce the distortion factor.

【0010】次に、このような構成の本実施の形態の動
作について説明する。例えば、いま、ある動作レベルの
入力信号が入力されており、かつその動作レベルに対し
て最適のバイアス電圧がバイアス電圧調整回路13より
チョークコイル4を介してNPNトランジスタ1のベー
スに与えられている状態にあるとする。この状態から、
動作レベルが上記動作レベルとは異なった入力信号が入
力する状態に変化したときは、次のような回路動作が行
なわれる。すなわち、上記動作レベルの変化は、主電源
から抵抗10、チョークコイル9を介してNPNトラン
ジスタ1に流込む電流に変化をもたらし、電流検出回路
11は、この変化後の上記電流値を検出し、当該新たな
電流値を制御回路12に送る。そして、制御回路12
は、電流検出回路11から送られてきた新たな電流値に
対応する制御出力をバイアス電圧調整回路13に送り、
当該バイアス電圧調整回路13を制御して、バイアス電
圧調整回路13から送出されNPNトランジスタ1のベ
ースに与えられるバイアス電圧を、上記新たな動作レベ
ルの入力信号に対して最適のものに切替えさせる。以上
のような回路動作により、いかなる動作レベルの入力信
号が入力してきても、入力してきた入力信号に対しての
最適なバイアス電圧がNPNトランジスタ1のベースに
与えられることになり、結果的に当該高周波増幅器から
の出力のひずみ率の劣化は少ないものに自動補正させる
ことになる。
Next, the operation of this embodiment having such a configuration will be described. For example, an input signal of a certain operation level is input, and an optimum bias voltage for the operation level is given from the bias voltage adjustment circuit 13 to the base of the NPN transistor 1 via the choke coil 4. State. From this state,
When the operation level changes to a state where an input signal different from the above operation level is input, the following circuit operation is performed. That is, the change in the operation level causes a change in the current flowing from the main power supply into the NPN transistor 1 via the resistor 10 and the choke coil 9, and the current detection circuit 11 detects the current value after the change, The new current value is sent to the control circuit 12. And the control circuit 12
Sends a control output corresponding to the new current value sent from the current detection circuit 11 to the bias voltage adjustment circuit 13,
By controlling the bias voltage adjusting circuit 13, the bias voltage sent from the bias voltage adjusting circuit 13 and applied to the base of the NPN transistor 1 is switched to the optimum one for the input signal of the new operation level. With the above-described circuit operation, even if an input signal of any operation level is input, an optimum bias voltage for the input signal is applied to the base of the NPN transistor 1, and as a result, The deterioration of the distortion factor of the output from the high-frequency amplifier is automatically corrected to a small value.

【0011】[0011]

【実施例】図2は、上記実施の形態の構成(図1参照)
を、一層、具体的なレベルで示したものである(なお、
この図2では、図1に示す各回路部と同一機能および同
一構成の有する各回路部には図1で付した符号と同一の
符号を付している)。ただし、この図2の実施例では、
上記図1における電流検出回路11と制御回路12とを
一体化して、コントロール部14としている。
FIG. 2 shows the configuration of the above embodiment (see FIG. 1).
At a more specific level (note that
In FIG. 2, each circuit unit having the same function and the same configuration as each circuit unit shown in FIG. 1 is given the same reference numeral as that given in FIG. However, in the embodiment of FIG.
The current detection circuit 11 and the control circuit 12 in FIG.

【0012】コントロール部14において、アナログ・
ディジタルコンバータ28は、主電源電圧(すなわち抵
抗10での電圧降下前の電圧)を取込み、これをディジ
タルデータ化してCPU26に送出する回路部であり、
またアナログ・ディジタルコンバータ27は抵抗10で
の電圧降下後の電圧を取込み、これをディジタルデータ
化してCPU26に送出する回路部である。またROM
25は、主電源からNPNトランジスタ1に流込む電流
の各電流値とそれら各電流値での動作時の最適バイアス
電圧とを対応づけているテーブルおよび上記CPU26
の各種動作を指示するプログラムを固定的に記憶してい
るメモリである。
In the control unit 14, an analog
The digital converter 28 is a circuit unit that takes in the main power supply voltage (that is, the voltage before the voltage drop at the resistor 10), converts this into digital data, and sends it to the CPU 26.
The analog-to-digital converter 27 is a circuit unit which takes in the voltage after the voltage drop at the resistor 10, converts it into digital data and sends it to the CPU 26. Also ROM
Reference numeral 25 denotes a table that associates each current value of the current flowing into the NPN transistor 1 from the main power supply with the optimum bias voltage at the time of operation at each current value, and the CPU 26.
Is a memory that fixedly stores a program for instructing various operations.

【0013】CPU26は、上記ROM25に記憶され
ているプログラムに従い、上記アナログ・ディジタルコ
ンバータ27、28から送られてきたデータを取込み、
これらから抵抗10での電圧降下を求め、次いでこの電
圧降下より、抵抗10を流れる電流値を求め、その上で
当該電流値とROM25に記憶されている前記テーブル
とを参照し、その時点の入力信号に対しての最適なバイ
アス電圧を求め、更に、実際に上記最適なバイアス電圧
をNPNトランジスタ1のベースに印加しようとする場
合にバイアス電圧調整回路13に送出することを要す出
力すなわち基準電圧出力(ディジタルデータ)を求め、
この基準電圧出力をディジタル・アナログコンバータ2
4に送出する回路部である。ディジタル・アナログコン
バータ24は送られてきた当該基準電圧出力をアナログ
の基準電圧出力に変換してバイアス電圧調整回路13に
送る回路部である。
The CPU 26 fetches data sent from the analog / digital converters 27 and 28 in accordance with a program stored in the ROM 25,
From these, the voltage drop at the resistor 10 is determined, then the current value flowing through the resistor 10 is determined from the voltage drop, and the current value and the table stored in the ROM 25 are referred to. An output required to obtain an optimum bias voltage for the signal and further transmitted to the bias voltage adjusting circuit 13 when the optimum bias voltage is actually applied to the base of the NPN transistor 1, that is, a reference voltage. Find output (digital data)
This reference voltage output is converted to digital / analog converter 2
4 is a circuit section to be sent out. The digital / analog converter 24 is a circuit unit which converts the received reference voltage output into an analog reference voltage output and sends it to the bias voltage adjustment circuit 13.

【0014】バイアス電圧調整回路13は、電圧調整用
トランジスタ20、21、抵抗29、電圧比較機能付直
流増幅器22およびツェナーダイオード23から構成さ
れ、コントロール部14からの上記基準電圧出力を上記
電圧調整用トランジスタ21のベースに入力し、この基
準電圧出力に対応するバイアス電圧を、その時点の入力
信号に対する最適バイアス電圧として出力する回路部で
ある。
The bias voltage adjusting circuit 13 includes voltage adjusting transistors 20 and 21, a resistor 29, a DC amplifier 22 with a voltage comparison function, and a Zener diode 23, and outputs the reference voltage output from the control unit 14 to the voltage adjusting circuit. This is a circuit section that inputs the base voltage of the transistor 21 and outputs a bias voltage corresponding to the reference voltage output as an optimum bias voltage for the input signal at that time.

【0015】当該実施例は、以上のような構成により、
前記実施の形態(図1参照)の説明で述べたような動作
を行なうことになる。
This embodiment has the following structure.
The operation described in the description of the embodiment (see FIG. 1) is performed.

【0016】なお、本願発明に係る高周波増幅器は、制
御回路(CPU等を備えている)等の応答性から考え
て、送信情報を搬送波の振幅変化で表現する振幅変調等
の変調波を受信する受信機に内蔵される高周波増幅器と
しての利用には無理があるが、周波数変調或いは位相変
調等に係る変調波(刻々、振幅が変化しない変調波)を
受信する受信機に内蔵される高周波増幅器としては極め
て有用である。
The high-frequency amplifier according to the present invention receives a modulated wave such as an amplitude modulation which expresses transmission information by a change in the amplitude of a carrier wave in consideration of the response of a control circuit (including a CPU and the like). Although it is difficult to use it as a high-frequency amplifier built in a receiver, it is used as a high-frequency amplifier built in a receiver that receives a modulated wave (a modulated wave whose amplitude does not change every moment) related to frequency modulation or phase modulation. Is extremely useful.

【0017】[0017]

【発明の効果】以上詳述したように本願発明によれば、
入力信号の動作レベルが変動しても、バイアス電圧が最
適なものに保たれて入出力特性が劣化せず、延いては出
力のひずみ率が劣化しない高周波増幅器の提供を可能と
する。
As described in detail above, according to the present invention,
Even if the operation level of the input signal fluctuates, it is possible to provide a high-frequency amplifier in which the bias voltage is maintained at an optimum level and the input / output characteristics are not degraded, and the output distortion is not degraded.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の実施の一形態の構成を示す図であ
る。
FIG. 1 is a diagram showing a configuration of an embodiment of the present invention.

【図2】上記実施の形態を、一層、具体的に示した実施
例の構成を示す図である。
FIG. 2 is a diagram illustrating a configuration of an example that more specifically illustrates the above embodiment.

【図3】従来例を示す図である。FIG. 3 is a diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 NPNトランジスタ 2 入力整合回路 3 出力整合回路 4 チョークコイル 5 バイアス電圧安定化ダイオード 6 電流制限用抵抗 7 電流制限用抵抗 9 チョークコイル 10 抵抗 11 電流検出回路 12 制御回路 13 バイアス電圧調整回路 14 コントロール部 20 電圧調整用トランジスタ 21 電圧調整用トランジスタ 22 電圧比較機能付直流増幅器 23 ツェナーダイオード 24 ディジタル・アナログコンバータ 25 ROM 26 CPU 27 アナログ・ディジタルコンバータ 28 アナログ・ディジタルコンバータ REFERENCE SIGNS LIST 1 NPN transistor 2 input matching circuit 3 output matching circuit 4 choke coil 5 bias voltage stabilizing diode 6 current limiting resistor 7 current limiting resistor 9 choke coil 10 resistor 11 current detection circuit 12 control circuit 13 bias voltage adjustment circuit 14 control section Reference Signs List 20 voltage adjustment transistor 21 voltage adjustment transistor 22 DC amplifier with voltage comparison function 23 zener diode 24 digital / analog converter 25 ROM 26 CPU 27 analog / digital converter 28 analog / digital converter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 高周波信号を入力し、これを増幅して出
力する高周波増幅器であって、 当該高周波増幅器の主電源から当該高周波増幅器へ流れ
る電流の電流値を検出する電流検出回路と、 後述の制御回路の制御を受けて、当該高周波増幅器へ与
えるバイアス電圧を調整するバイアス電圧調整回路と、 上記電流検出回路が検出した上記電流値に基づいて上記
バイアス電圧調整回路を制御して、当該バイアス電圧調
整回路に対し、当該高周波増幅器の出力のひずみ率が小
さくなるように、上記バイアス電圧を調整させる制御回
路とを備えることを特徴とする高周波増幅器。
1. A high-frequency amplifier that inputs a high-frequency signal, amplifies and outputs the high-frequency signal, and a current detection circuit that detects a current value of a current flowing from a main power supply of the high-frequency amplifier to the high-frequency amplifier. A bias voltage adjustment circuit that adjusts a bias voltage applied to the high-frequency amplifier under the control of the control circuit; and controls the bias voltage adjustment circuit based on the current value detected by the current detection circuit to control the bias voltage. A high-frequency amplifier, comprising: a control circuit that adjusts the bias voltage so that a distortion rate of an output of the high-frequency amplifier is reduced with respect to the adjustment circuit.
JP17807798A 1998-06-10 1998-06-10 High frequency amplifier Pending JPH11355054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17807798A JPH11355054A (en) 1998-06-10 1998-06-10 High frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17807798A JPH11355054A (en) 1998-06-10 1998-06-10 High frequency amplifier

Publications (1)

Publication Number Publication Date
JPH11355054A true JPH11355054A (en) 1999-12-24

Family

ID=16042229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17807798A Pending JPH11355054A (en) 1998-06-10 1998-06-10 High frequency amplifier

Country Status (1)

Country Link
JP (1) JPH11355054A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102445B2 (en) 2004-02-10 2006-09-05 Matsushita Electric Industrial Co., Ltd. Power amplifier module
JP4752509B2 (en) * 2004-01-05 2011-08-17 日本電気株式会社 amplifier
KR101101453B1 (en) 2010-12-15 2012-01-03 삼성전기주식회사 Power amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4752509B2 (en) * 2004-01-05 2011-08-17 日本電気株式会社 amplifier
US7102445B2 (en) 2004-02-10 2006-09-05 Matsushita Electric Industrial Co., Ltd. Power amplifier module
KR101101453B1 (en) 2010-12-15 2012-01-03 삼성전기주식회사 Power amplifier

Similar Documents

Publication Publication Date Title
US6566944B1 (en) Current modulator with dynamic amplifier impedance compensation
US7315211B1 (en) Sliding bias controller for use with radio frequency power amplifiers
US5422598A (en) High-frequency power amplifier device with drain-control linearizer circuitry
US20060159198A1 (en) Amplifier, information communication apparatus and amplification method
JP2004221646A (en) Doherty amplifier
KR102585869B1 (en) Amplifier with improved linearity
GB2356756A (en) An efficient low distortion amplifier using phase and amplitude detection at input and output to produce correction commands
JPH11355054A (en) High frequency amplifier
US9444415B2 (en) Power amplifier spurious cancellation
JP2001203536A (en) Detection circuit and transmitter
JP4667939B2 (en) High power amplifier and multi-stage high power amplifier
JP2937866B2 (en) Wireless transmission device
JPH1093450A (en) Transmitter
EP1429456A1 (en) Variable gain amplifier of low power consumption
JP3447350B2 (en) High frequency amplifier
JP2001119442A (en) Ask modulation circuit
JPH05175771A (en) Linear amplifier
JPH03222524A (en) Linear transmitter
JP2002164747A (en) Transistor circuit
KR20060085624A (en) Amplifier power control in frequency hopping applications and methods
JP2000349571A (en) Preamplifier circuit
JP2005184258A (en) High-frequency amplifier
JPH05315873A (en) Transmission power control circuit and transmission power amplifier with alc circuit
JP2874429B2 (en) Recording current amplifier circuit
JP2000201088A (en) Transmitter to be used for radio communication