JPH11312661A - Formation of high aspect ratio trench - Google Patents

Formation of high aspect ratio trench

Info

Publication number
JPH11312661A
JPH11312661A JP11861898A JP11861898A JPH11312661A JP H11312661 A JPH11312661 A JP H11312661A JP 11861898 A JP11861898 A JP 11861898A JP 11861898 A JP11861898 A JP 11861898A JP H11312661 A JPH11312661 A JP H11312661A
Authority
JP
Japan
Prior art keywords
substrate
mask
trench
aspect ratio
high aspect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11861898A
Other languages
Japanese (ja)
Inventor
Yoshichika Kato
嘉睦 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Aviation Electronics Industry Ltd
Original Assignee
Japan Aviation Electronics Industry Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Aviation Electronics Industry Ltd filed Critical Japan Aviation Electronics Industry Ltd
Priority to JP11861898A priority Critical patent/JPH11312661A/en
Publication of JPH11312661A publication Critical patent/JPH11312661A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method for forming a high aspect ratio trench, which forms the trench structure having a very high aspect ratio in substrate processing in a free shape. SOLUTION: A step difference 3 is formed in substrate 1. A mask 2, having the material with the etching rate which is different from the etching rate of the substrate 1 is formed as a film on the entire surface, including a step difference 3 of the substrate 1 on which the step difference 3 is formed. The film of the material equivalent to the substrate 1 with regard to the etching rate is formed and filled in the step difference 3, wherein the film of the mask 2 is formed, and a film 4 is formed. The substrate 1 is polished from the surface, and the film 4 and the mask 2 at the uppermost layer are removed. Thus, the surface of the substrate 1 is expoased. The mask 2 is etched tot he required depth and removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、高アスペクト比
トレンチ形成方法に関し、特に、基板加工においてアス
ペクト比の極めて高いトレンチ構造を自由な形状で基板
に形成する高アスペクト比トレンチ形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a trench having a high aspect ratio, and more particularly to a method for forming a trench having a very high aspect ratio in a substrate in a free form in processing a substrate.

【0002】[0002]

【従来の技術】トレンチ形成方法の従来例を図3を参照
して説明する。図3の従来例のトレンチ形成においては
エッチング技術を使用している。この場合のトレンチエ
ッチングは、 Reactive Ion Etching (RIE法)技
術、或いはInductiv Coupled Plasma (ICP法)技術
を採用し、ウエットエッチングとしてはシリコン(11
0)基板を使用してKOH水溶液により垂直異方性エッ
チングを採用する。以下、具体的に説明する。
2. Description of the Related Art A conventional example of a trench forming method will be described with reference to FIG. An etching technique is used in the conventional trench formation shown in FIG. The trench etching in this case employs a reactive ion etching (RIE) technique or an inductive coupling plasma (ICP) technique, and the wet etching uses silicon (11).
0) Adopt vertical anisotropic etching with a KOH aqueous solution using a substrate. Hereinafter, a specific description will be given.

【0003】図3(a)を参照するに、1はトレンチ1
1が形成されるべき基板の断面を示す。この場合、基板
1としてシリコン基板を使用している。図3(b)を参
照するに、これは図3(a)のシリコン基板1の表面に
2により示されるマスクを成膜したところを示してい
る。図3(c)を参照するに、これは図3(b)のマス
ク2を成膜したシリコン基板1について、そのトレンチ
11の形成されるべきところをトレンチ11の幅に相当
する分だけマスク2を除去してエッチング領域21を露
出せしめたところを示している。この状態のシリコン基
板1にエッチング処理を施すことにより、トレンチ11
の形成されるべきマスク2を除去して露出したエッチン
グ領域21からエッチングが進行してトレンチ11を形
成することができる。この場合、基板材料としてシリコ
ンを使用し、マスク材料は表面を酸化した酸化シリコン
であるので、酸化シリコンのマスク2のマスク加工はフ
ォトリソグラフィ技術を適用して実施することができ
る。
Referring to FIG. 3A, reference numeral 1 denotes a trench 1
1 shows a cross section of the substrate on which to be formed. In this case, a silicon substrate is used as the substrate 1. FIG. 3B shows a state where a mask indicated by reference numeral 2 is formed on the surface of the silicon substrate 1 in FIG. 3A. As shown in FIG. 3C, the silicon substrate 1 on which the mask 2 shown in FIG. 3B is formed has a portion corresponding to the width of the trench 11 where the trench 11 is to be formed. Is removed to expose the etching region 21. By performing an etching process on the silicon substrate 1 in this state, the trench 11 is formed.
The etching progresses from the etching region 21 exposed by removing the mask 2 to be formed, and the trench 11 can be formed. In this case, since silicon is used as the substrate material and the mask material is silicon oxide whose surface is oxidized, the mask processing of the silicon oxide mask 2 can be performed by applying photolithography technology.

【0004】シリコン基板1のエッチングには、ドライ
エッチングとして上述したRIE技術、或いはICP技
術を採用し、ウェット式としてKOH水溶液を採用して
エッチングする。
The silicon substrate 1 is etched by employing the above-described RIE technique or ICP technique as dry etching, and employing a KOH aqueous solution as a wet method.

【0005】[0005]

【発明が解決しようとする課題】上述したシリコン基板
1のトレンチ11エッチング技術においてドライエッチ
ング技術を採用した場合、トレンチ11の幅に対する深
さの比、即ちアスペクト比に限界があり、このアスペク
ト比は40:1が限界であり、これより大きくするには
困難が伴う。ウエットエッチングを採用した場合は、形
成されるトレンチ11の形状に制約が加わり、自由な平
面形状のトレンチ11を形成することができない。
When the dry etching technique is employed in the above-described trench 11 etching technique for the silicon substrate 1, there is a limit to the ratio of the depth to the width of the trench 11, that is, the aspect ratio. The limit is 40: 1, and it is difficult to make it larger. When wet etching is adopted, the shape of the trench 11 to be formed is restricted, and the trench 11 having a free planar shape cannot be formed.

【0006】この発明は、自由な平面形状の高アスペク
ト比のトレンチを形成することができる上述の問題を解
消した高アスペクト比トレンチ形成方法を提供するもの
である。
SUMMARY OF THE INVENTION The present invention provides a method for forming a high aspect ratio trench capable of forming a trench having a high aspect ratio with a free planar shape and solving the above-mentioned problem.

【0007】[0007]

【課題を解決するための手段】請求項1:基板1に段差
3を形成し段差3を形成した基板1の段差3を含む全表
面に基板1のエッチングレートと異なるエッチングレー
トの材料のマスク2を成膜し、マスク2が成膜された段
差3内にエッチングレートに関して基板1と等価の材料
の膜4を成膜充填し、最上層の膜4およびマスク2を除
去して基板1表面を露出せしめ、マスク2を所望の深さ
までエッチングして除去する高アスペクト比トレンチ形
成方法を構成した。
Means for Solving the Problems Claim 1: A step 2 formed on a substrate 1 and a mask 2 made of a material having an etching rate different from the etching rate of the substrate 1 on the entire surface including the step 3 of the substrate 1 on which the step 3 is formed. Is formed, and a film 4 of a material equivalent to the substrate 1 with respect to an etching rate is formed and filled in the step 3 on which the mask 2 is formed, and the uppermost film 4 and the mask 2 are removed to remove the surface of the substrate 1. A method for forming a trench having a high aspect ratio in which the mask 2 is exposed and etched to a desired depth and removed is configured.

【0008】そして、請求項2:請求項1に記載される
高アスペクト比トレンチ形成方法において、段差3内に
エッチングレートに関して基板1と等価の材料の膜4を
成膜充填するに先だって、段差3の底部に形成されるマ
スク2を除去する高アスペクト比トレンチ形成方法を構
成した。 また、請求項3:請求項1および請求項2の内の何れか
に記載される高アスペクト比トレンチ形成方法におい
て、マスク2はすべて除去する高アスペクト比トレンチ
形成方法を構成した。
Claim 2: In the method for forming a high aspect ratio trench according to claim 1, prior to filling the film 4 of a material equivalent to the substrate 1 with respect to the etching rate into the step 3, the step 3 is formed. The method for forming a high aspect ratio trench for removing the mask 2 formed at the bottom of the trench was constructed. Further, in the third aspect of the present invention, a high aspect ratio trench forming method is provided in which the mask 2 is entirely removed.

【0009】更に、請求項4:請求項1ないし請求項3
の内の何れかに記載される高アスペクト比トレンチ形成
方法において、基板1はシリコン基板により構成される
ものである高アスペクト比トレンチ形成方法を構成し
た。 そして、請求項5:請求項4に記載される高アスペクト
比トレンチ形成方法において、マスク2は酸化シリコン
により構成する高アスペクト比トレンチ形成方法を構成
した。
Further, claim 4: claims 1 to 3
In the method for forming a high aspect ratio trench described in any one of the above, a high aspect ratio trench forming method in which the substrate 1 is formed of a silicon substrate is provided. In a fifth aspect of the present invention, in the method of forming a high aspect ratio trench, the mask 2 comprises a high aspect ratio trench forming method comprising silicon oxide.

【0010】また、請求項6:請求項4および請求項5
の内の何れかに記載される高アスペクト比トレンチ形成
方法において、膜4はシリコン特に多結晶シリコンによ
り構成する高アスペクト比トレンチ形成方法を構成し
た。
[0010] Claim 6: Claims 4 and 5
In the method for forming a high aspect ratio trench described in any one of the above, the film 4 constitutes a method for forming a high aspect ratio trench formed of silicon, particularly polycrystalline silicon.

【0011】[0011]

【発明の実施の形態】この発明の実施の形態を図1を参
照して説明する。 (工程1)図1(a)を参照するに、基板として3によ
り示される段差のある基板1を準備する。即ち、準備し
た基板1に垂直ドライエッチング加工を施し、その表面
から必要とされる深さまで必要とされる幅の溝を構成す
ることにより段差3を形成する。段差3の深さは例えば
200μm、幅は20μmに形成する。基板1としては
シリコン基板を採用すると好適である。
An embodiment of the present invention will be described with reference to FIG. (Step 1) Referring to FIG. 1A, a substrate 1 having a step indicated by 3 is prepared as a substrate. That is, the prepared substrate 1 is subjected to a vertical dry etching process, and the step 3 is formed by forming a groove having a required width from the surface thereof to a required depth. The step 3 has a depth of, for example, 200 μm and a width of 20 μm. Preferably, a silicon substrate is used as the substrate 1.

【0012】(工程2)図1(b)を参照するに、図1
(a)の段差3を形成した基板1の段差3を含む全表面
に、減圧CVD装置によりマスク2の薄膜を成膜する。
この場合、マスク2を形成する材料としては、使用され
る特定のエッチング液或いはエッチングガスに対して、
そのエッチングレートが基板1のエッチングレートと大
きく異なる材料が選択される。このマスク2はこの実施
例においては1μmの膜厚に成膜充填される。基板1と
してシリコン基板を採用した場合、マスク2は酸化シリ
コンにより構成される。
(Step 2) Referring to FIG. 1B, FIG.
A thin film of the mask 2 is formed on the entire surface including the step 3 of the substrate 1 having the step 3 in FIG.
In this case, as a material for forming the mask 2, a specific etching solution or etching gas used is used.
A material whose etching rate is significantly different from the etching rate of the substrate 1 is selected. In this embodiment, the mask 2 is filled to a thickness of 1 μm. When a silicon substrate is used as the substrate 1, the mask 2 is made of silicon oxide.

【0013】(工程3)図1(c)を参照するに、基板
1にフォトリソグラフィ技術を適用して段差3の底部に
形成されるマスク2を除去する。 (工程4)図1(d)を参照するに、次いで、マスク2
の特に段差3内の薄膜表面の間に基板1と同一材料の膜
4を減圧CVD装置により成膜充填する。或いは、一般
に膜4を構成する材料としては、エッチングレートに関
して基板1を構成する材料と等価の材料を選択して、成
膜充填する。この膜4としては、基板1がシリコン基板
である場合は多結晶シリコンを10μmの膜厚に成膜充
填する。
(Step 3) Referring to FIG. 1C, a photolithography technique is applied to the substrate 1 to remove the mask 2 formed on the bottom of the step 3. (Step 4) Referring to FIG. 1D, the mask 2
In particular, a film 4 of the same material as that of the substrate 1 is formed and filled between the thin film surfaces in the step 3 by a low pressure CVD apparatus. Alternatively, in general, a material equivalent to the material constituting the substrate 1 with respect to the etching rate is selected as the material constituting the film 4, and the film is filled. When the substrate 1 is a silicon substrate, the film 4 is filled with polycrystalline silicon to a thickness of 10 μm.

【0014】(工程5)図1(e)を参照するに、基板
1の表面はマスク2により被覆されており、この上には
最上層として膜4が被覆された状態にある。ここで、こ
の状態にある基板1を表面から研磨して最上層の膜4お
よびマスク2を除去し、基板1表面を露出せしめる。図
1(e)は基板1表面が露出せしめられた状態を示す。
(Step 5) Referring to FIG. 1E, the surface of the substrate 1 is covered with a mask 2, and a film 4 is covered thereon as an uppermost layer. Here, the substrate 1 in this state is polished from the surface to remove the uppermost film 4 and the mask 2, thereby exposing the surface of the substrate 1. FIG. 1E shows a state where the surface of the substrate 1 is exposed.

【0015】基板1がシリコン基板である場合、シリコ
ン基板1表面から研磨して最上層の膜4と酸化シリコン
のマスク2を除去してシリコン基板1表面を露出せしめ
る。 (工程6)図1(f)を参照するに、最後に、基板1お
よびこれに結合している段差3内の膜4に対してマスク
2のみを選択的にエッチングするエッチング液或はエッ
チングガスを適用し、マスク2を所望の深さまでエッチ
ングして除去する。図1(f)はマスク2をすべてエッ
チング除去したところを示す。基板1がシリコン基板で
ある場合、エッチング液として弗化水素水溶液を使用
し、基板1を弗化水素水溶液に含浸して選択エッチング
することにより、結局、幅1μm、深さ200μmの高
アスペクト比200:1のトレンチ11が形成される。
図1(g)は高アスペクト比のトレンチ11が形成され
たシリコン基板1の斜視図である。
When the substrate 1 is a silicon substrate, the surface of the silicon substrate 1 is exposed by polishing the surface of the silicon substrate 1 to remove the uppermost film 4 and the mask 2 of silicon oxide. (Step 6) Referring to FIG. 1 (f), finally, an etching solution or an etching gas for selectively etching only the mask 2 with respect to the substrate 1 and the film 4 in the step 3 connected thereto. Is applied, and the mask 2 is etched to a desired depth and removed. FIG. 1F shows a state where the mask 2 is entirely removed by etching. When the substrate 1 is a silicon substrate, an aqueous solution of hydrogen fluoride is used as an etchant, and the substrate 1 is impregnated with the aqueous solution of hydrogen fluoride and selectively etched, so that a high aspect ratio 200 having a width of 1 μm and a depth of 200 μm is eventually obtained. : 1 trench 11 is formed.
FIG. 1G is a perspective view of the silicon substrate 1 in which the trench 11 having a high aspect ratio is formed.

【0016】図1の実施例において、基板1をシリコン
基板により構成した場合、トレンチ11構造全てを同一
材料により構成することができ、電気的導通をとるにも
好適である。また、最初の基板加工のみでトレンチ11
の深さを決定することができて、深さの形成に制約はな
い。以上の実施例においては、工程3において、段差3
の底部に形成されるマスク2を除去してから、工程4に
より膜4を成膜し、基板1と膜4を互いに機械的に結合
した。基板1をシリコン基板により構成した場合、これ
により基板1と膜4は電気的にも結合される。ここで、
図2を参照するに、工程3を省略して段差3の底部にマ
スク2が形成された状態で工程4以降を実施すると、基
板1と厚膜4が電気的には結合しないトレンチ形成シリ
コン基板1が構成される。
In the embodiment shown in FIG. 1, when the substrate 1 is made of a silicon substrate, the entire structure of the trench 11 can be made of the same material, which is suitable for achieving electrical conduction. Also, the trench 11 is formed only by the first substrate processing.
Can be determined, and there is no restriction on the formation of the depth. In the above embodiment, in step 3, step 3
After removing the mask 2 formed on the bottom of the film, a film 4 was formed in step 4, and the substrate 1 and the film 4 were mechanically bonded to each other. When the substrate 1 is formed of a silicon substrate, the substrate 1 and the film 4 are electrically coupled by this. here,
Referring to FIG. 2, when Step 4 and subsequent steps are performed in a state where Step 3 is omitted and the mask 2 is formed at the bottom of the step 3, a trench-formed silicon substrate in which the substrate 1 and the thick film 4 are not electrically coupled is formed. 1 is configured.

【0017】[0017]

【発明の効果】以上の通りであって、この発明に依れ
ば、狭い間隙の深堀りをすることができる選択エッチン
グ技術とパターニング性の高い基板加工技術とを併用す
ることにより、自由な平面形状の非常にアスペクト比の
高いトレンチを形成することができる。そして、最初の
基板加工のみでトレンチの深さを決定することができ、
深さの形成に制約はない。また、トレンチの幅は基板と
比較してエッチングレートの大きい物質の膜厚により制
御され、最終的なトレンチのパターンを決定する基板の
段差の形成にはパターニング性の高い種々の方法を利用
するができるので、自由な平面形状と高アスペクト比を
有するトレンチを形成することができる。更に、基板を
シリコン基板により構成することにより、トレンチ構造
全てを同一材料により構成することができ、電気的導通
をとるにも好適である。
As described above, according to the present invention, a free plane can be obtained by using a selective etching technique capable of deeply digging a narrow gap and a substrate processing technique having a high patterning property. A trench having a very high aspect ratio can be formed. And the depth of the trench can be determined only by the first substrate processing,
There is no restriction on the depth formation. In addition, the width of the trench is controlled by the film thickness of a substance having a higher etching rate than that of the substrate, and various methods having high patterning properties are used to form a step on the substrate that determines the final trench pattern. Therefore, a trench having a free plane shape and a high aspect ratio can be formed. Further, when the substrate is formed of a silicon substrate, the entire trench structure can be formed of the same material, which is suitable for achieving electrical conduction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例を説明する図。FIG. 1 illustrates an embodiment.

【図2】他の実施例を説明する図。FIG. 2 is a diagram illustrating another embodiment.

【図3】従来例を説明する図。FIG. 3 illustrates a conventional example.

【符号の説明】[Explanation of symbols]

1 基板 11 トレンチ 2 マスク 21 エッチング領域 3 段差 4 膜 DESCRIPTION OF SYMBOLS 1 Substrate 11 Trench 2 Mask 21 Etching area 3 Step 4 Film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 基板に段差を形成し、 段差を形成した基板の段差を含む全表面に基板のエッチ
ングレートと異なるエッチングレートの材料のマスクを
成膜し、 マスクが成膜された段差内にエッチングレートに関して
基板と等価の材料の膜を成膜充填し、 最上層の膜およびマスクを除去して基板表面を露出せし
め、 マスクを所望の深さまでエッチングして除去することを
特徴とする高アスペクト比トレンチ形成方法。
1. A step is formed on a substrate, and a mask made of a material having an etching rate different from the etching rate of the substrate is formed on the entire surface including the step of the substrate having the step formed therein. A high aspect ratio film is formed by filling a film of a material equivalent to a substrate with respect to an etching rate, removing a top layer film and a mask to expose a substrate surface, and etching and removing the mask to a desired depth. Specific trench forming method.
【請求項2】 請求項1に記載される高アスペクト比ト
レンチ形成方法において、 段差内にエッチングレートに関して基板と等価の材料の
膜を成膜充填するに先だって、段差の底部に形成される
マスクを除去することを特徴とする高アスペクト比トレ
ンチ形成方法。
2. A method for forming a trench having a high aspect ratio according to claim 1, wherein a mask formed at the bottom of the step is filled with a film of a material equivalent to a substrate with respect to an etching rate. A method for forming a high aspect ratio trench, characterized by removing the trench.
【請求項3】 請求項1および請求項2の内の何れかに
記載される高アスペクト比トレンチ形成方法において、 マスクはすべて除去することを特徴とする高アスペクト
比トレンチ形成方法。
3. The method of forming a high aspect ratio trench according to claim 1, wherein the mask is entirely removed.
【請求項4】 請求項1ないし請求項3の内の何れかに
記載される高アスペクト比トレンチ形成方法において、 基板はシリコン基板により構成されるものであることを
特徴とする高アスペクト比トレンチ形成方法。
4. The method of forming a high aspect ratio trench according to claim 1, wherein the substrate is formed of a silicon substrate. Method.
【請求項5】 請求項4に記載される高アスペクト比ト
レンチ形成方法において、 マスクは酸化シリコンにより構成することを特徴とする
高アスペクト比トレンチ形成方法。
5. The method for forming a high aspect ratio trench according to claim 4, wherein the mask is made of silicon oxide.
【請求項6】 請求項4および請求項5の内の何れかに
記載される高アスペクト比トレンチ形成方法において、 膜はシリコン特に多結晶シリコンにより構成することを
特徴とする高アスペクト比トレンチ形成方法。
6. The method for forming a high aspect ratio trench according to claim 4, wherein the film is made of silicon, particularly polycrystalline silicon. .
JP11861898A 1998-04-28 1998-04-28 Formation of high aspect ratio trench Pending JPH11312661A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11861898A JPH11312661A (en) 1998-04-28 1998-04-28 Formation of high aspect ratio trench

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11861898A JPH11312661A (en) 1998-04-28 1998-04-28 Formation of high aspect ratio trench

Publications (1)

Publication Number Publication Date
JPH11312661A true JPH11312661A (en) 1999-11-09

Family

ID=14741011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11861898A Pending JPH11312661A (en) 1998-04-28 1998-04-28 Formation of high aspect ratio trench

Country Status (1)

Country Link
JP (1) JPH11312661A (en)

Similar Documents

Publication Publication Date Title
US5914280A (en) Deep trench etch on bonded silicon wafer
JPS6115344A (en) Method of forming semiconductor structure
JPS6116546A (en) Method of automatically positioning local zone oxide for insulating groove
JP2001291839A (en) Process for forming embedding cavity within semiconductor material wafer and embedding cavity
JPH03116753A (en) Method for making highly planed integrated circuit structure
JPH05121379A (en) Method of manufacturing semiconductor device
JPH1145874A (en) Manufacture of semiconductor device
JP2002200599A (en) Producing method for three-dimensional structure
JPS5965446A (en) Manufacture of semiconductor device
JPH11150180A (en) Manufacture of semiconductor device
JPH11312661A (en) Formation of high aspect ratio trench
JP2715972B2 (en) Method for manufacturing semiconductor device
JP2550601B2 (en) Method for manufacturing semiconductor device
JPH09330928A (en) Formation of wiring layer
JP2786259B2 (en) Method for manufacturing semiconductor device
JP2671359B2 (en) Method for manufacturing semiconductor device
JP2597424B2 (en) Method for manufacturing semiconductor device
JPH11233611A (en) Method of forming isolated region of semiconductor device
JPH0645590A (en) Formation of semiconductor quantum fine line
JPH06302513A (en) Manufacture of single crystal silicon quantum wire
JPH01206645A (en) Manufacture of semiconductor device
JPH09135017A (en) Fabrication of quantum device
JP2005153062A (en) Method for manufacturing semiconductor structure
JPS62174945A (en) Formation of interconnection for semiconductor device
JPS58157137A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010619