JPH11214576A - Package for mounting semiconductor chip - Google Patents

Package for mounting semiconductor chip

Info

Publication number
JPH11214576A
JPH11214576A JP1722598A JP1722598A JPH11214576A JP H11214576 A JPH11214576 A JP H11214576A JP 1722598 A JP1722598 A JP 1722598A JP 1722598 A JP1722598 A JP 1722598A JP H11214576 A JPH11214576 A JP H11214576A
Authority
JP
Japan
Prior art keywords
package
solder
semiconductor chip
mounting
motherboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1722598A
Other languages
Japanese (ja)
Inventor
Koji Ishikawa
浩嗣 石川
Osamu Nakayama
修 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to JP1722598A priority Critical patent/JPH11214576A/en
Publication of JPH11214576A publication Critical patent/JPH11214576A/en
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide such a package for mounting semiconductor chip that its initial deformation (warp) and its deformation resulting from thermal stresses can be suppressed to the minimum. SOLUTION: In a package P for mounting semiconductor chip which has a plate-like metallic substrate and a resin substrate 2 put on and stuck to the metallic substrate and is mounted on a mother board by soldering using solder balls 8, solder deposited sections 9 having areas larger than the cross sections of the solder balls 8 are provided in at least part of the outer peripheral section of the package in the plan view. Therefore, the bonding strength of the package to the mother board can be increased at the outer peripheral section or four corners of the package where stresses are apt to be concentrated.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップ搭載
用パッケージに関し、特に金属基板を用いた半導体チッ
プ搭載用パッケージに関するものである。
The present invention relates to a package for mounting a semiconductor chip, and more particularly to a package for mounting a semiconductor chip using a metal substrate.

【0002】[0002]

【従来の技術】近年、セラミックス利用の半導体チップ
搭載用パッケージ(以下、単にパッケージと呼ぶ)と比
較して小型・軽量・低コストであり、かつ放熱性に優れ
たパッケージとして、サブストレート及びヒートシンク
にアルミニウムや銅等の金属板を用いたパッケージが注
目を集めている(特願平8−238612号明細書など
参照)。
2. Description of the Related Art In recent years, packages that are smaller, lighter, less costly and more excellent in heat dissipation than substrates for semiconductor chips using ceramics (hereinafter simply referred to as packages) have been developed for substrates and heat sinks. A package using a metal plate such as aluminum or copper has attracted attention (see Japanese Patent Application No. 8-238612).

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記形
式のパッケージは、熱膨張率が互いに異なる(例えば、
アルミニウムは23μ/℃、ガラスエポキシ複合材は1
5μ/℃)板状体を互いに貼り合わせた構造であるた
め、熱的負荷が加わると反り変形が生じる。このため、
パッケージとマザーボードとのはんだ接合部の特に変位
が大きくなる外周部あるいは角部に集中応力が生じ、ク
ラックや接合部の剥離が発生し易くなると云う問題があ
った。特に温度変化が激しい環境下では、繰り返し冷熱
衝撃が加わるため、パッケージサイズが大きいほど、ま
た初期状態でのパッケージの反りが大きいほど、その耐
久疲労寿命が短くなることが実験によって確認されてい
る。
However, packages of the above type have different coefficients of thermal expansion (for example,
23μ / ℃ for aluminum, 1 for glass epoxy composite
(5 μ / ° C.) Due to the structure in which the plate-like bodies are bonded to each other, warpage occurs when a thermal load is applied. For this reason,
There has been a problem that concentrated stress is generated at an outer peripheral portion or a corner portion of the solder joint portion between the package and the mother board where displacement is particularly large, and cracks and peeling of the joint portion are likely to occur. Particularly in an environment where temperature changes are severe, it has been experimentally confirmed that the durability and fatigue life become shorter as the package size is larger and the package warpage in the initial state is larger because the thermal shock is repeatedly applied.

【0004】放熱フィンや冷却ファンを使用して熱的負
荷を低減することも可能ではあるが、これは小型化を阻
害するものであるし、コスト面でも不利である。
Although it is possible to reduce the thermal load by using a radiation fin or a cooling fan, this hinders downsizing and is disadvantageous in terms of cost.

【0005】金属基板や接着フィルムを一部切断すると
いった集中応力緩和対策を本願出願人は既に提案してい
るが(特願平9−344591号)、パッケージは年々
縮小される傾向にあり、このような対策を施すことも困
難になりがちである。
The applicant of the present application has already proposed a countermeasure to reduce the concentrated stress such as cutting a part of a metal substrate or an adhesive film (Japanese Patent Application No. 9-344591). However, the package tends to be reduced year by year. Taking such measures also tends to be difficult.

【0006】本発明は、上記の如き従来技術の問題点を
解消するべく案出されたものであり、その主な目的は、
初期変形(反り)および熱応力による変形を極力抑える
ことが可能な半導体チップ搭載用パッケージを提供する
ことにある。
The present invention has been devised to solve the problems of the prior art as described above, and its main objects are as follows.
An object of the present invention is to provide a semiconductor chip mounting package capable of minimizing initial deformation (warpage) and deformation due to thermal stress.

【0007】[0007]

【課題を解決するための手段】このような目的は、本発
明によれば、平板状の金属基板1と、金属基板に重ね合
わせて接着される樹脂基板2とを有し、はんだボール8
によるはんだ付けでマザーボードM上に実装される半導
体チップ搭載用パッケージPにおいて、当該パッケージ
の平面方向から見た外周部の少なくとも一部に、前記は
んだボールの断面積よりも大きな面積のはんだ付着部9
を配設することによって達成される。これによれば、応
力が集中し易いパッケージの外周部あるいは四隅におい
て、マザーボードとの接合強度を増大させることができ
る。
SUMMARY OF THE INVENTION According to the present invention, there is provided a semiconductor device comprising a flat metal substrate, a resin substrate which is superimposed on and adhered to the metal substrate, and has a solder ball.
In the semiconductor chip mounting package P mounted on the motherboard M by soldering, at least a part of the outer peripheral portion of the package viewed from the planar direction has a solder attachment portion 9 having an area larger than the cross-sectional area of the solder ball.
Is achieved by arranging. According to this, the bonding strength with the motherboard can be increased at the outer peripheral portion or at the four corners of the package where stress tends to concentrate.

【0008】[0008]

【発明の実施の形態】以下に、添付の図面を参照して本
発明の好適な実施形態について詳細に説明する。
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.

【0009】図1は、本発明が適用された第1の実施形
態を示すメタルボールグリッドアレイのパッケージの底
面図であり、図2はその中央部の側断面図である。この
パッケージPは、概ね正方形の平板状をなし、アルミニ
ウム製の金属基板1とガラスエポキシ樹脂製の樹脂基板
2とを重ね合わせた上で、フィルム状または液状の樹脂
接着剤からなる接着剤層3をもって両者を接着してなる
ものであり、さらに、樹脂基板2の中央部に形成された
開口2aを介して金属基板1の中央部にダイボンディン
グで接着された半導体チップ4と、半導体チップ4を開
口2a内に封止するための封止樹脂6およびメタルキャ
ップ7とを有している。なお符号5は半導体チップ4を
金属基板1に接着した接着剤層である。
FIG. 1 is a bottom view of a package of a metal ball grid array showing a first embodiment to which the present invention is applied, and FIG. 2 is a side sectional view of a central portion thereof. This package P has a substantially square plate shape, and is formed by laminating a metal substrate 1 made of aluminum and a resin substrate 2 made of glass epoxy resin, and then forming an adhesive layer 3 made of a film or liquid resin adhesive. Further, the semiconductor chip 4 and the semiconductor chip 4 bonded by die bonding to the central portion of the metal substrate 1 via the opening 2a formed in the central portion of the resin substrate 2 are formed. It has a sealing resin 6 and a metal cap 7 for sealing in the opening 2a. Reference numeral 5 denotes an adhesive layer in which the semiconductor chip 4 is bonded to the metal substrate 1.

【0010】樹脂基板2の底面(マザーボードとの対向
面)のランド部には、リフローによって多数のはんだボ
ール8が固着されている。そしてこのパッケージPは、
はんだボール8を介してマザーボード(図示せず)には
んだ付けされた後、外部回路に接続されることとなる。
A large number of solder balls 8 are fixed to the lands on the bottom surface (the surface facing the motherboard) of the resin substrate 2 by reflow. And this package P
After being soldered to a motherboard (not shown) via the solder balls 8, it is connected to an external circuit.

【0011】樹脂基盤2の底面の四隅には、図3に併せ
て示すように、他のはんだボール8の断面積より面積が
大きく、かつ底面側から見て三角形状をなすはんだ付着
部9が形成されている。このはんだ付着部9は、他のは
んだボール8と同時に同工程で形成されるものであり、
マザーボードに対して実装する際に、他のはんだボール
8と同様にマザーボードMに融着される。これによる
と、マザーボードMに対する接着面積を大きくとれるの
で、より大きな接着強度が得られ、またはんだボール8
と一括してはんだ付着部9が形成されるので、製造コス
トを増大せずに済む。
At the four corners of the bottom surface of the resin substrate 2, as shown in FIG. Is formed. This solder attachment portion 9 is formed in the same process as the other solder balls 8 at the same time.
When mounted on the motherboard, it is fused to the motherboard M in the same manner as the other solder balls 8. According to this, since the bonding area to the motherboard M can be increased, a larger bonding strength can be obtained, or
Thus, the solder attachment portion 9 is formed at a time, so that the manufacturing cost does not need to be increased.

【0012】一般のパッケージをおいては、全てのピン
を電気的接続端子として用いることは少なく、外周部、
なかんずく四隅は配線も困難なので、専ら機械的な固定
手段としてはんだ付着部9を用いることが可能である
が、電気的接続端子を兼ねるようにはんだ付着部9を構
成することもできることは言うまでもない。
In a general package, it is rare that all pins are used as electrical connection terminals.
Above all, since wiring is difficult at the four corners, the solder-attached portion 9 can be used exclusively as a mechanical fixing means. However, it goes without saying that the solder-attached portion 9 can also be configured to also serve as an electrical connection terminal.

【0013】図4は、本発明の第2の実施形態を示すも
のであり、これは上記パッケージPの四隅に設けられた
はんだ付着部9に代えて、パッケージPの四隅にメッキ
面のみを設け、マザーボードM上のメッキ面に対応する
部分に予め形成しておいたクリームはんだ層(又は接着
剤層)10をもってパッケージPをマザーボードMに固
着するものである。
FIG. 4 shows a second embodiment of the present invention. In this embodiment, only the plating surfaces are provided at the four corners of the package P in place of the solder attachment portions 9 provided at the four corners of the package P. The package P is fixed to the motherboard M with a cream solder layer (or an adhesive layer) 10 formed in advance on a portion corresponding to the plating surface on the motherboard M.

【0014】図5は、本発明の第3の実施形態を示す図
1と同様なパッケージの底面図であり、図6は本実施形
態の部分的な側面図である。この構成では、樹脂基板2
の厚さと同等の厚さの厚肉部11が金属基板1の四隅に
設けられており(図7参照)、樹脂基板2は、この三角
形状の厚肉部11を避けて金属基板1に重ね合わされて
いる。そして上記第1の実施形態と同様な、他のはんだ
ボール8の断面積よりも面積の大きなはんだ付着部9が
厚肉部11に設けられている。このパッケージPの場合
も、はんだボール8とはんだ付着部9とをもってマザー
ボードMに融着される。
FIG. 5 is a bottom view of a package similar to FIG. 1 showing a third embodiment of the present invention, and FIG. 6 is a partial side view of this embodiment. In this configuration, the resin substrate 2
Are provided at the four corners of the metal substrate 1 (see FIG. 7), and the resin substrate 2 is superposed on the metal substrate 1 avoiding the triangular thick portion 11. Have been. Further, similar to the first embodiment, the solder attachment portion 9 having a larger area than the cross-sectional area of the other solder balls 8 is provided in the thick portion 11. Also in the case of this package P, it is fused to the motherboard M with the solder balls 8 and the solder attachment portions 9.

【0015】図8は、本発明の第4の実施形態を示すも
のであり、三角形状の厚肉部11の底面にメッキ面のみ
が形成されており、マザーボードM上のメッキ面に対応
する部分に予め形成しておいたクリームはんだ層(又は
接着剤層)12をもってパッケージPをマザーボードM
に固着するものである。なお、この場合の厚肉部11の
底面は、はんだボール8の頂点と略同等の位置とするこ
とが好ましい。
FIG. 8 shows a fourth embodiment of the present invention, in which only a plating surface is formed on the bottom surface of a triangular thick portion 11 and a portion corresponding to the plating surface on the motherboard M. Package P with a pre-formed cream solder layer (or adhesive layer) 12 on motherboard M
Is fixed to the surface. In this case, it is preferable that the bottom surface of the thick portion 11 be located at a position substantially equal to the apex of the solder ball 8.

【0016】近年、メタルボールグリッドアレイのパッ
ケージの実装高さ(はんだ端子の形状)が疲労寿命に影
響することが分かってきているが、上記の如き金属基板
2に厚肉部11を設けた構造によると、厚肉部11の寸
法によってパッケージPの実装高さを精密に設定するこ
とができる。しかも通常ははんだボール8がブリッジ等
するのでパッケージPに大荷重を加えることはできない
のだが、この構造によると、金属基板1の厚肉部11が
荷重を支持するので、樹脂基板2あるいはパッケージP
自体に反りがあっても、搭載時にパッケージPの上面か
ら押圧することでパッケージPの歪みを矯正することが
できる。しかも金属基板1がマザーボードMに直接接続
されるため、パッケージP単体では飽和してしまう熱量
を、マザーボードM側へ拡散することができるので、放
熱性の向上を企図し得る。
In recent years, it has been found that the mounting height (the shape of the solder terminals) of the package of the metal ball grid array affects the fatigue life, but the structure in which the thick portion 11 is provided on the metal substrate 2 as described above. According to this, the mounting height of the package P can be set precisely by the size of the thick portion 11. Moreover, since a large load cannot be applied to the package P because the solder balls 8 normally form a bridge or the like, according to this structure, since the thick portion 11 of the metal substrate 1 supports the load, the resin substrate 2 or the package P
Even if the package P itself is warped, distortion of the package P can be corrected by pressing the package P from the upper surface during mounting. In addition, since the metal substrate 1 is directly connected to the motherboard M, the amount of heat that is saturated by the package P alone can be diffused to the motherboard M, so that heat dissipation can be improved.

【0017】上記各実施形態は、はんだ付着部をパッケ
ージPの四隅に配設した三角形状をなすものとしたが、
これは図9〜図11に示すように、パッケージPの外周
の全周または四隅を囲むように設けた突条13としても
良い。そしてこの場合も、突条状のはんだ付着部は、樹
脂基板2に直接設けても良いし(図9・10)、金属基
板1の外周部を厚肉にしてその底面が樹脂基板2の底面
あるいははんだボール8の頂点と同等となるようにして
も良い(図11)。さらにマザーボード側にクリームは
んだ層又は接着剤層を設けるようにしても良いことは言
うまでもない。
In each of the above embodiments, the solder-attached portion has a triangular shape provided at the four corners of the package P.
As shown in FIGS. 9 to 11, the ridge 13 may be provided so as to surround the entire periphery or four corners of the package P. Also in this case, the ridge-shaped solder attachment portion may be provided directly on the resin substrate 2 (FIGS. 9 and 10), or the outer peripheral portion of the metal substrate 1 is made thick to make the bottom surface of the resin substrate 2 bottom. Alternatively, it may be equal to the top of the solder ball 8 (FIG. 11). Needless to say, a cream solder layer or an adhesive layer may be provided on the motherboard side.

【0018】なお本発明は、メタルボールグリッドアレ
イのパッケージに限らず、外周部に応力が集中するパッ
ケージには効果があり、その場合、アンダーフィルが不
要になるのでコストダウンを企図し得る。
The present invention is not limited to a metal ball grid array package, but is effective for a package in which stress is concentrated on the outer peripheral portion. In such a case, an underfill is not required, so that the cost can be reduced.

【0019】[0019]

【発明の効果】このように本発明によれば、応力が集中
し易いパッケージの外周部あるいは四隅に、マザーボー
ドとの接合強度を増大させる大面積のはんだ付着部を設
けることで、パッケージの変形を強制的に抑制し、電気
的接続端子としての役割を担うはんだボール部の応力緩
和を図ることができる。これにより熱的負荷に対する疲
労寿命を大幅に延長することができる。また、はんだ付
着部を電気的接続端子として利用する場合、この大面積
の端子を電源端子とすれば、電流容量の拡大(抵抗値の
減少)、インダクタンスの減少になるので、電気的特性
の改善に有利である。また非常に厳しい環境下で使用
し、パッケージのリペアを行う場合には、このはんだ付
着部で電気的な接続不良判定を行うようにすることによ
り、他の端子に影響が及んで誤作動が生じることのない
ようにすることができる。
As described above, according to the present invention, the deformation of the package is prevented by providing a large-area solder-attached portion for increasing the bonding strength with the motherboard at the outer periphery or at the four corners of the package where stress tends to concentrate. The stress can be forcibly suppressed, and the stress in the solder ball portion serving as an electrical connection terminal can be relaxed. Thereby, the fatigue life against a thermal load can be greatly extended. In addition, when the solder-attached portion is used as an electrical connection terminal, if this large-area terminal is used as a power supply terminal, the current capacity increases (resistance value decreases) and inductance decreases, so that electrical characteristics are improved. Is advantageous. If the package is repaired in an extremely harsh environment, it is necessary to make an electrical connection failure judgment at this soldered part, which may affect other terminals and cause malfunction. Can be done.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態を示すメタルボールグ
リッドアレイのパッケージの底面図
FIG. 1 is a bottom view of a package of a metal ball grid array showing a first embodiment of the present invention.

【図2】図1のパッケージの中央部の側断面図FIG. 2 is a side sectional view of the center of the package of FIG. 1;

【図3】図1のパッケージの要部側面図FIG. 3 is a side view of a main part of the package of FIG. 1;

【図4】本発明の第2の実施形態を示す図3と同様の要
部側面図
FIG. 4 is a side view of a main part similar to FIG. 3, showing a second embodiment of the present invention;

【図5】本発明の第3の実施形態を示す図1と同様の底
面図
FIG. 5 is a bottom view similar to FIG. 1, showing a third embodiment of the present invention;

【図6】図5のパッケージの要部側面図FIG. 6 is a side view of a main part of the package of FIG. 5;

【図7】金属基板の概略斜視図FIG. 7 is a schematic perspective view of a metal substrate.

【図8】本発明の第4の実施形態を示す図3と同様の要
部側面図
FIG. 8 is a side view similar to FIG. 3, showing a fourth embodiment of the present invention.

【図9】本発明の第5の実施形態を示す図1と同様の底
面図
FIG. 9 is a bottom view similar to FIG. 1, showing a fifth embodiment of the present invention;

【図10】本発明の第6の実施形態を示す図1と同様の
底面図
FIG. 10 is a bottom view similar to FIG. 1, showing a sixth embodiment of the present invention;

【図11】本発明の第7の実施形態を示す図1と同様の
底面図
FIG. 11 is a bottom view similar to FIG. 1, showing a seventh embodiment of the present invention;

【符号の説明】[Explanation of symbols]

1 金属基板 2 樹脂基板 2a 開口 3 接着剤層 4 半導体チップ 5 接着剤層 6 封止樹脂 7 メタルキャップ 8 はんだボール 9 はんだ付着部 10 クリームはんだ層(接着剤層) 11 厚肉部 12 クリームはんだ層(接着剤層) 13 突条 M マザーボード P パッケージ DESCRIPTION OF SYMBOLS 1 Metal substrate 2 Resin substrate 2a Opening 3 Adhesive layer 4 Semiconductor chip 5 Adhesive layer 6 Sealing resin 7 Metal cap 8 Solder ball 9 Solder adhesion part 10 Cream solder layer (adhesive layer) 11 Thick part 12 Cream solder layer (Adhesive layer) 13 ridge M motherboard P package

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 平板状の金属基板と、前記金属基板に重
ね合わせて接着される樹脂基板とを有し、はんだボール
によるはんだ付けでマザーボード上に実装される半導体
チップ搭載用パッケージであって、 当該パッケージの平面方向から見た外周部の少なくとも
一部に、前記はんだボールの断面積よりも大きな面積の
はんだ付着部が配設されることを特徴とする半導体チッ
プ搭載用パッケージ。
1. A package for mounting a semiconductor chip, comprising: a flat metal substrate; and a resin substrate superimposed on and bonded to the metal substrate, and mounted on a motherboard by soldering with solder balls, A package for mounting a semiconductor chip, wherein a solder adhering portion having an area larger than a cross-sectional area of the solder ball is provided on at least a part of an outer peripheral portion of the package as viewed in a plane direction.
【請求項2】 前記はんだ付着部が、前記樹脂基板上に
設けられていることを特徴とする請求項1に記載の半導
体チップ搭載用パッケージ。
2. The package for mounting a semiconductor chip according to claim 1, wherein the solder attachment portion is provided on the resin substrate.
【請求項3】 前記はんだ付着部が、前記金属基板上に
設けられていることを特徴とする請求項1に記載の半導
体チップ搭載用パッケージ。
3. The semiconductor chip mounting package according to claim 1, wherein said solder attachment portion is provided on said metal substrate.
【請求項4】 前記はんだ付着部形成用のメッキ面のみ
が設けられると共に、前記マザーボード上の前記メッキ
面に対応する位置に予め設けられたはんだ付着面に前記
メッキ面がはんだ付けされることを特徴とする請求項1
または2に記載の半導体チップ搭載用パッケージ。
4. A method according to claim 1, wherein only the plating surface for forming the solder-attached portion is provided, and the plating surface is soldered to a solder-adhering surface provided at a position corresponding to the plating surface on the motherboard. Claim 1.
Or the package for mounting a semiconductor chip according to 2.
JP1722598A 1998-01-29 1998-01-29 Package for mounting semiconductor chip Pending JPH11214576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1722598A JPH11214576A (en) 1998-01-29 1998-01-29 Package for mounting semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1722598A JPH11214576A (en) 1998-01-29 1998-01-29 Package for mounting semiconductor chip

Publications (1)

Publication Number Publication Date
JPH11214576A true JPH11214576A (en) 1999-08-06

Family

ID=11938018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1722598A Pending JPH11214576A (en) 1998-01-29 1998-01-29 Package for mounting semiconductor chip

Country Status (1)

Country Link
JP (1) JPH11214576A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062386A1 (en) * 2000-12-14 2002-07-04 Siemens Production & Logistics Intermediate carrier for a semiconductor module and arrangement of a module formed with such an intermediate carrier on a circuit carrier
DE10347320A1 (en) * 2003-10-08 2005-05-19 Infineon Technologies Ag Chip substrate for producing a chip package to be constructed on the substrate has a bond between substrate and chip extending almost completely across a chip side
JP2006295136A (en) * 2005-03-18 2006-10-26 Canon Inc Stacked semiconductor package
JP2010199178A (en) * 2009-02-24 2010-09-09 Internatl Business Mach Corp <Ibm> Semiconductor module, terminal board, and manufacturing method of terminal board, and method of manufacturing semiconductor module
JP2015070047A (en) * 2013-09-27 2015-04-13 京セラ株式会社 Electronic component mounting board and electronic device
JP2016015406A (en) * 2014-07-02 2016-01-28 日本放送協会 Package for high definition imaging element

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062386A1 (en) * 2000-12-14 2002-07-04 Siemens Production & Logistics Intermediate carrier for a semiconductor module and arrangement of a module formed with such an intermediate carrier on a circuit carrier
DE10347320A1 (en) * 2003-10-08 2005-05-19 Infineon Technologies Ag Chip substrate for producing a chip package to be constructed on the substrate has a bond between substrate and chip extending almost completely across a chip side
JP2006295136A (en) * 2005-03-18 2006-10-26 Canon Inc Stacked semiconductor package
JP2010199178A (en) * 2009-02-24 2010-09-09 Internatl Business Mach Corp <Ibm> Semiconductor module, terminal board, and manufacturing method of terminal board, and method of manufacturing semiconductor module
JP2015070047A (en) * 2013-09-27 2015-04-13 京セラ株式会社 Electronic component mounting board and electronic device
JP2016015406A (en) * 2014-07-02 2016-01-28 日本放送協会 Package for high definition imaging element

Similar Documents

Publication Publication Date Title
US6664643B2 (en) Semiconductor device and method for manufacturing the same
US5949137A (en) Stiffener ring and heat spreader for use with flip chip packaging assemblies
JP5387685B2 (en) Manufacturing method of semiconductor device
US8518744B2 (en) Method of manufacturing semiconductor device
US20030030134A1 (en) Semiconductor device
JP2001274196A (en) Semiconductor device
KR20020078931A (en) Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method
JP3813540B2 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
JPH09293808A (en) Semiconductor device
US6351389B1 (en) Device and method for packaging an electronic device
JPH11214576A (en) Package for mounting semiconductor chip
JPH0491458A (en) Semiconductor device
US7804179B2 (en) Plastic ball grid array ruggedization
JP3676091B2 (en) Semiconductor device
JP2000183246A (en) Bonding and semiconductor device
JP3374812B2 (en) Semiconductor device
JPS63190363A (en) Power package
JPH1117064A (en) Semiconductor package
US20030211653A1 (en) Apparatus for providing mechanical support to a column grid array package
JPH0331086Y2 (en)
US20240006370A1 (en) Chip package with heat dissipation plate and manufacturing method thereof
JPH0770651B2 (en) Semiconductor package
JPH065769A (en) Laminated film base material and lead frame for mounting electronic circuit element employing the film base material
JPH04287952A (en) Composite insulating board and semiconductor device using same
JP2013012570A (en) Semiconductor device and semiconductor device manufacturing method