JPH11204518A - Method and device for manufacturing semiconductor device - Google Patents

Method and device for manufacturing semiconductor device

Info

Publication number
JPH11204518A
JPH11204518A JP10013478A JP1347898A JPH11204518A JP H11204518 A JPH11204518 A JP H11204518A JP 10013478 A JP10013478 A JP 10013478A JP 1347898 A JP1347898 A JP 1347898A JP H11204518 A JPH11204518 A JP H11204518A
Authority
JP
Japan
Prior art keywords
oxidizing gas
oxidizing
film
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10013478A
Other languages
Japanese (ja)
Other versions
JP3252781B2 (en
Inventor
Hiroyuki Kitamura
宏之 喜多村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP01347898A priority Critical patent/JP3252781B2/en
Publication of JPH11204518A publication Critical patent/JPH11204518A/en
Application granted granted Critical
Publication of JP3252781B2 publication Critical patent/JP3252781B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain uniformity of the film quality of a capacity film by supplying the oxidized gas formed in an oxidized-gas generating process to the surface of a substrate, which is heated to a specified temperature, and oxidizing material a be processed. SOLUTION: Oxygen is introduced into an ozone generator 22 from a gas inlet port 21. The oxygen gas is made to be a mixed gas of ozone and the oxygen by the ozone generator 22. The mixed gas is introduced into oxygen radical generator 24. The oxygen radical is generated in the oxygen radical generator 24 by the light which is irradiated from a low-pressure mercury lamp 23 provided in this oxygen-radical generator 24. The oxidized gas containing this oxygen radical is introduced into an oxidizing cell 26 from a gas inlet port 25. The single-layer stream of the oxidizing gas is made to flow on the substrate 29, and the capacity insulating film on a substrate 29 is oxidized. Thus, the uniformity of the film thickness of the capacity insulating film can be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、基板上の被処理物
を酸化する半導体装置の製造方法及び製造装置に関し、
例えば、Ta2O5等の容量絶縁膜の酸化処理方法及び装置
に関する。
The present invention relates to a method and an apparatus for manufacturing a semiconductor device for oxidizing an object to be processed on a substrate.
For example, the present invention relates to a method and an apparatus for oxidizing a capacitance insulating film such as Ta2O5.

【0002】[0002]

【従来の技術】Ta2O5(酸化タンタル)などの容量絶縁
膜は成膜後の状態では、膜中に欠陥、不純物が多数含ま
れるためにリーク電流密度が高い。成膜後の熱処理を行
わない膜では、製造工程中に容量絶縁膜上に形成した金
属電極との反応が進みリーク電流が増加する。
2. Description of the Related Art A capacitor insulating film such as Ta2O5 (tantalum oxide) has a high leak current density after being formed because the film contains many defects and impurities. In a film that is not subjected to heat treatment after film formation, a reaction with a metal electrode formed on the capacitor insulating film during the manufacturing process proceeds, and a leak current increases.

【0003】Ta2O5膜の場合、酸素雰囲気中で例えば800
℃の酸化処理を行うことによって膜中の欠陥、不純物密
度が減少するとともにTa2O5の結晶化が起こる。これに
よって安定性の高い膜となり、かつ、欠陥、不純物が減
少するため、リーク電流の低減が可能である。しかし、
高集積度の半導体メモリー等にTa2O5膜を適用する場合
は、この酸化処理だけでは不十分になる。
In the case of a Ta2O5 film, for example, 800
By performing the oxidation treatment at ℃, defects and impurity density in the film are reduced, and Ta2O5 is crystallized. As a result, a film with high stability is obtained, and defects and impurities are reduced, so that leakage current can be reduced. But,
When a Ta2O5 film is applied to a highly integrated semiconductor memory or the like, this oxidation treatment alone is not sufficient.

【0004】このため、基板を加熱しつつ処理容器内で
酸素プラズマを生成する酸素プラズマ処理、基板を加熱
しつつ処理容器内にオゾナイザーで生成されたオゾンガ
スを導入し基板に紫外光を照射するUVO3アニールなどを
施した後、酸化炉による酸化処理を行う方法がある。
[0004] Therefore, oxygen plasma processing for generating oxygen plasma in a processing vessel while heating the substrate, and UVO for introducing ozone gas generated by an ozonizer into the processing vessel while heating the substrate and irradiating the substrate with ultraviolet light. (3) There is a method of performing an oxidation treatment using an oxidation furnace after performing annealing or the like.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、酸素プ
ラズマ処理の場合、プラズマ中に酸素ラジカルと共に酸
素イオンが存在し電界によってこのイオンが加速されTa
2O5膜に照射される。これは適切なエネルギーであれば
膜を緻密化させる効果があるが、酸素イオンのエネルギ
ーが高くなりすぎると膜に対してダメージを与えるとい
う問題がある。
However, in the case of the oxygen plasma treatment, oxygen ions are present together with oxygen radicals in the plasma, and these ions are accelerated by an electric field, and
Irradiated on 2O5 film. This has the effect of densifying the film if the energy is appropriate, but has the problem of damaging the film if the energy of the oxygen ions is too high.

【0006】また、エネルギーが適当な場合も、イオン
の直進性のために、スタックが立体的な構造で凹凸のあ
る複雑な形状であったり、スタック電極間隔が狭い場合
等には、酸素イオンが照射されない領域が生じて、スタ
ック電極上の容量膜全体に対して効果を上げることがで
きないという問題がある。
In addition, even when the energy is appropriate, oxygen ions may not be generated when the stack has a three-dimensional structure and has a complicated shape with irregularities due to the rectilinearity of ions, or when the interval between the stack electrodes is narrow. There is a problem that an unirradiated region occurs, and the effect cannot be improved for the entire capacitance film on the stack electrode.

【0007】また、O3ガスを処理容器に導入しつつ紫外
光を照射するUVO3アニールの場合は、基板面内での光源
に起因する光の照射強度、あるいは基板の構造に起因す
る光の照射強度、即ち単位面積当たりの光子数が異なる
上に、ガスの流れがランダムであるために容量膜上への
活性酸素の供給レートが基枚面内で異なるためにスタッ
ク電極上の容量膜の酸化の進行程度が異なり、容量膜の
膜質の均一性が得られない。また、紫外光は基板に直接
照射されるために、例えばTa2O5層とスタック電極の界
面にSiO2層が存在する場合、Ta2O5の下層まで光が到達
するために、界面に存在するSiO2層の酸化も促進され、
この層の厚さが増えると共に欠陥密度が増加するという
問題がある。さらに、酸化効率は基板の温度が高いほど
高くなるが、オゾンの寿命は温度の上昇と共に急激に低
下する。このため、処理温度の上昇に伴い処理容器の壁
面の温度が上昇するとオゾン濃度が急激に低下し十分な
効果が得られない。
[0007] In the case of UVO 3 annealing in which an O 3 gas is introduced into a processing vessel and ultraviolet light is radiated, the irradiation intensity of light due to a light source in the substrate surface or the intensity of light due to the structure of the substrate. The irradiation intensity, that is, the number of photons per unit area is different, and the flow rate of active oxygen on the capacitance film is different in the substrate because the gas flow is random. The degree of progress of the oxidation is different, and uniformity of the film quality of the capacitance film cannot be obtained. Further, ultraviolet light to be irradiated directly on the substrate, for example if the SiO 2 layer is present at the interface of Ta2O5 layer and stack the electrode in order to reach the light to the underlying Ta2O5, SiO 2 layer at the interface Oxidation is also promoted,
There is a problem that the defect density increases as the thickness of this layer increases. Furthermore, the oxidation efficiency increases as the temperature of the substrate increases, but the lifetime of ozone sharply decreases as the temperature increases. For this reason, when the temperature of the wall surface of the processing container rises with the rise of the processing temperature, the ozone concentration drops sharply, and a sufficient effect cannot be obtained.

【0008】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、立体的な構造を持
つスタック電極上に形成された容量絶縁膜等の被処理物
に対しても均一性良く、低ダメージで被処理物に選択的
に作用する効率的な半導体製造方法及び装置を提供する
点にある。
The present invention has been made in view of such a problem, and an object of the present invention is to deal with an object to be processed such as a capacitive insulating film formed on a stack electrode having a three-dimensional structure. Another object of the present invention is to provide an efficient semiconductor manufacturing method and apparatus which can uniformly act on an object to be processed with low damage and good uniformity.

【0009】[0009]

【課題を解決するための手段】本発明の要旨は、基板表
面に露出する被処理物を酸化ガスにより酸化する半導体
装置の製造方法において、被処理物に対して光を遮断し
た状態でガスに光を照射して酸化ガスを生成する酸化ガ
ス生成工程と、所定温度に加熱された基板表面に、酸化
ガス生成工程により生成された酸化ガスを供給して被処
理物を酸化する酸化工程とを備えることを特徴とする半
導体装置の製造方法に存する。
SUMMARY OF THE INVENTION The gist of the present invention is to provide a method of manufacturing a semiconductor device in which an object to be processed exposed on a substrate surface is oxidized by an oxidizing gas. An oxidizing gas generating step of irradiating light to generate an oxidizing gas, and an oxidizing step of supplying an oxidizing gas generated in the oxidizing gas generating step to a substrate surface heated to a predetermined temperature to oxidize an object to be processed. A method for manufacturing a semiconductor device, comprising:

【0010】また、本発明の要旨は、基板表面に露出す
る被処理物を酸化ガスにより酸化する半導体装置の製造
装置において、被処理物に対して光を遮断した状態でガ
スに光を照射して酸化ガスを生成する酸化ガス生成手段
と、所定温度に加熱された基板表面に、酸化ガス生成手
段により生成された酸化ガスを供給して被処理物を酸化
する酸化手段とを備えることを特徴とする半導体装置の
製造装置に存する。
The gist of the present invention is to provide a semiconductor device manufacturing apparatus for oxidizing an object to be processed exposed on a substrate surface with an oxidizing gas, by irradiating the gas to the object with the light being cut off. Oxidizing gas generating means for generating an oxidizing gas by oxidizing gas generated by the oxidizing gas generating means on a substrate surface heated to a predetermined temperature. Semiconductor device manufacturing apparatus.

【0011】[0011]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。本発明の実施形態の説明に
先立って、まず本発明の実施形態が適用される半導体装
置について説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings. Prior to description of an embodiment of the present invention, a semiconductor device to which an embodiment of the present invention is applied will be described first.

【0012】半導体装置の断面模式図である図1を参照
すると、本発明の一実施形態が通用されるDRAMは以
下のような構造になっている。
Referring to FIG. 1 which is a schematic sectional view of a semiconductor device, a DRAM to which an embodiment of the present invention can be applied has the following structure.

【0013】P型シリコン基板41表面にはNウエル4
2が形成され、Nウエル2表面には第1のPウエル43
aが形成され、Nウエル42周辺の表面にはN型分離領
域45が形成されている。Nウエル42を除いたP型シ
リコン基板41表面には、第2のPウエル43bが形成
されている。
An N well 4 is provided on the surface of the P-type silicon substrate 41.
2 are formed, and a first P well 43 is formed on the surface of the N well 2.
a is formed, and an N-type isolation region 45 is formed on the surface around the N well 42. A second P-well 43b is formed on the surface of the P-type silicon substrate 41 excluding the N-well.

【0014】Pウエル43aとPウエル43bとは、上
記N型分離領域46とこの表面上に設けられたフィール
ド酸化膜46とにより素子分離されている。
The P-well 43a and the P-well 43b are separated from each other by the N-type isolation region 46 and a field oxide film 46 provided on the surface thereof.

【0015】第一のPウエル43a表面上には、フィー
ルド酸化膜46により素子分離された活性領域にメモリ
セルを構成するそれぞれのトランジスタ50が形成され
ている。図1では一対のメモリセルのみを図示してあ
る。それぞれのトランジスタ50は、Pウエル43a表
面に設けられたN型のソース・ドレイン領域51a,5
1bと、Pウエル43a表面上に設けられたゲート絶縁
膜52と、ゲート絶縁膜52を介してPウエル43a表
面上に設けられた多結晶シリコン膜53及びシリサイド
膜54が積層してなるゲート電極55とから構成されて
いる。これらのトランジスタ50は、第一の層間絶縁膜
47により覆われている。この層間絶縁膜47には、一
対のトランジスタ50が共有する(一方の)ソース・ド
レイン領域51aに達するコンタクト孔58が設けられ
ている。層間絶縁膜47表面上に設けられたビット線5
6は、このコンタクト孔58を介して、上記ソース・ド
レイン領域51aに接続されている。
On the surface of the first P well 43a, respective transistors 50 constituting memory cells are formed in active regions separated by a field oxide film 46. FIG. 1 shows only a pair of memory cells. Each transistor 50 includes N-type source / drain regions 51a, 5a provided on the surface of a P-well 43a.
1b, a gate insulating film 52 provided on the surface of the P-well 43a, and a polycrystalline silicon film 53 and a silicide film 54 provided on the surface of the P-well 43a via the gate insulating film 52. 55. These transistors 50 are covered with a first interlayer insulating film 47. The interlayer insulating film 47 is provided with a contact hole 58 reaching the (one) source / drain region 51a shared by the pair of transistors 50. Bit line 5 provided on surface of interlayer insulating film 47
Reference numeral 6 is connected to the source / drain region 51a via the contact hole 58.

【0016】このビット線56は第2の層間絶縁膜48
により覆われている。この層間絶縁膜48の上には、
(点線で囲んだ)容量素子部70が設けられている。す
なわち、本実施形態によるスタック型の容量素子は、容
量下部電極2Aと、容量絶縁膜としての酸化タンタル膜
11Aと、容量上部電極3Aとから構成されている。層
間絶縁膜48,47を貫通して一対のトランジスタ50
のそれぞれの(他方の)N型のソース・ドレイン領域5
1bに達するコンタクト孔57を介して、一対の容量下
部電極2Aは、それぞれのソース・ドレイン領域51b
に接続されている。また上記上部電極3Aは、一対のメ
モリセルのそれぞれの容量素子に共通して連続的に形成
されている。この容量上部電極3Aは、第2の層間絶縁
膜48表面上に延在し、上層配線と接続するための取り
出し部分となる容量上部電極3Aaが設けられている。
The bit line 56 is connected to the second interlayer insulating film 48
Covered by On this interlayer insulating film 48,
A capacitive element portion 70 (enclosed by a dotted line) is provided. That is, the stack-type capacitive element according to the present embodiment includes the capacitive lower electrode 2A, the tantalum oxide film 11A as a capacitive insulating film, and the capacitive upper electrode 3A. A pair of transistors 50 penetrate through the interlayer insulating films 48 and 47.
(Other) N-type source / drain regions 5
A pair of capacitance lower electrodes 2A are connected to the respective source / drain regions 51b through the contact holes 57 that reach
It is connected to the. The upper electrode 3A is continuously formed in common with each of the capacitance elements of the pair of memory cells. The capacitor upper electrode 3A extends on the surface of the second interlayer insulating film 48, and is provided with a capacitor upper electrode 3Aa serving as an extraction portion for connecting to an upper layer wiring.

【0017】上記容量素子部70は、第3の層間絶縁膜
49により覆われている。層間絶縁膜49に設けられた
コンタクト孔67を介して、層間絶縁膜49表面上に設
けられた複数のアルミ電極71のうちひとつのアルミ電
極71aは、上記容量上部電極3Aaに接続されてい
る。このアルミ電極71aは接地電位などの固定電位に
なっている。コンタクト孔67の側面および底面は窒化
チタン膜72に覆われ、コンタクト孔67はタングステ
ン膜73により充填されている。また、アルミ電極71
等の底面にも窒化チタン膜72が設けられている。
The capacitive element 70 is covered with a third interlayer insulating film 49. One of the plurality of aluminum electrodes 71 provided on the surface of the interlayer insulating film 49 is connected to the capacitor upper electrode 3Aa via a contact hole 67 provided in the interlayer insulating film 49. The aluminum electrode 71a has a fixed potential such as a ground potential. The side and bottom surfaces of the contact hole 67 are covered with a titanium nitride film 72, and the contact hole 67 is filled with a tungsten film 73. Also, the aluminum electrode 71
The titanium nitride film 72 is also provided on the bottom surface of the substrate.

【0018】一方、記憶装置の周辺回路を構成するトラ
ンジスタ60は、Pウエル43b表面に設けられたN型
のソース・ドレイン領域51と、Pウエル43b表面上
に設けられたゲート絶縁膜52と、ゲート絶縁膜52を
介してPウエル43b表面上に設けられた多結晶シリコ
ン膜63及びシリサイド膜54が積層してなるゲート電
極55とから構成されている。ソース・ドレイン領域5
1の一方に、層間絶縁膜47,48,49を通して設け
られたコンタクト孔68を介して、アルミ電極71bが
接続されている。このコンタクト孔68も、上記コンタ
クト孔67と同様に、側面および底面は窒化チタン膜7
2に覆われ、タングステン膜73により充填されてい
る。同様に周辺回路の他のトランジスター60のゲート
電極55は、コンタクト孔を介してアルミ電極71cに
接続されている。
On the other hand, the transistor 60 constituting the peripheral circuit of the storage device includes an N-type source / drain region 51 provided on the surface of the P well 43b, a gate insulating film 52 provided on the surface of the P well 43b, A gate electrode 55 is formed by laminating a polycrystalline silicon film 63 and a silicide film 54 provided on the surface of the P well 43b with the gate insulating film 52 interposed therebetween. Source / drain region 5
An aluminum electrode 71b is connected to one of the electrodes 1 through a contact hole 68 provided through the interlayer insulating films 47, 48, and 49. Like the contact hole 67, the side and bottom surfaces of the contact hole 68 are formed of the titanium nitride film 7.
2 and filled with a tungsten film 73. Similarly, the gate electrode 55 of another transistor 60 in the peripheral circuit is connected to the aluminum electrode 71c via a contact hole.

【0019】次に本発明の一実施形態である半導体装置
の製造方法について説明する。半導体装置の製造工程の
断面図であり、図1の容量素子部70の部分拡大断面図
である図2と、酸化処理装置の断面模式図である図3と
を参照すると、本発明の一実施形態は以下のようになっ
ている。
Next, a method of manufacturing a semiconductor device according to an embodiment of the present invention will be described. FIG. 2 is a cross-sectional view of the manufacturing process of the semiconductor device, and FIG. 2 is a partially enlarged cross-sectional view of the capacitive element section 70 of FIG. 1 and FIG. The form is as follows.

【0020】まず、図2(a)に示すように、第2の層
間絶縁膜48を形成し、層間絶縁膜47,48を貫通す
るコンタクト孔57を形成する。その後化学気相成長
(CVD)法によりリンドープされた多結晶シリコン膜
を堆積しバターニングを行い容量下部電極2を形成す
る。なお、コンタクト孔57内を充填する材料として
は、タングステン膜などの金属材料でも良い。
First, as shown in FIG. 2A, a second interlayer insulating film 48 is formed, and a contact hole 57 penetrating through the interlayer insulating films 47, 48 is formed. Thereafter, a polycrystalline silicon film doped with phosphorus is deposited by a chemical vapor deposition (CVD) method, and is patterned to form a capacitor lower electrode 2. The material for filling the inside of the contact hole 57 may be a metal material such as a tungsten film.

【0021】次に、図2(b)に示すように例えばリン
をドープしたポリシリコン、W等を堆積した後、例えば
RIEによってスタック電極2Aを形成する。さらに、
図2(c)に示すように、例えばTa(OC2H5)5+O2によっ
てLPCVD法でスタック電極2A上にTa2O5容量絶縁
膜11Aを堆積する。なお、容量絶縁膜11Aを形成す
る材料としては、チタン酸バリウム、チタン酸ストロン
チウムでも良い。
Next, as shown in FIG. 2B, after depositing, for example, polysilicon doped with phosphorus, W, etc., a stack electrode 2A is formed by, for example, RIE. further,
As shown in FIG. 2 (c), depositing a Ta2O5 capacitor insulating film 11A on the stack electrode 2A by LPCVD by example Ta (OC 2 H 5) 5 + O 2. The material for forming the capacitance insulating film 11A may be barium titanate or strontium titanate.

【0022】次に、図3により本発明による酸化処理方
法を説明する。図中ガス導入口21から例えば酸素を導
入し、オゾン発生器22によってオゾンを生成する。な
お、ガス導入口21から導入するガスとしては、O3、N2
Oであっても良い。オゾン発生器22によって酸素ガス
はオゾンと酸素の混合ガスになる。この混合ガスは酸素
ラジカル発生器24に導入される。酸素ラジカル発生器
24はその内部に例えば低圧水銀ランプ23を備える。
この水銀ランプ23から照射される光によって酸素ラジ
カル発生器内で酸素ラジカルが生成する。なお、水銀ラ
ンプに代えてエキシマランプからの光を照射してもよ
い。
Next, an oxidation treatment method according to the present invention will be described with reference to FIG. In the figure, for example, oxygen is introduced from a gas inlet 21 and ozone is generated by an ozone generator 22. The gas introduced from the gas inlet 21 is O 3 , N 2
It may be O. The oxygen gas is converted into a mixed gas of ozone and oxygen by the ozone generator 22. This mixed gas is introduced into the oxygen radical generator 24. The oxygen radical generator 24 includes, for example, a low-pressure mercury lamp 23 therein.
Oxygen radicals are generated in the oxygen radical generator by the light emitted from the mercury lamp 23. Note that light from an excimer lamp may be applied instead of the mercury lamp.

【0023】この酸素ラジカルを含む酸化ガスをガス導
入口25から酸化処理槽26に導入し、基板29表面に
酸化ガスの単層流を流す。ガス導入口25は、好ましく
は200℃以下に保たれる。処理室の圧力を例えば500Tor
r、基板温度を例えば450℃として10分間Ta2O5膜を酸化
する。酸化ガス中に含まれる酸素ラジカルは、Ta2O5膜
内を拡散しTa2O5膜を酸化する。この場合、基板29に
紫外光が照射されずTa2O5膜と電極界面で光励起反応が
生じないこと、ほとんどのラジカルはTa2O5膜中で消費
されることからTa2O5膜の下層の例えばポリシリコン電
極(スタック電極2A)の酸化はほとんど進行しない。
次に酸素雰囲気中で800℃10分間の第2の酸化処理を行
い、Ta2O5膜を酸化すると共に結晶化させる。
The oxidizing gas containing oxygen radicals is introduced from the gas inlet 25 into the oxidizing tank 26, and a single-layer flow of the oxidizing gas flows over the surface of the substrate 29. The gas inlet 25 is preferably kept at 200 ° C. or lower. The processing chamber pressure is, for example, 500 Torr
r, oxidize the Ta2O5 film at a substrate temperature of, for example, 450 ° C. for 10 minutes. Oxygen radicals contained in the oxidizing gas diffuse in the Ta2O5 film and oxidize the Ta2O5 film. In this case, the substrate 29 is not irradiated with ultraviolet light, and no photoexcitation reaction occurs at the interface between the Ta2O5 film and the electrode. Most of the radicals are consumed in the Ta2O5 film. The oxidation of 2A) hardly proceeds.
Next, a second oxidation treatment is performed at 800 ° C. for 10 minutes in an oxygen atmosphere to oxidize and crystallize the Ta2O5 film.

【0024】最後に、図2(d)に示すように例えばTi
Nの容量上部電極3を容量絶縁膜11Aを覆うように例
えばスパッタリングによって形成する。
Finally, for example, as shown in FIG.
The N capacitor upper electrode 3 is formed by, for example, sputtering so as to cover the capacitor insulating film 11A.

【0025】従って、本実施形態によれば、容量絶縁膜
11Aに対して紫外光を照射することなく酸素ラジカル
を供給して容量絶縁膜11Aを酸化しているので、立体
的な構造を持つスタック電極2A上に形成された容量膜
に対しても酸化処理後の膜質の均一性を良くすることが
でき、かつ、スタック電極2Aに対するダメージを大き
く与えることなく容量絶縁膜11Aを選択的に酸化処理
することができる。加えて、酸化ガスを単層流として酸
化処理槽26に供給しているので、膜質の均一性をさら
に高めることができる。
Therefore, according to the present embodiment, since the capacity insulating film 11A is oxidized by supplying oxygen radicals without irradiating the capacity insulating film 11A with ultraviolet light, a stack having a three-dimensional structure is provided. The uniformity of the film quality after the oxidizing process can be improved even with respect to the capacitive film formed on the electrode 2A, and the capacitive insulating film 11A can be selectively oxidized without significantly damaging the stack electrode 2A. can do. In addition, since the oxidizing gas is supplied to the oxidizing tank 26 as a single layer flow, the uniformity of the film quality can be further improved.

【0026】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。なお、各図
において、同一構成要素には同一符号を付している。
Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to the above-mentioned embodiment, but can be set to a suitable number, position, shape, etc. for carrying out the present invention. In the drawings, the same components are denoted by the same reference numerals.

【0027】[0027]

【実施例】次に実験結果に基づいて本発明の効果につい
て鋭明する。図4から、本発明の酸化処理で電極を形成
したキヤパシタでは+1.5Vにおける容量値は1.0uF/cm2
ある。一方従来の紫外光を基板に照射しつつ酸化を行っ
た場合は+1.5Vにおける容量値は0.9uF/cm2である。本発
明によって形成したキヤパシタの方がTa2O5とポリシリ
コンの界面におけるSiO2膜の成長が抑制されるために容
量値が10%程度大きい。
Next, the effects of the present invention will be clarified based on experimental results. From FIG. 4, it is found that the capacitance value at +1.5 V is 1.0 uF / cm 2 in the capacitor formed with the electrodes by the oxidation treatment of the present invention. On the other hand, when oxidation is performed while irradiating the substrate with conventional ultraviolet light, the capacitance value at +1.5 V is 0.9 uF / cm 2 . The capacitance of the capacitor formed according to the present invention is about 10% larger because the growth of the SiO 2 film at the interface between Ta 2 O 5 and polysilicon is suppressed.

【0028】また、図5は6インチウエハー上でのキャ
パシタの容量値の分布である。本発明によりTa2O5膜を
酸化したキャパシタの方が従来技術によってキャパシタ
を形成した場合より容量値のばらつきは小さくなった。
このように本発明によればキャパシタ形成プロセス上有
用な結果に結びつく。
FIG. 5 is a distribution of capacitance values of capacitors on a 6-inch wafer. The variation of the capacitance value of the capacitor obtained by oxidizing the Ta2O5 film according to the present invention was smaller than that of the capacitor formed by the conventional technique.
As described above, according to the present invention, useful results can be obtained in the capacitor forming process.

【0029】[0029]

【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。すなわち、立体的な構
造を持つスタック電極上に形成された容量絶縁膜等の被
処理物に対しても均一性良く、低ダメージで被処理物に
選択的に作用する効率的な半導体製造方法及び装置を提
供することができる。
Since the present invention is configured as described above, the following effects can be obtained. That is, an efficient semiconductor manufacturing method capable of selectively acting on an object to be processed with low damage with good uniformity even with respect to an object to be processed such as a capacitor insulating film formed on a stack electrode having a three-dimensional structure. An apparatus can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態が適用される半導体装置を
示す断面図である。
FIG. 1 is a sectional view showing a semiconductor device to which an embodiment of the present invention is applied;

【図2】本発明の一実施形態である半導体の製造方法を
示す工程図である。
FIG. 2 is a process chart showing a method for manufacturing a semiconductor according to an embodiment of the present invention.

【図3】本発明の一実施形態が適用される酸化処理装置
の断面概略図である。
FIG. 3 is a schematic sectional view of an oxidation treatment apparatus to which an embodiment of the present invention is applied.

【図4】本発明及び従来技術によって作成したキヤパシ
タの容量電圧特性を示す図である。
FIG. 4 is a diagram showing capacitance-voltage characteristics of capacitors manufactured according to the present invention and the prior art.

【図5】本発明及び従来技術によって作成したキヤパシ
タの6インチウェハ面内の容量の分布を示す図である。
FIG. 5 is a diagram showing a capacitance distribution in a 6-inch wafer surface of a capacitor manufactured according to the present invention and the prior art.

【符号の説明】[Explanation of symbols]

2、2A 容量下部電極 3A、3Aa 容量上部電極 11A 酸化タンタル膜(容量絶縁膜) 21 ガス導入口 22 オゾン発生器 23 水銀ランプ 24 酸素ラジカル発生容器 25 ガス導入口 26 酸化処理槽 27 冷却水管 28 ヒーター 29 基板 30 仕切板 31 電磁弁 32 真空ポンプ 41 Pシリコン基板 42 Nウエル 43 Pウエル 43a 第一のPウエル 43b 第2のPウエル 45 N型分離領域 46 フィールド酸化膜 47 層間絶縁膜 48 第2の層間絶縁膜 49 第3の層間絶縁膜 50 トランジスタ 51 N型ソースドレイン領域 51a ソースドレイン領域 51b ソースドレイン領域 52 ゲート酸化膜 53 多結晶シリコン膜 54 シリサイド層 55 ゲート電極 56 ビット線 57 コンタクト孔 58 コンタクト孔 60 周辺回路を構成するトランジスタ 67 コンタクト孔 68 コンタクト孔 70 容量素子部 71、71a、71b、71c アルミ電極 72 窒化チタン膜 73 タングステン膜 2, 2A capacity lower electrode 3A, 3Aa capacity upper electrode 11A tantalum oxide film (capacitive insulating film) 21 gas inlet 22 ozone generator 23 mercury lamp 24 oxygen radical generating vessel 25 gas inlet 26 oxidation tank 27 cooling water pipe 28 heater 29 Substrate 30 Partition plate 31 Solenoid valve 32 Vacuum pump 41 P silicon substrate 42 N well 43 P well 43 a First P well 43 b Second P well 45 N type isolation region 46 Field oxide film 47 Interlayer insulating film 48 Second Interlayer insulating film 49 Third interlayer insulating film 50 Transistor 51 N-type source / drain region 51a Source / drain region 51b Source / drain region 52 Gate oxide film 53 Polycrystalline silicon film 54 Silicide layer 55 Gate electrode 56 Bit line 57 Contact hole 58 Contact hole 60 laps Transistor constituting side circuit 67 Contact hole 68 Contact hole 70 Capacitance element part 71, 71a, 71b, 71c Aluminum electrode 72 Titanium nitride film 73 Tungsten film

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年2月27日[Submission date] February 27, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図2[Correction target item name] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図2】 FIG. 2

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図3[Correction target item name] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図3】 FIG. 3

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】追加[Correction method] Added

【補正内容】[Correction contents]

【図4】 FIG. 4

【手続補正4】[Procedure amendment 4]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】追加[Correction method] Added

【補正内容】[Correction contents]

【図5】 FIG. 5

【手続補正書】[Procedure amendment]

【提出日】平成10年3月2日[Submission date] March 2, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図2[Correction target item name] Figure 2

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図2】 FIG. 2

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図3[Correction target item name] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図3】 ─────────────────────────────────────────────────────
FIG. 3 ────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成10年3月2日[Submission date] March 2, 1998

【手続補正1】[Procedure amendment 1]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図4[Correction target item name] Fig. 4

【補正方法】追加[Correction method] Added

【補正内容】[Correction contents]

【図4】 FIG. 4

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図5[Correction target item name] Fig. 5

【補正方法】追加[Correction method] Added

【補正内容】[Correction contents]

【図5】 FIG. 5

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基板表面に露出する被処理物を酸化ガス
により酸化する半導体装置の製造方法において、 前記被処理物に対して光を遮断した状態でガスに光を照
射して前記酸化ガスを生成する酸化ガス生成工程と、 所定温度に加熱された前記基板表面に、前記酸化ガス生
成工程により生成された前記酸化ガスを供給して前記被
処理物を酸化する酸化工程とを備えることを特徴とする
半導体装置の製造方法。
1. A method of manufacturing a semiconductor device, wherein an object to be processed exposed on a substrate surface is oxidized by an oxidizing gas, wherein the oxidizing gas is irradiated by irradiating a gas to the object in a state where light is blocked. An oxidizing gas generating step of generating the oxidizing gas; and an oxidizing step of supplying the oxidizing gas generated by the oxidizing gas generating step to the substrate surface heated to a predetermined temperature to oxidize the object to be processed. Manufacturing method of a semiconductor device.
【請求項2】 前記酸化ガス生成工程と、前記酸化工程
とはそれぞれ異なる室内で実施されることを特徴とする
請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the oxidizing gas generating step and the oxidizing step are performed in different chambers.
【請求項3】 前記酸化ガス生成工程において、水銀ラ
ンプからの光を照射することを特徴とする請求項1また
は2記載の半導体装置の製造方法。
3. The method according to claim 1, wherein in the oxidizing gas generating step, light from a mercury lamp is irradiated.
【請求項4】 前記酸化ガス生成工程において、エキシ
マランプからの光を照射することを特徴とする請求項1
または2記載の半導体装置の製造方法。
4. The method according to claim 1, wherein in the oxidizing gas generating step, light from an excimer lamp is irradiated.
Or a method for manufacturing a semiconductor device according to item 2.
【請求項5】 前記酸化ガス生成工程において、前記ガ
スとしてO2、O3またはN2Oを用いることを特徴とする請
求項1〜4のいずれかに記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein in the oxidizing gas generating step, O 2 , O 3, or N 2 O is used as the gas.
【請求項6】 前記酸化工程において、前記酸化ガスを
前記被処理物面上に単層流として供給することを特徴と
する請求項1〜5のいずれかに記載の半導体装置の製造
方法。
6. The method for manufacturing a semiconductor device according to claim 1, wherein in the oxidizing step, the oxidizing gas is supplied as a single-layer flow onto the surface of the workpiece.
【請求項7】 前記被処理物は容量絶縁膜であることを
特徴とする請求項1〜6のいずれかに記載の半導体装置
の製造方法。
7. The method according to claim 1, wherein the object to be processed is a capacitive insulating film.
【請求項8】 前記被処理物は酸化タンタル、チタン酸
バリウム、またはチタン酸ストロンチウムのいずれかで
あることを特徴とする請求項7記載の半導体装置の製造
方法。
8. The method according to claim 7, wherein the object to be processed is one of tantalum oxide, barium titanate, and strontium titanate.
【請求項9】 基板表面に露出する被処理物を酸化ガス
により酸化する半導体装置の製造装置において、 前記被処理物に対して光を遮断した状態でガスに光を照
射して前記酸化ガスを生成する酸化ガス生成手段と、 所定温度に加熱された前記基板表面に、前記酸化ガス生
成手段により生成された前記酸化ガスを供給して前記被
処理物を酸化する酸化手段とを備えることを特徴とする
半導体装置の製造装置。
9. A semiconductor device manufacturing apparatus for oxidizing an object to be processed exposed on a substrate surface with an oxidizing gas, wherein the oxidizing gas is irradiated by irradiating gas to the object in a state where the object is blocked from light. An oxidizing gas generating unit that generates the oxidizing gas; and an oxidizing unit that supplies the oxidizing gas generated by the oxidizing gas generating unit to the substrate surface heated to a predetermined temperature to oxidize the workpiece. Semiconductor device manufacturing apparatus.
【請求項10】 前記酸化ガス生成手段と、前記酸化手
段とはそれぞれ異なる室を形成することを特徴とする請
求項9記載の半導体装置の製造装置。
10. The apparatus for manufacturing a semiconductor device according to claim 9, wherein said oxidizing gas generating means and said oxidizing means form different chambers.
JP01347898A 1998-01-09 1998-01-09 Method for manufacturing semiconductor device Expired - Fee Related JP3252781B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01347898A JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01347898A JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11204518A true JPH11204518A (en) 1999-07-30
JP3252781B2 JP3252781B2 (en) 2002-02-04

Family

ID=11834242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01347898A Expired - Fee Related JP3252781B2 (en) 1998-01-09 1998-01-09 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3252781B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP2002289597A (en) * 2001-03-23 2002-10-04 Tokyo Electron Ltd Heat treatment device and its method
WO2003041151A1 (en) * 2001-11-08 2003-05-15 Kabushiki Kaisha Meidensha Method and device for forming oxide film
JP2007098357A (en) * 2005-10-07 2007-04-19 Fujitsu Ltd Apparatus and method for photochemistry treatment
US7598115B2 (en) 2004-08-30 2009-10-06 Samsung Mobile Display Co., Ltd. Method of fabricating organic light emitting display

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP2002289597A (en) * 2001-03-23 2002-10-04 Tokyo Electron Ltd Heat treatment device and its method
JP4655395B2 (en) * 2001-03-23 2011-03-23 東京エレクトロン株式会社 Heat treatment apparatus and method
WO2003041151A1 (en) * 2001-11-08 2003-05-15 Kabushiki Kaisha Meidensha Method and device for forming oxide film
US7214412B2 (en) 2001-11-08 2007-05-08 Kabushiki Kaisha Meidensha Magenta toner and method for producing same
CN100338744C (en) * 2001-11-08 2007-09-19 株式会社明电舍 Method and device for forming oxide film
US7598115B2 (en) 2004-08-30 2009-10-06 Samsung Mobile Display Co., Ltd. Method of fabricating organic light emitting display
JP2007098357A (en) * 2005-10-07 2007-04-19 Fujitsu Ltd Apparatus and method for photochemistry treatment

Also Published As

Publication number Publication date
JP3252781B2 (en) 2002-02-04

Similar Documents

Publication Publication Date Title
US5352623A (en) Method for manufacturing a semiconductor device
JP2636755B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7038265B2 (en) Capacitor having tantalum oxynitride film and method for making same
JPH09153491A (en) Formation of tantalum oxide film and its device
JP2001203330A (en) Method of making capacitor in semiconductor device
JP3246476B2 (en) Method of manufacturing capacitive element and capacitive element
JP4035626B2 (en) Capacitor manufacturing method for semiconductor device
JP2005150228A (en) Method of manufacturing semiconductor device
JP2001210799A (en) Manufacturing method for capacitor of semiconductor device
JP2778451B2 (en) Method for manufacturing semiconductor device
JP3252781B2 (en) Method for manufacturing semiconductor device
JPH0964307A (en) Heat treatment method of oxide thin film
US6551896B2 (en) Capacitor for analog circuit, and manufacturing method thereof
JP3450463B2 (en) Method for manufacturing semiconductor device
US6329237B1 (en) Method of manufacturing a capacitor in a semiconductor device using a high dielectric tantalum oxide or barium strontium titanate material that is treated in an ozone plasma
KR100189979B1 (en) Method for manufacturing capacitor of semiconductor device
JPH11177057A (en) Manufacture of semiconductor device
JP3250504B2 (en) Method for manufacturing semiconductor device
JP3196700B2 (en) Method for manufacturing semiconductor device
US20220108914A1 (en) Treatment methods for titanium nitride films
JPH11163282A (en) Manufacture of semiconductor device
JPH11111713A (en) Improvement of insulating film and manufacture of semi conductor device
US6194266B1 (en) Method for forming a capacitor having selective hemispherical grained polysilicon
KR0151619B1 (en) Forming method of dielectric film in the semiconductor device
KR100504434B1 (en) Method of forming capacitor

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071122

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees