JPH11163204A - Semiconductor device and mounting structure thereof - Google Patents

Semiconductor device and mounting structure thereof

Info

Publication number
JPH11163204A
JPH11163204A JP9329105A JP32910597A JPH11163204A JP H11163204 A JPH11163204 A JP H11163204A JP 9329105 A JP9329105 A JP 9329105A JP 32910597 A JP32910597 A JP 32910597A JP H11163204 A JPH11163204 A JP H11163204A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal film
resin
pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9329105A
Other languages
Japanese (ja)
Inventor
Toshisane Kawahara
登志実 川原
Mamoru Suwa
守 諏訪
Masanori Onodera
正徳 小野寺
Shuichi Kadoma
修一 門間
Shinya Nakaseko
進也 中世古
Koji Hozumi
孝司 穂積
Yoshiyuki Yoneda
義之 米田
Takashi Nomoto
隆司 埜本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9329105A priority Critical patent/JPH11163204A/en
Priority to US09/200,846 priority patent/US6329711B1/en
Publication of JPH11163204A publication Critical patent/JPH11163204A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/183Connection portion, e.g. seal
    • H01L2924/18301Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a semiconductor device provided with outer connection electrodes, enhanced in density and its mounting structure to be lessened in size and to be possessed of a large number of pins. SOLUTION: A semiconductor device is equipped with a semiconductor chip 11, a resin package 12 which encapsulates the semiconductor chip 11, resin projections 17 provided to the side of the resin package 12 which protrudes toward a mounting board, metal films 13 each provided covering the projections 17, and metal wires 18 which connect the electrode pads 14 with the metal films 13. In this case, a connecting pad 19A is provided to the metal film 13 extending nearly in a horizontal direction, and the wire 18 is connected to the connection pad 19A.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置及びその
実装構造に係り、特に高密度化された外部接続電極を有
した半導体装置及びその実装構造に関する。近年、電子
機器市場では、電子機器の小型化を実現するために、基
板に実装した際の実装面積が小さい半導体装置が望まれ
ている。また、電極ピッチや外部接続端子ピッチの大き
さの点においても、実装が技術的に容易な半導体装置が
望まれている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a mounting structure thereof, and more particularly to a semiconductor device having a high-density external connection electrode and a mounting structure thereof. 2. Description of the Related Art In recent years, in the electronic device market, a semiconductor device having a small mounting area when mounted on a substrate has been desired in order to realize downsizing of the electronic device. Also, in terms of the electrode pitch and the external connection terminal pitch, a semiconductor device which is technically easy to mount is desired.

【0002】[0002]

【従来の技術】図26及び図27は、従来の樹脂封止型
半導体装置の断面を示す図である。図26において、1
は樹脂,2は半導体素子,3はアウターリード,4はボ
ンディングワイヤ,5はダイパッドを示す。この半導体
装置はSSOP(ShrinkSmall Outline Package)と呼ば
れるパッケージ構造のものであり、アウターリード3が
ガルウイング状に曲げられて基板に実装される構成とさ
れいる。
2. Description of the Related Art FIGS. 26 and 27 are cross-sectional views of a conventional resin-sealed semiconductor device. In FIG. 26, 1
Denotes a resin, 2 denotes a semiconductor element, 3 denotes an outer lead, 4 denotes a bonding wire, and 5 denotes a die pad. This semiconductor device has a package structure called SSOP (Shrink Small Outline Package), and is configured such that the outer leads 3 are bent in a gull wing shape and mounted on a substrate.

【0003】また、図27において、1は樹脂,2は半
導体素子,4はボンディングワイヤ,6は半田ボール,
7はチップ2を搭載する搭載基板を夫々示している。こ
の半導体装置はBGA(Ball Grid Array) と呼ばれるパ
ッケージ構造のものであり、基板に実装される端子部分
が半田ボール6により形成されている。しかるに、図2
6に示すSSOPタイプの半導体装置では、樹脂1内に
示すインナーリード8からアウターリード3への引き回
し部分9の面積や、アウターリード3自身の占める面積
が大きく、実装面積が大きくなってしまうという問題点
があった。また、図27に示されるBGAタイプの半導
体装置では、搭載基板7を用いる点で、コストが高くな
ってしまうという問題点があった。
In FIG. 27, 1 is a resin, 2 is a semiconductor element, 4 is a bonding wire, 6 is a solder ball,
Reference numeral 7 denotes a mounting board on which the chip 2 is mounted. This semiconductor device has a package structure called a BGA (Ball Grid Array), and a terminal portion mounted on a substrate is formed by solder balls 6. However, FIG.
In the SSOP type semiconductor device shown in FIG. 6, the area of the routing portion 9 in the resin 1 from the inner lead 8 to the outer lead 3 and the area occupied by the outer lead 3 itself are large, and the mounting area becomes large. There was a point. Further, in the BGA type semiconductor device shown in FIG. 27, there is a problem that the use of the mounting substrate 7 increases the cost.

【0004】そこで出願人は先に、上記の問題点を解決
しうる半導体装置として、特開平9−162348号を
提案した。図28は、上記出願に係る半導体装置110
を示している。同図に示されるように、半導体装置11
0は、半導体素子111,樹脂パッケージ112,及び
金属膜113等からなる極めて簡単な構成とされてお
り、樹脂パッケージ112の実装面116に一体的に形
成された樹脂突起117に金属膜113を被膜形成する
と共に、この金属膜113と半導体素子111とをワイ
ヤ118により接続した構成とされている。
Therefore, the applicant has previously proposed Japanese Patent Application Laid-Open No. Hei 9-162348 as a semiconductor device which can solve the above-mentioned problems. FIG. 28 shows a semiconductor device 110 according to the above application.
Is shown. As shown in FIG.
Numeral 0 denotes a very simple configuration including the semiconductor element 111, the resin package 112, the metal film 113, and the like. The resin protrusion 117 integrally formed on the mounting surface 116 of the resin package 112 is coated with the metal film 113. At the same time, the metal film 113 and the semiconductor element 111 are connected by a wire 118.

【0005】上記構成とされた半導体装置110は、従
来のSSOPのようなインナーリードやアウターリード
が不要となり、インナーリードからアウターリードへの
引き回しのための面積や、アウターリード自身の面積が
不要となり、半導体装置110の小型化を図ることがで
きる。また、従来のBGAのような半田ボールを形成す
るために搭載基板を用いる必要がなくなるため、半導体
装置110のコスト低減を図ることができる。更に、樹
脂突起117及び金属膜113は、協働してBGAタイ
プの半導体装置の半田バンプと同等の機能を奏するた
め、実装性を向上することができる。
[0005] The semiconductor device 110 having the above structure does not require the inner lead and the outer lead as in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead or the area of the outer lead itself. Thus, the size of the semiconductor device 110 can be reduced. Further, since it is not necessary to use a mounting substrate for forming a solder ball like a conventional BGA, the cost of the semiconductor device 110 can be reduced. Further, the resin protrusion 117 and the metal film 113 cooperate to perform the same function as the solder bump of the BGA type semiconductor device, so that the mountability can be improved.

【0006】[0006]

【発明が解決しようとする課題】上記のように、半導体
装置110は図26及び図27に示される従来の半導体
装置では得ることができない種々の効果を実現すること
ができる。しかるに、半導体装置110は、ワイヤ11
8を金属膜113の底面にワイヤボンディングする構成
であったため、金属膜113はワイヤボンディングを行
なうに足る所定の面積(以下、要ボンディング面積とい
う)を必要としてしまう。よって、従来の半導体装置1
10では、金属膜113の大きさをこの要ボンディング
面積より小さくすることができないという問題点があっ
た。
As described above, the semiconductor device 110 can realize various effects which cannot be obtained by the conventional semiconductor device shown in FIGS. 26 and 27. However, the semiconductor device 110 has the wire 11
Since the metal film 8 is configured to be wire-bonded to the bottom surface of the metal film 113, the metal film 113 needs a predetermined area sufficient for performing wire bonding (hereinafter, referred to as a required bonding area). Therefore, the conventional semiconductor device 1
In No. 10, there is a problem that the size of the metal film 113 cannot be made smaller than the required bonding area.

【0007】このように、ワイヤボンディング処理に起
因して金属膜113の大きさが規制されると、半導体素
子11の高密度化,多ピン化を図ったとしても、樹脂パ
ッケージ112の大きさを小さくすることができず、半
導体装置110の小型化を図ることができなくなる。ま
た、従来のように直接ワイヤ118を金属膜113に接
続する構成では、金属膜113の配設位置がワイヤボン
ディング処理可能範囲内に限定されてしまい、よって所
望する位置に金属膜113を形成することができないと
いう問題点もある。
As described above, when the size of the metal film 113 is regulated due to the wire bonding process, the size of the resin package 112 is reduced even if the density of the semiconductor element 11 and the number of pins are increased. The size cannot be reduced, and the size of the semiconductor device 110 cannot be reduced. Further, in a configuration in which the wire 118 is directly connected to the metal film 113 as in the related art, the disposition position of the metal film 113 is limited within the range in which the wire bonding process can be performed, and thus the metal film 113 is formed at a desired position. There is also a problem that it is not possible.

【0008】本発明は上記の点に鑑みてなされたもので
あり、小型化及び多ピン化を行ないうる半導体装置及び
その実装構造を提供することを目的とする。
The present invention has been made in view of the above points, and has as its object to provide a semiconductor device which can be reduced in size and increase in the number of pins, and a mounting structure thereof.

【0009】[0009]

【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項1
記載の発明では、半導体素子と、該半導体素子を封止す
る樹脂パッケージと、該樹脂パッケージの実装側面に突
出形成された樹脂突起と、該樹脂突起に配設された複数
の金属膜と、前記半導体素子上の電極パッドと前記金属
膜とを電気的に接続する接続部材とを具備してなる半導
体装置にあって、前記金属膜に略水平方向に延出する接
続パッドを形成し、該接続パッドに前記接続部材を接続
する構成としたことを特徴とするものである。
The above objects can be attained by taking the following means. Claim 1
In the described invention, the semiconductor element, a resin package for sealing the semiconductor element, a resin protrusion protrudingly formed on a mounting side surface of the resin package, a plurality of metal films disposed on the resin protrusion, In a semiconductor device comprising an electrode pad on a semiconductor element and a connection member for electrically connecting the metal film, a connection pad extending in a substantially horizontal direction is formed on the metal film. The connection member is connected to a pad.

【0010】また、請求項2記載の発明では、半導体素
子と、該半導体素子を封止する樹脂パッケージと、該樹
脂パッケージの実装側面に突出形成された樹脂突起と、
該樹脂突起に配設された複数の金属膜と、前記半導体素
子上の電極パッドと前記金属膜とを電気的に接続する接
続部材とを具備してなる半導体装置にあって、前記金属
膜に鍔状の接続パッドを形成し、該接続パッドに前記接
続部材を接続する構成としたことを特徴とするものであ
る。
Further, according to the present invention, a semiconductor device, a resin package for encapsulating the semiconductor device, a resin protrusion protruding from a mounting side surface of the resin package,
A semiconductor device, comprising: a plurality of metal films provided on the resin protrusion; and a connection member for electrically connecting an electrode pad on the semiconductor element and the metal film. A flange-shaped connection pad is formed, and the connection member is connected to the connection pad.

【0011】また、請求項3記載の発明では、前記請求
項1または2記載の半導体装置において、前記樹脂突起
の形状を円柱状または先端の尖った円錐形状としたこと
を特徴とするものである。また、請求項4記載の発明で
は、前記請求項1乃至3のいずれかに記載の半導体装置
において、前記接続部材が接続される中継パッドと、該
中継パッドと前記金属膜とを接続する配線と、該配線に
形成され前記樹脂パッケージと係合するアンカー部とを
設けたことを特徴とするものである。
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the shape of the resin projection is a column or a conical shape with a sharp tip. . According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, a relay pad to which the connection member is connected, and a wiring connecting the relay pad and the metal film are provided. And an anchor portion formed on the wiring and engaged with the resin package.

【0012】また、請求項5記載の発明では、前記請求
項1乃至4のいずれかに記載の半導体装置において、前
記樹脂パッケージの前記金属膜が形成される面に、凹凸
部を形成したことを特徴とするものである。また、請求
項6記載の発明では、前記請求項1乃至5のいずれかに
記載の半導体装置において、前記接続部材が接続される
中継パッドと、前記半導体素子と対向する位置に設けら
れた素子対向樹脂突起に形成された素子対向金属膜と、
前記中継パッドと前記素子対向金属膜とを接続するワイ
ヤとを設けたことを特徴とするものである。
According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, an uneven portion is formed on a surface of the resin package on which the metal film is formed. It is a feature. According to a sixth aspect of the present invention, in the semiconductor device according to any one of the first to fifth aspects, a relay pad to which the connection member is connected and an element facing element provided at a position facing the semiconductor element. An element-facing metal film formed on the resin protrusion;
A wire for connecting the relay pad and the element-facing metal film is provided.

【0013】また、請求項7記載の発明では、前記請求
項1乃至6のいずれかに記載の半導体装置において、前
記金属膜の配設ピッチと、前記半導体素子上の電極パッ
ドの配設ピッチを略同一としたことを特徴とするもので
ある。また、請求項8記載の発明では、前記請求項1乃
至7のいずれかに記載の半導体装置において、前記接続
部材がワイヤであることを特徴とするものである。
According to a seventh aspect of the present invention, in the semiconductor device according to any one of the first to sixth aspects, the arrangement pitch of the metal film and the arrangement pitch of the electrode pads on the semiconductor element are different from each other. It is characterized by being substantially the same. According to an eighth aspect of the present invention, in the semiconductor device according to any one of the first to seventh aspects, the connection member is a wire.

【0014】また、請求項9記載の発明では、前記請求
項1乃至7のいずれかに記載の半導体装置において、前
記接続部材が突起電極であり、前記半導体素子を前記接
続パッドにフェイスダウンボンディングしてなることを
特徴とするものである。また、請求項10記載の発明で
は、前記請求項1乃至9のいずれかに記載の半導体装置
において、前記樹脂パッケージの前記金属膜が形成され
た面に、熱可塑性樹脂よりなるアンダーフィル樹脂を配
設したことを特徴とするものである。
According to a ninth aspect of the present invention, in the semiconductor device according to any one of the first to seventh aspects, the connection member is a protruding electrode, and the semiconductor element is face-down bonded to the connection pad. It is characterized by becoming. According to a tenth aspect of the present invention, in the semiconductor device according to any one of the first to ninth aspects, an underfill resin made of a thermoplastic resin is disposed on a surface of the resin package on which the metal film is formed. It is characterized by having been provided.

【0015】また、請求項11記載の発明では、前記請
求項1乃至9のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記半導体
装置と前記実装基板との間に熱硬化性のアンダーフィル
樹脂を介装してなることを特徴とするものである。
According to an eleventh aspect of the present invention, in the semiconductor device mounting structure for mounting the semiconductor device according to any one of the first to ninth aspects on a mounting substrate, the semiconductor device and the mounting substrate may be connected to each other. And a thermosetting underfill resin.

【0016】更に、請求項12記載の発明では、前記請
求項1乃至9のいずれかに記載の半導体装置を実装基板
に実装する半導体装置の実装構造において、前記半導体
装置と前記実装基板との間に熱可塑性のアンダーフィル
樹脂を介装してなることを特徴とするものである。
According to a twelfth aspect of the present invention, in the semiconductor device mounting structure for mounting the semiconductor device according to any one of the first to ninth aspects on a mounting substrate, the semiconductor device and the mounting substrate may be disposed between the semiconductor device and the mounting substrate. A thermoplastic underfill resin.

【0017】上記した各手段は、次のように作用する。
請求項1及び請求項2記載の発明によれば、樹脂突起に
配設された金属膜に略水平方向に延出した、或いは金属
膜に鍔状とされた接続パッドを形成し、この接続パッド
に接続部材を接続することにより半導体素子と金属膜と
を電気的に接続する構成としたことにより、接続部材は
金属膜の底面ではなく接続パッドに接続されるため、金
属膜の小面積化を図ることができる。これにより、隣接
する金属膜間のピッチを小さくすることができ、樹脂パ
ッケージに金属膜を高密度に配設することができる。
Each of the above means operates as follows.
According to the first and second aspects of the invention, the metal film provided on the resin protrusion is provided with a connection pad extending in a substantially horizontal direction or formed in a metal film with a flange shape. Since the semiconductor element and the metal film are electrically connected to each other by connecting the connection member to the connection member, the connection member is connected to the connection pad instead of the bottom surface of the metal film. Can be planned. Thereby, the pitch between adjacent metal films can be reduced, and the metal films can be arranged at high density in the resin package.

【0018】また、接続パッドは樹脂パッケージに係止
された状態となるため、金属膜が小面積化されても、接
続パッドは樹脂パッケージに対しアンカー効果を発生
し、よって金属膜が樹脂パッケージから離脱することを
防止することができる。また、請求項3記載の発明によ
れば、樹脂突起の形状を円柱状または先端の尖った円錐
形状としたことにより、樹脂突起を有効に小面積化する
ことができる。
Further, since the connection pads are locked to the resin package, even if the metal film is reduced in area, the connection pads generate an anchor effect on the resin package. Separation can be prevented. According to the third aspect of the present invention, the resin protrusion can be effectively reduced in area by forming the shape of the resin protrusion into a columnar shape or a conical shape with a sharp tip.

【0019】また、請求項4記載の発明によれば、半導
体素子と金属膜との間に中継パット及び配線が介在する
構成となるため、中継パッド及び配線の形状を適宜選定
することにより、半導体素子から金属膜に至る電気的接
続経路に自由度を持たせることができる。これにより、
金属膜を任意の位置に配置することが可能となり、よっ
て金属膜を効率良く配置することにより半導体装置の小
型化を図ることができる。
According to the fourth aspect of the present invention, the relay pad and the wiring are interposed between the semiconductor element and the metal film. The degree of freedom can be given to the electrical connection path from the element to the metal film. This allows
The metal film can be arranged at an arbitrary position, so that the semiconductor device can be downsized by efficiently arranging the metal film.

【0020】また、配線には樹脂パッケージと係合する
アンカー部が形成されているため、配線が樹脂パッケー
ジから離脱してしまうことを防止でき、半導体装置の信
頼性を向上させることができる。また、請求項5記載の
発明によれば、樹脂パッケージの金属膜が形成される面
に凹凸部を形成したことにより、半導体装置をアンダー
フィル樹脂を用いて実装基板に実装した際、凹凸部がア
ンダーフィル樹脂に食い込むため、半導体装置とアンダ
ーフィル樹脂との接合力を増大させることができる。
Further, since the wiring is provided with an anchor portion which engages with the resin package, the wiring can be prevented from being detached from the resin package, and the reliability of the semiconductor device can be improved. According to the fifth aspect of the present invention, the unevenness portion is formed on the surface of the resin package on which the metal film is formed, so that when the semiconductor device is mounted on the mounting board using the underfill resin, the unevenness portion is formed. Since it penetrates into the underfill resin, the bonding strength between the semiconductor device and the underfill resin can be increased.

【0021】このため、例えば半導体素子の不具合等に
より、半導体装置を実装基板からやむなくリプレースす
る場合、半導体装置の実装基板からの取り除きに伴いア
ンダーフィル樹脂は半導体装置側に接合した状態を維持
する。よって、実装基板側にはアンダーフィル樹脂が残
存しないため、新たな半導体装置の搭載処理を容易に行
なうことができる。
For this reason, when the semiconductor device is unavoidably replaced from the mounting substrate due to, for example, a defect of the semiconductor element, the underfill resin is maintained in a state of being bonded to the semiconductor device side as the semiconductor device is removed from the mounting substrate. Therefore, since no underfill resin remains on the mounting substrate side, mounting processing of a new semiconductor device can be easily performed.

【0022】また、請求項6記載の発明によれば、半導
体素子と対向する位置、即ち半導体素子の下部位置に素
子対向金属膜を設けることにより、金属膜(素子対向金
属膜を含む)をマトリックス状に配置することができ
る。また、半導体素子の下部位置に素子対向金属膜を設
けても、この素子対向金属膜はワイヤ及び中継パッドを
介して半導体素子に接続される。よって、金属膜を高密
度に配置することが可能となり、これに伴い金属膜間の
ピッチも小ピッチ化することができるため、半導体装置
の小型化,多ピン化を図ることができる。
According to the present invention, the metal film (including the metal film opposed to the element) is formed in the matrix by providing the element opposed metal film at a position facing the semiconductor element, that is, at a position below the semiconductor element. It can be arranged in a shape. Further, even if an element-facing metal film is provided below the semiconductor element, the element-facing metal film is connected to the semiconductor element via the wire and the relay pad. Therefore, the metal films can be arranged at a high density, and the pitch between the metal films can be reduced accordingly, so that the size of the semiconductor device can be reduced and the number of pins can be increased.

【0023】また、請求項7記載の発明によれば、金属
膜の配設ピッチと、半導体素子上の電極パッドの配設ピ
ッチを略同一としたことにより、実装時において半導体
装置を実装基板にフリップチップ実装することが可能と
なる。よって、半導体素子と実装基板との間の配線長を
短くすることができ、電気的特性の向上を図ることがで
きる。
According to the seventh aspect of the present invention, the arrangement pitch of the metal film and the arrangement pitch of the electrode pads on the semiconductor element are made substantially the same. Flip-chip mounting becomes possible. Therefore, the wiring length between the semiconductor element and the mounting board can be reduced, and the electrical characteristics can be improved.

【0024】また、請求項8記載の発明によれば、接続
部材をワイヤとしたことにより、周知のワイヤボンディ
ング技術を用いて半導体素子と接続パッド、或いは半導
体素子と中継パットとを接続することができ、接続処理
を容易に行なうことができる。また、請求項9記載の発
明によれば、接続部材を突起電極とし、半導体素子を接
続パッドにフェイスダウンボンディングする構成とした
ことにより、半導体素子と接続パッドとの間における電
気的特性を向上させることができる。
According to the eighth aspect of the present invention, since the connection member is a wire, the semiconductor element and the connection pad or the semiconductor element and the relay pad can be connected using a known wire bonding technique. Connection processing can be easily performed. According to the ninth aspect of the present invention, the connection member is formed as a protruding electrode, and the semiconductor element is face-down bonded to the connection pad, thereby improving the electrical characteristics between the semiconductor element and the connection pad. be able to.

【0025】また、請求項10及び12記載の発明によ
れば、アンダーフィル樹脂が熱硬化性のアンダーフィル
樹脂を介装したことにより、熱硬化性樹脂は昇温させる
ことにより樹脂が可塑化するため、実装後における半導
体装置のリワークを容易とすることができる。更に、請
求項11記載の発明によれば、前記請求項1乃至9のい
ずれかに記載の半導体装置と実装基板との間に熱硬化性
のアンダーフィル樹脂を介装したことにより、金属膜が
小面積化され高密度に配置されても、アンダーフィル樹
脂の接合力により半導体装置と実装基板を確実に接合す
ることができる。
According to the tenth and twelfth aspects of the present invention, since the underfill resin is provided with the thermosetting underfill resin, the thermosetting resin is plasticized by raising the temperature. Therefore, rework of the semiconductor device after mounting can be facilitated. Further, according to the invention of claim 11, since the thermosetting underfill resin is interposed between the semiconductor device according to any one of claims 1 to 9 and the mounting substrate, the metal film is formed. Even if the area is reduced and the density is high, the semiconductor device and the mounting substrate can be reliably bonded by the bonding force of the underfill resin.

【0026】[0026]

【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図1乃至図3は本発明の第1実施
例である半導体装置10A及びその実装構造を示してい
る。図1は半導体装置10Aの断面を示し、図2は半導
体装置10Aの底面を示し、更に図3は後述する金属膜
13を示す図である。
Embodiments of the present invention will now be described with reference to the drawings. 1 to 3 show a semiconductor device 10A according to a first embodiment of the present invention and a mounting structure thereof. 1 shows a cross section of the semiconductor device 10A, FIG. 2 shows a bottom surface of the semiconductor device 10A, and FIG. 3 shows a metal film 13 described later.

【0027】半導体装置10Aは、大略すると半導体素
子11,樹脂パッケージ12,及び金属膜13とからな
る極めて簡単な構成とされている。半導体素子11は、
その上面に複数の電極パッド14が形成されており、ま
た素子固定樹脂15上に搭載された構成とされている。
また、樹脂パッケージ12は、例えばエポキシ樹脂を後
述するようにモールド成形(ポッティングも可能であ
る)することにより形成されるものである。
The semiconductor device 10A has a very simple structure comprising a semiconductor element 11, a resin package 12, and a metal film 13 in a rough manner. The semiconductor element 11
A plurality of electrode pads 14 are formed on the upper surface, and are mounted on the element fixing resin 15.
The resin package 12 is formed by molding (potting is also possible) an epoxy resin, for example, as described later.

【0028】また、金属膜13は外部接続端子として機
能するものであり、樹脂パッケージ12に形成された樹
脂突起17を覆うように形成されている。この金属膜1
3と前記した電極パッド14との間にはワイヤ18が配
設されており、これにより金属膜13と半導体素子11
は電気的に接続した構成となっている。ここで、金属膜
13及び樹脂突起17に注目する。先ず、樹脂突起17
に注目すると、本実施例では樹脂突起17の形状を円錐
形状としている。従って、この樹脂突起17に形成され
る金属膜13も円錐形状となっている。このように、樹
脂突起17の形状を円錐形状としたのは、樹脂パッケー
ジ12との接合部分の面積を大きく取ることにより機械
的強度を持たせ、かつ先端部分を尖った形状とすること
により実装基板25I配設される実装電極26の隣接ピ
ッチをなるべく広く取るためである。
The metal film 13 functions as an external connection terminal, and is formed so as to cover the resin protrusion 17 formed on the resin package 12. This metal film 1
A wire 18 is provided between the metal film 13 and the semiconductor element 11.
Are electrically connected. Here, attention is paid to the metal film 13 and the resin protrusion 17. First, the resin protrusion 17
In this embodiment, the shape of the resin projection 17 is conical. Therefore, the metal film 13 formed on the resin protrusion 17 also has a conical shape. The reason why the shape of the resin protrusion 17 is conical is that mounting is achieved by increasing the area of the joint portion with the resin package 12 to provide mechanical strength and by making the tip end portion sharp. This is to make the adjacent pitch of the mounting electrodes 26 provided on the substrate 25I as wide as possible.

【0029】また、金属膜13に注目すると、この金属
膜13には接続パッド19Aが一体的に形成されてい
る。図3(A)は、図1に示した構成と対応する接続パ
ッド19Aが形成された金属膜13を示している。同図
に示されるように、接続パッド19Aは、金属膜13の
上縁部から略水平一方向に延出した構成とされている。
また、接続パッド19Aは、ワイヤ18をワイヤボンデ
ィングするに足る十分な面積を有するよう構成されてい
る。
Further, focusing on the metal film 13, the connection pad 19A is integrally formed on the metal film 13. FIG. 3A shows a metal film 13 on which connection pads 19A corresponding to the configuration shown in FIG. 1 are formed. As shown in the figure, the connection pad 19A is configured to extend substantially in one horizontal direction from the upper edge of the metal film 13.
The connection pad 19A is configured to have a sufficient area for wire bonding the wire 18.

【0030】前記したワイヤ18は、この接続パッド1
9Aにワイヤボンディングされており、よってワイヤ1
8は接続パッド19Aを介して金属膜13に電気的に接
続された構成となっている。即ち、本実施例の構成で
は、ワイヤ18は金属膜13の底面ではなく、金属膜1
3より略水平方向に延出した接続パッド19Aに接続さ
れる。
The wire 18 is connected to the connection pad 1
9A is wire-bonded to wire 1A.
Reference numeral 8 denotes a configuration electrically connected to the metal film 13 via the connection pad 19A. That is, in the configuration of the present embodiment, the wire 18 is not the bottom of the metal film 13 but the metal film 1.
3 is connected to a connection pad 19A extending in a substantially horizontal direction.

【0031】よって、従来の半導体装置110(図28
参照)のように、金属膜13にワイヤ18をボンディン
グするための面積(要ボンディング面積)を設ける必要
がなくなり、金属膜13の小面積化を図ることができ
る。このように、金属膜13が小面積化することによ
り、隣接する金属膜間のピッチを小さくすることが可能
となり、よって樹脂パッケージ12に金属膜13を高密
度に配設することが可能となる。従って、従来に比べて
同一個数の金属膜13を形成するのに必要とする樹脂パ
ッケージ12の面積を小さくすることができ、よって半
導体装置10Aの小型化を図ることができる。
Therefore, the conventional semiconductor device 110 (FIG. 28)
(See FIG. 2), it is not necessary to provide an area (bonding area required) for bonding the wire 18 to the metal film 13, and the area of the metal film 13 can be reduced. As described above, by reducing the area of the metal film 13, the pitch between adjacent metal films can be reduced, so that the metal films 13 can be arranged in the resin package 12 at high density. . Therefore, the area of the resin package 12 required for forming the same number of metal films 13 can be reduced as compared with the related art, and the size of the semiconductor device 10A can be reduced.

【0032】また、上記の接続パッド19Aは、樹脂パ
ッケージ12の内部に埋設された構成となっているた
め、接続パッド19Aは樹脂パッケージ12に対しアン
カー効果を発生する。また、前記のように接続パッド1
9Aは金属膜13と一体的に形成された構成とされてい
る。よって、金属膜13と樹脂パッケージ12との接合
力は、接続パッド19Aと樹脂パッケージ12との結合
力分だけ増大することとなり、金属膜13が樹脂パッケ
ージ12から離脱することを防止することができる。
Since the connection pad 19A is embedded in the resin package 12, the connection pad 19A generates an anchor effect on the resin package 12. Also, as described above, the connection pad 1
9A is formed integrally with the metal film 13. Therefore, the bonding force between the metal film 13 and the resin package 12 is increased by the bonding force between the connection pad 19A and the resin package 12, and the metal film 13 can be prevented from detaching from the resin package 12. .

【0033】ところで、図1に示した半導体装置10A
では、図3(A)に示す接続パッド19Aを用いた例に
ついて説明したが、接続パッドの形状は図3(A)に示
す接続パッド19Aに限定されるものではない。例え
ば、図3(B)に示すような、金属膜13の上縁全周か
ら略水平方向に鍔状に延出した接続パッド19Bを用い
ることも可能である。この構成とすることによっても、
金属膜13の小面積化を図ることができると共に、金属
膜13の樹脂パッケージ12からの離脱を防止すること
ができる。
Incidentally, the semiconductor device 10A shown in FIG.
Although an example using the connection pad 19A shown in FIG. 3A has been described, the shape of the connection pad is not limited to the connection pad 19A shown in FIG. 3A. For example, as shown in FIG. 3B, it is also possible to use a connection pad 19B extending in a substantially horizontal flange shape from the entire periphery of the upper edge of the metal film 13. With this configuration,
The area of the metal film 13 can be reduced, and separation of the metal film 13 from the resin package 12 can be prevented.

【0034】また、上記構成とされた半導体装置10A
は、従来のSSOPで必要とされたインナーリードやア
ウターリードが不要となり、インナーリードからアウタ
ーリードへの引き回しのための面積や、アウターリード
自身の面積が不要となり、半導体装置10Aの小型化を
図ることができる。更に、従来のBGA(図27参照)
のような半田ボールを形成するために搭載基板を用いる
必要がなくなるため、半導体装置10Aのコスト低減を
図ることができる。また、樹脂突起17及び金属膜13
は、協働してBGAタイプの半導体装置の半田バンプと
同等の機能を奏するため、実装性を向上することができ
る。
The semiconductor device 10A having the above structure
Does not require the inner lead and the outer lead required in the conventional SSOP, and does not require the area for routing from the inner lead to the outer lead or the area of the outer lead itself, and achieves miniaturization of the semiconductor device 10A. be able to. Furthermore, a conventional BGA (see FIG. 27)
Since it is not necessary to use a mounting substrate to form such solder balls, the cost of the semiconductor device 10A can be reduced. Also, the resin protrusion 17 and the metal film 13
Have the same function as the solder bumps of the BGA type semiconductor device in cooperation with each other, so that the mountability can be improved.

【0035】ここで、上記構成とされた半導体装置10
Aの実装基板25への実装構造について説明する。図1
に示されるように、半導体装置10Aを実装基板25へ
実装する際、本実施例では半導体装置10Aと実装基板
25との間にアンダーフィル樹脂23を配設したことを
特徴としている。このアンダーフィル樹脂23は、例え
ば熱硬化性の樹脂により形成されており、半導体装置1
0Aと実装基板25との接合強度を増大させるために配
設されている。
Here, the semiconductor device 10 having the above-described configuration is used.
The mounting structure of A on the mounting board 25 will be described. FIG.
As shown in (1), when the semiconductor device 10A is mounted on the mounting substrate 25, the present embodiment is characterized in that the underfill resin 23 is disposed between the semiconductor device 10A and the mounting substrate 25. The underfill resin 23 is formed of, for example, a thermosetting resin, and the semiconductor device 1
It is provided to increase the bonding strength between 0A and the mounting board 25.

【0036】前記したように、本実施例に係る半導体装
置10Aは、ワイヤ18を接続パッド19A(19B)
に接続する構成とすることにより、金属膜13の面積が
小さくなっている。前記した図28に示す従来の半導体
装置110では、金属膜113の面積が広いため、よっ
て半導体装置110を実装した際に金属膜113と実装
基板との接合力が強く、よってアンダーフィル樹脂を設
ける必要がなかった。
As described above, in the semiconductor device 10A according to the present embodiment, the wires 18 are connected to the connection pads 19A (19B).
, The area of the metal film 13 is reduced. In the conventional semiconductor device 110 shown in FIG. 28 described above, since the area of the metal film 113 is large, the bonding strength between the metal film 113 and the mounting substrate is strong when the semiconductor device 110 is mounted, and therefore, the underfill resin is provided. There was no need.

【0037】しかるに、本実施例に係る半導体装置10
Aは、金属膜13の面積が小さいため、この金属膜13
と実装基板24の実装電極26との接合力のみでは、半
導体装置10Aと実装基板25との間に十分な接合強度
を持たせることができない。そこで、本実施例に係る実
装構造では、半導体装置10Aと実装基板25との間に
熱硬化性のアンダーフィル樹脂23を介装し、このアン
ダーフィル樹脂23の接合力により半導体装置10Aと
実装基板25とを接合した構成としている。この構成と
することにより、金属膜13を高密度に配設しつつ、か
つ半導体装置10Aと実装基板25との接合性を向上さ
せることができる。
However, the semiconductor device 10 according to the present embodiment
A indicates that the area of the metal film 13 is small.
A sufficient bonding strength between the semiconductor device 10A and the mounting substrate 25 cannot be provided only by the bonding force between the semiconductor device 10A and the mounting electrode 26 of the mounting substrate 24. Therefore, in the mounting structure according to the present embodiment, a thermosetting underfill resin 23 is interposed between the semiconductor device 10A and the mounting substrate 25, and the bonding force of the underfill resin 23 causes the semiconductor device 10A to 25 is joined. With this configuration, the bonding property between the semiconductor device 10A and the mounting substrate 25 can be improved while disposing the metal films 13 at high density.

【0038】続いて、上記した第1実施例に係る半導体
装置10Aの製造方法について説明する。半導体装置1
0Aは、図8に示されるリードフレーム20を用いて製
造される。このリードフレーム20を構成する導電性金
属基材21には、複数の円錐形状の凹部22が形成され
ており、またこの凹部22内には金属膜13が形成され
ている。更に、導電性金属基材21の上面で凹部22の
近傍位置には、金属膜13の上縁と一体的に接続した接
続パッド19Aが水平方向に延在するよう形成されてい
る。
Next, a method of manufacturing the semiconductor device 10A according to the first embodiment will be described. Semiconductor device 1
OA is manufactured using the lead frame 20 shown in FIG. A plurality of conical recesses 22 are formed in a conductive metal base 21 constituting the lead frame 20, and a metal film 13 is formed in the recesses 22. Further, a connection pad 19A integrally connected to the upper edge of the metal film 13 is formed at a position near the recess 22 on the upper surface of the conductive metal base 21 so as to extend in the horizontal direction.

【0039】上記の凹部22は、半導体装置10Aに形
成された樹脂突起17の形成位置と対応する位置に形成
されており、またその形状は樹脂突起17の形状と対応
する円錐形状とされている。また、リードフレーム20
は複数の半導体装置10Aを一括的に形成できるよう
(即ち、いわゆる複数個取りができるよう)構成されて
おり、従って凹部22,金属膜13,及び接続パッド1
9Aも1枚の金属基材21に複数組形成されている。
The recess 22 is formed at a position corresponding to the formation position of the resin protrusion 17 formed on the semiconductor device 10A, and has a conical shape corresponding to the shape of the resin protrusion 17. . In addition, the lead frame 20
Is configured so that a plurality of semiconductor devices 10A can be formed at a time (that is, so-called multiple devices can be formed).
9A is also formed in multiple sets on one metal substrate 21.

【0040】先ず、半導体装置10Aの製造工程の内、
リードフレーム20の製造工程について図4乃至図8を
用いて説明する。リードフレーム20を製造するには、
先ず図4に示すように、導電材料(例えば銅)よりなる
平板状の金属基材21を用意し、これをプレス加工装置
に装着する。プレス加工装置にはプレス型27が設けら
れており、このプレス型27には複数の円錐突起28が
形成されている。この円錐突起28の形状及び配設位置
は、金属膜13の形状(円錐形状)及び形成位置に対応
するよう構成されている。
First, in the manufacturing process of the semiconductor device 10A,
The manufacturing process of the lead frame 20 will be described with reference to FIGS. To manufacture the lead frame 20,
First, as shown in FIG. 4, a flat metal substrate 21 made of a conductive material (for example, copper) is prepared, and is mounted on a press working device. The press working apparatus is provided with a press die 27, on which a plurality of conical protrusions 28 are formed. The shape and arrangement position of the conical protrusion 28 are configured to correspond to the shape (cone shape) and formation position of the metal film 13.

【0041】金属基板21がプレス加工装置に装着され
ると、プレス型27は下動して金属基板21に対し塑性
加工を行なう。具体的には、図5に示されるように、プ
レス型27に形成された円錐突起28が金属基板21に
圧入される。続いて、プレス型27は上動し、これによ
り図6に示されるように、金属基板21に凹部22が形
成される。
When the metal substrate 21 is mounted on the press working device, the press die 27 moves downward to perform plastic working on the metal substrate 21. Specifically, as shown in FIG. 5, a conical protrusion 28 formed on a press die 27 is pressed into the metal substrate 21. Subsequently, the press mold 27 moves upward, thereby forming a concave portion 22 in the metal substrate 21 as shown in FIG.

【0042】上記のように金属基板21に凹部22が形
成されると、続いてこの金属基材21の上下両面にメッ
キレジスト24が塗布される。このメッキレジスト24
は、例えば感光性樹脂であり、スピナー等を用いて所定
膜厚に塗布される。続いて、メッキレジスト24に図示
しないマスクを用いて露光処理を行い、その後に現像処
理を行うことによりメッキレジスト24の凹部形成位置
に対応する部位を除去し開口部24aを形成する。この
際、接続パッド19Aの形成位置も、合わせてメッキレ
ジスト24を除去しておく。
When the recess 22 is formed in the metal substrate 21 as described above, subsequently, a plating resist 24 is applied to both upper and lower surfaces of the metal base 21. This plating resist 24
Is a photosensitive resin, for example, and is applied to a predetermined film thickness using a spinner or the like. Subsequently, an exposure process is performed on the plating resist 24 using a mask (not shown), and then a development process is performed to remove a portion of the plating resist 24 corresponding to the concave portion forming position, thereby forming an opening 24a. At this time, the plating resist 24 is also removed at the position where the connection pad 19A is formed.

【0043】上記のメッキレジスト形成工程が終了する
と、続いて金属膜形成工程が実施され金属膜13及び接
続パッド19Aが形成される。本実施例においては、金
属膜13及び接続パッド19Aの形成にメッキ法を用い
ており、例えば金属基材21をメッキ槽に浸漬すること
により電界メッキを行う。図7は、金属膜13及び接続
パッド19Aが形成された金属基材21を示している。
尚、この金属膜13及び接続パッド19Aの厚さは、メ
ッキ時間を制御することにより任意に設定することがで
きる。
When the plating resist forming step is completed, a metal film forming step is subsequently performed to form the metal film 13 and the connection pad 19A. In the present embodiment, a plating method is used to form the metal film 13 and the connection pad 19A. For example, electrolytic plating is performed by immersing the metal substrate 21 in a plating tank. FIG. 7 shows the metal substrate 21 on which the metal film 13 and the connection pad 19A are formed.
The thickness of the metal film 13 and the thickness of the connection pad 19A can be arbitrarily set by controlling the plating time.

【0044】上記の処理を実施することにより金属膜1
3及び接続パッド19Aは金属基材21に形成される
が、後に説明するように分離工程において、金属基材2
1に形成された金属膜13及び接続パッド19Aは、樹
脂パッケージ12をリードフレーム20から分離する際
に樹脂パッケージ12と共にリードフレーム20から剥
離する必要がある。
By performing the above processing, the metal film 1
3 and the connection pads 19A are formed on the metal substrate 21. In the separation step, as will be described later, the metal substrate 2
When the resin package 12 is separated from the lead frame 20, the metal film 13 and the connection pad 19A formed on the lead frame 20 need to be separated from the lead frame 20 together with the resin package 12.

【0045】このため、金属膜13及び接続パッド19
Aは金属基材21に対しある程度の分離性も要求され
る。従って、金属膜13及び接続パッド19Aを凹部2
2等に形成するに先立ち、上記分離性を確保するため
に、凹部22及びその周辺位置に導電性のペースト等の
分離性を向上させる部材を塗布しておき、その上部に金
属膜13及び接続パッド19Aを形成する構成としても
よい。
For this reason, the metal film 13 and the connection pad 19
A is required to have a certain degree of separability from the metal substrate 21. Therefore, the metal film 13 and the connection pad 19A are
Prior to forming the second and the like, in order to ensure the above-mentioned separability, a member for improving separability such as a conductive paste is applied to the concave portion 22 and its peripheral position, and the metal film 13 and the connection are formed thereon. The pad 19A may be formed.

【0046】上記のように金属膜形成工程において金属
膜13及び接続パッド19Aが形成されると、続いてメ
ッキレジスト24を除去するレジスト除去工程が実施さ
れ、図8に示されるリードフレーム20が形成される。
尚、上記した金属膜形成工程では、メッキ法を用いて金
属膜13及び接続パッド19Aを形成する方法を説明し
たが、金属膜13及び接続パッド19Aの形成はメッキ
法に限定されるものではなく、例えば蒸着法,スパッタ
リング法等の他の膜形成技術を用いて形成する構成とし
てもよい。
When the metal film 13 and the connection pads 19A are formed in the metal film forming step as described above, a resist removing step of removing the plating resist 24 is performed, and the lead frame 20 shown in FIG. 8 is formed. Is done.
In the above-described metal film forming step, a method of forming the metal film 13 and the connection pad 19A using a plating method has been described, but the formation of the metal film 13 and the connection pad 19A is not limited to the plating method. For example, it may be configured to use another film forming technique such as an evaporation method and a sputtering method.

【0047】また、金属基材21に凹部22を形成する
方法も、前記したプレス加工に限定されるものではな
く、ドリル加工,或いは異方性を有したエッチング加工
を用いることも可能である。上記のようにリードフレー
ム20が形成されると、続いて図9に示すように、リー
ドフレーム20の所定素子搭載位置に素子固定樹脂15
を塗布すると共に、素子固定樹脂15の上部に半導体素
子11を搭載する(素子搭載工程)。素子固定樹脂15
は絶縁性を有すると共に接着剤として機能し、よって半
導体素子11はリードフレーム20上に素子固定樹脂1
5の接着力により搭載された状態となる。
Further, the method of forming the concave portion 22 in the metal base 21 is not limited to the above-mentioned press working, but it is also possible to use drilling or anisotropic etching. When the lead frame 20 is formed as described above, subsequently, as shown in FIG.
Is applied, and the semiconductor element 11 is mounted on the element fixing resin 15 (element mounting step). Element fixing resin 15
Has an insulating property and also functions as an adhesive, so that the semiconductor element 11 is provided on the lead frame 20 with the element fixing resin 1.
5 is mounted by the adhesive force.

【0048】素子搭載工程が終了すると、リードフレー
ム20はワイヤボンディング装置に装着され、図10に
示されるように、半導体素子11に形成された電極パッ
ド14と、金属膜13に一体的に形成された接続パッド
19Aとの間にワイヤ18を配設する。これにより、半
導体素子11と金属膜13とは、ワイヤ18及び接続パ
ッド19Aを介して電気的に接続する(接続工程)。
When the element mounting step is completed, the lead frame 20 is mounted on a wire bonding apparatus, and is integrally formed on the electrode pad 14 formed on the semiconductor element 11 and the metal film 13 as shown in FIG. The wire 18 is disposed between the connection pad 19A and the connection pad 19A. As a result, the semiconductor element 11 and the metal film 13 are electrically connected via the wires 18 and the connection pads 19A (connection step).

【0049】また、上記接続工程において、接続パッド
19Aはワイヤボンディング処理を行なうに足る十分な
面積を有しており、かつ接続パッド19Aの下部には金
属基材21が位置している。ワイヤ18を接続パッド1
9Aにボンディングする手段としては、通常超音波溶接
法が用いられるが、上記のように接続パッド19Aがワ
イヤボンディング処理を行なうに足る十分な面積を有
し、かつ接続パッド19Aの下部にブロック状の金属基
材21が位置することにより、ワイヤボンディング処理
を確実に行なうことができる。
In the connection step, the connection pad 19A has a sufficient area for performing the wire bonding process, and the metal base 21 is located below the connection pad 19A. Connect wire 18 to connection pad 1
As a means for bonding to 9A, an ultrasonic welding method is usually used. However, as described above, the connection pad 19A has a sufficient area for performing the wire bonding process, and a block-like shape is formed below the connection pad 19A. By locating the metal base 21, the wire bonding process can be performed reliably.

【0050】上記の接続工程が終了すると、続いてリー
ドフレーム20上に半導体素子11を封止する樹脂パッ
ケージ12を形成する封止工程が実施される。本実施例
では、樹脂パッケージ12をモールド成形する方法につ
いて説明するが、ポッティングにより形成することも可
能である。図11は、接続工程が終了したリードフレー
ム20をモールド金型に装着して樹脂(梨地で示す)を
モールドした直後の状態を示す図であり、30はカル,
31はランナー,32はゲート部(ゲートに形成された
樹脂)を夫々示している。同図に示されるように、樹脂
パッケージ12はリードフレーム20に一括的に複数個
形成される。尚、モールド直後の状態では、複数個形成
された各樹脂パッケージ12はゲート部32により連結
した状態となっている。
After the above connection step is completed, a sealing step for forming a resin package 12 for sealing the semiconductor element 11 on the lead frame 20 is performed. In the present embodiment, a method for molding the resin package 12 will be described, but it is also possible to form the resin package 12 by potting. FIG. 11 is a view showing a state immediately after the lead frame 20 after the connection step has been mounted on a mold and resin (shown in satin) has been molded.
Reference numeral 31 denotes a runner, and 32 denotes a gate portion (resin formed on the gate). As shown in the figure, a plurality of resin packages 12 are collectively formed on a lead frame 20. In the state immediately after the molding, the plurality of formed resin packages 12 are connected by the gate portion 32.

【0051】図12及び図13は、封止工程が終了した
時点におけるリードフレーム20を示している。図12
は1個の半導体装置に対応する樹脂パッケージ12を拡
大して示しており、図13はリードフレーム20の全体
を示している。樹脂パッケージ12はモールド金型(図
示せず)により所定形状に形成されると共に、リードフ
レーム20が下型の機能を奏し、凹部22の内部(具体
的には金属膜13の内部)にも樹脂は充填されて樹脂突
起17を形成する。
FIGS. 12 and 13 show the lead frame 20 at the end of the sealing step. FIG.
Shows an enlarged view of the resin package 12 corresponding to one semiconductor device, and FIG. 13 shows the entire lead frame 20. The resin package 12 is formed in a predetermined shape by a mold (not shown), and the lead frame 20 has a lower mold function. The resin package 12 is also provided inside the recess 22 (specifically, inside the metal film 13). Are filled to form resin protrusions 17.

【0052】上記した封止工程が終了すると、続いてテ
ープ配設工程が実施される。テープ配設工程では、図1
4に示されるようにリードフレーム20に形成された複
数の樹脂パッケージ12の上部に接着テープ等のテープ
部材33(ハッチングを付して示している)を配設す
る。このテープ部材33は、ベーステープの一面に接着
剤を塗布した構成とされており、またベーステープは後
に実施される分離工程において用いるエッチング液によ
り損傷を受けない材料により形成されている。このよう
に、複数の樹脂パッケージ12の上部をテープ部材33
で連結することにより、リードフレーム20から各樹脂
パッケージ12を分離しても、個々の樹脂パッケージ1
2をテープ部材33により位置規制することができる。
When the above sealing step is completed, a tape arranging step is subsequently performed. In the tape installation process,
As shown in FIG. 4, a tape member 33 (shown by hatching) such as an adhesive tape is disposed above a plurality of resin packages 12 formed on the lead frame 20. The tape member 33 has a configuration in which an adhesive is applied to one surface of a base tape, and the base tape is formed of a material that is not damaged by an etchant used in a separation process performed later. In this manner, the upper portions of the plurality of resin packages 12 are
Even if each resin package 12 is separated from the lead frame 20, individual resin packages 1
2 can be regulated by the tape member 33.

【0053】尚、このテープ部材33を配設するタイミ
ングは、樹脂パッケージ12が形成された後に限定され
るものではなく、例えば封止工程実施前にモールド金型
内に配設しておくことにより、モールド成型された時点
で複数の樹脂パッケージ12がテープ部材33により連
結される構成としてもよい。上記したテープ配設工程が
終了すると、続いて樹脂パッケージ12をリードフレー
ム20から分離し半導体装置10Aを形成する分離工程
が実施される。図15は分離工程を示しており、同図に
示す例ではリードフレーム20に対してエッチング液を
噴射することによりリードフレーム20を溶解し、これ
により樹脂パッケージ12をリードフレーム20から分
離させる方法が採用されている。
The timing at which the tape member 33 is disposed is not limited to the timing after the resin package 12 is formed. For example, the timing at which the tape member 33 is disposed in a mold before the encapsulation step is performed. Alternatively, a plurality of resin packages 12 may be connected by a tape member 33 at the time of molding. When the above-described tape arranging step is completed, subsequently, a separating step of separating the resin package 12 from the lead frame 20 and forming the semiconductor device 10A is performed. FIG. 15 shows a separation step. In the example shown in FIG. 15, a method of dissolving the lead frame 20 by spraying an etching solution on the lead frame 20 and thereby separating the resin package 12 from the lead frame 20 is used. Has been adopted.

【0054】この分離工程で用いられるエッチング液
は、リードフレーム20のみを溶解し、金属膜13及び
接続パッド19Aは溶解しない特性を有するエッチング
液が選定されている。従って、リードフレーム20が完
全に溶解されることにより樹脂パッケージ12はリード
フレーム20から分離される。上記のように、リードフ
レーム20を溶解することにより樹脂パッケージ12を
リードフレーム20から分離する方法を用いることによ
り、リードフレーム20からの樹脂パッケージ12の分
離処理を確実かつ容易に行うことができ、歩留りを向上
することができる。
As an etching solution used in this separation step, an etching solution having a property of dissolving only the lead frame 20 and not dissolving the metal film 13 and the connection pad 19A is selected. Therefore, the resin package 12 is separated from the lead frame 20 by completely dissolving the lead frame 20. As described above, by using the method of separating the resin package 12 from the lead frame 20 by dissolving the lead frame 20, the separation process of the resin package 12 from the lead frame 20 can be performed reliably and easily. The yield can be improved.

【0055】上記のように分離処理が終了した時点で
は、図16に示されるように、複数の各樹脂パッケージ
12はゲート部32により接続された状態であるため、
このゲート部32を除去するゲートブレイク処理、及び
テープ部材33を剥離させる処理が実施され、これによ
り図1及び図2に示す半導体装置10Aが製造される。
続いて、本発明の第2実施例である半導体装置10Bに
ついて説明する。
At the time when the separation process is completed as described above, as shown in FIG. 16, since the plurality of resin packages 12 are connected by the gate portion 32,
A gate breaking process for removing the gate portion 32 and a process for peeling off the tape member 33 are carried out, whereby the semiconductor device 10A shown in FIGS. 1 and 2 is manufactured.
Next, a semiconductor device 10B according to a second embodiment of the present invention will be described.

【0056】図17は、本発明の第2実施例である半導
体装置10Bを示す断面図である。尚、図17におい
て、図1乃至図3を用いて説明した第1実施例に係る半
導体装置10Aと同一構成については、同一符号を付し
てその説明を省略する。また、以下説明する各実施例
(第3実施例〜第7実施例)においても同様とする。前
記した第1実施例では、図1に示したように、半導体素
子11と接続パッド19A(19B)とを接続する接続
部材としてワイヤ18を用いていた。これに対し、本実
施例に係る半導体装置10Bは、半導体素子11と接続
パッド19Bとを接続する接続部材として、半田バンプ
34(突起電極)を用いたことを特徴とするものであ
る。
FIG. 17 is a sectional view showing a semiconductor device 10B according to a second embodiment of the present invention. In FIG. 17, the same components as those of the semiconductor device 10A according to the first embodiment described with reference to FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof is omitted. The same applies to each of the embodiments (third to seventh embodiments) described below. In the first embodiment, as shown in FIG. 1, the wire 18 is used as a connection member for connecting the semiconductor element 11 and the connection pad 19A (19B). On the other hand, the semiconductor device 10B according to the present embodiment is characterized in that the solder bumps 34 (protruding electrodes) are used as connection members for connecting the semiconductor element 11 and the connection pads 19B.

【0057】この半田バンプ34は半導体素子11に形
成された電極パッド(図示せず)に形成されており、ま
た金属膜13に一体的に形成された接続パッド19Bの
形成位置は半田バンプ34の形成位置に対応する位置に
設定されている。また、半田バンプ34が形成された半
導体素子11は、接続パッド19Bにフェイスダウンボ
ンディングすることにより接合され、これにより半導体
素子11と金属膜13は電気的に接続される構成とされ
ている。
The solder bumps 34 are formed on electrode pads (not shown) formed on the semiconductor element 11, and the connection pads 19 B formed integrally on the metal film 13 are formed at positions on the solder bumps 34. It is set at a position corresponding to the formation position. Further, the semiconductor element 11 on which the solder bumps 34 are formed is bonded to the connection pad 19B by face-down bonding, whereby the semiconductor element 11 and the metal film 13 are electrically connected.

【0058】上記のように、半導体素子11を半田バン
プ34用いて接続パッド19Bにフェイスダウンボンデ
ィングする構成としたことにより、ワイヤ18を用いる
構成に比べ、半導体素子11と金属膜13までの配線経
路を短くすることができ、電気的特性を向上させること
ができる。よって、半導体素子11として高速化された
素子を用いても、特性の劣化を伴うことなく確実な動作
を担保することができる。
As described above, since the semiconductor element 11 is configured to be face-down bonded to the connection pad 19B by using the solder bump 34, the wiring path between the semiconductor element 11 and the metal film 13 is smaller than the configuration using the wire 18. Can be shortened, and electrical characteristics can be improved. Therefore, even if a high-speed element is used as the semiconductor element 11, reliable operation can be ensured without deterioration of characteristics.

【0059】図18乃至図21は、本発明の第3実施例
である半導体装置10Cを示している。前記した第1及
び第2実施例に係る半導体装置10A,10Bは、金属
膜13の形成位置が半導体素子11の形成位置を囲繞す
る位置とされていた(図2参照)。これは、第1及び第
2実施例に係る半導体装置10A,10Bでは、半導体
素子11と金属膜13とを電気的に接続するのに、金属
膜13に一体的に形成された接続パッド19A(19
B)に直接ワイヤ18をボンディングする構成とされて
いたからである。
FIGS. 18 to 21 show a semiconductor device 10C according to a third embodiment of the present invention. In the semiconductor devices 10A and 10B according to the first and second embodiments described above, the formation position of the metal film 13 is set to a position surrounding the formation position of the semiconductor element 11 (see FIG. 2). This is because, in the semiconductor devices 10A and 10B according to the first and second embodiments, in order to electrically connect the semiconductor element 11 and the metal film 13, the connection pad 19A ( 19
This is because the wire 18 is directly bonded to B).

【0060】しかるに、半導体素子11の形成位置を除
いて金属膜13を形成する構成では、金属膜13の面積
を小さくしても半導体素子11の下面には必然的に金属
膜13が形成されない領域が形成されてしまい、半導体
装置10の小型化を有効に図ることができないことは明
白である。また、接続パッド19A(19B)に直接ワ
イヤ18をボンディングする構成では、金属膜13の形
成位置がワイヤ18のボンディング可能な範囲に限定さ
れてしまい(ワイヤ18の長さにも限界がある)、所望
する任意の位置に金属膜13を形成することができな
い。
However, in the configuration in which the metal film 13 is formed except for the position where the semiconductor element 11 is formed, even if the area of the metal film 13 is reduced, a region where the metal film 13 is not necessarily formed on the lower surface of the semiconductor element 11. It is obvious that the size of the semiconductor device 10 cannot be effectively reduced. In the configuration in which the wire 18 is directly bonded to the connection pad 19A (19B), the position where the metal film 13 is formed is limited to the range where the wire 18 can be bonded (the length of the wire 18 is also limited). The metal film 13 cannot be formed at any desired position.

【0061】そこで本実施例に係る半導体装置10Cで
は、半導体素子11と金属膜との間に、中継パッド3
5,引き回し用ワイヤ35,及び配線39等を介装する
ことにより、金属膜13の配設位置に自由度を持たせた
ことを特徴とするものである。以下、半導体装置10C
の構成について説明する。図18は半導体装置10Cの
要部を拡大して示す透視図であり、図19は引き回し用
ワイヤ37の配設位置で半導体装置10Cを切断した断
面図であり、図20は配線形成位置を拡大して示す透視
図であり、図21は配線の配設位置で半導体装置10C
を切断した部分断面図である。
Therefore, in the semiconductor device 10C according to this embodiment, the relay pad 3 is provided between the semiconductor element 11 and the metal film.
5, the arrangement position of the metal film 13 is given a degree of freedom by interposing the routing wire 35, the wiring 39, and the like. Hereinafter, the semiconductor device 10C
Will be described. 18 is an enlarged perspective view showing a main part of the semiconductor device 10C, FIG. 19 is a cross-sectional view of the semiconductor device 10C at a position where the routing wire 37 is provided, and FIG. 20 is an enlarged view of a wiring formation position. FIG. 21 is a perspective view showing the semiconductor device 10C at the wiring arrangement position.
FIG.

【0062】先ず、本実施例に係る半導体装置10Cの
金属膜13(13A)及び樹脂突起17(38)の形成
位置に注目する。本実施例では、図18及び図19に示
すように、半導体素子11の下部にも金属膜13A及び
樹脂突起38が形成されており、半導体装置10Cを底
面視した場合に金属膜13(13A)がマトリックス状
に配設された構成とされている。
First, the formation positions of the metal film 13 (13A) and the resin protrusion 17 (38) of the semiconductor device 10C according to the present embodiment will be noted. In the present embodiment, as shown in FIGS. 18 and 19, the metal film 13A and the resin protrusion 38 are also formed below the semiconductor element 11, and when the semiconductor device 10C is viewed from the bottom, the metal film 13 (13A) is formed. Are arranged in a matrix.

【0063】尚、以下の説明では、樹脂パッケージ12
の下部で半導体素子11と対向するよう形成された金属
膜を素子対向金属膜13Aといい、また樹脂パッケージ
12の下部で半導体素子11と対向するよう形成された
樹脂突起を素子対向樹脂突起38と称するものとする。
上記のように、金属膜13及び素子対向金属膜13Aを
マトリックス状に配設した場合、金属膜13及び素子対
向金属膜13Aの中には半導体素子11に形成された電
極パッド14と直接ワイヤ18により接続することがで
きないものが存在することとなる。本実施例では、この
ワイヤ18を直接接続することができない金属膜13,
素子対向金属膜13Aを電極パッド14と接続するため
に、中継パッド35,引き回し用ワイヤ35,及び配線
39を設けている。
In the following description, the resin package 12
The metal film formed so as to face the semiconductor element 11 below the semiconductor package 11 is referred to as an element-facing metal film 13A. The resin protrusion formed below the resin package 12 so as to face the semiconductor element 11 is referred to as an element-facing resin projection 38. Shall be referred to.
As described above, when the metal film 13 and the device-facing metal film 13A are arranged in a matrix, the metal film 13 and the device-facing metal film 13A include electrode pads 14 formed on the semiconductor device 11 and wires 18 directly. Therefore, there is something that cannot be connected. In this embodiment, the metal film 13 to which the wire 18 cannot be directly connected,
In order to connect the element facing metal film 13A to the electrode pad 14, a relay pad 35, a routing wire 35, and a wiring 39 are provided.

【0064】まず、中継パッド35に注目すると、この
中継パッド35は金属膜13の形成位置と異なる位置に
形成されている。具体的には、中継パッド35は、半導
体素子11に形成された電極パッド14からワイヤ18
を張架するのに適した位置に形成されている。この中継
パッド35の形成位置は、金属膜13及び素子対向金属
膜13Aの形成位置に拘わらず任意に選定することがで
きる。
First, focusing on the relay pad 35, the relay pad 35 is formed at a position different from the position where the metal film 13 is formed. Specifically, the relay pad 35 is connected to the wire 18 from the electrode pad 14 formed on the semiconductor element 11.
It is formed in a position suitable for stretching. The formation position of the relay pad 35 can be arbitrarily selected regardless of the formation position of the metal film 13 and the element-facing metal film 13A.

【0065】また、引き回し用ワイヤ37は、図18及
び図19に示されるように、中継パッド35(35a)
と素子対向金属膜13Aとを接続するために用いられる
ものである。この引き回し用ワイヤ37の一端部は、中
継パッド35bに接合されており、他端部は素子対向金
属膜13Aに接続パッド19Aを介して接続された中継
パッド35aに接合されている。更に、中継パッド35
aはワイヤ18により電極パッド14に接続されてい
る。
As shown in FIGS. 18 and 19, the routing wire 37 is connected to the relay pad 35 (35a).
This is used to connect to the element-facing metal film 13A. One end of the routing wire 37 is joined to the relay pad 35b, and the other end is joined to the relay pad 35a connected to the element facing metal film 13A via the connection pad 19A. Further, the relay pad 35
a is connected to the electrode pad 14 by a wire 18.

【0066】従って、電極パッド14と素子対向金属膜
13Aは、ワイヤ18,中継パッド35a,引き回し用
ワイヤ37,中継パッド35b,接続パッド19Aを介
して電気的に接続された構成となる。これにより、半導
体素子11の下部に位置する素子対向金属膜13Aであ
っても、半導体素子11に形成された電極パッド14と
確実に電気的接続を図ることができる。
Accordingly, the electrode pad 14 and the element-facing metal film 13A are electrically connected via the wire 18, the relay pad 35a, the routing wire 37, the relay pad 35b, and the connection pad 19A. Accordingly, even with the element-facing metal film 13 </ b> A located below the semiconductor element 11, it is possible to reliably establish an electrical connection with the electrode pad 14 formed on the semiconductor element 11.

【0067】また、引き回し用ワイヤ37は、半導体素
子11を搭載する素子搭載工程を実施する前に配設され
る構成とされている。よって、半導体素子11の下部位
置に配設される引き回し用ワイヤ37であるが、半導体
素子11に拘わらず任意にその配設パターンを設定する
ことができる。尚、半導体装置10Cが完成した状態
で、引き回し用ワイヤ37は素子固定樹脂15に埋設さ
れることにより固定されており、複数の引き回し用ワイ
ヤ37を配設した場合であっても、これらが互いに干渉
するようなことはない。
The routing wires 37 are arranged before the element mounting step of mounting the semiconductor element 11 is performed. Therefore, although the routing wire 37 is provided at the lower position of the semiconductor element 11, the arrangement pattern can be arbitrarily set regardless of the semiconductor element 11. In the state where the semiconductor device 10C is completed, the routing wires 37 are fixed by being buried in the element fixing resin 15, and even when a plurality of routing wires 37 are provided, they are mutually connected. There is no interference.

【0068】よって、本実施例に係る半導体装置10C
では、金属膜13(素子対向金属膜13Aを含む)をマ
トリックス状に配置することが可能となり、よって金属
膜13,13Aを高密度に配置することが可能となる。
これにより、金属膜13,13A間の隣接ピッチを小ピ
ッチ化することができ、半導体装置10cの小型化及び
多ピン化を図ることができる。
Therefore, the semiconductor device 10C according to the present embodiment
In this case, the metal films 13 (including the element-facing metal film 13A) can be arranged in a matrix, so that the metal films 13, 13A can be arranged at a high density.
Thus, the adjacent pitch between the metal films 13 and 13A can be reduced, and the size and the number of pins of the semiconductor device 10c can be reduced.

【0069】続いて、配線39について、主に図20及
び図21を用いて説明する。配線39は、半導体素子1
1から遠く離間した位置に配設された金属膜13と中継
パッド35とを電気的に接続する機能を奏するものであ
る。即ち、この配線39を設けることにより、半導体素
子11から遠く離間した位置に配設された金属膜13で
あっても、配線39,中継パッド35,ワイヤ18を介
して半導体装置11の電極パッド14に電気的に接続す
ることができる。
Subsequently, the wiring 39 will be described mainly with reference to FIGS. The wiring 39 is the semiconductor element 1
It has a function of electrically connecting the metal film 13 and the relay pad 35 provided at a position far away from 1. That is, by providing the wiring 39, even if the metal film 13 is disposed at a position far away from the semiconductor element 11, the electrode pad 14 of the semiconductor device 11 can be provided via the wiring 39, the relay pad 35, and the wire 18. Can be electrically connected to

【0070】この中継パッド35及び配線39は、その
形状,長さ等を高い自由度を持って任意に選定すること
が可能である。よって、上記のように半導体素子11と
金属膜13との間に中継パット35及び配線39を介装
することにより、半導体素子11から金属膜13に至る
電気的接続経路を自由度を持って設定することができ
る。これにより、金属膜13を任意の位置に配置するこ
とが可能となり、よって金属膜13を効率良く配置(例
えば、本実施例のようにマトリックス状に配置)するこ
とにより、半導体装置10Cの小型化を図ることができ
る。
The shape and length of the relay pad 35 and the wiring 39 can be arbitrarily selected with a high degree of freedom. Therefore, by interposing the relay pad 35 and the wiring 39 between the semiconductor element 11 and the metal film 13 as described above, the electrical connection path from the semiconductor element 11 to the metal film 13 is set with a degree of freedom. can do. This makes it possible to arrange the metal film 13 at an arbitrary position. Therefore, by arranging the metal film 13 efficiently (for example, arranging it in a matrix as in the present embodiment), the semiconductor device 10C can be downsized. Can be achieved.

【0071】また、配線39には樹脂パッケージ12と
係合するスタッドバンプ40(アンカー部)が形成され
ている。このスタッドバンプ40は、ワイヤ18のワイ
ヤーボンディング処理時に合わせて形成することが可能
である。ところで、上記の配線39は、前記した金属膜
13を形成するメッキ工程において一括的に形成される
ものであり、その形状としては膜状形状とされている。
また、接続する金属膜13の配設位置によっては長く延
出形成されるものである。よって、単に樹脂パッケージ
12に形成した構成では、配線39は樹脂パッケージ1
2から剥離し易くなる。
Further, stud bumps 40 (anchors) which engage with the resin package 12 are formed on the wiring 39. The stud bump 40 can be formed at the time of the wire bonding process of the wire 18. The wiring 39 is formed collectively in the plating step of forming the metal film 13 and has a film-like shape.
In addition, the metal film 13 is formed to be long and extended depending on the position of the metal film 13 to be connected. Therefore, in the configuration simply formed on the resin package 12, the wiring 39 is
2 easily peeled off.

【0072】しかるに、本実施例のように配線39にス
タッドバンプ40を設けることによ、このスタッドバン
プ40は樹脂パッケージ12対しアンカー効果を奏する
こととなる。よって、配線39が樹脂パッケージ12か
ら離脱してしまうことを防止することができ、半導体装
置10Cの信頼性を向上させることができる。尚、本実
施例では配線39にスタッドバンプ40を2個配設した
構成を示したが、スタッドバンプ40の配設個数は任意
に設定することができる。また、スタッドバンプ40の
形成位置は配線39に限定されるものではなく、例えば
中継パッド35に設けることも可能である。このよう
に、中継パッド35にスタッドバンプ40を設けた場合
には、中継パッド35が樹脂パッケージ12から離脱す
ることを防止することができる。
However, by providing the stud bumps 40 on the wiring 39 as in this embodiment, the stud bumps 40 have an anchor effect on the resin package 12. Therefore, it is possible to prevent the wiring 39 from being detached from the resin package 12, and it is possible to improve the reliability of the semiconductor device 10C. In this embodiment, the configuration in which two stud bumps 40 are provided on the wiring 39 is shown. However, the number of stud bumps 40 can be arbitrarily set. Further, the formation position of the stud bump 40 is not limited to the wiring 39, but may be provided on the relay pad 35, for example. As described above, when the stud bumps 40 are provided on the relay pad 35, it is possible to prevent the relay pad 35 from separating from the resin package 12.

【0073】図22(A),(B)は、本発明の第4実
施例である半導体装置10D,10Eを示している。図
22(A)に示される半導体装置10Dは、樹脂パッケ
ージ12の金属膜13が形成される面(即ち実装面1
6)に、半導体素子11と対向するように素子対向樹脂
突起38を形成したことを特徴とするものである。ま
た、図22(B)に示される半導体装置10Eは、樹脂
パッケージ12の金属膜13が形成される実装面16
に、半導体素子11と対向する素子対向樹脂突起38
と、半導体素子11とは対向しない位置に樹脂突起17
Aを形成したことを特徴とするものである。このよう
に、樹脂パッケージ12に素子対向樹脂突起38及び樹
脂突起17Aを形成することにより、実装面16は凹凸
を有した構成となる。
FIGS. 22A and 22B show semiconductor devices 10D and 10E according to a fourth embodiment of the present invention. The semiconductor device 10D shown in FIG. 22A has a surface of the resin package 12 on which the metal film 13 is formed (that is, the mounting surface 1).
6), an element-facing resin protrusion 38 is formed so as to face the semiconductor element 11. The semiconductor device 10E shown in FIG. 22B has a mounting surface 16 on which the metal film 13 of the resin package 12 is formed.
The element-facing resin protrusion 38 facing the semiconductor element 11
And a resin protrusion 17 at a position not facing the semiconductor element 11.
A is formed. As described above, by forming the element-facing resin protrusion 38 and the resin protrusion 17A on the resin package 12, the mounting surface 16 has a configuration having irregularities.

【0074】上記の素子対向樹脂突起38は、半導体素
子11と対向する位置に形成されるものであるため、素
子固定樹脂15を用いて形成されている。また、樹脂突
起17Aは、半導体素子11とは対向しない位置に形成
されるものであるため、樹脂パッケージ12と一体的に
形成されている。本実施例のように、実装面16に素子
対向樹脂突起38及び樹脂突起17Aを設け凹凸部を形
成することにより、リプレース時においてアンダーフィ
ル樹脂23を実装基板25から確実に除去することがで
きる。
The element-facing resin protrusion 38 is formed at a position facing the semiconductor element 11, and is therefore formed using the element-fixing resin 15. Further, the resin protrusion 17A is formed at a position not facing the semiconductor element 11, so that the resin protrusion 17A is formed integrally with the resin package 12. As in the present embodiment, the underfill resin 23 can be reliably removed from the mounting substrate 25 at the time of replacement by providing the element-facing resin protrusion 38 and the resin protrusion 17A on the mounting surface 16 and forming the uneven portion.

【0075】即ち、半導体装置は、実装基板25に実装
した後に何らかの理由により不良が発生することがあ
る。この場合には、不良半導体装置を実装基板25から
取り外し、良品である半導体装置に取り替える(リプレ
ース)する必要がある。この不良半導体装置を実装基板
25から取り外した際、実装基板25にアンダーフィル
樹脂23が残存すると、良品である半導体装置のリプレ
ース前にアンダーフィル樹脂23を除去する作業が必要
となり、作業効率が低下してしまう。
That is, the semiconductor device may fail for some reason after being mounted on the mounting board 25. In this case, it is necessary to remove the defective semiconductor device from the mounting board 25 and replace (replace) the semiconductor device with a good semiconductor device. If the underfill resin 23 remains on the mounting substrate 25 when the defective semiconductor device is removed from the mounting substrate 25, it is necessary to remove the underfill resin 23 before replacing the non-defective semiconductor device, which reduces the working efficiency. Resulting in.

【0076】しかるに、本実施例に係る半導体装置10
D,10Eは、アンダーフィル樹脂23と対峙する実装
面16(金属膜13が形成される面)に素子対向樹脂突
起38及び樹脂突起17Aが形成されており、よって実
装面16は凹凸を有した構成となっている。従って、半
導体装置10D,10Eをアンダーフィル樹脂23を用
いて実装基板25に実装した際、素子対向樹脂突起38
及び樹脂突起17Aはアンダーフィル樹脂23に食い込
むため、半導体装置10D,10Eとアンダーフィル樹
脂23との接合力は大きくなる。
However, the semiconductor device 10 according to the present embodiment
In D and 10E, the device-facing resin protrusion 38 and the resin protrusion 17A are formed on the mounting surface 16 (the surface on which the metal film 13 is formed) facing the underfill resin 23. Therefore, the mounting surface 16 has irregularities. It has a configuration. Therefore, when the semiconductor devices 10D and 10E are mounted on the mounting board 25 using the underfill resin 23, the element-facing resin protrusion 38
Since the resin protrusion 17A bites into the underfill resin 23, the bonding strength between the semiconductor devices 10D and 10E and the underfill resin 23 increases.

【0077】このため、上記のように半導体装置10
D,10Eを実装基板25からやむなくリプレースする
場合において、半導体装置10D,10Eを実装基板2
5からの取り外した際、アンダーフィル樹脂23は半導
体装置側10D,10Eに接合した状態を維持する。よ
って、アンダーフィル樹脂23は半導体装置側10D,
10Eと共に除去され、実装基板25側にアンダーフィ
ル樹脂23が残存するようなことはない。これにより、
実装基板25に付着したアンダーフィル樹脂23を除去
する作業は不要となり、新たな半導体装置10D,10
Eの搭載処理を容易に行なうことができる。
Therefore, as described above, the semiconductor device 10
When D and 10E are unavoidably replaced from the mounting board 25, the semiconductor devices 10D and 10E are
5, the underfill resin 23 maintains the state of being joined to the semiconductor device side 10D, 10E. Therefore, the underfill resin 23 is connected to the semiconductor device side 10D,
It is not removed together with 10E, and the underfill resin 23 does not remain on the mounting substrate 25 side. This allows
The operation of removing the underfill resin 23 attached to the mounting substrate 25 becomes unnecessary, and new semiconductor devices 10D, 10
E can be easily mounted.

【0078】図23は、本発明の第5実施例である半導
体装置10Fを示している。上記した各実施例では、金
属膜13の配設ピッチと、半導体素子11に形成された
電極パッド14との配設ピッチとは必ずしも同一ではな
かった。これに対し、本実施例に係る半導体装置10F
は、金属膜13の配設ピッチ(P1)と電極パッド14
の配設ピッチP2を略同一(P1=P2)としたことを
特徴とするもである。尚、各金属膜13と電極パッド1
4とはワイヤ18により接続されている。
FIG. 23 shows a semiconductor device 10F according to a fifth embodiment of the present invention. In each of the above-described embodiments, the arrangement pitch of the metal film 13 and the arrangement pitch of the electrode pads 14 formed on the semiconductor element 11 are not always the same. In contrast, the semiconductor device 10F according to the present embodiment
Is the arrangement pitch (P1) of the metal film 13 and the electrode pad 14
Are arranged substantially the same (P1 = P2). Each metal film 13 and electrode pad 1
4 is connected by a wire 18.

【0079】本実施例の構成では、半導体素子11をベ
アチップ状態で実装する場合に比べては若干実装面積が
大きくなるが、樹脂パッケージ12を半導体素子11と
略等しい大きさとすることができる。よって、半導体装
置10Fをベアチップ実装と同様にチップボンダを用い
て実装処理を行なうことが可能となり、実装処理の効率
化を図ることができる。また、本実施例の構成では、ワ
イヤ18の配線長も短くなるため、電気的特性を向上さ
せることができ、高速半導体素子11に対応することが
可能となる。
In the configuration of this embodiment, the mounting area is slightly larger than when the semiconductor element 11 is mounted in a bare chip state, but the size of the resin package 12 can be made substantially equal to that of the semiconductor element 11. Therefore, the semiconductor device 10F can be mounted using a chip bonder similarly to the case of bare chip mounting, and the efficiency of the mounting process can be improved. Further, in the configuration of the present embodiment, since the wiring length of the wire 18 is also reduced, the electrical characteristics can be improved, and the high-speed semiconductor element 11 can be supported.

【0080】図24は、本発明の第6実施例である半導
体装置10Gを示している。上記した各実施例では、樹
脂突起17の形成を円錐形状とした。しかるに、樹脂突
起の形状は円錐形状に限定されるものではなく、小面積
化を実現でき、かつ所定の機械的強度を有する形状であ
れば、他の形状を作用することも可能である。そこで、
本実施例では、樹脂突起として円柱形状を有した円柱状
樹脂突起42を用いたことを特徴とするものである。
FIG. 24 shows a semiconductor device 10G according to a sixth embodiment of the present invention. In each of the above-described embodiments, the formation of the resin protrusion 17 is formed in a conical shape. However, the shape of the resin projection is not limited to a conical shape, and any other shape can be used as long as it can reduce the area and has a predetermined mechanical strength. Therefore,
The present embodiment is characterized in that a cylindrical resin protrusion 42 having a cylindrical shape is used as the resin protrusion.

【0081】本実施例の構成としても、前記した各実施
例と同様の効果を実現することができ、また円錐形状の
樹脂突起17に対しては、特に先端部における機械的強
度を向上させることができる。尚、樹脂突起(金属膜)
の形状は、前記した円錐形状及び円柱形状に限定される
ものではなく、例えば図29(A)に示されるように、
四角錐形状の樹脂突起17A(金属膜13B)として
も、また図29(B)に示されるように、四角錐台形状
の樹脂突起17B(金属膜13C)としても、更には図
29(C)に示されるように、切妻形状の樹脂突起17
C(金属膜13D)としてもよい。
With the configuration of the present embodiment, the same effects as those of the above-described embodiments can be achieved, and the mechanical strength of the conical resin projection 17 particularly at the tip portion can be improved. Can be. In addition, resin protrusion (metal film)
Is not limited to the conical shape and the cylindrical shape described above. For example, as shown in FIG.
The resin protrusion 17A (metal film 13B) having a quadrangular pyramid shape, or the resin protrusion 17B (metal film 13C) having a truncated quadrangular pyramid shape as shown in FIG. As shown in FIG.
C (metal film 13D) may be used.

【0082】図25は、本発明の第7実施例である半導
体装置10Hを示している。上記した各実施例では、金
属膜13に接続パッド19A,19Bを形成し、この接
続パッド19A,19Bにワイヤ18を接続する構成と
されていた。これに対し、本実施例に係る半導体装置1
0Hは、ワイヤ18を金属膜13の内部に接続した構成
としたことを特徴とするものである。
FIG. 25 shows a semiconductor device 10H according to a seventh embodiment of the present invention. In each of the above-described embodiments, the connection pads 19A and 19B are formed on the metal film 13, and the wires 18 are connected to the connection pads 19A and 19B. On the other hand, the semiconductor device 1 according to the present embodiment
0H is characterized in that the wire 18 is connected to the inside of the metal film 13.

【0083】但し、本実施例に係る半導体装置10Hで
は、従来の半導体装置110(図28参照)のように金
属膜113の面積を広くすることなく、円錐形状を有し
た金属膜13に対しワイヤ18を接続する構成としてい
る。このワイヤ18を金属膜113に接続する方法とし
ては、例えばワイヤボンディング装置を用いて金属膜1
3の上縁部にワイヤ18を仮止めした後、レーザ照射を
行なうことによりワイヤ18を溶融させ、金属膜13に
接合する方法等が考えられる。
However, in the semiconductor device 10H according to the present embodiment, the wire is not applied to the metal film 13 having a conical shape without increasing the area of the metal film 113 as in the conventional semiconductor device 110 (see FIG. 28). 18 are connected. As a method of connecting the wire 18 to the metal film 113, for example, using a wire bonding apparatus,
A method of temporarily fixing the wire 18 to the upper edge portion 3 and then performing laser irradiation to melt the wire 18 and join the wire 18 to the metal film 13 can be considered.

【0084】図30は、本発明の第8実施例である半導
体装置10Iを示している。上記した各実施例では、ア
ンダーフィル樹脂23として熱硬化性樹脂を用いた例を
説明した。これに対し、本実施例に係る半導体装置10
Iは、樹脂パッケージ12の金属膜13が形成される面
に、熱可塑性樹脂よりなる熱可塑性アンダーフィルレジ
ン23Aを配設したことを特徴とするものである。
FIG. 30 shows a semiconductor device 10I according to an eighth embodiment of the present invention. In each of the above-described embodiments, an example in which a thermosetting resin is used as the underfill resin 23 has been described. On the other hand, the semiconductor device 10 according to the present embodiment
I is characterized in that a thermoplastic underfill resin 23A made of a thermoplastic resin is disposed on the surface of the resin package 12 on which the metal film 13 is formed.

【0085】従来、アンダーフィル樹脂は、ベアチップ
状の半導体素子を実装基板にフリップチップ実装した後
に、半導体素子と実装基板との間隙部分に充填すること
が行なわれていた。また、アンダーフィル樹脂として
は、上記した各実施例と同様に熱硬化性樹脂を用いるの
が一般的であった。従来において、アンダーフィル材と
して熱硬化性樹脂を用いてした理由は、熱可塑性樹脂は
溶融時の粘度が熱硬化性樹脂の溶融時の粘度よりも大き
いため、仮にアンダーフィル材として用いると実装時に
大きな圧力が必要となり、半導体素子の実装端子の付け
根、即ち半導体素子の回路面が損傷するおそれがあるか
らである。よって、従来ではアンダーフィル材として熱
硬化性樹脂を用いていた。
Conventionally, underfill resin has been used to fill a gap between a semiconductor element and a mounting substrate after flip-chip mounting a bare chip-shaped semiconductor element on a mounting substrate. As the underfill resin, a thermosetting resin was generally used as in the above-described embodiments. Conventionally, the reason for using a thermosetting resin as the underfill material is that the viscosity of the thermoplastic resin at the time of melting is greater than the viscosity at the time of melting of the thermosetting resin, so if it is used as an underfill material, This is because a large pressure is required, and the base of the mounting terminal of the semiconductor element, that is, the circuit surface of the semiconductor element may be damaged. Therefore, conventionally, a thermosetting resin has been used as the underfill material.

【0086】しかるに、周知のように熱硬化性樹脂は一
端硬化した後は加熱しても軟化することはない。このた
め、例えば半導体装置を実装した後に半導体素子に不良
が発見された場合等は、個々の半導体装置を実装基板か
ら取り外す(リワーク)することができず、実装基板全
体を取り替えることが行なわれていた。また、不良半導
体装置が存在する実装基板は、半導体素子や実装基板が
安価な場合には、多数の良品半導体装置が実装基板に実
装された状態であっても、1個の不良半導体装置の為に
廃棄されていた。
However, as is well known, the thermosetting resin does not soften even when heated after it has been once cured. Therefore, for example, when a defect is found in a semiconductor element after mounting the semiconductor device, the individual semiconductor device cannot be removed (reworked) from the mounting substrate, and the entire mounting substrate is replaced. Was. In addition, when a semiconductor element or a mounting substrate is inexpensive, a mounting substrate on which a defective semiconductor device is present may be damaged by a single defective semiconductor device even if many good semiconductor devices are mounted on the mounting substrate. Had been discarded.

【0087】これに対し、本実施例に係る半導体装置1
0Iは、半導体素子11が樹脂パッケージ12に封止さ
れた構成であるため、高い圧力にある程度耐えることが
できる。よって、本実施例に係る半導体装置10Iで
は、アンダーフィル材として熱可塑性樹脂よりなる熱可
塑性アンダーフィルレジン23Aを用いることが可能と
なった。
On the other hand, the semiconductor device 1 according to the present embodiment
Since 0I is a configuration in which the semiconductor element 11 is sealed in the resin package 12, it can withstand a high pressure to some extent. Therefore, in the semiconductor device 10I according to the present embodiment, the thermoplastic underfill resin 23A made of a thermoplastic resin can be used as the underfill material.

【0088】これにより、一端実装した後においても、
昇温することにより熱可塑性アンダーフィルレジン23
Aは可塑化し、半導体装置10Iを実装基板25から容
易にリワークすることができる。よって、不良が発生し
た半導体装置のみをリワークすることが可能となり、実
装基板25全体を廃棄する必要が無くなるため、安価な
半導体素子や安価な実装基板を用いた場合でもリワーク
を可能とすることができる。
Thus, even after once mounted,
By raising the temperature, the thermoplastic underfill resin 23
A is plasticized, and the semiconductor device 10I can be easily reworked from the mounting substrate 25. Therefore, it is possible to rework only the semiconductor device in which a defect has occurred, and it is not necessary to discard the entire mounting substrate 25. Therefore, even when an inexpensive semiconductor element or an inexpensive mounting substrate is used, rework can be performed. it can.

【0089】図31は、熱可塑性アンダーフィルレジン
23Aの配設方法を示している。同図では、熱可塑性ア
ンダーフィルレジン23Aをノズルから樹脂パッケージ
12に滴下するポッティング法を用いている例を示して
いる。このように、熱可塑性アンダーフィルレジン23
Aは、従来の熱硬化性のアンダーフィル樹脂を配設する
方法と同様にして配設することができる。また、ポッテ
ィング法に限定されることなく、金型を使用したモール
ド法を用いても配設することができる。
FIG. 31 shows a method of disposing the thermoplastic underfill resin 23A. FIG. 2 shows an example in which a potting method of dropping a thermoplastic underfill resin 23A from a nozzle onto a resin package 12 is used. Thus, the thermoplastic underfill resin 23
A can be provided in the same manner as a conventional method of providing a thermosetting underfill resin. Further, without being limited to the potting method, it is also possible to dispose by using a molding method using a mold.

【0090】尚、図30に示す例では、金属膜13が熱
可塑性アンダーフィルレジン23Aより突出した構成と
したものを例に挙げて説明したが、金属膜13が熱可塑
性アンダーフィルレジン23Aに埋まった状態とするこ
とも可能である。但し、この場合には、半導体装置10
Iを実装基板25に向け押圧した際に、金属膜13が熱
可塑性アンダーフィルレジン23Aを突き破り実装基板
25の実装電極26に接続できるよう、熱可塑性アンダ
ーフィルレジン23Aの厚さを設定する必要がある。
In the example shown in FIG. 30, the metal film 13 is configured to protrude from the thermoplastic underfill resin 23A. However, the metal film 13 is embedded in the thermoplastic underfill resin 23A. It is also possible to set it in the state where it was set. However, in this case, the semiconductor device 10
It is necessary to set the thickness of the thermoplastic underfill resin 23A so that the metal film 13 can break through the thermoplastic underfill resin 23A and connect to the mounting electrode 26 of the mounting substrate 25 when I is pressed toward the mounting substrate 25. is there.

【0091】また、上記した実施では、熱可塑性アンダ
ーフィルレジン23Aを予め樹脂パッケージ12に配設
しておき、この熱可塑性アンダーフィルレジン23Aが
配設された半導体装置10Iを実装基板25に実装する
構成とした。しかるに、熱可塑性アンダーフィルレジン
23Aが配設されていない状態の半導体装置10Iを先
ず実装基板25にフリップチップ実装し、その後に半導
体装置10Iと実装基板25との間隙部分に熱可塑性ア
ンダーフィルレジン23Aを充填する構成としてもよ
い。この構成としても、上記したと同様の効果を実現す
ることができる。
In the above-described embodiment, the thermoplastic underfill resin 23A is provided in the resin package 12 in advance, and the semiconductor device 10I provided with the thermoplastic underfill resin 23A is mounted on the mounting board 25. The configuration was adopted. However, the semiconductor device 10I in a state where the thermoplastic underfill resin 23A is not provided is first flip-chip mounted on the mounting board 25, and then the thermoplastic underfill resin 23A is provided in the gap between the semiconductor device 10I and the mounting board 25. May be filled. Even with this configuration, the same effects as described above can be realized.

【0092】[0092]

【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。請求項1及び請求項2
記載の発明によれば、金属膜の小面積化を図ることが可
能となり、よって隣接する金属膜間のピッチを小さくす
ることができるため、樹脂パッケージに金属膜を高密度
に配設することができる。
According to the present invention as described above, the following various effects can be realized. Claim 1 and Claim 2
According to the described invention, it is possible to reduce the area of the metal film, and therefore, it is possible to reduce the pitch between adjacent metal films. it can.

【0093】また、接続パッドは樹脂パッケージに係止
された状態となるため、金属膜が小面積化されても、接
続パッドは樹脂パッケージに対しアンカー効果を発生
し、よって金属膜が樹脂パッケージから離脱することを
防止することができる。また、請求項3記載の発明によ
れば、樹脂突起の形状を円柱状または先端の尖った円錐
形状としたことにより、樹脂突起を有効に小面積化する
ことができる。
Further, since the connection pads are engaged with the resin package, even if the area of the metal film is reduced, the connection pads generate an anchor effect on the resin package. Separation can be prevented. According to the third aspect of the present invention, the resin protrusion can be effectively reduced in area by forming the shape of the resin protrusion into a columnar shape or a conical shape with a sharp tip.

【0094】また、請求項4記載の発明によれば、半導
体素子から金属膜に至る電気的接続経路に自由度を持た
せることができ、これにより金属膜を任意の位置に配置
することが可能となるため半導体装置の小型化を図るこ
とができる。また、配線には樹脂パッケージと係合する
アンカー部が形成されているため、配線が樹脂パッケー
ジから離脱してしまうことを防止でき、半導体装置の信
頼性を向上させることができる。
According to the fourth aspect of the present invention, the degree of freedom can be given to the electrical connection path from the semiconductor element to the metal film, whereby the metal film can be arranged at an arbitrary position. Therefore, the size of the semiconductor device can be reduced. Further, since the wiring is provided with the anchor portion that engages with the resin package, the wiring can be prevented from being detached from the resin package, and the reliability of the semiconductor device can be improved.

【0095】また、請求項5記載の発明によれば、半導
体装置を実装基板からリプレースする際、アンダーフィ
ル樹脂は半導体装置と共に除去されるため、新たな半導
体装置の搭載処理を容易に行なうことができる。また、
請求項6記載の発明によれば、金属膜を半導体素子の下
部を含めマトリックス状に配置することができるため、
金属膜を高密度に配置することが可能となり、これに伴
い金属膜間のピッチも小ピッチ化することができるた
め、半導体装置の小型化,多ピン化を図ることができ
る。
According to the fifth aspect of the invention, when the semiconductor device is replaced from the mounting substrate, the underfill resin is removed together with the semiconductor device, so that the mounting process of a new semiconductor device can be easily performed. it can. Also,
According to the invention described in claim 6, the metal films can be arranged in a matrix including the lower part of the semiconductor element.
Since the metal films can be arranged at a high density and the pitch between the metal films can be reduced accordingly, the size of the semiconductor device can be reduced and the number of pins can be increased.

【0096】また、請求項7記載の発明によれば、実装
時において半導体装置を実装基板にフリップチップ実装
することが可能となり、よって、導体素子と実装基板と
の間の配線長を短くすることができ、電気的特性の向上
を図ることができる。また、請求項8記載の発明によれ
ば、ワイヤボンディング技術を用いて半導体素子と接続
パッド、或いは半導体素子と中継パットとを接続するこ
とができるため、接続処理を容易に行なうことができ
る。
Further, according to the present invention, it is possible to flip-chip mount the semiconductor device on the mounting board at the time of mounting, thereby reducing the wiring length between the conductor element and the mounting board. And electrical characteristics can be improved. According to the eighth aspect of the present invention, since the semiconductor element and the connection pad or the semiconductor element and the relay pad can be connected using the wire bonding technique, the connection processing can be easily performed.

【0097】また、請求項9記載の発明によれば、接続
部材を突起電極とし、半導体素子を接続パッドにフェイ
スダウンボンディングする構成としたことにより、半導
体素子と接続パッドとの間における電気的特性を向上さ
せることができる。また、請求項10及び12記載の発
明によれば、熱硬化性樹脂よりなるアンダーフィル樹脂
は昇温させることにより可塑化するため、実装後におけ
る半導体装置のリワークを容易とすることができる。
According to the ninth aspect of the present invention, since the connection member is a protruding electrode and the semiconductor element is face-down bonded to the connection pad, the electrical characteristics between the semiconductor element and the connection pad can be improved. Can be improved. According to the tenth and twelfth aspects of the present invention, the underfill resin made of a thermosetting resin is plasticized by raising the temperature, so that rework of the semiconductor device after mounting can be facilitated.

【0098】更に、請求項11記載の発明によれば、金
属膜が小面積化され高密度配設されても、アンダーフィ
ル樹脂の接合力により半導体装置と実装基板を確実に接
合することができる。
Furthermore, according to the eleventh aspect of the present invention, even if the metal film is reduced in area and arranged at a high density, the semiconductor device and the mounting substrate can be reliably bonded by the bonding force of the underfill resin. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1実施例である半導体装置の断面図
である。
FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第1実施例である半導体装置の底面図
である。
FIG. 2 is a bottom view of the semiconductor device according to the first embodiment of the present invention.

【図3】接続パッドを説明するための図である。FIG. 3 is a diagram for explaining connection pads.

【図4】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム形成工程
を説明するための図である(その1)。
FIG. 4 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a view for explaining a lead frame forming step (part 1).

【図5】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム形成工程
を説明するための図である(その2)。
FIG. 5 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a view for explaining a lead frame forming step (part 2).

【図6】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム形成工程
を説明するための図である(その3)。
FIG. 6 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a view for explaining a lead frame forming step (part 3).

【図7】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム形成工程
を説明するための図である(その4)。
FIG. 7 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining a lead frame forming step (part 4).

【図8】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、リードフレーム形成工程
を説明するための図である(その5)。
FIG. 8 is a diagram for explaining the method of manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining a lead frame forming step (part 5).

【図9】本発明の第1実施例である半導体装置の製造方
法を説明するための図であり、素子搭載工程を説明する
ための図である。
FIG. 9 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining an element mounting step.

【図10】本発明の第1実施例である半導体装置の製造
方法を説明するための図であり、接続工程を説明するた
めの図である。
FIG. 10 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining the connecting step.

【図11】本発明の第1実施例である半導体装置の製造
方法を説明するための図であり、封止工程を説明するた
めの図である。
FIG. 11 is a diagram for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining a sealing step.

【図12】封止工程が終了したリードフレームを示す断
面図である。
FIG. 12 is a cross-sectional view showing the lead frame after the sealing step has been completed.

【図13】封止工程が終了したリードフレームを示す平
面図及び側面図である。
13A and 13B are a plan view and a side view showing the lead frame after the sealing step has been completed.

【図14】本発明の第1実施例である半導体装置の製造
方法を説明するための図であり、テープ配設工程を説明
するための図である。
FIG. 14 is a diagram for explaining the method of manufacturing the semiconductor device according to the first embodiment of the present invention, and is a diagram for explaining a tape arranging step.

【図15】本発明の第1実施例である半導体装置の製造
方法を説明するための図であり、分離工程を説明するた
めの図である。
FIG. 15 is a view for explaining the method for manufacturing the semiconductor device according to the first embodiment of the present invention, and is a view for explaining the separation step.

【図16】分離工程が終了した半導体装置を示す平面図
及び側面図である。
16A and 16B are a plan view and a side view showing the semiconductor device after the separation step has been completed.

【図17】本発明の第2実施例である半導体装置を説明
するための図である。
FIG. 17 is a diagram illustrating a semiconductor device according to a second embodiment of the present invention.

【図18】本発明の第3実施例である半導体装置を説明
するための図である(その1)。
FIG. 18 is a view for explaining a semiconductor device according to a third embodiment of the present invention (part 1);

【図19】本発明の第3実施例である半導体装置を説明
するための図である(その2)。
FIG. 19 is a view for explaining a semiconductor device according to a third embodiment of the present invention (part 2);

【図20】本発明の第3実施例である半導体装置を説明
するための図である(その3)。
FIG. 20 is a view for explaining the semiconductor device according to the third embodiment of the present invention (part 3);

【図21】本発明の第3実施例である半導体装置を説明
するための図である(その4)。
FIG. 21 is a view for explaining a semiconductor device according to a third embodiment of the present invention (part 4);

【図22】本発明の第4実施例である半導体装置を説明
するための図である。
FIG. 22 is a diagram illustrating a semiconductor device according to a fourth embodiment of the present invention.

【図23】本発明の第5実施例である半導体装置を説明
するための図である。
FIG. 23 is a view illustrating a semiconductor device according to a fifth embodiment of the present invention.

【図24】本発明の第6実施例である半導体装置を説明
するための図である。
FIG. 24 is a view illustrating a semiconductor device according to a sixth embodiment of the present invention.

【図25】本発明の第7実施例である半導体装置を説明
するための図である。
FIG. 25 is a view illustrating a semiconductor device according to a seventh embodiment of the present invention.

【図26】従来の半導体装置の一例を説明するための図
である。
FIG. 26 is a diagram illustrating an example of a conventional semiconductor device.

【図27】従来の半導体装置の一例を説明するための図
である。
FIG. 27 is a diagram illustrating an example of a conventional semiconductor device.

【図28】従来の半導体装置の一例を説明するための図
である。
FIG. 28 is a diagram illustrating an example of a conventional semiconductor device.

【図29】樹脂突起(金属膜)の形状の変形例を示す図
である。
FIG. 29 is a diagram showing a modification of the shape of the resin protrusion (metal film).

【図30】本発明の第8実施例である半導体装置を説明
するための図(その1)である。
FIG. 30 is a view (No. 1) for describing a semiconductor device according to an eighth embodiment of the present invention.

【図31】本発明の第8実施例である半導体装置を説明
するための図(その2)である。
FIG. 31 is a diagram (part 2) for describing the semiconductor device according to the eighth embodiment of the present invention;

【符号の説明】[Explanation of symbols]

10A〜10I 半導体装置 11 半導体素子 12 樹脂パッケージ 13,13B〜13D 金属膜 13A 素子対向金属膜 14 電極パッド 15 素子固定樹脂 17,17A〜17C 樹脂突起 18 ワイヤ 19A,19B 接続パッド 20 リードフレーム 21 金属基材 22 凹部 23 アンダーフィル樹脂 23A 熱可塑性アンダーフィルレジン 24 メッキレジスト 25 実装基板 27 プレス型 33 テープ部材 34 半田バンプ 35 中継パッド 37 引き回し要ワイヤ 38 素子対向樹脂突起 39 配線 41 ワイヤ接続部 42 円錐状樹脂突起 Reference Signs List 10A to 10I Semiconductor device 11 Semiconductor element 12 Resin package 13, 13B to 13D Metal film 13A Element opposed metal film 14 Electrode pad 15 Element fixing resin 17, 17A to 17C Resin protrusion 18 Wire 19A, 19B Connection pad 20 Lead frame 21 Metal base Material 22 Concave part 23 Underfill resin 23A Thermoplastic underfill resin 24 Plating resist 25 Mounting board 27 Press mold 33 Tape member 34 Solder bump 35 Relay pad 37 Route required wire 38 Element facing resin protrusion 39 Wire 41 Wire connection part 42 Conical resin Protrusion

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 正徳 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 門間 修一 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 中世古 進也 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 穂積 孝司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 米田 義之 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 埜本 隆司 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 ────────────────────────────────────────────────── ─── Continued on the front page (72) Inventor Masanori Onodera 4-1-1 Kamikadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture Inside Fujitsu Limited (72) Inventor Shuichi Monma 4-1-1 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1 Inside Fujitsu Limited (72) Inventor Shinya Middle Ages 4-1-1 Kamidadanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 1-1 Inside Fujitsu Limited Takashi Hozumi 4-1-1 Kamedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1 Inside Fujitsu Limited (72) Inventor Yoshiyuki Yoneda 4-1-1 Kamikodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 1-1 Within Fujitsu Limited (72) Takashi Nomoto 4-chome, Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture No. 1 in Fujitsu Limited

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
と、 該樹脂突起に配設された複数の金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続部材とを具備してなる半導体装置にあっ
て、 前記金属膜に略水平方向に延出する接続パッドを形成
し、該接続パッドに前記接続部材を接続する構成とした
ことを特徴とする半導体装置。
A semiconductor package; a resin package for encapsulating the semiconductor package; a resin protrusion protruding from a mounting side surface of the resin package; a plurality of metal films disposed on the resin protrusion; A semiconductor device comprising an electrode pad on a semiconductor element and a connection member for electrically connecting the metal film, wherein a connection pad extending in a substantially horizontal direction is formed on the metal film, and the connection is performed. A semiconductor device, wherein the connection member is connected to a pad.
【請求項2】 半導体素子と、 該半導体素子を封止する樹脂パッケージと、 該樹脂パッケージの実装側面に突出形成された樹脂突起
と、 該樹脂突起に配設された複数の金属膜と、 前記半導体素子上の電極パッドと前記金属膜とを電気的
に接続する接続部材とを具備してなる半導体装置にあっ
て、 前記金属膜に鍔状の接続パッドを形成し、該接続パッド
に前記接続部材を接続する構成としたことを特徴とする
半導体装置。
2. A semiconductor device, a resin package for encapsulating the semiconductor device, a resin protrusion protruding from a mounting side surface of the resin package, a plurality of metal films disposed on the resin protrusion, A semiconductor device comprising an electrode pad on a semiconductor element and a connection member for electrically connecting the metal film to the metal film, wherein a flange-shaped connection pad is formed on the metal film, and the connection is made to the connection pad. A semiconductor device, wherein members are connected.
【請求項3】 請求項1または2記載の半導体装置にお
いて、 前記樹脂突起の形状を円柱状または先端の尖った円錐形
状としたことを特徴とする半導体装置。
3. The semiconductor device according to claim 1, wherein said resin projection has a columnar shape or a conical shape with a sharp tip.
【請求項4】 請求項1乃至3のいずれかに記載の半導
体装置において、 前記接続部材が接続される中継パッドと、 該中継パッドと前記金属膜とを接続する配線と、 該配線に形成され前記樹脂パッケージと係合するアンカ
ー部とを設けたことを特徴とする半導体装置。
4. The semiconductor device according to claim 1, wherein a relay pad to which the connection member is connected, a wiring connecting the relay pad to the metal film, and a wiring formed on the wiring. A semiconductor device, comprising: an anchor portion that engages with the resin package.
【請求項5】 請求項1乃至4のいずれかに記載の半導
体装置において、 前記樹脂パッケージの前記金属膜が形成される面に、凹
凸部を形成したことを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein an uneven portion is formed on a surface of the resin package on which the metal film is formed.
【請求項6】 請求項1乃至5のいずれかに記載の半導
体装置において、 前記接続部材が接続される中継パッドと、 前記半導体素子と対向する位置に設けられた素子対向樹
脂突起に形成された素子対向金属膜と、 前記中継パッドと前記素子対向金属膜とを接続するワイ
ヤとを設けたことを特徴とする半導体装置。
6. The semiconductor device according to claim 1, wherein the semiconductor device is formed on a relay pad to which the connection member is connected, and on an element-facing resin protrusion provided at a position facing the semiconductor element. A semiconductor device comprising: an element-facing metal film; and a wire connecting the relay pad and the element-facing metal film.
【請求項7】 請求項1乃至6のいずれかに記載の半導
体装置において、 前記金属膜の配設ピッチと、前記半導体素子上の電極パ
ッドの配設ピッチを略同一としたことを特徴とする半導
体装置。
7. The semiconductor device according to claim 1, wherein an arrangement pitch of said metal film is substantially equal to an arrangement pitch of said electrode pads on said semiconductor element. Semiconductor device.
【請求項8】 請求項1乃至7のいずれかに記載の半導
体装置において、 前記接続部材がワイヤであることを特徴とする半導体装
置。
8. The semiconductor device according to claim 1, wherein said connection member is a wire.
【請求項9】 請求項1乃至7のいずれかに記載の半導
体装置において、 前記接続部材が突起電極であり、前記半導体素子を前記
接続パッドにフェイスダウンボンディングしてなること
を特徴とする半導体装置。
9. The semiconductor device according to claim 1, wherein said connection member is a protruding electrode, and said semiconductor element is face-down bonded to said connection pad. .
【請求項10】 請求項1乃至9のいずれかに記載の半
導体装置において、 前記樹脂パッケージの前記金属膜が形成された面に、熱
可塑性樹脂よりなるアンダーフィル樹脂を配設したこと
を特徴とする半導体装置。
10. The semiconductor device according to claim 1, wherein an underfill resin made of a thermoplastic resin is provided on a surface of the resin package on which the metal film is formed. Semiconductor device.
【請求項11】 請求項1乃至9のいずれかに記載の半
導体装置を実装基板に実装する半導体装置の実装構造に
おいて、 前記半導体装置と前記実装基板との間に熱硬化性のアン
ダーフィル樹脂を介装してなることを特徴とする半導体
装置の実装構造。
11. A mounting structure of a semiconductor device for mounting the semiconductor device according to claim 1 on a mounting substrate, wherein a thermosetting underfill resin is provided between the semiconductor device and the mounting substrate. A mounting structure of a semiconductor device characterized by being interposed.
【請求項12】 請求項1乃至9のいずれかに記載の半
導体装置を実装基板に実装する半導体装置の実装構造に
おいて、 前記半導体装置と前記実装基板との間に熱可塑性のアン
ダーフィル樹脂を介装してなることを特徴とする半導体
装置の実装構造。
12. A mounting structure of a semiconductor device for mounting the semiconductor device according to claim 1 on a mounting substrate, wherein a thermoplastic underfill resin is interposed between the semiconductor device and the mounting substrate. A semiconductor device mounting structure characterized by being mounted.
JP9329105A 1995-11-08 1997-11-28 Semiconductor device and mounting structure thereof Pending JPH11163204A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9329105A JPH11163204A (en) 1997-11-28 1997-11-28 Semiconductor device and mounting structure thereof
US09/200,846 US6329711B1 (en) 1995-11-08 1998-11-30 Semiconductor device and mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9329105A JPH11163204A (en) 1997-11-28 1997-11-28 Semiconductor device and mounting structure thereof

Publications (1)

Publication Number Publication Date
JPH11163204A true JPH11163204A (en) 1999-06-18

Family

ID=18217676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9329105A Pending JPH11163204A (en) 1995-11-08 1997-11-28 Semiconductor device and mounting structure thereof

Country Status (1)

Country Link
JP (1) JPH11163204A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230345A (en) * 2000-02-17 2001-08-24 Sumitomo Metal Mining Co Ltd Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof
JP2001308249A (en) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd Intermediate body for lead frame and its manufacturing method
JP2006203005A (en) * 2005-01-21 2006-08-03 Advanced Systems Japan Inc Stacked semiconductor device and its manufacturing method
US7202460B2 (en) 2002-09-10 2007-04-10 Fujitsu Limited Camera module for compact electronic equipments
JP4896010B2 (en) * 2005-03-31 2012-03-14 スパンション エルエルシー Multilayer semiconductor device and manufacturing method thereof
JP2014007286A (en) * 2012-06-25 2014-01-16 Denso Corp Electronic apparatus
EP2816590A3 (en) * 2013-05-31 2015-04-08 Renesas Electronics Corporation Semiconductor device with anchor means for the sealing resin
JP2016072500A (en) * 2014-09-30 2016-05-09 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP2017005149A (en) * 2015-06-11 2017-01-05 株式会社デンソー Substrate and its manufacturing method
WO2023152961A1 (en) * 2022-02-14 2023-08-17 富士通株式会社 Electronic device and method for manufacturing electronic device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001230345A (en) * 2000-02-17 2001-08-24 Sumitomo Metal Mining Co Ltd Semiconductor device, its manufacturing method and lead frame for use in manufacture thereof
JP2001308249A (en) * 2000-04-24 2001-11-02 Sumitomo Metal Mining Co Ltd Intermediate body for lead frame and its manufacturing method
KR100921419B1 (en) * 2002-09-10 2009-10-14 후지쯔 마이크로일렉트로닉스 가부시키가이샤 Camera module and method for manufacturing the same
US7202460B2 (en) 2002-09-10 2007-04-10 Fujitsu Limited Camera module for compact electronic equipments
US7282693B2 (en) 2002-09-10 2007-10-16 Fujitsu Limited Camera module for compact electronic equipments
JP4517124B2 (en) * 2005-01-21 2010-08-04 株式会社アドバンストシステムズジャパン Stacked semiconductor device
JP2006203005A (en) * 2005-01-21 2006-08-03 Advanced Systems Japan Inc Stacked semiconductor device and its manufacturing method
JP4896010B2 (en) * 2005-03-31 2012-03-14 スパンション エルエルシー Multilayer semiconductor device and manufacturing method thereof
JP2014007286A (en) * 2012-06-25 2014-01-16 Denso Corp Electronic apparatus
EP2816590A3 (en) * 2013-05-31 2015-04-08 Renesas Electronics Corporation Semiconductor device with anchor means for the sealing resin
US9337134B2 (en) 2013-05-31 2016-05-10 Renesas Electronics Corporation Semiconductor device
US9583455B2 (en) 2013-05-31 2017-02-28 Renesas Electronics Corporation Semiconductor device
JP2016072500A (en) * 2014-09-30 2016-05-09 日亜化学工業株式会社 Light emitting device and manufacturing method thereof
JP2017005149A (en) * 2015-06-11 2017-01-05 株式会社デンソー Substrate and its manufacturing method
WO2023152961A1 (en) * 2022-02-14 2023-08-17 富士通株式会社 Electronic device and method for manufacturing electronic device

Similar Documents

Publication Publication Date Title
KR100301357B1 (en) Semiconductor device and its manufacturing method and lead frame manufacturing method
US5786271A (en) Production of semiconductor package having semiconductor chip mounted with its face down on substrate with protruded electrodes therebetween and semiconductor package
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US6794739B2 (en) Semiconductor device, process for production thereof, and electronic equipment
US7635610B2 (en) Multi-chip stack package and fabricating method thereof
US20030209785A1 (en) Semiconductor package having solder joint of improved reliability
JP2001024135A (en) Manufacture of semiconductor device
JP2000349203A (en) Circuit device and manufacture thereof
JP2002110718A (en) Manufacturing method of semiconductor device
JPH11163204A (en) Semiconductor device and mounting structure thereof
US8179686B2 (en) Mounted structural body and method of manufacturing the same
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
US20060068332A1 (en) Method for fabricating carrier structure integrated with semiconductor element
JPH0837253A (en) Semiconductor device, manufacture thereof and its mounting method
JP3243956B2 (en) Semiconductor device and manufacturing method thereof
JPH11354572A (en) Semiconductor chip package and its manufacture
JP3181243B2 (en) Semiconductor device and manufacturing method thereof
CN112117242B (en) Chip packaging structure and manufacturing method thereof
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
JP2002118197A (en) Circuit board and semiconductor device using the same as well as its manufacturing method
JP2001168224A (en) Semiconductor device, electronic circuit device, and its manufacturing method
KR100520443B1 (en) Chip scale package and its manufacturing method
JP3078781B2 (en) Semiconductor device manufacturing method and semiconductor device
KR100481424B1 (en) Method for manufacturing chip scale package
JP2008277594A (en) Semiconductor device, manufacturing method thereof, and lead frame used for the manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060328