JPH11162946A - Semiconductor manufacturing equipment and substrate processing - Google Patents

Semiconductor manufacturing equipment and substrate processing

Info

Publication number
JPH11162946A
JPH11162946A JP33157397A JP33157397A JPH11162946A JP H11162946 A JPH11162946 A JP H11162946A JP 33157397 A JP33157397 A JP 33157397A JP 33157397 A JP33157397 A JP 33157397A JP H11162946 A JPH11162946 A JP H11162946A
Authority
JP
Japan
Prior art keywords
substrate
plasma
gas
magnetic field
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33157397A
Other languages
Japanese (ja)
Inventor
Shinichi Suzuki
慎一 鈴木
Masanori Katsuyama
雅則 勝山
Hiroo Nishi
寛生 西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP33157397A priority Critical patent/JPH11162946A/en
Publication of JPH11162946A publication Critical patent/JPH11162946A/en
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To suppress the attachment to a substrate of foreign matters generated in processing using plasma. SOLUTION: In a semiconductor manufacturing equipment, wherein high frequency power is applied between a lower electrode 4 and an upper electrode 5 to generate plasma 11 and then the surface of a semiconductor wafer 9 is processed, lines of magnetic force B are generated and allowed to diverge upwards in a region sandwiched between the lower electrode 4 and the upper electrode 5, and negatively charged foreign matters 15 floating on the surface of a sheath 14 are moved out of a region above the semiconductor wafer 9 along the lines of magnetic force B and then are eliminated. Even if the plasma 11 stops, the foreign matters 15 are prevented from falling onto the surface of the semiconductor wafer 9.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造装置お
よび基板処理方法に関し、特に、プラズマを利用した半
導体基板の処理に際して発生する異物の除去に適用して
有効な技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus and a substrate processing method, and more particularly to a technique which is effective when applied to the removal of foreign matter generated when processing a semiconductor substrate using plasma.

【0002】[0002]

【従来の技術】従来、半導体ウェハ等の基板処理方法と
して、低温プラズマが用いられる。すなわち、半導体基
板上へのシリコン酸化膜、シリコン窒化膜、アモルファ
スシリコン膜等の膜堆積、あるいは、半導体基板上に堆
積されたシリコン酸化膜、シリコン窒化膜、アモルファ
スシリコン膜等のエッチングに、低温プラズマが用いら
れる。
2. Description of the Related Art Conventionally, low-temperature plasma is used as a method for treating a substrate such as a semiconductor wafer. That is, low-temperature plasma is used for depositing a silicon oxide film, a silicon nitride film, an amorphous silicon film, etc. on a semiconductor substrate, or for etching a silicon oxide film, a silicon nitride film, an amorphous silicon film, etc., deposited on a semiconductor substrate. Is used.

【0003】このように、半導体装置の製造工程に低温
プラズマが多用されるのは、低温プラズマが減圧状態で
のガスのグロー放電により生成され、熱非平衡状態であ
ることに起因する。つまり、プラズマ内の電子温度が高
く、それに起因した反応性の高さにもかかわらず、中性
粒子の温度およびイオン温度が低く、半導体基板を低い
温度で処理することが可能なためである。このような、
低温プラズマの半導体装置の製造工程への適用について
は、たとえば、1994年3月18日、産業図書発行、
長田義仁編著「低温プラズマ材料化学」に詳説されてい
る。
As described above, low-temperature plasma is frequently used in the process of manufacturing a semiconductor device because low-temperature plasma is generated by glow discharge of gas under reduced pressure and is in a thermal non-equilibrium state. In other words, the temperature of the neutral particles and the ion temperature are low, and the semiconductor substrate can be processed at a low temperature, despite the high electron temperature in the plasma and the high reactivity resulting therefrom. like this,
Regarding the application of low-temperature plasma to the manufacturing process of semiconductor devices, see, for example, an industrial book published on March 18, 1994,
This is described in detail in "Low Temperature Plasma Material Chemistry" edited by Yoshihito Nagata.

【0004】しかしながら、低温プラズマを用いた基板
処理方法においては、熱非平衡状態下における反応性の
高さに起因して過剰な体積反応が促進され、プラズマ空
間中に異物を多く発生することが知られている。このよ
うな異物の発生を論じた文献としては、たとえば、応用
物理学会発行、「応用物理」、第65巻第6号(199
6)、p594〜p600がある。
However, in a substrate processing method using low-temperature plasma, an excessive volume reaction is promoted due to high reactivity in a thermal non-equilibrium state, and a large amount of foreign matter is generated in a plasma space. Are known. References discussing the generation of such foreign matter include, for example, “Applied Physics”, Vol. 65, No. 6, (199)
6) and p594 to p600.

【0005】プラズマ空間中に異物が発生した場合、半
導体基板上に異物が付着し、配線等のパターニング不良
の原因、あるいはそれが導電性の異物である場合には、
すでに形成された配線間のショート不良の原因、さらに
は絶縁膜中の異物の存在による絶縁性不良の原因とな
り、多くの場合半導体装置の致命的な欠陥として現れ
る。したがって、異物発生の低減あるいは異物除去に対
する努力が払われている。
When a foreign substance is generated in the plasma space, the foreign substance adheres to the semiconductor substrate and causes a patterning defect of wiring or the like, or when the foreign substance is a conductive foreign substance,
This causes short-circuit failure between the already formed wirings, and further causes insulation failure due to the presence of foreign matter in the insulating film, and often appears as a fatal defect in the semiconductor device. Therefore, efforts have been made to reduce the generation of foreign substances or to remove them.

【0006】異物発生の低減を目的とした技術として、
たとえば、特開平6−84853号公報に記載された技
術がある。この技術は、プラズマ中のガス圧力、ガス流
量等を変化させることによって、プラズマ中の異物を排
気系に輸送し、半導体ウェハ上への異物の付着を防止し
ようとするものである。
As a technique aimed at reducing the generation of foreign substances,
For example, there is a technique described in JP-A-6-84853. This technique is intended to transport foreign matter in the plasma to an exhaust system by changing the gas pressure, gas flow rate, and the like in the plasma, thereby preventing foreign matter from adhering to the semiconductor wafer.

【0007】また、たとえば、特開昭58−14535
号公報に記載された技術もある。この技術は、半導体ウ
ェハ上に付着した異物(ゴミ)をプラズマで帯電し、そ
の後、半導体ウェハに加えた逆極性の電界によってクー
ロン斥力により剥離して除去するものである。
[0007] For example, see Japanese Patent Application Laid-Open No. 58-14535.
There is also a technique described in Japanese Unexamined Patent Application Publication No. H10-260, 1993. In this technique, foreign matter (dust) adhering to a semiconductor wafer is charged with plasma, and then separated and removed by Coulomb repulsion by an electric field of opposite polarity applied to the semiconductor wafer.

【0008】[0008]

【発明が解決しようとする課題】しかし、特開平6−8
4853号公報に記載された技術では、基板の処理中に
ガス圧力等を変更するため、エッチングあるいは膜堆積
の条件が変化し、加工特性あるいは膜厚、膜厚分布等の
特性に影響する。また、一般に低温プラズマを用いた処
理の圧力範囲は15〜40mTorr程度であり、この
ような圧力領域でのガスの流れは分子流となることが知
られている。したがって、今問題としている異物つまり
微粒子を移動するに必要な力を分子流によっては効率的
に与えられず、異物の十分な移動が図れないという問題
がある。
However, Japanese Patent Laid-Open No. 6-8 / 1994
In the technique disclosed in Japanese Patent No. 4853, since the gas pressure and the like are changed during the processing of the substrate, the conditions of etching or film deposition are changed, which affects processing characteristics or characteristics such as film thickness and film thickness distribution. In general, the pressure range of processing using low-temperature plasma is about 15 to 40 mTorr, and it is known that the gas flow in such a pressure region is a molecular flow. Therefore, there is a problem that the force required to move the foreign matter, that is, the fine particles, in question is not efficiently given by the molecular flow, and the foreign matter cannot be sufficiently moved.

【0009】また、特開昭58−14535号公報に記
載された技術では、異物が導電性である場合、異物に付
与した電荷が半導体ウェハにリークし、たとえ半導体ウ
ェハに電界を加えたとしても、もはや異物を反発するこ
とができない。また、この技術では、異物への電荷付与
の方法にプラズマを用いているが、異物が導電体の場合
はもちろん、異物が絶縁体であってもその表面がプラズ
マにより導電化され、異物のみに十分な電荷を与えるこ
とが困難である。
Further, in the technique described in Japanese Patent Application Laid-Open No. 58-14535, when the foreign matter is conductive, the charge applied to the foreign matter leaks to the semiconductor wafer, and even if an electric field is applied to the semiconductor wafer. Can no longer repel foreign objects. Further, in this technique, plasma is used as a method for applying electric charge to foreign matter. However, not only when the foreign matter is a conductor, but also when the foreign matter is an insulator, the surface is made conductive by plasma, and only the foreign matter is applied. It is difficult to provide sufficient charge.

【0010】一方、異物が基板に付着した場合には、基
板の洗浄により異物を除去し、その後の工程への影響を
少なくすることも現実的には考えられるが、洗浄工程の
増加は工程負荷を増加し、コスト的にも好ましくない。
On the other hand, when foreign matter adheres to the substrate, it is practically conceivable to remove the foreign matter by cleaning the substrate and reduce the influence on the subsequent steps. And the cost is also unfavorable.

【0011】本発明の目的は、プラズマを用いた処理中
に発生する異物の基板への付着を抑制する技術を提供す
ることにある。
An object of the present invention is to provide a technique for suppressing adhesion of a foreign substance generated during processing using plasma to a substrate.

【0012】また、本発明の目的は、異物の付着を抑制
するに際して、プラズマによる処理自体に与える影響を
最小限にして、本来の処理の目的を有効に達しつつ、同
時に異物の付着を減少することにある。
Another object of the present invention is to minimize the influence of the plasma on the processing itself when suppressing the adhesion of foreign substances, thereby effectively achieving the original purpose of the processing and simultaneously reducing the adhesion of foreign substances. It is in.

【0013】また、本発明の目的は、基板への異物の付
着を減少して半導体装置の致命的な欠陥をなくし、ま
た、半導体装置の歩留まりおよび信頼性を向上すること
にある。
It is another object of the present invention to reduce the attachment of foreign matter to a substrate to eliminate a fatal defect in a semiconductor device, and to improve the yield and reliability of the semiconductor device.

【0014】また、本発明の目的は、必要な洗浄工程数
を低減して、洗浄工程の負荷を低減し、工程の短縮を図
って、コスト競争力を向上することにある。
It is another object of the present invention to reduce the number of necessary cleaning steps, reduce the load on the cleaning steps, shorten the steps, and improve cost competitiveness.

【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0017】(1)本発明の半導体製造装置は、その内
部を減圧状態に保持できる反応室と、反応室にガスを供
給するガス供給手段と、反応室からガスを排気するガス
排気手段と、反応室内に水平に設置された一対の電極
と、電極に電力を供給する電源とを有し、ガス供給手段
およびガス排気手段によって1気圧以下の圧力に維持さ
れた反応室内のガスを電力で電離して一対の電極の間に
プラズマを発生し、プラズマを用いて一対の電極の下部
電極上に設置された基板の表面を処理する半導体製造装
置であって、反応室の外部に磁石を有し、磁石により発
生する磁力線は、一対の電極間に挟まれた領域におい
て、基板の表面から上方向に発散しているものである。
(1) A semiconductor manufacturing apparatus according to the present invention comprises: a reaction chamber capable of maintaining the inside thereof at a reduced pressure; gas supply means for supplying gas to the reaction chamber; gas exhaust means for exhausting gas from the reaction chamber; It has a pair of electrodes installed horizontally in the reaction chamber and a power supply for supplying power to the electrodes, and ionizes gas in the reaction chamber maintained at a pressure of 1 atm or less by gas supply means and gas exhaust means with power. A semiconductor manufacturing apparatus that generates plasma between a pair of electrodes and processes a surface of a substrate provided on a lower electrode of the pair of electrodes using the plasma, and has a magnet outside a reaction chamber. The lines of magnetic force generated by the magnet diverge upward from the surface of the substrate in a region sandwiched between the pair of electrodes.

【0018】このような半導体製造装置によれば、プラ
ズマ中に発生した異物を効果的に基板の外部に移動し、
異物の基板への付着を少なくすることができる。以下、
異物が基板の外部に移動されるメカニズムについて説明
する。
According to such a semiconductor manufacturing apparatus, the foreign matter generated in the plasma is effectively moved to the outside of the substrate,
Adhesion of foreign matter to the substrate can be reduced. Less than,
The mechanism by which foreign matter is moved to the outside of the substrate will be described.

【0019】プラズマ中に発生した異物は、プラズマ中
の電子との衝突により電子が異物に付着し、異物は負に
帯電している。プラズマ中では、質量の小さい電子が交
流電界により大きく振幅し、イオンは質量が大きいため
あまり移動しない。したがって、正帯電している異物が
皆無とはいえないが、大多数の異物は負帯電している。
In the foreign matter generated in the plasma, electrons adhere to the foreign matter due to collision with the electrons in the plasma, and the foreign matter is negatively charged. In the plasma, electrons having a small mass have a large amplitude due to the AC electric field, and ions do not move much due to the large mass. Therefore, it cannot be said that there are no positively charged foreign substances, but most of the foreign substances are negatively charged.

【0020】一方、コンデンサ(ブロッキングコンデン
サ)によって直流的に接地電位から絶縁された給電側電
極とプラズマとの界面にはプラズマシース(イオンシー
ス)が形成される。このようなプラズマシースはプラズ
マ内の電子とイオンとの移動速度の相違に起因して電極
がプラズマに対して負に帯電することにより発生する。
物理的には給電側電極とプラズマとの界面に電気二重層
が形成され、電極間の直流電位のほとんどはこのプラズ
マシースにかかる。したがって、プラズマ内の正帯電し
たイオンはプラズマシースの電界により加速され、給電
電極側に方向を揃えて入射することとなる。これがいわ
ゆるイオンのボンバードメントであり、給電電極側に設
置した基板表面の異方性エッチングに利用される。
On the other hand, a plasma sheath (ion sheath) is formed at the interface between the plasma and the power supply side electrode which is insulated DC from the ground potential by a capacitor (blocking capacitor). Such a plasma sheath is generated when the electrode is negatively charged with respect to the plasma due to the difference in the moving speed between electrons and ions in the plasma.
Physically, an electric double layer is formed at the interface between the power supply electrode and the plasma, and most of the DC potential between the electrodes is applied to the plasma sheath. Therefore, positively charged ions in the plasma are accelerated by the electric field of the plasma sheath, and are incident on the power supply electrode side in a uniform direction. This is a so-called ion bombardment, which is used for anisotropic etching of the surface of the substrate provided on the power supply electrode side.

【0021】ここで、負帯電した異物のプラズマ内での
挙動を考えてみる。電極間の静電位の大部分はプラズマ
シースにかかることは前記したとおりである。このため
プラズマシースを除くプラズマの領域、すなわち陽光柱
部分には電位降下はほとんど発生していない。この結
果、陽光柱領域の異物は電界の影響を大きく受けず、重
力の影響を受けて下方に降下し、イオンシースの上端で
停止して浮遊する。これは電極がプラズマに対して負帯
電しているため、負帯電した異物が電極との間にクーロ
ン斥力を受けて降下力と釣り合うためである。
Here, the behavior of the negatively charged foreign matter in the plasma will be considered. As described above, most of the electrostatic potential between the electrodes is applied to the plasma sheath. For this reason, almost no potential drop occurs in the plasma region except the plasma sheath, that is, in the positive column portion. As a result, the foreign matter in the positive column region is not greatly affected by the electric field, falls downward under the influence of gravity, stops at the upper end of the ion sheath, and floats. This is because, since the electrode is negatively charged with respect to the plasma, the negatively charged foreign matter receives Coulomb repulsion between the electrode and the electrode and balances the dropping force.

【0022】このような状況でプラズマを停止すればプ
ラズマシースは消失し、異物に作用するクーロン斥力も
消失して、従来技術で説明したとおり、異物が重力によ
り降下して基板表面に付着する。
When the plasma is stopped in such a situation, the plasma sheath disappears, the Coulomb repulsion acting on the foreign matter also disappears, and as described in the prior art, the foreign matter falls by gravity and adheres to the substrate surface.

【0023】しかし、本発明では、プラズマ処理中に、
一対の電極間に挟まれた領域において基板の表面から上
方向に発散する磁力線を発生させる。このため、前記の
ような異物が発生しても、異物が磁力線に沿って移動
し、一対の電極間に挟まれた領域の外に排除される。こ
の結果、プラズマを停止しても、磁力線により異物が排
除されているため、異物が基板上に落下せず、基板表面
に付着することがない。これにより、異物の付着に起因
する半導体装置の致命的な欠陥を減少して半導体装置の
歩留まりおよび信頼性を向上し、また、異物の除去に必
要な洗浄工程数を低減して洗浄工程の負荷を低減し、工
程の短縮を図ってコスト競争力を向上することができ
る。
However, in the present invention, during the plasma processing,
Magnetic lines of force diverging upward from the surface of the substrate are generated in a region sandwiched between the pair of electrodes. For this reason, even if the foreign matter as described above is generated, the foreign matter moves along the line of magnetic force and is removed to the outside of the region sandwiched between the pair of electrodes. As a result, even if the plasma is stopped, the foreign matter is eliminated by the magnetic field lines, so that the foreign matter does not fall on the substrate and does not adhere to the substrate surface. As a result, the yield and reliability of the semiconductor device are improved by reducing fatal defects of the semiconductor device due to the attachment of foreign matter, and the number of cleaning steps required for removing the foreign matter is reduced, thereby reducing the load on the cleaning process. And the cost competitiveness can be improved by shortening the process.

【0024】ここで、磁力線が上方向に発散している条
件は、少なくとも一対の電極間に挟まれた領域で満たさ
れておればよく、反応室の全体で満たされる必要はな
い。言い換えれば、一対の電極間に挟まれた領域におい
て、基板の外周方向に向く水平成分と、基板表面から上
方向に向く垂直成分とを合わせ持つ磁力線が形成されれ
ばよい。このような磁力線の作用により、一対の電極間
に挟まれた領域においては異物が基板の上方向および外
周方向に移動し、結果として基板の上部領域から排除さ
れることとなる。
Here, the condition that the magnetic field lines diverge upward only needs to be satisfied at least in the region sandwiched between the pair of electrodes, and does not need to be satisfied in the entire reaction chamber. In other words, in the region between the pair of electrodes, magnetic lines of force having both a horizontal component directed toward the outer peripheral direction of the substrate and a vertical component directed upward from the substrate surface may be formed. Due to the action of the lines of magnetic force, foreign matter moves upward and in the outer peripheral direction of the substrate in the region sandwiched between the pair of electrodes, and is consequently removed from the upper region of the substrate.

【0025】なお、このような磁力線は、一対の電極の
上下方向の中心軸を中心とした円筒形磁石により発生す
ることが可能であり、円筒形磁石の上下対称面が、基板
上面の上部1cmよりも下になるよう設置することがで
きる。これにより、基板表面から上方向に発散した磁界
を生成することができる。
Such lines of magnetic force can be generated by a cylindrical magnet centered on the vertical center axis of a pair of electrodes, and the vertical symmetry plane of the cylindrical magnet is 1 cm above the upper surface of the substrate. It can be installed below. Thus, a magnetic field diverging upward from the substrate surface can be generated.

【0026】(2)本発明の半導体製造装置は、その内
部を減圧状態に保持できる反応室と、反応室にガスを供
給するガス供給手段と、反応室からガスを排気するガス
排気手段と、反応室内に水平に設置された一対の電極
と、電極に電力を供給する電源とを有し、ガス供給手段
およびガス排気手段によって1気圧以下の圧力に維持さ
れた反応室内のガスを電力で電離して一対の電極の間に
プラズマを発生し、プラズマを用いて一対の電極の下部
電極上に設置された基板の表面を処理する半導体製造装
置であって、反応室の外部に磁石を有し、磁石により発
生する磁力線が基板の表面に平行な方向を有し、かつ、
磁力線の方向が基板の中心軸を中心として回転する機構
を備えたものである。
(2) The semiconductor manufacturing apparatus of the present invention comprises: a reaction chamber capable of maintaining the inside thereof at a reduced pressure; gas supply means for supplying gas to the reaction chamber; gas exhaust means for exhausting gas from the reaction chamber; It has a pair of electrodes installed horizontally in the reaction chamber and a power supply for supplying power to the electrodes, and ionizes gas in the reaction chamber maintained at a pressure of 1 atm or less by gas supply means and gas exhaust means with power. A semiconductor manufacturing apparatus that generates plasma between a pair of electrodes and processes a surface of a substrate provided on a lower electrode of the pair of electrodes using the plasma, and has a magnet outside a reaction chamber. The lines of magnetic force generated by the magnet have a direction parallel to the surface of the substrate, and
A mechanism is provided in which the direction of the magnetic field lines rotates about the central axis of the substrate.

【0027】このような半導体製造装置によれば、
(1)と同様に異物を一対の電極に挟まれた領域から排
除し、基板表面への異物の付着を減少できる。すなわ
ち、本発明では横方向にのみ磁界をかけ、かつ磁界を回
転させることにより、異物を基板外周の外側に移動して
排除する。これにより、異物の付着に起因する半導体装
置の致命的な欠陥を減少して半導体装置の歩留まりおよ
び信頼性を向上し、また、異物の除去に必要な洗浄工程
数を低減して洗浄工程の負荷を低減し、工程の短縮を図
ってコスト競争力を向上することができる。
According to such a semiconductor manufacturing apparatus,
As in the case of (1), the foreign matter is excluded from the region between the pair of electrodes, and the adhesion of the foreign matter to the substrate surface can be reduced. That is, in the present invention, a magnetic field is applied only in the horizontal direction, and the magnetic field is rotated, so that the foreign matter moves to the outside of the outer periphery of the substrate and is removed. As a result, the yield and reliability of the semiconductor device are improved by reducing fatal defects of the semiconductor device due to the attachment of foreign matter, and the number of cleaning steps required for removing the foreign matter is reduced, thereby reducing the load on the cleaning process. And the cost competitiveness can be improved by shortening the process.

【0028】なお、上記(1)および(2)において、
磁石により発生する磁界の強さは、基板の表面において
100ガウス以下とすることができる。磁界の強さは大
きいほど異物移動の効果が大きいと期待できるが、他
方、磁界の影響によりプラズマの密度および温度等のプ
ラズマパラメータが影響を受け、エッチング等の処理条
件が変化する恐れがある。そこで、十分な異物の移動効
果が期待でき、また、プラズマ処理条件の影響が小さい
磁界の強さの範囲として100ガウス以下、好ましく
は、数ガウスから数10ガウスを例示できる。
In the above (1) and (2),
The strength of the magnetic field generated by the magnet can be 100 Gauss or less at the surface of the substrate. As the strength of the magnetic field increases, the effect of foreign matter movement can be expected to be greater. On the other hand, plasma parameters such as plasma density and temperature are affected by the influence of the magnetic field, and processing conditions such as etching may change. Therefore, a sufficient effect of moving foreign matter can be expected, and the range of the magnetic field intensity where the influence of the plasma processing condition is small is 100 Gauss or less, preferably several Gauss to several tens Gauss.

【0029】(3)本発明の基板処理方法は、反応室内
の水平に保持された一対の電極間に電力を供給してプラ
ズマを発生し、プラズマにより解離された処理ガスの反
応性を利用して一対の電極の下部電極上に保持された基
板の表面を処理する基板処理方法であって、一対の電極
間に挟まれた領域において基板の表面から上方向に発散
する磁界を加えつつ基板を処理するもの、または、基板
の表面に平行な方向を有し、かつ、その方向が基板の中
心軸を中心として回転する磁界を加えつつ基板を処理す
るものである。
(3) In the substrate processing method of the present invention, a power is supplied between a pair of horizontally held electrodes in a reaction chamber to generate plasma, and the reactivity of the processing gas dissociated by the plasma is utilized. A substrate processing method for processing the surface of the substrate held on the lower electrode of the pair of electrodes by applying a magnetic field diverging upward from the surface of the substrate in a region sandwiched between the pair of electrodes. The processing is performed, or the substrate is processed while applying a magnetic field having a direction parallel to the surface of the substrate and rotating in the direction about the central axis of the substrate.

【0030】このような基板処理方法によれば、(1)
または(2)で説明したような磁界を発生しつつプラズ
マ処理を行うため、処理中に発生する異物を有効にプラ
ズマ外(電極に挟まれた領域の外)に排除して、異物の
基板表面への付着を防止できる。
According to such a substrate processing method, (1)
Or, since the plasma processing is performed while generating the magnetic field as described in (2), foreign substances generated during the processing are effectively eliminated outside the plasma (outside the region sandwiched between the electrodes), and the foreign substance surface of the substrate is removed. Can be prevented from adhering to

【0031】なお、磁界の強さは、基板の表面において
100ガウス以下とすることができる。
The strength of the magnetic field can be set to 100 gauss or less on the surface of the substrate.

【0032】また、磁界は、プラズマを停止する直前
の、処理の時間の5分の1以下の時間のみ加えることが
できる。このように、プラズマの停止直前の短時間にの
み異物排除のための磁界を加えるため、この磁界の影響
によるプラズマ処理条件の変化を最小限に抑制すること
ができる。この結果、たとえばエッチング速度の分布等
を小さくすることができる。この磁界を加える、プラズ
マ停止直前の時間としては、たとえばプラズマ処理時間
が1〜5分程度である場合、数秒〜1分程度を例示でき
る。
Further, the magnetic field can be applied only for a time that is one fifth or less of the processing time immediately before stopping the plasma. As described above, since the magnetic field for removing foreign matter is applied only for a short time immediately before the stop of the plasma, a change in plasma processing conditions due to the influence of the magnetic field can be suppressed to a minimum. As a result, for example, the distribution of the etching rate can be reduced. The time immediately before stopping the plasma by applying the magnetic field may be, for example, about several seconds to about one minute when the plasma processing time is about 1 to 5 minutes.

【0033】また、磁界は、プラズマを停止することな
く、処理ガスを非反応性ガスに置換した後に加えること
ができる。このようにプラズマを停止することなく、処
理ガスを非反応性ガスに置換した後にのみ磁界を加える
ことによっても、この磁界の影響によるプラズマ処理条
件の変化を最小限に抑制することができ、たとえばエッ
チング速度の分布等を小さくすることができる。
The magnetic field can be applied after replacing the processing gas with a non-reactive gas without stopping the plasma. By thus applying the magnetic field only after replacing the processing gas with a non-reactive gas without stopping the plasma, it is possible to minimize the change in the plasma processing conditions due to the influence of the magnetic field, for example, The distribution of the etching rate can be reduced.

【0034】さらに、磁界は、異物モニタにより検出さ
れた異物数に応じてその磁力線の方向または大きさを制
御することも可能である。これにより、異物が最も少な
くなるよう磁界の方向および大きさを最適化することが
できる。
Further, it is possible to control the direction or magnitude of the magnetic field lines of the magnetic field according to the number of foreign substances detected by the foreign substance monitor. Thereby, the direction and magnitude of the magnetic field can be optimized so that the amount of foreign matters is minimized.

【0035】[0035]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0036】(実施の形態1)図1は、本発明の一実施
の形態である半導体製造装置の一例を示した断面図であ
る。
(Embodiment 1) FIG. 1 is a sectional view showing an example of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【0037】本実施の形態の半導体製造装置は、下面1
a、上面1bおよび内壁1cからなる反応室1を有し、
この反応室1はゲートバルブ2を介して他の反応室ある
いは基板搬送室と接続することができる。
The semiconductor manufacturing apparatus according to the present embodiment
a, a reaction chamber 1 comprising an upper surface 1b and an inner wall 1c,
The reaction chamber 1 can be connected to another reaction chamber or a substrate transfer chamber via a gate valve 2.

【0038】反応室1内のガスは、排気ポート3を介し
て、ターボ分子ポンプおよび油回転ポンプ等のガス排気
系により高真空に排気することができる。また、反応室
1にはマスフローコントローラMFCおよびバルブV等
ガス供給系を介してガスが供給される。本実施の形態で
はエッチング処理の場合を例示し、ガスとしてはエッチ
ングガス、たとえば四フッ化炭素(CF4 )およびアル
ゴン(Ar)を例示できる。しかし、本発明はエッチン
グ処理に限定されないので、膜堆積処理のための原料ガ
ス、たとえばシラン(SiH4 )、ジシラン(Si2
6 )等が供給されてもよい。これらガスの供給により、
そのガス供給流量とガス排気速度との釣り合いにより反
応室1内のガス圧力が適当に保持される。圧力の調整
は、ガス流量に加えて、排気ポート3に内蔵されたコン
トロールバルブによるコンダクタンスの調整によっても
制御できる。調整されたガス圧力としては数10〜数1
00mTorrを例示できる。
The gas in the reaction chamber 1 can be evacuated to a high vacuum through an exhaust port 3 by a gas exhaust system such as a turbo molecular pump and an oil rotary pump. Further, gas is supplied to the reaction chamber 1 via a gas supply system such as a mass flow controller MFC and a valve V. In this embodiment, the case of the etching treatment is exemplified, and the gas may be an etching gas such as carbon tetrafluoride (CF 4 ) and argon (Ar). However, since the present invention is not limited to the etching process, source gases for the film deposition process, such as silane (SiH 4 ) and disilane (Si 2 H)
6 ) etc. may be supplied. By supplying these gases,
The gas pressure in the reaction chamber 1 is appropriately maintained by balancing the gas supply flow rate and the gas exhaust speed. The pressure can be adjusted by adjusting the conductance by a control valve built in the exhaust port 3 in addition to the gas flow rate. The adjusted gas pressure is several tens to several tens
00mTorr.

【0039】反応室1内には、下部電極4および上部電
極5が備えられている。
A lower electrode 4 and an upper electrode 5 are provided in the reaction chamber 1.

【0040】下部電極4には、ブロッキングコンデンサ
6を介して高周波電源7が接続される。このブロッキン
グコンデンサ6の作用により下部電極4は交流的には高
周波電源7に接続されるが、直流的には高周波電源7か
ら絶縁され、したがって直流的に接地電位から絶縁され
た状態となる。これにより、下部電極4がプラズマに対
して負に帯電し、自己バイアスがかかることとなる。
A high frequency power supply 7 is connected to the lower electrode 4 via a blocking capacitor 6. The lower electrode 4 is AC-connected to the high-frequency power source 7 by the action of the blocking capacitor 6, but is insulated from the high-frequency power source 7 in the DC direction, and thus is insulated from the ground potential in the DC direction. As a result, the lower electrode 4 is negatively charged with respect to the plasma, and a self-bias is applied.

【0041】また、下部電極4にはウェハ押上ピン8b
を備えた静電チャック8が備えられ、静電チャック8上
に設置される基板である半導体ウェハ9を静電気作用で
チャックする。すなわち、半導体ウェハ9は下部電極4
上にその主面を上面として保持される。
The lower electrode 4 has a wafer push-up pin 8b.
Is provided, and a semiconductor wafer 9 as a substrate placed on the electrostatic chuck 8 is chucked by an electrostatic action. That is, the semiconductor wafer 9 includes the lower electrode 4
The main surface is held on the upper surface.

【0042】上部電極5には、高周波電源10が接続さ
れる。上部電極5と高周波電源10との間にはコンデン
サが介在していないので、上部電極5は直流的には接地
され、自己バイアスはかからない。なお、本実施の形態
では、高周波電源7および高周波電源10の2電源を用
いる方式を説明しているが、高周波電源10を用いず
に、つまり、上部電極5を単に接地し、高周波電源7の
みでプラズマを生成してもよい。また、高周波電源7と
高周波電源10との出力電力の位相を調整して、プラズ
マを制御してもよい。
The high frequency power supply 10 is connected to the upper electrode 5. Since no capacitor is interposed between the upper electrode 5 and the high-frequency power supply 10, the upper electrode 5 is grounded in terms of direct current, and is not self-biased. In the present embodiment, a method using two power supplies, the high-frequency power supply 7 and the high-frequency power supply 10, has been described. However, the high-frequency power supply 10 is not used, that is, the upper electrode 5 is simply grounded, and only the high-frequency power supply 7 is used. May generate plasma. Further, the plasma may be controlled by adjusting the phases of the output powers of the high frequency power supply 7 and the high frequency power supply 10.

【0043】高周波電源7および高周波電源10の出力
周波数は、800kHz〜40MHzを例示できるが、
これに限定されず、十分な自己バイアスがかかる周波数
であればよい。
The output frequency of the high-frequency power supply 7 and the high-frequency power supply 10 can be, for example, 800 kHz to 40 MHz.
The frequency is not limited to this, and may be any frequency at which a sufficient self-bias is applied.

【0044】このような半導体製造装置を用いて、下部
電極4と上部電極5との間にプラズマ11を生成する。
Using such a semiconductor manufacturing apparatus, a plasma 11 is generated between the lower electrode 4 and the upper electrode 5.

【0045】なお、下部電極4および上部電極5の外周
部には石英サセプタ12が設けられ、電極周辺での異常
な放電を防止している。
A quartz susceptor 12 is provided on the outer periphery of the lower electrode 4 and the upper electrode 5 to prevent abnormal discharge around the electrodes.

【0046】また、本実施の形態の半導体製造装置で
は、反応室1の外部に電磁石13が配置されている。電
磁石13が配置されているため、電磁石13により生成
した磁力線により半導体ウェハ9への異物の付着を防止
できる。この結果、異物に起因する半導体装置の致命的
な欠陥を少なくし、半導体装置の歩留まりと信頼性を向
上できる。また、本半導体製造装置による処理後の洗浄
回数を少なくすることが可能となり、洗浄工程の負荷を
低減できる。異物の付着防止のメカニズムは後に説明す
る。
Further, in the semiconductor manufacturing apparatus of the present embodiment, the electromagnet 13 is arranged outside the reaction chamber 1. Since the electromagnet 13 is provided, it is possible to prevent foreign matter from adhering to the semiconductor wafer 9 due to magnetic lines of force generated by the electromagnet 13. As a result, the number of fatal defects in the semiconductor device due to the foreign matter can be reduced, and the yield and reliability of the semiconductor device can be improved. Further, it is possible to reduce the number of cleanings after the processing by the semiconductor manufacturing apparatus, and it is possible to reduce the load of the cleaning step. The mechanism for preventing the attachment of foreign matter will be described later.

【0047】電磁石13は、半導体製造装置の中心軸
(半導体ウェハ9の中心軸)を中心とした円筒形磁石で
あり、図では2個の独立したリング磁石により構成され
ている。ただし、本発明は磁石の個数には何ら制限され
るわけではなく、後に説明するような磁力線を生ずる限
り、磁石の個数あるいは形状には制限されない。また、
本実施の形態では電磁石13を例示しているが、永久磁
石であってもかまわない。
The electromagnet 13 is a cylindrical magnet centered on the central axis of the semiconductor manufacturing apparatus (the central axis of the semiconductor wafer 9), and is constituted by two independent ring magnets in the figure. However, the present invention is not limited to the number of magnets at all, and is not limited to the number or shape of magnets as long as magnetic lines of force as described later are generated. Also,
Although the electromagnet 13 is illustrated in the present embodiment, a permanent magnet may be used.

【0048】次に、図2を用いて、異物の付着防止のメ
カニズムについて説明する。図2は、プラズマおよび電
極の部分を拡大して示した断面図である。また、図2の
右部分には、上下電極間の直流的な電界分布を示してい
る。
Next, a mechanism for preventing foreign matter from adhering will be described with reference to FIG. FIG. 2 is an enlarged cross-sectional view showing the plasma and electrode portions. The right part of FIG. 2 shows a DC electric field distribution between the upper and lower electrodes.

【0049】図2では、下部電極4と上部電極5との間
に発生したプラズマ11を便宜的に波線で囲まれた領域
で示している。実際にはプラズマ11の境界は明瞭では
ないが、下部電極4および上部電極5とプラズマ11と
の界面には、シース14が形成される。このシース14
は、すでに説明したプラズマシースであり、プラズマ1
1内の電子とイオンの移動速度の相違に起因した下部電
極4に生ずる自己バイアスによって生ずる。したがっ
て、上下電極間に発生する直流的な電位のほとんどはシ
ース14の領域にかかり、プラズマ11内には直流的な
電位勾配はほとんど生じない。なお、上部電極5とプラ
ズマ11との界面にはプラズマの壁電位に相当する電位
勾配が生じている。これらの様子は、図2の右側に示し
た電極間の電位分布に表されている。
In FIG. 2, the plasma 11 generated between the lower electrode 4 and the upper electrode 5 is indicated by a region surrounded by a dashed line for convenience. Although the boundary of the plasma 11 is not clear in practice, a sheath 14 is formed at the interface between the lower electrode 4 and the upper electrode 5 and the plasma 11. This sheath 14
Is the plasma sheath described above, and the plasma 1
This is caused by a self-bias generated in the lower electrode 4 due to the difference in the moving speed of the electrons and ions in 1. Therefore, most of the DC potential generated between the upper and lower electrodes is applied to the region of the sheath 14, and a DC potential gradient hardly occurs in the plasma 11. A potential gradient corresponding to the wall potential of the plasma is generated at the interface between the upper electrode 5 and the plasma 11. These states are shown in the potential distribution between the electrodes shown on the right side of FIG.

【0050】このようにプラズマ11内に電位勾配がほ
とんど存在しないため、プラズマ11内に発生した異物
15は重力で下降し、シース14上に浮上することとな
る。
Since there is almost no potential gradient in the plasma 11, the foreign matter 15 generated in the plasma 11 descends by gravity and floats on the sheath 14.

【0051】このような状況で磁界を印加し、図示のよ
うな磁力線Bを発生させれば、異物15は、磁力線Bに
沿って移動する。この磁力線Bに沿う異物15の移動
は、異物15が負帯電しており、負帯電した異物15の
熱振動、プラズマ内の振動、イオンのボンバードメント
による振動あるいはシース14の振動が電流が流れたこ
とと等価なことから、電流と磁界との相互作用によるロ
ーレンツ力に起因して発生する。そこで、磁界を、図示
のように、上方向に発散した磁力線Bとなるように発生
させれば、磁力線Bに沿って移動した異物15は、半導
体ウェハ9の外部に排除され、結局半導体ウェハ9の外
側に落下して、半導体ウェハ9に付着することがない。
このようにして磁界の作用により半導体ウェハ9への異
物15の付着を防止できる。
If a magnetic field is applied in such a situation to generate magnetic field lines B as shown in the figure, the foreign matter 15 moves along the magnetic field lines B. The movement of the foreign matter 15 along the magnetic field lines B is such that the foreign matter 15 is negatively charged, and thermal current of the negatively charged foreign matter 15, vibration in plasma, vibration due to ion bombardment, or vibration of the sheath 14 causes a current to flow. This is caused by Lorentz force due to the interaction between the current and the magnetic field. Therefore, if the magnetic field is generated so as to form the magnetic field lines B diverging upward as shown in the figure, the foreign matter 15 that has moved along the magnetic field lines B is eliminated to the outside of the semiconductor wafer 9 and eventually the semiconductor wafer 9 Does not fall outside and adhere to the semiconductor wafer 9.
Thus, the adhesion of the foreign matter 15 to the semiconductor wafer 9 can be prevented by the action of the magnetic field.

【0052】上記のような上方向に発散した磁界の発生
は、本実施の形態の電磁石13のようなリング磁石によ
って得ることが可能である。リング磁石では、リング中
心部で最も磁界が強く、上下方向に発散した磁界となる
ため、本実施の形態に適用する場合には、リング磁石の
上下対称面、つまり磁界の最も強い面が、シース14の
上端面以下であることを要する。このような条件を満足
すれば、両電極間で挟まれたプラズマ11の領域では磁
力線Bは常に上方向に発散状態であり、常に、異物15
を外部に排除することが可能である。
The generation of the upwardly diverging magnetic field as described above can be obtained by a ring magnet such as the electromagnet 13 of the present embodiment. In a ring magnet, the magnetic field is the strongest at the center of the ring, and the magnetic field diverges in the vertical direction.Therefore, when applied to this embodiment, the vertical symmetry plane of the ring magnet, that is, the surface with the strongest magnetic field 14 or less. If such conditions are satisfied, the lines of magnetic force B are always diverging upward in the region of the plasma 11 sandwiched between the two electrodes, and the foreign matter 15
Can be excluded to the outside.

【0053】なお、シース14の厚さは通常1cm以下
であるため、リング磁石の上下対称面は、下部電極4の
表面上1cmより下に設置すると言い換えることができ
る。また、リング磁石は1個でもよく2個以上の複数個
で構成してもよい。
Since the thickness of the sheath 14 is usually 1 cm or less, it can be paraphrased that the vertical symmetry plane of the ring magnet is located below 1 cm above the surface of the lower electrode 4. The number of ring magnets may be one or two or more.

【0054】また、前記磁界の強さは、半導体ウェハ9
の表面上で100ガウス以下とすることができる。磁界
の強さは大きいほど異物15が速く移動すると期待でき
るが、他方、磁界の影響によりプラズマ11の密度およ
び温度等のプラズマパラメータが影響を受け、エッチン
グ等の処理条件が変化する恐れがある。そこで、十分な
異物15の移動効果が期待でき、また、プラズマ11へ
の影響が小さい磁界の強さの範囲として100ガウス以
下、好ましくは、数ガウスから数10ガウスを例示でき
る。
The strength of the magnetic field is determined by the semiconductor wafer 9
100 Gauss or less on the surface of The higher the magnetic field strength, the faster the foreign matter 15 is expected to move, but on the other hand, the processing parameters such as etching may be changed due to the influence of the magnetic field on the plasma parameters such as the density and temperature of the plasma 11. Therefore, a sufficient effect of moving the foreign matter 15 can be expected, and the range of the strength of the magnetic field having a small influence on the plasma 11 is 100 Gauss or less, preferably several Gauss to several tens Gauss.

【0055】次に、上記半導体製造装置を用いたプラズ
マ処理方法について説明する。図3は、本実施の形態の
基板処理方法の一例を示したフローチャートである。
Next, a plasma processing method using the above-described semiconductor manufacturing apparatus will be described. FIG. 3 is a flowchart illustrating an example of the substrate processing method according to the present embodiment.

【0056】まず、ゲートバルブ2を介して半導体ウェ
ハ9を反応室1にロードする(ステップ101)。ロー
ドされた半導体ウェハ9は下部電極4上に設置され、静
電チャック8で保持される。
First, the semiconductor wafer 9 is loaded into the reaction chamber 1 via the gate valve 2 (Step 101). The loaded semiconductor wafer 9 is placed on the lower electrode 4 and held by the electrostatic chuck 8.

【0057】次に、排気ポート3に接続された排気手段
(真空ポンプ)で反応室1内の残留ガスを排気し、反応
室1内を高真空状態にする(ステップ102)。
Next, the residual gas in the reaction chamber 1 is exhausted by an exhaust means (vacuum pump) connected to the exhaust port 3, and the inside of the reaction chamber 1 is brought into a high vacuum state (step 102).

【0058】次に、マスフローコントローラMFCでガ
ス流量を制御しながらガスを導入する。ガスは、半導体
ウェハ9の表面を処理する処理ガスであり、本実施の形
態で例示するエッチングの場合は四フッ化炭素とアルゴ
ンの混合ガスである。さらに、排気ポート3に備えられ
たコントロールバルブでガス排気速度を制御し、反応室
1内のガス圧力をたとえば100mTorrに制御する
(ステップ103)。
Next, gas is introduced while controlling the gas flow rate by the mass flow controller MFC. The gas is a processing gas for processing the surface of the semiconductor wafer 9, and is a mixed gas of carbon tetrafluoride and argon in the case of the etching exemplified in the present embodiment. Further, the gas exhaust speed is controlled by a control valve provided in the exhaust port 3, and the gas pressure in the reaction chamber 1 is controlled, for example, to 100 mTorr (step 103).

【0059】次に、高周波電源7、10の高周波出力を
ONにし、高周波電力を下部電極4および上部電極5に
印加する。高周波電力の周波数は、たとえば13.56M
Hzとし、高周波電力は、たとえば500Wとすること
ができる。これによりプラズマ11が生成する(ステッ
プ104)。
Next, the high-frequency outputs of the high-frequency power supplies 7 and 10 are turned on, and the high-frequency power is applied to the lower electrode 4 and the upper electrode 5. The frequency of the high frequency power is, for example, 13.56 M
Hz, and the high frequency power can be, for example, 500 W. Thereby, the plasma 11 is generated (Step 104).

【0060】プラズマ11の生成により、半導体ウェハ
9の表面がエッチング処理される。所定の時間、たとえ
ば5分後にプラズマ11を停止する(ステップ106)
が、その直前に磁界を印加して磁力線Bを発生する(ス
テップ105)。この間のオペレーションを図4を用い
て詳細に説明する。図4は、高周波電力と磁界生成の相
互関係を示したタイムチャートである。
By the generation of the plasma 11, the surface of the semiconductor wafer 9 is etched. After a predetermined time, for example, 5 minutes, the plasma 11 is stopped (step 106).
However, immediately before that, a magnetic field is applied to generate a magnetic field line B (step 105). The operation during this time will be described in detail with reference to FIG. FIG. 4 is a time chart showing the mutual relationship between high-frequency power and magnetic field generation.

【0061】時刻t1で高周波電力をONにする。これ
は前記ステップ104に相当する。時刻t2までは磁界
をかけることなく高周波電力のON状態を維持してプラ
ズマを生成し続ける。この間、半導体ウェハ9の表面が
エッチングされ続け、異物15をプラズマ11中に生成
する。しかし、異物15は、前記したとおりシース14
上に浮遊しており半導体ウェハ9の表面には落下してこ
ない。また、この間磁界は印加されていないため、エッ
チング特性が変化することがない。
At time t1, high frequency power is turned on. This corresponds to step 104 described above. Until time t2, the high-frequency power is kept on without applying a magnetic field, and the plasma is continuously generated. During this time, the surface of the semiconductor wafer 9 continues to be etched, and foreign matter 15 is generated in the plasma 11. However, as described above, the foreign matter 15
It floats on the top and does not fall on the surface of the semiconductor wafer 9. Further, since no magnetic field is applied during this time, the etching characteristics do not change.

【0062】時刻t1からたとえば4分後の時刻t2で
高周波電力の出力を低下させ始め、時刻t3で高周波電
力の出力はゼロとなり、プラズマ11は完全に停止す
る。同時に、時刻t2から時刻t3の間、磁界を印加す
る。磁界の印加により、前記したメカニズムによって異
物15は半導体ウェハ9上部の外側に移動させられる。
時刻t2から時刻t3の間はプラズマ11が消滅してい
ないのでシース14上の異物15は浮上し続けており、
半導体ウェハ9上に異物15が落下することはない。こ
れにより、半導体ウェハ9への異物15の付着を防止す
る。
At time t2, for example, four minutes after time t1, the output of the high-frequency power starts decreasing, and at time t3, the output of the high-frequency power becomes zero, and the plasma 11 stops completely. At the same time, a magnetic field is applied from time t2 to time t3. By applying a magnetic field, the foreign matter 15 is moved to the outside of the upper portion of the semiconductor wafer 9 by the above-described mechanism.
Since the plasma 11 has not disappeared from the time t2 to the time t3, the foreign matter 15 on the sheath 14 continues to float,
The foreign matter 15 does not fall on the semiconductor wafer 9. This prevents the foreign matter 15 from adhering to the semiconductor wafer 9.

【0063】このようなタイミングで磁界を印加するこ
とにより、磁界の印加に起因するエッチング特性の影響
を受けることなく、異物15の排除を効果的に行うこと
ができる。時刻t2から時刻t3の間の時間としてはた
とえば10秒を例示できる。
By applying the magnetic field at such a timing, the foreign matter 15 can be effectively eliminated without being affected by the etching characteristics caused by the application of the magnetic field. The time between the time t2 and the time t3 is, for example, 10 seconds.

【0064】次に、反応室1内の残留ガスを高真空に排
気し(ステップ107)、半導体ウェハ9をアンロード
して(ステップ108)、本実施の形態の処理を終了す
る。
Next, the residual gas in the reaction chamber 1 is evacuated to a high vacuum (Step 107), the semiconductor wafer 9 is unloaded (Step 108), and the processing of this embodiment is completed.

【0065】本実施の形態の半導体製造装置および基板
処理方法によれば、プラズマ処理中に発生する異物15
の半導体ウェハ9表面への付着を少なくして、半導体装
置の致命的欠陥を少なくし、半導体装置の歩留まりおよ
び信頼性を向上できる。また、半導体ウェハ9に付着し
た異物15が少ないため、その後の洗浄工程を簡略化、
たとえば洗浄回数の低減を図って、工程負荷を低減でき
る。さらに、本実施の形態では、磁場の印加をプラズマ
停止直前の短期間に限っているため、磁界印加の影響を
最小限にしてエッチング等の処理条件を変えることなく
安定に処理することができる。
According to the semiconductor manufacturing apparatus and the substrate processing method of the present embodiment, foreign matter 15 generated during plasma processing
Of the semiconductor device 9 on the surface of the semiconductor wafer 9, the number of fatal defects of the semiconductor device can be reduced, and the yield and reliability of the semiconductor device can be improved. Further, since the amount of foreign matter 15 attached to the semiconductor wafer 9 is small, the subsequent cleaning process is simplified,
For example, the number of times of cleaning can be reduced to reduce the process load. Furthermore, in this embodiment, since the application of the magnetic field is limited to a short period immediately before the stop of the plasma, the effect of the application of the magnetic field can be minimized and the processing can be performed stably without changing the processing conditions such as etching.

【0066】(実施の形態2)図5は、本発明の他の実
施の形態である基板処理方法の一例を示したフローチャ
ートである。
(Embodiment 2) FIG. 5 is a flowchart showing an example of a substrate processing method according to another embodiment of the present invention.

【0067】本実施の形態の基板処理方法に用いる半導
体製造装置は、実施の形態1で説明した半導体製造装置
と同様である。また、本実施の形態の基板処理方法のウ
ェハロード(ステップ101)からプラズマON(ステ
ップ104)までは、実施の形態1の基板処理方法のウ
ェハロード(ステップ101)からプラズマON(ステ
ップ104)までと同様である。よって、これらの部分
の説明は省略する。
The semiconductor manufacturing apparatus used in the substrate processing method of the present embodiment is the same as the semiconductor manufacturing apparatus described in the first embodiment. Further, from the wafer load (step 101) of the substrate processing method of the present embodiment to the plasma ON (step 104), from the wafer load (step 101) of the substrate processing method of the first embodiment to the plasma ON (step 104). Is the same as Therefore, description of these parts is omitted.

【0068】本実施の形態では、プラズマON(ステッ
プ104)した後、所定の時間が経過した後にガスを切
り替え(ステップ205)、その後磁界を印加して(ス
テップ206)異物15を半導体ウェハ9の上部から排
除し、その後プラズマを停止する(ステップ207)。
プラズマ11を生成するための高周波電力の印加等は実
施の形態1と同様である。
In this embodiment, after the plasma is turned on (step 104), the gas is switched after a predetermined time has elapsed (step 205), and then a magnetic field is applied (step 206) to remove the foreign matter 15 from the semiconductor wafer 9. The plasma is removed from the top, and then the plasma is stopped (step 207).
The application of the high-frequency power for generating the plasma 11 is the same as in the first embodiment.

【0069】この間のオペレーションを図6を用いて詳
細に説明する。図6は、ガス流量、高周波電力および磁
界生成の相互関係を示したタイムチャートである。
The operation during this time will be described in detail with reference to FIG. FIG. 6 is a time chart showing the interrelationship between the gas flow rate, the high-frequency power, and the magnetic field generation.

【0070】時刻t1で高周波電力をONにする。これ
はステップ104に相当する。時刻t2までは磁界をか
けることなく高周波電力のON状態を維持してプラズマ
を生成し続け、かつエッチングガスである四フッ化炭素
およびアルゴンを流し続ける。この間、半導体ウェハ9
の表面がエッチングされ続け、異物15をプラズマ11
中に生成する。しかし、異物15は、前記したとおりシ
ース14上に浮遊しており半導体ウェハ9の表面には落
下してこない。また、この間磁界は印加されていないた
め、エッチング特性が変化することがない。
At time t1, the high frequency power is turned on. This corresponds to step 104. Until time t2, the high-frequency power is kept ON without applying a magnetic field to continuously generate plasma, and continue to flow carbon tetrafluoride and argon as etching gases. During this time, the semiconductor wafer 9
Surface is continuously etched, and foreign matter 15 is
Generate inside. However, the foreign matter 15 is floating on the sheath 14 as described above, and does not fall on the surface of the semiconductor wafer 9. Further, since no magnetic field is applied during this time, the etching characteristics do not change.

【0071】時刻t1からたとえば4分後の時刻t2で
エッチングガスの流量を低下させ始め、時刻t3でエッ
チングガスの流量をゼロとする。同時に、時刻t2で非
反応性ガスであるアルゴンのみの流量を増加させ始め、
時刻t3でアルゴンガスの流量を所定の流量とする。す
なわち、時刻t3では、反応室1内には非反応性のアル
ゴンガスのみとなり、プラズマ11は維持されているも
のの、エッチング作用はほとんど発生していない。
At time t2, for example, four minutes after time t1, the flow rate of the etching gas is started to decrease, and at time t3, the flow rate of the etching gas is reduced to zero. At the same time, at time t2, the flow rate of only the non-reactive gas, argon, is started to increase,
At time t3, the flow rate of the argon gas is set to a predetermined flow rate. That is, at time t3, only the non-reactive argon gas remains in the reaction chamber 1 and the plasma 11 is maintained, but the etching action hardly occurs.

【0072】ここで、プラズマ11を維持したまま、時
刻t4から磁界を印加する。磁界の印加により、前記し
たメカニズムによって異物15は半導体ウェハ9上部の
外側に移動させられる。この間はプラズマ11は消滅し
ていないのでシース14上の異物15は浮上し続けてお
り、半導体ウェハ9上に異物15が落下することはな
い。これにより、半導体ウェハ9への異物15の付着を
防止する。
Here, while maintaining the plasma 11, a magnetic field is applied from time t4. By applying a magnetic field, the foreign matter 15 is moved to the outside of the upper portion of the semiconductor wafer 9 by the above-described mechanism. During this time, the foreign matter 15 on the sheath 14 continues to float because the plasma 11 has not been extinguished, and the foreign matter 15 does not fall onto the semiconductor wafer 9. This prevents the foreign matter 15 from adhering to the semiconductor wafer 9.

【0073】その後、時刻t5で高周波電力を低下し始
め、プラズマ11を停止する。
Thereafter, at time t5, the high-frequency power starts to decrease, and the plasma 11 is stopped.

【0074】このようなタイミングで磁界を印加すれ
ば、磁界の印加時にはエッチング作用が生じておらず、
磁界に起因するエッチング特性の影響を受けることな
く、異物15の排除を効果的に行うことができる。時刻
t4から時刻t5の間の時間としてはたとえば10秒を
例示できる。
If a magnetic field is applied at such a timing, no etching action occurs when the magnetic field is applied,
The foreign matter 15 can be effectively removed without being affected by the etching characteristics caused by the magnetic field. The time between time t4 and time t5 may be, for example, 10 seconds.

【0075】本実施の形態の基板処理方法によっても、
半導体ウェハ9への異物15の付着を防止することがで
き、実施の形態1で説明した効果を同様に得ることがで
きる。
According to the substrate processing method of the present embodiment,
Foreign matter 15 can be prevented from adhering to semiconductor wafer 9, and the effects described in the first embodiment can be obtained similarly.

【0076】(実施の形態3)図7は、本発明のさらに
他の実施の形態である半導体製造装置の一例を示した断
面図である。
(Embodiment 3) FIG. 7 is a sectional view showing an example of a semiconductor manufacturing apparatus according to still another embodiment of the present invention.

【0077】本実施の形態の半導体製造装置は、実施の
形態1における半導体製造装置に、窓16を介して異物
モニタ17によりプラズマ11中の異物15の量を観測
し、その観測量をデータ処理装置18により処理してマ
グネットコントローラ19を操作し、電磁石13の電流
量および電流の方向を制御して磁力線Bの方向および強
さを制御する機能を有するものである。
The semiconductor manufacturing apparatus of the present embodiment differs from the semiconductor manufacturing apparatus of the first embodiment in that the amount of foreign matter 15 in the plasma 11 is observed by the foreign matter monitor 17 through the window 16 and the observed amount is subjected to data processing. It has a function of controlling the direction and intensity of the magnetic force line B by controlling the current amount and the current direction of the electromagnet 13 by operating the magnet controller 19 after processing by the device 18.

【0078】異物モニタ17には、たとえばレーザ光を
用いたパーティクルカウンタを例示でき、データ処理装
置18にはコンピュータシステムを例示できる。
The foreign substance monitor 17 can be exemplified by a particle counter using a laser beam, and the data processing device 18 can be exemplified by a computer system.

【0079】磁力線Bの方向および強さの制御の方法
は、複数の電磁石13の各磁石に流す電流の方向の組み
合わせおよび電流量を変化させて制御することが可能で
ある。
The method of controlling the direction and intensity of the magnetic field lines B can be controlled by changing the combination of the directions of the currents flowing through the respective magnets of the plurality of electromagnets 13 and the amount of current.

【0080】このような半導体製造装置により、異物1
5の量を最小にするように電磁石13を制御して、磁力
線Bの方向および強さを最適化することが可能である。
With such a semiconductor manufacturing apparatus, foreign matter 1
By controlling the electromagnet 13 so as to minimize the amount of 5, the direction and intensity of the magnetic field lines B can be optimized.

【0081】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることは言うまでも
ない。
As described above, the invention made by the inventor has been specifically described based on the embodiments of the present invention. However, the present invention is not limited to the above embodiments, and various modifications may be made without departing from the gist of the invention. Needless to say, it can be changed.

【0082】たとえば、上記実施の形態1〜3では、磁
界の印加期間をプラズマ11の停止直前の短期間に限っ
ていたが、これに限られるわけではなく、プラズマ11
の生成されている期間の全部、あるいはその他の一部期
間に印加することも可能である。
For example, in the first to third embodiments, the application period of the magnetic field is limited to a short period immediately before the stop of the plasma 11. However, the present invention is not limited to this.
It is also possible to apply the voltage during the entire period in which is generated or in some other period.

【0083】また、上記実施の形態では、磁力線Bを上
方向に発散した磁界について説明したが、図8に示すよ
うに、半導体ウェハ9に平行な磁力線B2のような磁界
であってもよい。図8(a)は、半導体製造装置の他の
例を示した上面図であり、図8(b)は、(a)の断面
図である。図8では、図面を見やすくするため要部のみ
示している。この場合、磁石M3対から発生した磁力線
B2は半導体ウェハ9に平行であり、異物15は、磁力
線B2に沿って移動する。また、磁力線B2は回転させ
ることができる。すなわち、ある時間には磁石M1対に
より磁界を発生し、次の瞬間には磁石M2対により発生
する磁界に切り替える。次に瞬間には磁石M3対に、さ
らに次に瞬間には磁石M4対に切り替えて、磁界を回転
させる。このように回転磁界を生成することにより、異
物15をより効果的に半導体ウェハ9の外側に移動し排
除できる。なお、このような半導体製造装置を用いた基
板処理を実施の形態1〜3で説明した方法に適用し、ま
た、異物モニタ17等を付加することができることは言
うまでもない。
Further, in the above embodiment, the magnetic field in which the magnetic field lines B are diverged upward has been described. However, as shown in FIG. 8, a magnetic field such as the magnetic field lines B2 parallel to the semiconductor wafer 9 may be used. FIG. 8A is a top view illustrating another example of the semiconductor manufacturing apparatus, and FIG. 8B is a cross-sectional view of FIG. FIG. 8 shows only the main parts to make the drawing easier to see. In this case, the magnetic field lines B2 generated from the pair of magnets M3 are parallel to the semiconductor wafer 9, and the foreign matter 15 moves along the magnetic field lines B2. Further, the magnetic field lines B2 can be rotated. That is, a magnetic field is generated by the magnet M1 pair at a certain time, and the magnetic field is switched to the magnetic field generated by the magnet M2 pair at the next moment. Next, the magnetic field is switched by switching to the magnet M3 pair at the moment and further to the magnet M4 pair at the next moment. By generating the rotating magnetic field in this way, the foreign matter 15 can be more effectively moved to the outside of the semiconductor wafer 9 and eliminated. Needless to say, the substrate processing using such a semiconductor manufacturing apparatus can be applied to the method described in the first to third embodiments, and the foreign substance monitor 17 can be added.

【0084】[0084]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
The effects obtained by typical ones of the inventions disclosed in the present application will be briefly described as follows.

【0085】(1)プラズマを用いた処理中に発生する
異物の基板への付着を抑制することができる。
(1) It is possible to prevent foreign substances generated during the processing using plasma from adhering to the substrate.

【0086】(2)異物の付着を抑制するに際して、プ
ラズマによる処理自体に与える影響を最小限にし、本来
の処理の目的を有効に達しつつ、同時に異物の付着を減
少することができる。
(2) In suppressing the adhesion of foreign matter, the influence of the plasma on the treatment itself can be minimized, and the adhesion of the foreign matter can be simultaneously reduced while effectively achieving the original purpose of the treatment.

【0087】(3)基板への異物の付着を減少して半導
体装置の致命的な欠陥をなくし、また、半導体装置の歩
留まりおよび信頼性を向上することができる。
(3) Adhesion of foreign substances to the substrate can be reduced to eliminate fatal defects of the semiconductor device, and the yield and reliability of the semiconductor device can be improved.

【0088】(4)必要な洗浄工程数を低減して洗浄工
程の負荷を低減し、工程の短縮を図ってコスト競争力を
向上することができる。
(4) The number of necessary cleaning steps can be reduced to reduce the load on the cleaning step, and the steps can be shortened to improve cost competitiveness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態である半導体製造装置の
一例を示した断面図である。
FIG. 1 is a sectional view showing an example of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図2】プラズマおよび電極の部分を拡大して示した断
面図である。
FIG. 2 is an enlarged cross-sectional view showing a plasma and an electrode.

【図3】本発明の一実施の形態である基板処理方法の一
例を示したフローチャートである。
FIG. 3 is a flowchart illustrating an example of a substrate processing method according to an embodiment of the present invention.

【図4】高周波電力および磁界生成の相互関係を示した
タイムチャートである。
FIG. 4 is a time chart showing the mutual relationship between high-frequency power and magnetic field generation.

【図5】本発明の他の実施の形態である基板処理方法の
一例を示したフローチャートである。
FIG. 5 is a flowchart showing an example of a substrate processing method according to another embodiment of the present invention.

【図6】ガス流量、高周波電力および磁界生成の相互関
係を示したタイムチャートである。
FIG. 6 is a time chart showing a mutual relationship among a gas flow rate, a high-frequency power, and a magnetic field generation.

【図7】本発明のさらに他の実施の形態である半導体製
造装置の一例を示した断面図である。
FIG. 7 is a cross-sectional view illustrating an example of a semiconductor manufacturing apparatus according to still another embodiment of the present invention.

【図8】(a)は、半導体製造装置の他の例を示した上
面図であり、(b)は、(a)の断面図である。
FIG. 8A is a top view illustrating another example of the semiconductor manufacturing apparatus, and FIG. 8B is a cross-sectional view of FIG.

【符号の説明】[Explanation of symbols]

1 反応室 1a 下面 1b 上面 1c 内壁 2 ゲートバルブ 3 排気ポート 4 下部電極 5 上部電極 6 ブロッキングコンデンサ 7 高周波電源 8 静電チャック 8b ウェハ押上ピン 9 半導体ウェハ 10 高周波電源 11 プラズマ 12 石英サセプタ 13 電磁石 14 シース 15 異物 16 窓 17 異物モニタ 18 データ処理装置 19 マグネットコントローラ B 磁力線 B2 磁力線 M1〜M4 磁石 MFC マスフローコントローラ V バルブ DESCRIPTION OF SYMBOLS 1 Reaction chamber 1a Lower surface 1b Upper surface 1c Inner wall 2 Gate valve 3 Exhaust port 4 Lower electrode 5 Upper electrode 6 Blocking capacitor 7 High frequency power supply 8 Electrostatic chuck 8b Wafer push-up pin 9 Semiconductor wafer 10 High frequency power supply 11 Plasma 12 Quartz susceptor 13 Electromagnet 14 Sheath 15 Foreign matter 16 Window 17 Foreign matter monitor 18 Data processing device 19 Magnet controller B Magnetic field line B2 Magnetic field line M1 to M4 Magnet MFC Mass flow controller V Valve

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 その内部を減圧状態に保持できる反応室
と、前記反応室にガスを供給するガス供給手段と、前記
反応室からガスを排気するガス排気手段と、前記反応室
内に水平に設置された一対の電極と、前記電極に電力を
供給する電源とを有し、前記ガス供給手段およびガス排
気手段によって1気圧以下の圧力に維持された前記反応
室内の前記ガスを前記電力で電離して前記一対の電極の
間にプラズマを発生し、前記プラズマを用いて前記一対
の電極の下部電極上に設置された基板の表面を処理する
半導体製造装置であって、 前記反応室の外部に磁石を有し、前記磁石により発生す
る磁力線が、前記一対の電極間に挟まれた領域におい
て、前記基板の表面から上方向に発散していることを特
徴とする半導体製造装置。
1. A reaction chamber capable of maintaining the inside thereof at a reduced pressure, a gas supply means for supplying a gas to the reaction chamber, a gas exhaust means for exhausting a gas from the reaction chamber, and a horizontal installation in the reaction chamber. A pair of electrodes, and a power supply for supplying power to the electrodes, and ionizes the gas in the reaction chamber maintained at a pressure of 1 atm or less by the gas supply unit and the gas exhaust unit with the power. A semiconductor manufacturing apparatus that generates plasma between the pair of electrodes and processes a surface of a substrate installed on a lower electrode of the pair of electrodes using the plasma, wherein a magnet is provided outside the reaction chamber. And a magnetic field line generated by the magnet diverges upward from the surface of the substrate in a region sandwiched between the pair of electrodes.
【請求項2】 請求項1記載の半導体製造装置であっ
て、 前記磁石は、前記一対の電極の上下方向の中心軸を中心
とした円筒形磁石であり、前記円筒形磁石の上下対称面
が、前記基板上面の上部1cmよりも下になるよう設置
されていることを特徴とする半導体製造装置。
2. The semiconductor manufacturing apparatus according to claim 1, wherein the magnet is a cylindrical magnet centered on a vertical central axis of the pair of electrodes, and a vertical symmetry plane of the cylindrical magnet is A semiconductor manufacturing apparatus, which is provided so as to be lower than 1 cm above the upper surface of the substrate.
【請求項3】 その内部を減圧状態に保持できる反応室
と、前記反応室にガスを供給するガス供給手段と、前記
反応室からガスを排気するガス排気手段と、前記反応室
内に水平に設置された一対の電極と、前記電極に電力を
供給する電源とを有し、前記ガス供給手段およびガス排
気手段によって1気圧以下の圧力に維持された前記反応
室内の前記ガスを前記電力で電離して前記一対の電極の
間にプラズマを発生し、前記プラズマを用いて前記一対
の電極の下部電極上に設置された基板の表面を処理する
半導体製造装置であって、 前記反応室の外部に磁石を有し、前記磁石により発生す
る磁力線が前記基板の表面に平行な方向を有し、かつ、
前記磁力線の方向が前記基板の中心軸を中心として回転
する機構を備えたことを特徴とする半導体製造装置。
3. A reaction chamber capable of maintaining the inside thereof in a reduced pressure state, gas supply means for supplying gas to the reaction chamber, gas exhaust means for exhausting gas from the reaction chamber, and horizontally installed in the reaction chamber. Having a pair of electrodes and a power supply for supplying power to the electrodes, and ionizing the gas in the reaction chamber maintained at a pressure of 1 atm or less by the gas supply means and the gas exhaust means with the power. A semiconductor manufacturing apparatus that generates plasma between the pair of electrodes and processes a surface of a substrate installed on a lower electrode of the pair of electrodes using the plasma, wherein a magnet is provided outside the reaction chamber. Having, the lines of magnetic force generated by the magnet have a direction parallel to the surface of the substrate, and
A semiconductor manufacturing apparatus comprising a mechanism for rotating the direction of the line of magnetic force around a central axis of the substrate.
【請求項4】 請求項1、2または3記載の半導体製造
装置であって、 前記磁石により発生する磁界の強さは、前記基板の表面
において100ガウス以下であることを特徴とする半導
体製造装置。
4. The semiconductor manufacturing apparatus according to claim 1, wherein a strength of a magnetic field generated by said magnet is 100 gauss or less on a surface of said substrate. .
【請求項5】 反応室内の水平に保持された一対の電極
間に電力を供給してプラズマを発生し、前記プラズマに
より解離された処理ガスの反応性を利用して前記一対の
電極の下部電極上に保持された基板の表面を処理する基
板処理方法であって、 前記一対の電極間に挟まれた領域において前記基板の表
面から上方向に発散する磁界、または、前記基板の表面
に平行な方向を有し、かつ、その方向が前記基板の中心
軸を中心として回転する磁界を加えつつ基板を処理する
ことを特徴とする基板処理方法。
5. A plasma is generated by supplying power between a pair of horizontally held electrodes in a reaction chamber, and a lower electrode of the pair of electrodes is generated by utilizing the reactivity of a processing gas dissociated by the plasma. A substrate processing method for processing a surface of a substrate held thereon, wherein a magnetic field diverging upward from a surface of the substrate in a region sandwiched between the pair of electrodes, or a magnetic field parallel to the surface of the substrate. A substrate processing method, comprising: processing a substrate while applying a magnetic field having a direction, the direction of which rotates around a central axis of the substrate.
【請求項6】 請求項5記載の基板処理方法であって、 前記磁界の強さは、前記基板の表面において100ガウ
ス以下であることを特徴とする基板処理方法。
6. The substrate processing method according to claim 5, wherein the intensity of the magnetic field is 100 gauss or less on the surface of the substrate.
【請求項7】 請求項5または6記載の基板処理方法で
あって、 前記磁界は、前記プラズマを停止する直前の前記処理時
間の5分の1以下の時間にのみ加える第1の構成、また
は前記プラズマを停止することなく前記処理ガスを非反
応性ガスに置換した後にのみ加える第2の構成、の何れ
かの構成を有することを特徴とする基板処理方法。
7. The substrate processing method according to claim 5, wherein the magnetic field is applied only for a time equal to or less than one fifth of the processing time immediately before stopping the plasma, or The substrate processing method according to any one of the second configuration and the second configuration, wherein the processing gas is added only after replacing the processing gas with a non-reactive gas without stopping the plasma.
【請求項8】 請求項5、6または7記載の基板処理方
法であって、 前記磁界は、異物モニタにより検出された異物数に応じ
てその磁力線の方向または大きさを制御することを特徴
とする基板処理方法。
8. The substrate processing method according to claim 5, wherein the magnetic field controls a direction or a size of a magnetic field line according to the number of foreign substances detected by a foreign substance monitor. Substrate processing method.
JP33157397A 1997-12-02 1997-12-02 Semiconductor manufacturing equipment and substrate processing Pending JPH11162946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33157397A JPH11162946A (en) 1997-12-02 1997-12-02 Semiconductor manufacturing equipment and substrate processing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33157397A JPH11162946A (en) 1997-12-02 1997-12-02 Semiconductor manufacturing equipment and substrate processing

Publications (1)

Publication Number Publication Date
JPH11162946A true JPH11162946A (en) 1999-06-18

Family

ID=18245173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33157397A Pending JPH11162946A (en) 1997-12-02 1997-12-02 Semiconductor manufacturing equipment and substrate processing

Country Status (1)

Country Link
JP (1) JPH11162946A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127054A (en) * 1999-10-29 2001-05-11 Applied Materials Inc Equipment and method of forming thin film
JP2006080375A (en) * 2004-09-10 2006-03-23 Hitachi High-Technologies Corp Plasma processing method for manufacture of semiconductor integrated device
US7435687B2 (en) 2005-09-15 2008-10-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing device
JP2010531063A (en) * 2007-06-22 2010-09-16 ラム リサーチ コーポレーション Method and apparatus for reducing the amount of particulates on a wafer during wafer dechucking
JP2010212731A (en) * 2010-06-01 2010-09-24 Hitachi High-Technologies Corp Plasma processing method
WO2019073798A1 (en) * 2017-10-10 2019-04-18 東京エレクトロン株式会社 Plasma processing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127054A (en) * 1999-10-29 2001-05-11 Applied Materials Inc Equipment and method of forming thin film
JP4498503B2 (en) * 1999-10-29 2010-07-07 アプライド マテリアルズ インコーポレイテッド Thin film forming apparatus and thin film forming method
JP2006080375A (en) * 2004-09-10 2006-03-23 Hitachi High-Technologies Corp Plasma processing method for manufacture of semiconductor integrated device
JP4488847B2 (en) * 2004-09-10 2010-06-23 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing apparatus for manufacturing semiconductor integrated device
US7435687B2 (en) 2005-09-15 2008-10-14 Hitachi High-Technologies Corporation Plasma processing method and plasma processing device
US8163652B2 (en) 2005-09-15 2012-04-24 Hitachi High-Technologies Corporation Plasma processing method and plasma processing device
JP2010531063A (en) * 2007-06-22 2010-09-16 ラム リサーチ コーポレーション Method and apparatus for reducing the amount of particulates on a wafer during wafer dechucking
JP2014112700A (en) * 2007-06-22 2014-06-19 Lam Research Corporation Methods of and apparatus for reducing amount of particles on wafer during wafer de-chucking
JP2010212731A (en) * 2010-06-01 2010-09-24 Hitachi High-Technologies Corp Plasma processing method
WO2019073798A1 (en) * 2017-10-10 2019-04-18 東京エレクトロン株式会社 Plasma processing method
JP2019071347A (en) * 2017-10-10 2019-05-09 東京エレクトロン株式会社 Plasma processing method

Similar Documents

Publication Publication Date Title
KR0141659B1 (en) An apparatus for removing foreign particles and the method
US5779807A (en) Method and apparatus for removing particulates from semiconductor substrates in plasma processing chambers
US7799238B2 (en) Plasma processing method and plasma processing apparatus
JPH10150100A (en) Electrostatic chuck, method and system for processing sample using it
JPH08264515A (en) Plasma treatment device, processing device and etching device
US5573981A (en) Method of removing residual charges of an electrostatic chuck used in a layer deposition process
US7335601B2 (en) Method of processing an object and method of controlling processing apparatus to prevent contamination of the object
US20120222817A1 (en) Plasma processing apparatus
JP2879887B2 (en) Plasma processing method
JP4322484B2 (en) Plasma processing method and plasma processing apparatus
JP4642809B2 (en) Plasma processing method and plasma processing apparatus
JP3555084B2 (en) Plasma processing method for semiconductor substrate and plasma processing apparatus for semiconductor substrate
JP4283366B2 (en) Plasma processing equipment
JP2869384B2 (en) Plasma processing method
KR20140116811A (en) Plasma etching method and plasma etching apparatus
JPH11162946A (en) Semiconductor manufacturing equipment and substrate processing
JP4060941B2 (en) Plasma processing method
JPH0786259A (en) Apparatus and method for removing contaminant
JP4070974B2 (en) Plasma processing method and plasma processing apparatus
JP3438003B2 (en) Plasma processing equipment
JP3162272B2 (en) Plasma processing method
JP2000223480A (en) Plasma-etching device
KR100319468B1 (en) Plasma Treatment Method
KR20160084802A (en) Plasma processing method
JP2003068718A (en) Plasma processing apparatus