JPH11126923A - Method for manufacturing gallium nitride compound semiconductor element - Google Patents

Method for manufacturing gallium nitride compound semiconductor element

Info

Publication number
JPH11126923A
JPH11126923A JP30794697A JP30794697A JPH11126923A JP H11126923 A JPH11126923 A JP H11126923A JP 30794697 A JP30794697 A JP 30794697A JP 30794697 A JP30794697 A JP 30794697A JP H11126923 A JPH11126923 A JP H11126923A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
layer
groove
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30794697A
Other languages
Japanese (ja)
Inventor
Toshiya Kamimura
俊也 上村
Takahide Koshio
高英 小塩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP30794697A priority Critical patent/JPH11126923A/en
Publication of JPH11126923A publication Critical patent/JPH11126923A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a metal layer on the reverse side of a substrate. SOLUTION: After a separation groove 21 is formed at a depth of nearly 3/4 of the thickness of a substrate from the reverse side of a substrate 11 along a dicing line, where wafer in which semiconductor layer is formed on the substrate is set, a separating groove 22 is formed until the substrate appears at a position corresponding to the separation groove 21 from a semiconductor layer side. Then, a reverse side 11b is polished, the substrate 11 is thinned to an extent where the trace of the separation groove 22 remains, a metal layer 10 is formed due to the deposition of Al on the entire portion of the reverse side 11b, and the groove 23 corresponding to the separation groove 21 is formed. Then, an adhesive sheet 24 is applied onto an electrode pad 20, and scribing is made from the side of the metal layer 10 along the groove 23, thus forming a scribe line. Then, a load is applied to the wafer for braking, thus manufacturing a light-emitting element where the metal layer 10 is formed on the reverse side 11b. Light advancing towards the side of the substrate 11 is reflected by the metal layer 10 being formed on the reverse side 11b, and light take-out efficiency from the sides of electrodes 18A and 18B is improved, thus obtaining high emission intensity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、窒化ガリウム(Ga
N) 系化合物半導体素子の製造方法に関し、特に、基板
裏面に金属層を形成する方法に関する。
The present invention relates to a gallium nitride (Ga) nitride.
The present invention relates to a method for manufacturing a N) -based compound semiconductor device, and more particularly to a method for forming a metal layer on the back surface of a substrate.

【0002】[0002]

【従来の技術】従来、GaN 系化合物半導体発光素子で
は、絶縁性のサファイア基板上に半導体層を積層し、そ
の同じ側に正負の各電極を設けた構成としている。この
発光素子30をリードフレーム31上に配置した模式的
断面図を図8に示す。発光素子30は、所定の波長で発
光する発光層34を有し、正負の各電極35、36は基
板33に対して上側に設けられている。そして、基板3
3の裏面が樹脂材で構成されたペースト32を用いてリ
ードフレーム31上にダイボンディングされている。
又、図示していないが、各電極35、36は所定の部位
とワイヤボンディングにより電気的に接続され、電極3
5、36側から光を取り出す構成としている。しかし、
図8に示す構成では、発光層34から得られる発光の方
向に選択性がないので、基板33の裏面における反射光
が、電極35、36側からの光取り出し量に大きく寄与
することになるが、基板33裏面に設けられたペースト
32により光が吸収されるために光の反射効率が良くな
く、発光強度が低いという問題がある。又、ペースト3
2は、雰囲気温度や素子30の駆動により発生する熱に
よって経時的に劣化(黄色に変色)するため、反射光が
減少し、経時的な光度の劣化が生ずるという問題もあ
る。そこで、基板33の裏面に金属層を形成して光の反
射効率を高め、高発光強度を得る方法が考えられる。
2. Description of the Related Art Conventionally, a GaN-based compound semiconductor light emitting device has a configuration in which a semiconductor layer is laminated on an insulating sapphire substrate, and positive and negative electrodes are provided on the same side. FIG. 8 is a schematic cross-sectional view in which the light emitting element 30 is disposed on a lead frame 31. The light emitting element 30 has a light emitting layer 34 that emits light at a predetermined wavelength, and the positive and negative electrodes 35 and 36 are provided above the substrate 33. And the substrate 3
3 is die-bonded to the lead frame 31 using a paste 32 made of a resin material.
Although not shown, the electrodes 35 and 36 are electrically connected to predetermined portions by wire bonding.
Light is extracted from the sides 5 and 36. But,
In the configuration shown in FIG. 8, since there is no selectivity in the direction of light emission obtained from the light emitting layer 34, the reflected light on the back surface of the substrate 33 greatly contributes to the light extraction amount from the electrodes 35 and 36. In addition, since light is absorbed by the paste 32 provided on the back surface of the substrate 33, there is a problem that light reflection efficiency is not good and light emission intensity is low. Also paste 3
No. 2 deteriorates with time due to ambient temperature or heat generated by driving the element 30 (discoloration to yellow), so that there is a problem that reflected light decreases and luminous intensity deteriorates with time. Therefore, a method of increasing the light reflection efficiency by forming a metal layer on the back surface of the substrate 33 to obtain high emission intensity is considered.

【0003】[0003]

【発明が解決しようとする課題】通常では、基板33の
硬度が大きいため、ウエハの分離の際には基板33を研
磨して薄板化し、その後に基板33の裏面からスクライ
ビングし、ブレーキングすることでウエハを分離してい
る。従って、金属層を形成するのは基板の研磨後であっ
て、スクライビングの前に基板33の裏面に反射のため
の金属層を形成すれば、スクライビング時の位置合わせ
が困難となる。又、スクライビングの後に金属層を形成
すれば、ウエハには電極35、36側に粘着シートが貼
着された状態であるので、ウエハ裏面の洗浄が困難であ
ると共に、金属層の形成時に加熱できないため、金属層
と基板33裏面との密着性を得ることができない。ま
た、酸化膜による反射膜を形成する方法も考えられる
が、膜厚制御等製造上の難しさがある。
Normally, since the hardness of the substrate 33 is high, the substrate 33 is polished and thinned when the wafer is separated, and then scribed from the back surface of the substrate 33 for breaking. Is used to separate wafers. Therefore, the metal layer is formed after the polishing of the substrate, and if a metal layer for reflection is formed on the back surface of the substrate 33 before scribing, it becomes difficult to perform positioning during scribing. If the metal layer is formed after scribing, the wafer is in a state in which the adhesive sheet is stuck to the electrodes 35 and 36, so that it is difficult to clean the back surface of the wafer and it is not possible to heat the wafer when forming the metal layer. Therefore, adhesion between the metal layer and the back surface of the substrate 33 cannot be obtained. Further, a method of forming a reflection film using an oxide film is also conceivable, but there is difficulty in manufacturing such as control of the film thickness.

【0004】従って、本発明の目的は、上記課題にあっ
て、GaN 系化合物半導体発光素子において、基板裏面に
金属層を形成することを可能とし、経時的に良好な光の
反射を得て、電極側からの光取り出し量を向上させるこ
とである。
Accordingly, an object of the present invention is to provide a GaN-based compound semiconductor light-emitting device, in which it is possible to form a metal layer on the back surface of a substrate, to obtain good light reflection over time, The purpose is to improve the amount of light taken out from the electrode side.

【0005】[0005]

【課題を解決するための手段】上記の課題を解決するた
めに、請求項1に記載の手段によれば、第1の工程によ
り、基板上に窒化ガリウム系化合物半導体が形成された
ウエハは、その裏面側から所定の第1の深さに切削さ
れ、第1の溝が形成される。又、第2の工程により、ウ
エハは、その表面側から第1の溝にほぼ対応する位置で
所定の第2の深さに切削され、第2の溝が形成される。
ここで、第1の工程と第2の工程とにおいて、いずれの
工程を先に行ってもよい。次に、第3の工程により、第
1の溝の痕跡が残る程度に基板の裏面が研磨され、この
後、第4の工程により、基板の裏面に金属層が形成され
る。次に、第5の工程により、金属層側から第1の溝に
沿ってスクライビングされ、この後、第6の工程によ
り、ウエハがブレーキングされて、各素子に分離され
る。このように、基板裏面に金属層が形成されても、第
1の溝の痕跡があるので、金属層側からスクライビング
時の位置決めを容易に行うことができる。又、基板裏面
に金属層が形成されることにより、素子から基板側に出
力される光が金属層によって反射されるので、高発光強
度を得ることができる。又、樹脂材による反射ではない
ので、経時的に安定した発光を得ることが可能である。
According to a first aspect of the present invention, there is provided a wafer having a gallium nitride-based compound semiconductor formed on a substrate in a first step. It is cut to a predetermined first depth from the back side to form a first groove. In the second step, the wafer is cut from the surface thereof to a predetermined second depth at a position substantially corresponding to the first groove to form a second groove.
Here, in the first step and the second step, either step may be performed first. Next, in a third step, the back surface of the substrate is polished to the extent that traces of the first groove remain, and thereafter, in a fourth step, a metal layer is formed on the back surface of the substrate. Next, in a fifth step, scribing is performed from the metal layer side along the first groove, and thereafter, in a sixth step, the wafer is broken and separated into individual elements. As described above, even if the metal layer is formed on the back surface of the substrate, since there is a trace of the first groove, positioning at the time of scribing can be easily performed from the metal layer side. In addition, since the metal layer is formed on the back surface of the substrate, light output from the element to the substrate side is reflected by the metal layer, so that high emission intensity can be obtained. In addition, since the light is not reflected by the resin material, stable light emission can be obtained over time.

【0006】[0006]

【発明の実施の形態】以下、本発明を具体的な実施例に
基づいて説明する。図1は、サファイア基板11上に形
成されたGaN 系化合物半導体で形成された発光素子10
0の模式的な断面構成図である。基板11の上には窒化
アルミニウム(AlN) から成る膜厚約25nmのバッファ層1
2が設けられ、その上にシリコン(Si)ドープのGaN から
成る膜厚約4.0 μmの高キャリア濃度n+ 層13が形成
されている。この高キャリア濃度n+ 層13の上にSiド
ープのn型GaN から成る膜厚約0.5 μmのクラッド層1
4が形成されている。そして、クラッド層14の上に膜
厚約35ÅのGaN から成るバリア層151と膜厚約35Åの
Ga0.8In0.2N から成る井戸層152とが交互に積層され
た多重量子井戸構造(MQW) の発光層15が形成されてい
る。バリア層151は6層、井戸層152は5層であ
る。発光層15の上にはp型Al0.15Ga0.85N から成る膜
厚約50nmのクラッド層16が形成されている。さらに、
クラッド層16の上にはp型GaN から成る膜厚約100nm
のコンタクト層17が形成されている。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on specific embodiments. FIG. 1 shows a light emitting device 10 made of a GaN-based compound semiconductor formed on a sapphire substrate 11.
FIG. 2 is a schematic cross-sectional configuration diagram of No. On the substrate 11, a buffer layer 1 of aluminum nitride (AlN) having a thickness of about 25 nm
2 is provided thereon, and a high carrier concentration n + layer 13 of silicon (Si) doped GaN having a thickness of about 4.0 μm is formed thereon. On this high carrier concentration n + layer 13, a cladding layer 1 made of Si-doped n-type GaN having a thickness of about 0.5 μm is formed.
4 are formed. Then, on the cladding layer 14, a barrier layer 151 made of GaN having a thickness of about 35
The light emitting layer 15 has a multiple quantum well structure (MQW) in which well layers 152 made of Ga 0.8 In 0.2 N are alternately stacked. The barrier layer 151 has six layers, and the well layer 152 has five layers. On the light emitting layer 15, a cladding layer 16 of p-type Al 0.15 Ga 0.85 N with a thickness of about 50 nm is formed. further,
On the cladding layer 16, a film thickness of about 100 nm made of p-type GaN
Contact layer 17 is formed.

【0007】又、コンタクト層17の上には金属蒸着に
よる透光性の電極18Aが、n+ 層13上には電極18
Bが形成されている。透光性の電極18Aは、コンタク
ト層17に接合する膜厚約15Åのコバルト(Co)と、Coに
接合する膜厚約60Åの金(Au)とで構成されている。電極
18Bは膜厚約 200Åのバナジウム(V) と、膜厚約1.8
μmのアルミニウム(Al)又はAl合金で構成されている。
電極18A上の一部には、CoもしくはNiとAu、Al、又
は、それらの合金から成る膜厚約1.5 μmの電極パッド
20が形成されている。又、基板11の裏面には、膜厚
約200nm のアルミニウム(Al)から成る金属層10が形成
されている。
A light-transmissive electrode 18A formed by metal evaporation is formed on the contact layer 17, and the electrode 18A is formed on the n + layer 13.
B is formed. The translucent electrode 18A is made of about 15 ° of cobalt (Co) bonded to the contact layer 17 and about 60 ° of gold (Au) bonded to Co. The electrode 18B is made of vanadium (V) having a thickness of about 200
It is made of μm aluminum (Al) or Al alloy.
On a part of the electrode 18A, an electrode pad 20 made of Co or Ni and Au, Al, or an alloy thereof and having a thickness of about 1.5 μm is formed. On the back surface of the substrate 11, a metal layer 10 of aluminum (Al) having a thickness of about 200 nm is formed.

【0008】次に、この発光素子100の製造方法につ
いて説明する。上記発光素子100は、有機金属気相成
長法(以下「MOVPE 」と略す)による気相成長により製
造された。用いられたガスは、アンモニア(NH3) 、キャ
リアガス(H2,N2) 、トリメチルガリウム(Ga(CH3)3)(以
下「TMG 」と記す)、トリメチルアルミニウム(Al(CH3)
3)(以下「TMA 」と記す)、トリメチルインジウム(In
(CH3)3)(以下「TMI 」と記す)、シラン(SiH4)とシク
ロペンタジエニルマグネシウム(Mg(C5H5)2) (以下「CP
2Mg 」と記す)である。まず、有機洗浄及び熱処理によ
り洗浄したa面を主面とした単結晶の基板11をMOVPE
装置の反応室に載置されたサセプタに装着する。次に、
常圧でH2を反応室に流しながら温度1100℃で基板11を
ベーキングした。次に、基板11の温度を400 ℃まで低
下させて、H2、NH3 及びTMA を供給してAlN のバッファ
層12を約25nmの膜厚に形成した。
Next, a method of manufacturing the light emitting device 100 will be described. The light emitting device 100 was manufactured by vapor phase growth by metal organic chemical vapor deposition (hereinafter abbreviated as “MOVPE”). The gases used were ammonia (NH 3 ), carrier gas (H 2 , N 2 ), trimethylgallium (Ga (CH 3 ) 3 ) (hereinafter referred to as “TMG”), and trimethylaluminum (Al (CH 3 )).
3 ) (hereinafter referred to as “TMA”), trimethylindium (In
(CH 3 ) 3 ) (hereinafter referred to as “TMI”), silane (SiH 4 ) and cyclopentadienyl magnesium (Mg (C 5 H 5 ) 2 ) (hereinafter “CP
2 Mg ”). First, a single crystal substrate 11 having an a-plane as a main surface, which has been cleaned by organic cleaning and heat treatment, is subjected to MOVPE.
The susceptor is mounted on the reaction chamber of the apparatus. next,
The substrate 11 was baked at a temperature of 1100 ° C. while flowing H 2 into the reaction chamber at normal pressure. Next, the temperature of the substrate 11 was lowered to 400 ° C., and H 2 , NH 3 and TMA were supplied to form the AlN buffer layer 12 to a thickness of about 25 nm.

【0009】次に、基板11の温度を1150℃に保持し、
H2、NH3 、TMG 及びシランを供給し、膜厚約4.0 μm、
電子濃度2 ×1018/cm3のGaN から成る高キャリア濃度n
+ 層13を形成した。次に、基板11の温度を1150℃に
保持し、N2又はH2、NH3 、TMG 、TMA 及びシランを供給
して、膜厚約0.5 μm、電子濃度1 ×1018/cm3のGaN か
ら成るクラッド層14を形成した。上記のクラッド層1
4を形成した後、続いて、N2又はH2、NH3 及びTMG を供
給して、膜厚約35ÅのGaN から成るバリア層151を形
成した。次に、N2又はH2、NH3 、TMG 及びTMI を供給し
て、膜厚約35ÅのGa0.8In0.2N から成る井戸層152を
形成した。さらに、バリア層151と井戸層152を同
一条件で4周期形成し、その上にGaN から成るバリア層
151を形成した。このようにして5周期のMQW 構造の
発光層15を形成した。
Next, the temperature of the substrate 11 is maintained at 1150 ° C.
Supplying H 2 , NH 3 , TMG and silane, the film thickness is about 4.0 μm,
High carrier concentration n composed of GaN with electron concentration of 2 × 10 18 / cm 3
+ Layer 13 was formed. Next, the temperature of the substrate 11 is maintained at 1150 ° C., and N 2 or H 2 , NH 3 , TMG, TMA and silane are supplied to form a GaN film having a thickness of about 0.5 μm and an electron concentration of 1 × 10 18 / cm 3 . Was formed. The above cladding layer 1
After the formation of No. 4, N 2 or H 2 , NH 3 and TMG were supplied to form a barrier layer 151 of GaN having a thickness of about 35 °. Next, N 2 or H 2 , NH 3 , TMG and TMI were supplied to form a well layer 152 of Ga 0.8 In 0.2 N having a thickness of about 35 °. Furthermore, the barrier layer 151 and the well layer 152 were formed under the same conditions for four periods, and the barrier layer 151 made of GaN was formed thereon. Thus, the light emitting layer 15 having the MQW structure having five periods was formed.

【0010】次に、基板11の温度を1100℃に保持し、
N2又はH2、NH3 、TMG 、TMA 及びCP2Mg を供給して、膜
厚約50nm、マグネシウム(Mg)をドープしたp型Al0.15Ga
0.85N から成るクラッド層16を形成した。次に、基板
11の温度を1100℃に保持し、N2又はH2、NH3 、TMG 及
びCP2Mg を供給して、膜厚約100nm 、Mgをドープしたp
型GaN から成るコンタクト層17を形成した。次に、コ
ンタクト層17の上にエッチングマスクを形成し、所定
領域のマスクを除去して、マスクで覆われていない部分
のコンタクト層17、クラッド層16、発光層15、ク
ラッド層14、n+ 層13の一部を塩素を含むガスによ
る反応性イオンエッチングによりエッチングして、n+
層13の表面を露出させた。次に、以下の手順で、n+
層13に対する電極18Bと、コンタクト層17に対す
る透光性の電極18Aとを形成した。
Next, the temperature of the substrate 11 is maintained at 1100 ° C.
Supplying N 2 or H 2 , NH 3 , TMG, TMA and CP 2 Mg, a film thickness of about 50 nm, p-type Al 0.15 Ga doped with magnesium (Mg)
A cladding layer 16 of 0.85 N was formed. Next, the temperature of the substrate 11 is maintained at 1100 ° C., and N 2 or H 2 , NH 3 , TMG and CP 2 Mg are supplied to form a p-layer doped with Mg with a thickness of about 100 nm.
A contact layer 17 made of type GaN was formed. Next, an etching mask is formed on the contact layer 17, the mask in a predetermined region is removed, and the contact layer 17, the cladding layer 16, the light emitting layer 15, the cladding layer 14, and the n + A part of the layer 13 is etched by reactive ion etching using a gas containing chlorine, and n +
The surface of layer 13 was exposed. Next, in the following procedure, n +
An electrode 18B for the layer 13 and a translucent electrode 18A for the contact layer 17 were formed.

【0011】(1) フォトレジストを塗布し、フォトリソ
グラフィによりn+ 層13の露出面上の所定領域に窓を
形成して、10-6Torrオーダ以下の高真空に排気した後、
膜厚約 200Åのバナジウム(V) と膜厚約 1.8μmのAlを
蒸着した。次に、フォトレジストを除去する。これによ
りn+ 層13の露出面上に電極18Bが形成される。 (2) 次に、表面上にフォトレジストを一様に塗布して、
フォトリソグラフィにより、コンタクト層17の上の電
極形成部分のフォトレジストを除去して、窓部を形成す
る。 (3) 蒸着装置にて、フォトレジスト及び露出させたコン
タクト層17上に、10-6Torrオーダ以下の高真空に排気
した後、膜厚約15ÅのCoを成膜し、このCo上に膜厚約60
ÅのAuを成膜する。
(1) A photoresist is applied, a window is formed in a predetermined region on the exposed surface of the n + layer 13 by photolithography, and the window is evacuated to a high vacuum of the order of 10 −6 Torr or less.
Vanadium (V) having a thickness of about 200 ° and Al having a thickness of about 1.8 μm were deposited. Next, the photoresist is removed. Thereby, electrode 18B is formed on the exposed surface of n + layer 13. (2) Next, apply photoresist uniformly on the surface,
By photolithography, the photoresist on the electrode formation portion on the contact layer 17 is removed to form a window. (3) After evacuation to a high vacuum of the order of 10 −6 Torr or less on the photoresist and the exposed contact layer 17 using a vapor deposition apparatus, a Co film having a thickness of about 15 mm was formed. About 60
A film of Au is formed.

【0012】(4) 次に、試料を蒸着装置から取り出し、
リフトオフ法によりフォトレジスト上に堆積したCo、Au
を除去し、コンタクト層17上に透光性の電極18Aを
形成する。 (5) 次に、透光性の電極18A上の一部にボンディング
用の電極パッド20を形成するために、フォトレジスト
を一様に塗布して、その電極パッド20の形成部分のフ
ォトレジストに窓を開ける。次に、CoもしくはNiとAu、
Al、又は、それらの合金を膜厚1.5 μm程度に、蒸着に
より成膜させ、(4) の工程と同様に、リフトオフ法によ
り、フォトレジスト上に堆積したCoもしくはNiとAu、A
l、又はそれらの合金から成る膜を除去して、電極パッ
ド20を形成する。 (6) その後、試料雰囲気を真空ポンプで排気し、O2ガス
を供給して圧力 3Paとし、その状態で雰囲気温度を約 5
50℃にして、3 分程度、加熱し、コンタクト層17、ク
ラッド層16をp型低抵抗化すると共にコンタクト層1
7と電極18Aとの合金化処理、n+ 層13と電極18
Bとの合金化処理を行った。このようにして、金属層1
0のないウエハが形成される。
(4) Next, the sample is taken out of the vapor deposition device,
Co, Au deposited on photoresist by lift-off method
Is removed, and a translucent electrode 18A is formed on the contact layer 17. (5) Next, in order to form a bonding electrode pad 20 on a part of the translucent electrode 18A, a photoresist is uniformly applied, and a photoresist is applied to a portion of the electrode pad 20 where the photoresist is formed. Open the window. Next, Co or Ni and Au,
Al or an alloy thereof is deposited to a film thickness of about 1.5 μm by vapor deposition, and Co or Ni and Au, Au deposited on the photoresist by a lift-off method in the same manner as in the step (4).
The electrode pad 20 is formed by removing the film made of l or an alloy thereof. (6) Thereafter, the sample atmosphere is evacuated with a vacuum pump, and O 2 gas is supplied to a pressure of 3 Pa.
The contact layer 17 and the cladding layer 16 are heated to 50 ° C. for about 3 minutes to reduce the resistance of the p-type contact layer 17 and the cladding layer 16.
7 and electrode 18A, n + layer 13 and electrode 18
Alloying with B was performed. Thus, the metal layer 1
A wafer without zeros is formed.

【0013】次に、図2〜図7を用いて、金属層10の
形成とウエハの分離について以下に説明する。まず、図
2に模式的断面図を示すように、上述のようにして形成
されたウエハを設定されたダイシングライン(図略)に
沿って、ブレード40を用いて基板11の裏面11b側
から板厚の略3/4の深さ(第1の深さ)に分離溝(第
1の溝)21を形成する(第1の工程)。次に、図2の
ウエハにおいて、ブレード40を用いて分離溝21に対
応して基板11bの反対側である半導体側より基板を約
15μmの深さ(第2の深さ)で分離溝(第2の溝)2
2を形成する。これにより、図3に示す断面構成が得ら
れる。次に、図3のウエハにおいて、ラップ盤を用いて
基板11の裏面11bを研磨し、分離溝21の痕跡が残
る程度に基板11を薄板化する(第3の工程)。これに
より、図4に示す断面構成が得られる。
Next, the formation of the metal layer 10 and the separation of the wafer will be described with reference to FIGS. First, as shown in a schematic cross-sectional view of FIG. 2, the wafer formed as described above is cut from the back surface 11b side of the substrate 11 using a blade 40 along a set dicing line (not shown). A separation groove (first groove) 21 is formed at a depth (first depth) of about / of the thickness (first step). Next, in the wafer of FIG. 2, using the blade 40, the substrate is separated from the semiconductor side opposite to the substrate 11b by a depth of about 15 μm (second depth) corresponding to the separation groove 21 (second depth). 2 groove) 2
Form 2 Thereby, the cross-sectional configuration shown in FIG. 3 is obtained. Next, in the wafer of FIG. 3, the back surface 11b of the substrate 11 is polished using a lapping machine, and the substrate 11 is thinned to the extent that traces of the separation grooves 21 remain (third step). Thus, the cross-sectional configuration shown in FIG. 4 is obtained.

【0014】次に、基板11の裏面11b全体に、アル
ミニウム(Al)の蒸着により、厚さ約200nm の金属層10
を形成する(第4の工程)。これにより、図5に示され
る断面構成が得られる。この図に見られるように、金属
層10には、分離溝22に対応して溝23が形成され
る。次に、電極パッド20上に、粘着シート24を貼着
し、図6に示す構成を得る。次に、金属層10側から、
スクライバを用いて溝23上をスクライビングし、スク
ライブライン25を形成する(第5の工程)。この状態
の断面構成を示せば、図7のようになる。次に、ローラ
を用いてウエハに荷重を作用させてブレーキングし(第
6の工程)、図1の構成が得られる。
Next, a metal layer 10 having a thickness of about 200 nm is deposited on the entire back surface 11b of the substrate 11 by vapor deposition of aluminum (Al).
Is formed (fourth step). Thus, the cross-sectional configuration shown in FIG. 5 is obtained. As shown in this figure, a groove 23 is formed in the metal layer 10 corresponding to the separation groove 22. Next, an adhesive sheet 24 is stuck on the electrode pad 20 to obtain the configuration shown in FIG. Next, from the metal layer 10 side,
The groove 23 is scribed using a scriber to form a scribe line 25 (fifth step). FIG. 7 shows a cross-sectional configuration in this state. Next, the wafer is braked by applying a load to the wafer using a roller (sixth step), and the configuration shown in FIG. 1 is obtained.

【0015】上記に示すように、基板11の裏面11b
に分離溝21を形成した状態で金属層10を形成するこ
とにより、金属層10上に分離溝21に対応した溝23
が形成されるので、金属層10側からのスクライビング
時の位置決めを容易に行える。これによって、基板11
の裏面11bに金属層10が形成された発光素子100
の製造が可能となる。又、金属層10の形成を、粘着シ
ート24の貼着前に行うので、金属層10を蒸着により
加熱形成でき、基板11の裏面11b上に密着して形成
できる。又、発光素子100において、基板11側に進
行した光は、裏面11bに形成された金属層10によっ
て良好に反射されるので、電極18A、18B側からの
光取り出し効率が向上し、発光強度を高めることができ
る。又、金属層10は経時的な劣化がないので、経時的
に安定した発光が可能となる。
As described above, the back surface 11b of the substrate 11
By forming the metal layer 10 in a state where the separation groove 21 is formed on the metal layer 10, the groove 23 corresponding to the separation groove 21 is formed on the metal layer 10.
Is formed, positioning at the time of scribing from the metal layer 10 side can be easily performed. Thereby, the substrate 11
Light emitting element 100 having metal layer 10 formed on back surface 11b
Can be manufactured. Further, since the metal layer 10 is formed before the adhesive sheet 24 is attached, the metal layer 10 can be formed by heating by vapor deposition, and can be formed in close contact with the back surface 11b of the substrate 11. Further, in the light emitting element 100, light traveling toward the substrate 11 is favorably reflected by the metal layer 10 formed on the back surface 11b, so that light extraction efficiency from the electrodes 18A and 18B is improved, and the light emission intensity is improved. Can be enhanced. In addition, since the metal layer 10 does not deteriorate with time, light can be stably emitted with time.

【0016】上記実施例では、分離溝21を形成した後
に、基板の半導体側から分離溝22を形成したが、分離
溝22の形成後に分離溝21を形成してもよい。上記実
施例では、厚さ約200nm のAlから成る金属層10を蒸着
により設けたが、金属層10を構成する金属はいずれの
種類でもよく、光を反射できる程度の膜厚を有していれ
ばよい。又、蒸着以外の方法を用いて金属層10を形成
してもよい。又、上記実施例では、分離溝22の深さは
約15nmとしたが、5〜50nmの範囲でよい。又、
分離溝21の深さは板厚の略3/4としたが、1/2〜
5/6の範囲でよい。発光素子100の発光層15はM
QW構造としたが、SQWやGa0.8In0.2N 等から成る単
層、その他、任意の混晶比の4元、3元系のAlGaInN と
しても良い。又、p型不純物としてMgを用いたがベリリ
ウム(Be)、亜鉛(Zn)等の2族元素を用いることができ
る。又、本発明は発光素子のみならず受光素子にも利用
することができる。
In the above embodiment, the separation groove 22 is formed from the semiconductor side of the substrate after the formation of the separation groove 21. However, the separation groove 21 may be formed after the formation of the separation groove 22. In the above embodiment, the metal layer 10 made of Al having a thickness of about 200 nm is provided by vapor deposition, but the metal constituting the metal layer 10 may be of any type, and has a film thickness enough to reflect light. I just need. Further, the metal layer 10 may be formed using a method other than the vapor deposition. Further, in the above embodiment, the depth of the separation groove 22 is about 15 nm, but may be in the range of 5 to 50 nm. or,
Although the depth of the separation groove 21 is set to approximately / of the plate thickness,
The range may be 5/6. The light emitting layer 15 of the light emitting element 100 has M
Although a QW structure is used, a single layer made of SQW, Ga 0.8 In 0.2 N, or the like, or a quaternary or ternary AlGaInN having an arbitrary mixed crystal ratio may be used. Although Mg is used as the p-type impurity, a Group 2 element such as beryllium (Be) and zinc (Zn) can be used. Further, the present invention can be used not only for light emitting elements but also for light receiving elements.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の構造を示した模式的断面図。
FIG. 1 is a schematic sectional view showing a structure of a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図2】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第1の工程を示した
模式図。
FIG. 2 is a schematic view showing a first step in a method for forming a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図3】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第2の工程を示した
模式図。
FIG. 3 is a schematic view showing a second step in a method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図4】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第3の工程を示した
模式図。
FIG. 4 is a schematic view showing a third step in the method for forming a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図5】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第4の工程を示した
模式図。
FIG. 5 is a schematic view showing a fourth step in the method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図6】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法において、電極パッド上に粘
着シートを貼着した状態を示した模式図。
FIG. 6 is a schematic view showing a state in which an adhesive sheet is stuck on an electrode pad in the method of forming a GaN-based compound semiconductor light emitting device according to a specific example of the present invention.

【図7】本発明の具体的な実施例に係わるGaN 系化合物
半導体発光素子の形成方法における第5の工程を示した
模式図。
FIG. 7 is a schematic view showing a fifth step in the method for forming a GaN-based compound semiconductor light-emitting device according to a specific example of the present invention.

【図8】従来のGaN 系化合物半導体発光素子をリードフ
レーム上に固設した状態を示した模式的断面図。
FIG. 8 is a schematic cross-sectional view showing a state in which a conventional GaN-based compound semiconductor light emitting device is fixed on a lead frame.

【符号の説明】[Explanation of symbols]

10 金属層 11 サファイア基板 12 バッファ層 13 高キャリア濃度n+ 層 14、16 クラッド層 15 発光層 17 コンタクト層 18A p電極 18B n電極 20 電極パッド 21、22 分離溝 24 粘着シート 25 スクライブライン 100 発光素子Reference Signs List 10 metal layer 11 sapphire substrate 12 buffer layer 13 high carrier concentration n + layer 14, 16 clad layer 15 light emitting layer 17 contact layer 18A p electrode 18B n electrode 20 electrode pad 21, 22 separation groove 24 adhesive sheet 25 scribe line 100 light emitting element

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板上に窒化ガリウム系化合物半導体が
形成されたウエハを、その裏面側から所定の第1の深さ
に切削し、第1の溝を形成する第1の工程と、 前記ウエハを、その表面側から第1の溝にほぼ対応する
位置で所定の第2の深さに切削し、第2の溝を形成する
第2の工程と、 前記第1の溝の痕跡が残る程度に前記基板の裏面を研磨
する第3の工程と、 前記第3の工程の後、前記基板の裏面に金属層を形成す
る第4の工程と、 前記第4の工程の後、前記金属層側から前記第1の溝に
沿ってスクライビングする第5の工程と、 前記第5の工程の後、前記ウエハをブレーキングし、各
素子に分離する第6の工程とを備えたことを特徴とする
窒化ガリウム系化合物半導体素子の製造方法。
1. a first step of cutting a wafer having a gallium nitride-based compound semiconductor formed on a substrate to a predetermined first depth from a back side thereof to form a first groove; A second step of forming a second groove by cutting a second groove at a position substantially corresponding to the first groove from a surface side thereof, and a step of leaving a trace of the first groove. A third step of polishing the back surface of the substrate, a fourth step of forming a metal layer on the back surface of the substrate after the third step, and the metal layer side after the fourth step. And a fifth step of scribing the wafer along the first groove, and after the fifth step, a sixth step of breaking the wafer and separating the wafer into individual devices. A method for manufacturing a gallium nitride-based compound semiconductor device.
JP30794697A 1997-10-21 1997-10-21 Method for manufacturing gallium nitride compound semiconductor element Pending JPH11126923A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30794697A JPH11126923A (en) 1997-10-21 1997-10-21 Method for manufacturing gallium nitride compound semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30794697A JPH11126923A (en) 1997-10-21 1997-10-21 Method for manufacturing gallium nitride compound semiconductor element

Publications (1)

Publication Number Publication Date
JPH11126923A true JPH11126923A (en) 1999-05-11

Family

ID=17975084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30794697A Pending JPH11126923A (en) 1997-10-21 1997-10-21 Method for manufacturing gallium nitride compound semiconductor element

Country Status (1)

Country Link
JP (1) JPH11126923A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440822B1 (en) 2000-07-10 2002-08-27 Nec Corporation Method of manufacturing semiconductor device with sidewall metal layers
KR20040041260A (en) * 2002-11-09 2004-05-17 엘지전자 주식회사 Method of scribing semiconductor laser diode
KR20040042675A (en) * 2002-11-15 2004-05-20 엘지전자 주식회사 Method of scribing semiconductor laser diode
JP2005522875A (en) * 2002-04-09 2005-07-28 オリオール, インク. Fabrication method of longitudinal device using metal support film
KR100525540B1 (en) * 2002-11-16 2005-10-31 엘지이노텍 주식회사 Reflecting structure of light emitting diode
US6960485B2 (en) 2000-03-31 2005-11-01 Toyoda Gosei Co., Ltd. Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
KR100921850B1 (en) * 2002-11-27 2009-10-13 엘지전자 주식회사 Method of scribing semiconductor laser diode
GB2484711A (en) * 2010-10-21 2012-04-25 Optovate Ltd Illumination Apparatus
KR101142938B1 (en) 2005-03-07 2012-05-10 서울반도체 주식회사 Method of manufacturing luminous element
US9281454B2 (en) 2002-06-26 2016-03-08 Lg Innotek Co., Ltd. Thin film light emitting diode
CN109638033A (en) * 2018-11-27 2019-04-16 合肥彩虹蓝光科技有限公司 A kind of light emitting diode base plate and its manufacturing method

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960485B2 (en) 2000-03-31 2005-11-01 Toyoda Gosei Co., Ltd. Light-emitting device using a group III nitride compound semiconductor and a method of manufacture
US6440822B1 (en) 2000-07-10 2002-08-27 Nec Corporation Method of manufacturing semiconductor device with sidewall metal layers
US9478709B2 (en) 2002-04-09 2016-10-25 Lg Innotek Co., Ltd. Vertical topology light emitting device
US10147847B2 (en) 2002-04-09 2018-12-04 Lg Innotek Co., Ltd. Vertical topology light emitting device
US9000477B2 (en) 2002-04-09 2015-04-07 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US10644200B2 (en) 2002-04-09 2020-05-05 Lg Innotek Co., Ltd. Vertical topology light emitting device
US10453998B2 (en) 2002-04-09 2019-10-22 Lg Innotek Co. Ltd. Vertical topology light emitting device
JP2005522875A (en) * 2002-04-09 2005-07-28 オリオール, インク. Fabrication method of longitudinal device using metal support film
US7772020B2 (en) 2002-04-09 2010-08-10 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US9209360B2 (en) 2002-04-09 2015-12-08 Lg Innotek Co., Ltd. Vertical topology light-emitting device
US9847455B2 (en) 2002-04-09 2017-12-19 Lg Innotek Co., Ltd. Vertical topology light emitting device
US8022386B2 (en) 2002-04-09 2011-09-20 Lg Electronics Inc. Vertical topology light emitting device
US8294172B2 (en) 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US8368115B2 (en) 2002-04-09 2013-02-05 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US7183136B2 (en) 2002-06-24 2007-02-27 Toyoda Gosei Co., Ltd. Semiconductor element and method for producing the same
US9716213B2 (en) 2002-06-26 2017-07-25 Lg Innotek Co., Ltd. Thin film light emitting diode
US9281454B2 (en) 2002-06-26 2016-03-08 Lg Innotek Co., Ltd. Thin film light emitting diode
US10326059B2 (en) 2002-06-26 2019-06-18 Lg Innotek Co., Ltd. Thin film light emitting diode
US10825962B2 (en) 2002-06-26 2020-11-03 Lg Innotek Co., Ltd. Thin film light emitting diode
KR20040041260A (en) * 2002-11-09 2004-05-17 엘지전자 주식회사 Method of scribing semiconductor laser diode
KR20040042675A (en) * 2002-11-15 2004-05-20 엘지전자 주식회사 Method of scribing semiconductor laser diode
KR100525540B1 (en) * 2002-11-16 2005-10-31 엘지이노텍 주식회사 Reflecting structure of light emitting diode
KR100921850B1 (en) * 2002-11-27 2009-10-13 엘지전자 주식회사 Method of scribing semiconductor laser diode
KR101142938B1 (en) 2005-03-07 2012-05-10 서울반도체 주식회사 Method of manufacturing luminous element
GB2484711A (en) * 2010-10-21 2012-04-25 Optovate Ltd Illumination Apparatus
US9080752B2 (en) 2010-10-21 2015-07-14 Optovate Limited Illumination apparatus
CN109638033A (en) * 2018-11-27 2019-04-16 合肥彩虹蓝光科技有限公司 A kind of light emitting diode base plate and its manufacturing method

Similar Documents

Publication Publication Date Title
US6727518B2 (en) Light emitting device using group III nitride compound semiconductor
JP3239774B2 (en) Substrate separation method for group III nitride semiconductor light emitting device
US6838704B2 (en) Light emitting diode and method of making the same
KR100895452B1 (en) Positive electrode for semiconductor light-emitting device
US6156584A (en) Method of manufacturing a semiconductor light emitting device
JP3723434B2 (en) Semiconductor light emitting device
JPH11126925A (en) Gallium nitride compound semiconductor light-emitting element
JP2000277804A (en) Nitride semiconductor device and manufacture thereof, and light emitting element
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
JP2001284642A (en) Group iii nitride compound semiconductor light emitting element and method for manufacturing the same
US20100065869A1 (en) Light emitting device and method for fabricating the same
JPH11126923A (en) Method for manufacturing gallium nitride compound semiconductor element
KR101000276B1 (en) Semiconductor light emiitting device
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
US20100065870A1 (en) Light emitting device
JP3341576B2 (en) Group III nitride compound semiconductor light emitting device
JP3136672B2 (en) Gallium nitride based compound semiconductor light emitting device
US20110037092A1 (en) Light-emitting element
JP3336855B2 (en) Group III nitride compound semiconductor light emitting device
JP3836245B2 (en) Gallium nitride compound semiconductor device
JPH11126924A (en) Method of manufacturing gallium nitride compound semiconductor element
JP2000091629A (en) Gallium nitride-based compound semiconductor light emitting element
JP4918245B2 (en) Light emitting diode and manufacturing method thereof
JPH10303458A (en) Gallium nitride compound semiconductor element
JPH10321907A (en) Light-emitting semiconductor element and its manufacture