JPH11102340A - プロセッサシステム及びそのバスアクセス方法 - Google Patents

Abstract

(57)【要約】 【課題】シングルプロセッサシステムにおけるバスのア
クセス時間を短縮する。 【解決手段】バス１１に接続されている装置１２、１３
ａ、１３ｂ、１４，１５には、それぞれバス１１のアク
セスを行う装置か否かを示す情報が構成情報として記憶
されている。マスタ装置１２は、バス１１に接続されて
いる装置の構成情報を読み取り、バス１１の使用権を要
求する他の装置が存在するか否かを調べる。バス１１の
使用権を要求する他の装置が存在しなければ、マスタ装
置１２はバス１１の使用権の要求を行わずに直接バス１
１をアクセスする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチプロセッサ
システムとシングルプロセッサシステムの何れのシステ
ムとしても利用可能なプロセッサシステムに関する。

【０００２】

【従来の技術】マルチプロセッサシステムでは、各プロ
セッサのアクセスが競合しないように、バス調停回路が
バスの使用権の要求を各プロセッサから受け付け、それ
らの内で優先度の高いものに対してバスの使用権を与え
るバスの調停方法が行われている。

【０００３】図７は、マルチプロセッサシステムにおい
てバスアクセスの調停を行う場合のアクセスタイミング
を示す図である。２つのプロセッサによりバスの使用権
要求１，２がほぼ同時に出力されると、バス調停回路
（図示せず）は、２クロック後に優先度の高い使用権要
求１を出力したプロセッサに対して先に使用権の許可を
与え、他のプロセッサに対してはバスの使用権の許可を
与えない。バスの使用許可の与えられたプロセッサは、
次のクロックでバスの使用中であることを示す信号を出
力し、さらに次のクロックでアクセス先のアドレスデー
タを出力する。この場合、プロセッサが使用権の要求を
行ってから、実際にバスをアクセスできるまでに４クロ
ック要している。

【０００４】

【発明が解決しようとする課題】上記のようなマルチプ
ロセッサシステムにおいいて、１つのプロセッサを用い
てシステムを構成する場合がある。このような場合、従
来、マルチプロセッサシステムと同様の手順でバスに対
するアクセスが行われていた。そのため、バスの使用権
を要求する他のプロセッサが存在しないにもかかわら
ず、プロセッサはバスの使用権の要求をバス調停回路に
出力し、バス調停回路の許可を受けてからでなければバ
スをアクセスすることができず、バスのアクセス時間が
長くなるという問題点があった。

【０００５】本発明の課題は、マルチプロセッサシステ
ムとシングルプロセッサシステムの何れでも使用可能な
プロセッサシステムにおいて、シングルプロセッサシス
テムにおけるバスのアクセス時間を短縮することであ
る。

【０００６】

【課題を解決するための手段】第１の発明は、マルチプ
ロセッサシステムとシングルプロセッサシステムの何れ
のシステムとしても使用可能で、バスをアクセスする装
置がバスの使用権の要求を行い、バスの使用権を与えら
れた装置がバスのアクセスを行うプロセッサシステムに
おいて、バスをアクセスする装置が、バスの使用権を要
求する他の装置が存在するか否かを認識する認識手段
と、認識手段でバスの使用権を要求する他の装置が存在
しないと認識されたときには バスの使用権の要求を行
わずにバスのアクセスを行うバスアクセス手段とを備え
る。

【０００７】この第１の発明のプロセッサシステムは、
バスの使用権を要求する他の装置が存在しないときに
は、バスの使用権の要求を出力せずに直接バスをアクセ
スするようにしたので、バスに対するアクセス時間を短
縮できる。

【０００８】第２の発明は、マルチプロセッサシステム
とシングルプロセッサシステムの何れのシステムとして
も使用可能で、バスをアクセスする装置がバスの使用権
の要求を行い、バスの使用権を与えられた装置がバスの
アクセスを行うプロセッサシステムにおいて、プロセッ
サシステムはバスをアクセスする装置から書き込み及び
読み出し可能で、バスの使用権を要求する装置が実装さ
れているか否かを示す情報が書き込まれる共有記憶手段
を有し、バスをアクセスするそれぞれの装置が、共有記
憶手段に記憶されている情報により、バスの使用権を要
求する他の装置が存在するか否かを認識する認識手段
と、認識手段によりバスの使用権を要求する他の装置が
存在しないと認識されたとき、バスの使用権の要求を行
わずにバスのアクセスを行うバスアクセス手段とを備え
る。

【０００９】この第２の発明のプロセッサシステムによ
れば、バスの使用権を要求する他の装置が実装されてい
るか否かを共有記憶手段に記憶されている情報から認識
して、他の装置が存在しない場合には、バスの使用権の
要求を行わず直接バスをアクセスするようにしたのでバ
スのアクセス時間を短縮できる。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の第１の実施の形
態のプログラマブルコントローラのプロセッサシステム
の構成図である。このシステムは、自らバス１１をアク
セスするプロセッサの搭載された装置、あるいは自らは
バス１１をアクセスしない、システムプログラムが記憶
されているＲＯＭが搭載された装置、制御プログラムを
記憶するＲＡＭ等が搭載された装置、外部機器を制御す
る入出力制御回路が搭載された装置等が、それぞれ基板
を取り付けるベースボードに装着されて構成されてい
る。

【００１１】マルチプロセッサシステムにおいては、装
置の実装位置あるいは装置に搭載されているスイッチ等
の設定によりマスタ装置とスレーブ装置が決められる。
図１のシステムでは、左端の位置に実装された装置１２
がマスタ装置となる。このシステムは、プロセッサが搭
載されていて、バス１１の使用権の要求を行ってバス１
１をアクセスするマスタ装置１２及びスレーブ装置１３
ａ、１３ｂと、バス１１をアクセスしない装置１４、１
５とから構成されている。各装置には、例えば予め割り
当てられているアドレスに対応させて、それぞれの装置
がバス１１の使用権を要求する装置か、それともバス１
１のアクセスを行わない装置かを示す情報が、それぞれ
構成情報１６、１７ａ、１７ｂ、１８，１９として記憶
されている。

【００１２】図２は、この構成情報のデータ構造を示す
図である。構成情報は、例えば８ビットのデータからな
り、０ビット目のデータが「０」であれば、バス１１を
アクセスしない装置であることを示し、０ビット目のデ
ータが「１」であればバス１１をアクセスする装置であ
ることを示す。他のビットは、装置を識別するためのデ
ータ等が記憶される。

【００１３】以下、システムの動作を図３のフローチャ
ートを参照して説明する。電源オン時等にマスタ装置１
２は、イニシャル処理を実行する（図３、Ｓ１）。この
イニシャル処理では、システムのアクセスモードとして
バス１１の使用権の調停を行う調停アクセスモードにセ
ットされる。

【００１４】マスタ装置１２は、アクセスモードとして
調停アクセスモードが設定されているので、バス１１を
アクセスする他の装置が存在するか否かを調べるため
に、図７に示したようにバス１１の使用権を要求する信
号を出力して、バス調停回路からバスの使用許可を得て
からバス１１をアクセスする。そして、バス１１に接続
されている各装置の構成情報１６、１７ａ、１７ｂ、１
８、１９を順に読み出す（Ｓ２）。マスタ装置１２は読
み出した構成情報の０ビット目が「１」か否かにより、
その装置がバス１１をアクセスする装置か否かを判断す
る（Ｓ３）。

【００１５】ステップＳ３で、バス１１をアクセスする
他の装置が存在すると判別された場合には、バス１１の
使用権の調停が必要なので、アクセスモードの切り換え
を行わずに、そこで処理を終了する。

【００１６】バス１１をアクセスする他の装置が存在す
る場合には、調停アクセスモードのままとなるので、そ
れ以降のバス１１のアクセスは、通常のマルチプロセッ
サシステムと同様にバス１１の使用権の要求をバス調停
回路に出力し、バス１１の使用権を得てから行う。

【００１７】他方、読み出した構成情報の０ビット目が
「０」で、その装置がバス１１をアクセスしない装置で
あったときには、バス１１に接続されている全てのモジ
ュール（装置）の構成情報の確認が終了したか否かを判
別する（Ｓ４）。全ての装置の構成情報の確認が終了し
ていなければ、ステップＳ２に戻り、次の装置の構成情
報の読み出しを行う。

【００１８】ステップＳ４で、バス１１に接続されてい
る全ての装置の構成情報の確認が終了し、バス１１をア
クセスする他の装置が存在しない場合には、アクセスモ
ードを調停アクセスを省略するモードに切り換える（Ｓ
５）。

【００１９】これにより、マスタ装置１２は、これ以降
のバス１１のアクセスをバス１１の使用権の要求を行わ
ず直接バス１１をアクセスする。この第１の実施の形態
では、各装置が自装置がバス１１の使用権の要求を行う
装置であるか否かを示す構成情報を保持し、マスタ装置
１２が各装置の構成情報を読み取ることにより、バス１
１の使用権を要求する他の装置が存在するか否かを認識
することができる。そして、バス１１の使用権を要求す
る他の装置が存在しない場合には、調停アクセスを省略
するモードに切り換え、バス１１の使用権の要求は行わ
ず直接バス１１をアクセスする。これにより、毎回バス
１１をアクセスするときに、バス１１の使用権の要求を
出力してから実際にバス１１をアクセスできるまでの時
間、つまり図７に示す調停アクセス時間分だけアクセス
時間を短縮できる。

【００２０】なお、上記の実施の形態では、装置の実装
位置によりマスタ装置が決定され、その決定されたマス
タ装置が他の装置の構成情報を読み取る場合について説
明したが、マスタ装置とスレーブ装置を特定しない場合
にも本発明を適用できる。例えば、バス１１をアクセス
する任意の装置が他の装置の構成情報を読み取り、バス
１１の使用権の要求を行う他の装置が存在しなければ、
調停アクセスを省略するモードに切り換え、バス１１の
使用権を要求する信号を出力せずに直接バス１１をアク
セスするようにしてもよい。また、構成情報をバスをア
クセスする装置のみが保持するようにしてもよい。

【００２１】次に、図４は第２の実施の形態のプロセッ
サシステムの構成図である。このシステムは、プロセッ
サが搭載されている装置にその装置がマスタかスレーブ
かを設定するスイッチが搭載されている。そして、マス
タ装置として設定された装置２２の入出力ポートは入力
ポート２６として使用され、スレーブ装置として設定さ
れた装置２３ａ、２３ｂの入出力ポートは出力ポート２
７ａ、２７ｂとして使用される。これら入力ポート２
６、出力ポート２７ａ、２７ｂは共通の信号線２１に接
続されており、その信号線２１は抵抗Ｒ１によりプルア
ップされている。従って、出力ポート２７ａ、２７ｂか
ら自装置がバス１１をアクセスする装置であることを示
すバスマスタ信号が出力されていないときには、信号線
２１はハイレベルとなっている。その他に、バス１１に
は、バス１１のアクセスを行わない装置２４、２５が接
続されている。

【００２２】以上のような構成のシステムにおいて、電
源オン時などにマスタ装置２２がバス１１の使用権を要
求する他の装置が存在するか否かを調べるときには、最
初にバス１１の使用権の要求をバス調停回路に出力す
る。そして、バス１１の使用権が与えられたなら、マス
タ装置２２は入力ポート２６に入力するバスマスタ信号
のレベルを調べる。このとき、スレーブ装置２３ａ、２
３ｂは出力ポート２７ａ、２７ｂからローレベルのバス
マスタ信号を出力しているので、マスタ装置２２は入力
ポート２６でそのローレベルの信号を検出したなら、バ
ス１１の使用権を要求する他の装置が存在するものと判
断する。そして、それ以降のバスのアクセスは、バス調
停回路にバス１１の使用権の要求を出力してバス１１の
使用権を得てから行う。

【００２３】次に、装置２３ａ、２３ｂがバス１１のア
クセスを行わない装置であった場合について説明する。
この場合、装置２３ａ、２３ｂからはバスマスタ信号は
出力されない。従って、マスタ装置２２の入力ポート２
６の入力信号はハイレベルとなるので、マスタ装置２２
はバス１１の使用権を要求する他の装置が存在しないも
のと判断する。そして、それ以降はバス１１の使用許可
をバス調停回路に求めずに直接バス１１をアクセスす
る。

【００２４】この第２の実施の形態によれば、スレーブ
装置２３ａ、２３ｂが出力ポート２７ａ、２７ｂからバ
スマスタ信号を出力し、マスタ装置２２がそのバスマス
タ信号のレベルを検出することで、バス１１の使用権を
要求する他の装置がシステムに存在するか否かを認識す
ることができる。そして、バス１１の使用権を要求する
他の装置が存在しない場合には、バス１１の使用権の要
求を行わずに直接バスをアクセスする。これにより、従
来のようにバス調停回路の許可を得る必要がなくなるの
でバスのアクセスを高速化できる。

【００２５】次に、本発明の第３の実施の形態を図５及
び図６を参照して説明する。この実施の形態は、バス１
１をアクセスする装置から書き込み、読み出し可能な共
有記憶装置３１をプロセッサシステム内に設け、バス１
１の使用権を要求する装置が実装されているか否かを示
す情報を共有記憶装置３１に記憶させたものである。

【００２６】図５のシステムは、プロセッサの搭載され
た基板、メモリ基板、外部回路の制御のためのハードウ
ェア回路の搭載された基板等が装着されるベースボード
に最大で１６台の装置（基板）が装着可能となってい
る。図３では、バス１１をアクセスする装置を含む５台
の装置３２〜３６がベースボードに実装され、それらの
装置３２〜３６と共有記憶装置３１がバス１１に接続さ
れている。

【００２７】共有記憶装置３１には、図６に示すように
１６台の装置の実装位置に対応させてそれぞれ１ビット
の情報を記憶する１６ビットの実装状態記憶領域３１ａ
が設けられている。この実装状態記録領域３１ａには電
源オン時に全てのビットに「０」が書き込まれる。そし
て、ベースボードの０スロット目にバス１１をアクセス
する装置が実装されているときには、その装置が実装状
態記憶領域３１ａの０ビット目に「１」を書き込み、０
スロット目にバス１１をアクセスしない装置が実装され
ているときには０ビット目は「０」のままとなる。以下
同様に１スロット、２スロット、・・・１５スロット目
に、バス１１をアクセスする装置が実装されていれば、
実装状態記憶領域３１ａの対応するビットに「１」が書
き込まれる。

【００２８】電源オン時に実装状態記憶領域３１ａの全
てのビットに「０」が書き込まれた後、実装されている
バス１１をアクセスする装置はそれぞれバス１１の使用
権を要求し、バス調停回路からバス１１の使用許可を受
けた装置が、共有記憶装置３１の実装状態記憶領域３１
ａの自己の実装位置を示すビットに「１」を書き込む。
そして、一定時間経過した後に、実装状態記憶領域３１
ａの全てのビットを読み出し、自己の実装位置以外のビ
ットが「１」か否かを調べる。

【００２９】このとき自己の実装位置以外のビットが
「１」であれば、バス１１をアクセスする他の装置が存
在するので、それ以降もバス１１の使用権の要求をバス
調停回路に出力して、バス１１の使用許可を受けてから
バス１１のアクセスを行う。

【００３０】他方、実装状態記憶領域３１ａの自己の実
装位置以外のビットが全て「０」であれば、自装置以外
にバス１１をアクセスする装置が存在しないことになる
ので、それ以降のバス１１のアクセスはバスの使用権の
要求を行わずに直接バス１１をアクセスする。

【００３１】なお、上記の実施の形態では、共有記憶装
置３１は、バス１１に接続される装置３２〜３６と別に
設けているが、バス１１に接続されるメモリ基板等の記
憶装置の一部として設けてもよい。さらに、実装状態記
憶領域３１ａには、バス１１に接続可能な装置の実装位
置に対応させてそれぞれ１ビットの情報を記憶するよう
にしたが、このような構成に限らず、実装されている装
置とその装置がバス１１をアクセスする装置か否かを示
す情報とを対応させて記憶できれるものであればどのよ
うな構成でもよい。例えば、各装置に特定のアドレスを
割り当て、そのアドレスとその装置がバス１１をアクセ
スする装置か否かを示す情報とを対応させてもよい。

【００３２】この第３の実施の形態によれば、バス１１
をアクセスする装置が共有記憶装置３１の実装状態記憶
領域３１ａに記憶されている１６ビットの情報を読み出
すことで、自装置以外にバス１１をアクセスする装置が
存在するか否かを判断できる。そして、そのシステムに
自装置以外にバス１１をアクセスする装置が存在しない
場合には、バス１１の使用権の許可を求めずに直接バス
１１をアクセスするようにした。従って、バス１１の使
用権の調停を行わずに高速でバス１１をアクセスするこ
とができる。

【００３３】また、この第３の実施の形態では、バス１
１に接続されている装置がそれぞれ自装置以外にバス１
１をアクセスする装置が存在するか否かを認識するの
で、どの装置がマスタ装置かスレーブ装置かを定めなく
ともよい。従って、装置の実装位置の制限がなくなり、
またマスタ装置を決めるためのスイッチ等が不要とな
る。

【００３４】上述した実施の形態は、本発明をプログラ
マブルコントローラに適用した場合であるが、マルチプ
ロセッサシステムとシングルプロセッサとの何れでも使
用可能なプロセッサシステムであればどのようなプロセ
ッサシステムにも適用できる。

【００３５】

【発明の効果】本発明は、マルチプロセッサシステムと
シングルプロセッサシステムの何れでも使用可能なシス
テムにおいて、バスのアクセスを行う装置が１台しか存
在しない場合には、バスの調停を行わずにバスをアクセ
スするようにしたので、バスのアクセスを高速化でき
る。

【図面の簡単な説明】

【図１】第１の実施の形態のプロセッサシステムの構成
図である。

【図２】構成情報のデータ構造を示すである。

【図３】マスタ装置１２の動作を示すフローチャートで
ある。

【図４】第２の実施の形態のプロセッサシステムの構成
図である。

【図５】第３の実施の形態のプロセッサシステムの構成
図である。

【図６】実装状態記憶領域３１ａの構成を示す図であ
る。

【図７】バスアクセスの調停を行う場合のアクセスタイ
ミングを示す図である。

【符号の説明】

１２，２２ マスタ装置 １３ａ、１３ｂ、２３ａ、２３ｂ スレーブ装置 １６，１７ａ、１７ｂ、１８，１９ 構成情報 ２６ 入力ポート ２７ａ、２７ｂ 出力ポート ３１ 共有記憶装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】マルチプロセッサシステムとシングルプロ
   セッサシステムの何れのシステムとしても使用可能で、
   バスをアクセスする装置がバスの使用権の要求を行い、
   バスの使用権を与えられた装置がバスのアクセスを行う
   プロセッサシステムにおいて、 バスをアクセスする装置が、 バスの使用権を要求する他の装置が存在するか否かを認
   識する認識手段と、 前記認識手段でバスの使用権を要求する他の装置が存在
   しないと認識されたときには、バスの使用権の要求を行
   わずにバスのアクセスを行うバスアクセス手段とを備え
   ることを特徴とするプロセッサシステム。
2. 【請求項２】前記プロセッサシステムは、バスをアクセ
   スする複数の装置の中でマスタ装置とスレーブ装置を決
   定する決定手段をさらに有し、 前記マスタ装置の認識手段はバスの使用権を要求する他
   の装置が存在するか否かを認識し、前記認識手段により
   バスの使用権の要求を行う他の装置が存在しないと認識
   されたときに、前記アクセス手段がバスの使用権の要求
   を行わずにバスをアクセスすることを特徴とする請求項
   １記載のプロセッサシステム。
3. 【請求項３】少なくともバスをアクセスする装置は自装
   置がバスのアクセス要求を出力する装置か否かを示す情
   報を保持し、 前記認識手段は、バスに接続されている他の装置の前記
   情報を読み取ることで、バスの使用権を要求する他の装
   置が存在するか否かを認識することを特徴とする請求項
   １または２記載のプロセッサシステム。
4. 【請求項４】前記スレーブ装置が所定の信号を出力する
   信号出力手段を有し、 前記マスタ装置の前記認識手段が前記スレーブ装置から
   出力される前記信号に基づいてバスの使用権を要求する
   他の装置が存在するか否かを認識することを特徴とする
   請求項２記載のプロセッサシステム。
5. 【請求項５】前記プロセッサシステムは、前記バスをア
   クセスする装置から書き込み及び読み出し可能で、バス
   の使用権を要求する装置が実装されているか否かを示す
   情報が書き込まれる共有記憶手段を有し、 前記バスをアクセスする装置の前記認識手段は、前記共
   有記憶手段に記憶されている前記情報を読み出して、バ
   スの使用権の要求を行う他の装置が存在するか否かを認
   識することを特徴とすると請求項１または２記載のプロ
   セッサシステム。
6. 【請求項６】マルチプロセッサシステムとシングルプロ
   セッサシステムの何れのシステムとしても使用可能で、
   バスをアクセスする装置がバスの使用権の要求を行い、
   バスの使用権を与えられた装置がバスのアクセスを行う
   プロセッサシステムにおいて、 前記プロセッサシステムは、バスをアクセスする装置か
   ら書き込み及び読み出し可能で、バスの使用権を要求す
   る装置が実装されているか否かを示す情報が書き込まれ
   る共有記憶手段を有し、 前記バスをアクセスする装置が、 前記共有記憶手段に記憶されている前記情報により、バ
   スの使用権を要求する他の装置が存在するか否かを認識
   する認識手段と、 前記認識手段によりバスの使用権を要求する他の装置が
   存在しないと認識されたとき、バスの使用権の要求を行
   わずにバスのアクセスを行うバスアクセス手段とを備え
   ることを特徴とするプロセッサシステム。
7. 【請求項７】マルチプロセッサシステムとシングルプロ
   セッサシステムの何れのシステムとしても使用可能で、
   バスをアクセスする装置がバスの使用権の要求を行い、
   バスの使用権を与えられた装置がバスのアクセスを行う
   プロセッサシステムのバスのアクセス方法において、 前記プロセッサシステム内にバスの使用権を要求する他
   の装置が存在するか否かを認識し、 バスの使用権を要求する他の装置が存在しないと認識さ
   れたときには バスの使用権の要求を行わずにバスのア
   クセスを行うことを特徴とするバスのアクセス方法。
8. 【請求項８】前記プロセッサシステム内にバスの使用権
   を要求する装置が実装されているか否かを示す情報を記
   憶し、 前記情報に基づいて前記プロセッサシステムにバスの使
   用権を要求する他の装置が存在するか否かを認識するこ
   とを特徴とする請求項７記載のバスのアクセス方法。