JPH1098041A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH1098041A JPH1098041A JP25272496A JP25272496A JPH1098041A JP H1098041 A JPH1098041 A JP H1098041A JP 25272496 A JP25272496 A JP 25272496A JP 25272496 A JP25272496 A JP 25272496A JP H1098041 A JPH1098041 A JP H1098041A
- Authority
- JP
- Japan
- Prior art keywords
- film
- reflow
- aluminum
- chamber
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、半導体基板上に導
体膜を形成すると共にこの導体膜をリフロー処理するよ
うにした半導体装置の製造方法に関する。The present invention relates to a method of manufacturing a semiconductor device in which a conductor film is formed on a semiconductor substrate and the conductor film is subjected to a reflow process.
【０００２】[0002]
【発明が解決しようとする課題】半導体集積回路のプロ
セス技術の一つとして、コンタクトホールを形成した後
に電極金属としてのアルミニウム膜を形成する際に、そ
のコンタクトホール部分でのアルミニウム配線の断線を
防止するためにリフロースパッタ処理を行うことがあ
る。As one of the semiconductor integrated circuit process technologies, when an aluminum film is formed as an electrode metal after forming a contact hole, disconnection of the aluminum wiring at the contact hole portion is prevented. In some cases, a reflow sputtering process may be performed.
【０００３】このリフロースパッタ処理では、半導体ウ
エハ上にアルミニウム膜をスパッタリングにより形成し
た後に、コンタクトホール部分のアルミニウムの空洞部
分を高温で熱処理を行うリフロー処理を行うことで埋め
るようにしたものである。In this reflow sputtering process, an aluminum film is formed on a semiconductor wafer by sputtering, and then a hollow portion of aluminum in a contact hole portion is filled by performing a reflow process of performing a heat treatment at a high temperature.
【０００４】ところで、このようなリフロースパッタ処
理でのアルミニウム埋込技術の生産ベースでの重要課題
は、再現性良くばらつきも少なくアルミニウム埋込を行
うことである。この場合に、１か所でも埋込が不完全な
部分が生ずると信頼性の保証ができなくなるため、歩留
に大きく影響を与えることになる。An important issue on the production base of the aluminum embedding technique in such a reflow sputtering process is to perform aluminum embedding with good reproducibility and little variation. In this case, if even one portion has an incompletely embedded portion, reliability cannot be guaranteed, which greatly affects the yield.
【０００５】そこで、再現性良くアルミニウム埋込を行
うためには、リフロー温度，下地材料に対するアルミニ
ウムの濡れ性の問題や、形成したアルミニウム膜の表面
に自然酸化膜が形成される問題などを解決する必要があ
る。Therefore, in order to perform aluminum embedding with high reproducibility, problems such as the reflow temperature, the wettability of aluminum to a base material, and the problem that a natural oxide film is formed on the surface of the formed aluminum film are solved. There is a need.
【０００６】この場合、アルミニウム膜の表面に自然酸
化膜が形成されると、リフロー時の安定な処理が難しく
なる。つまり、リフロー処理では、真空・高温処理中で
アルミニウムの表面エネルギを小さくするようにアルミ
ニウム形状を変化させる。アルミニウム膜の表面の酸化
膜の問題は、埋め込むホールのアスペクト比が大きくな
ると顕著になり、酸化膜の影響で再現性が低下するので
安定した処理を実施できなくなるからである。In this case, if a natural oxide film is formed on the surface of the aluminum film, it is difficult to perform a stable treatment during reflow. That is, in the reflow treatment, the aluminum shape is changed so as to reduce the surface energy of the aluminum during the vacuum / high temperature treatment. This is because the problem of the oxide film on the surface of the aluminum film becomes remarkable when the aspect ratio of the hole to be buried increases, and the reproducibility is reduced due to the influence of the oxide film, so that stable processing cannot be performed.
【０００７】本発明は、上記事情に鑑みてなされたもの
で、その目的は、例えばスパッタリングにより形成した
アルミニウム膜層をリフロー処理により平坦化する際
に、再現性を良好にすることができるようにした半導体
装置の製造方法を提供することにある。The present invention has been made in view of the above circumstances, and has as its object to improve reproducibility when, for example, an aluminum film layer formed by sputtering is flattened by reflow processing. To provide a method for manufacturing a semiconductor device.
【０００８】[0008]
【課題を解決するための手段】請求項１の発明によれ
ば、膜形成工程を経て半導体基板上に導体膜を形成する
と、これに続くリフロー工程において、水素ガス雰囲気
中でリフロー処理を実施することにより、導体膜の表面
に自然に形成される自然酸化膜を水素による還元反応で
分解して除去することができるので、半導体基板表面に
ダメージを与えることがなく、しかも別途に装置を必要
とせずリフロー処理と同時に行えて生産性の低下を招く
こともなくなり、安定に生産することができるようにな
る。According to the present invention, when a conductor film is formed on a semiconductor substrate through a film forming step, a reflow process is performed in a hydrogen gas atmosphere in a subsequent reflow step. As a result, a natural oxide film naturally formed on the surface of the conductor film can be decomposed and removed by a reduction reaction with hydrogen, so that the semiconductor substrate surface is not damaged and a separate apparatus is required. In addition, it can be performed simultaneously with the reflow process and does not cause a decrease in productivity, so that stable production can be achieved.
【０００９】請求項２の発明によれば、導体膜としてア
ルミニウム膜あるいはアルミニウム合金膜を用いている
ので、上記のようなリフロー工程により平坦化すること
が有効となる。According to the second aspect of the present invention, since the aluminum film or the aluminum alloy film is used as the conductor film, it is effective to perform the flattening by the reflow process as described above.
【００１０】請求項３の発明によれば、水素ガスをラジ
カル状態で供給するので、還元反応を促進することがで
き、アルミニウム膜の表面に形成された自然酸化膜を有
効に除去することができるようになる。According to the third aspect of the present invention, since the hydrogen gas is supplied in a radical state, the reduction reaction can be promoted, and the natural oxide film formed on the surface of the aluminum film can be effectively removed. Become like
【００１１】[0011]
【発明の実施の形態】以下、本発明の第１の実施例につ
いて、図１ないし図８を参照しながら説明する。なお、
以下の説明では、本発明に係る要旨の部分の製造工程に
ついて説明し、他の部分の製造工程については省略す
る。図３ないし図８は半導体基板としてのシリコン基板
１の主表面に形成した拡散層に対して、アルミニウム膜
により多層配線を行う場合の工程を示している。なお、
シリコン基板１は、この多層配線工程に至る前に、種々
の拡散工程を経ることにより回路構成となる素子を作り
込んだものであり、以下の工程においてアルミニウム膜
を形成すると共にそのリフロー処理を行う。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to FIGS. In addition,
In the following description, the manufacturing steps of the gist of the present invention will be described, and the manufacturing steps of other parts will be omitted. FIG. 3 to FIG. 8 show steps in the case of performing multilayer wiring with an aluminum film on a diffusion layer formed on the main surface of a silicon substrate 1 as a semiconductor substrate. In addition,
The silicon substrate 1 is one in which elements having a circuit configuration are formed through various diffusion steps before reaching this multilayer wiring step. In the following steps, an aluminum film is formed and reflow processing is performed. .
【００１２】［ａ］シリコン基板の加工プロセス （１）前工程 図３には、シリコン基板１に拡散工程を経て拡散領域２
が所定深さ寸法まで形成された状態のものが示されてい
る。他にも図示しない種々の拡散領域が形成されてお
り、これらの拡散領域に対して、電気的な接続を行うた
めに多層配線を行う。まず、このシリコン基板１の表面
に絶縁膜としての酸化膜３を形成し、拡散領域２に対応
する部分にはコンタクトをとるためのコンタクトホール
３ａをフォトリソグラフィ処理により形成する。[A] Processing Process of Silicon Substrate (1) Preliminary Step FIG.
Is formed to a predetermined depth dimension. In addition, various diffusion regions (not shown) are formed, and multilayer wiring is performed on these diffusion regions for electrical connection. First, an oxide film 3 as an insulating film is formed on the surface of the silicon substrate 1, and a contact hole 3a for making a contact is formed in a portion corresponding to the diffusion region 2 by photolithography.
【００１３】（２）バリアメタル成膜 次に、後述するスパッタ装置によりバリアメタル４を成
膜する（図４参照）。これは、直接シリコン基板１の表
面にアルミニウムなどの電極材料を成膜すると相互間で
浸食作用が発生してダメージを与えるのを防止するため
のものである。なお、バリアメタル４としては、例えば
Ｔｉ，ＴｉＮなどを単層あるいは積層して形成するよう
になっている。(2) Barrier Metal Film Formation Next, a barrier metal 4 is formed by a sputtering apparatus described later (see FIG. 4). This is for preventing an electrode material such as aluminum from being directly formed on the surface of the silicon substrate 1 to cause an erosion action between them and to cause damage. The barrier metal 4 is formed of, for example, a single layer or a laminate of Ti, TiN, or the like.
【００１４】（３）アルミニウム合金膜形成 同じく後述するスパッタ装置により、高真空中での連続
搬送でアルミニウム合金チャンバーに移送され、低温
（２００℃程度以下）のスパッタリングにより第１層の
アルミニウム合金膜５を形成する。この場合、アルミニ
ウム合金は、Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，Ａｌ−Ｃ
ｕ等の合金の膜である。(3) Formation of aluminum alloy film Similarly, the aluminum alloy film 5 is transferred to the aluminum alloy chamber by continuous transportation in a high vacuum by a sputtering device described later, and is subjected to low-temperature (about 200 ° C. or less) sputtering to form the first aluminum alloy film 5. To form In this case, the aluminum alloy is made of Al-Si, Al-Si-Cu, Al-C
It is a film of an alloy such as u.
【００１５】（４）リフロー処理工程 高真空中でリフローチャンバーに移送され、リフロー処
理を行う（熱処理温度４００〜５００℃，数分間）。こ
のとき、リフローチャンバー内には、５Ｎ（ファイブナ
イン）以上の高純度の水素ガスを微量添加しながら行わ
れる。これは、後述するように、アルミニウム合金膜５
の表面に自然に発生した自然酸化膜を、水素雰囲気中で
リフロー処理を行うことにより還元作用をおこして除去
しようというものである。(4) Reflow treatment step The wafer is transferred to a reflow chamber in a high vacuum and subjected to reflow treatment (heat treatment temperature: 400 to 500 ° C., several minutes). At this time, the process is performed while adding a very small amount of high-purity hydrogen gas of 5N (five nines) or more into the reflow chamber. This is because the aluminum alloy film 5
Is to remove a natural oxide film naturally generated on the surface by performing a reducing action by performing a reflow treatment in a hydrogen atmosphere.
【００１６】（５）反射防止膜の形成 スパッタ処理で反射防止膜（ＡＲＣ；材質はＴｉＮ系の
低反射率材料）６をシリコン基板１の表面に形成する。
この反射防止膜６は、良く知られるように、アルミニウ
ム合金膜５のパターニング時のフォトリソグラフィでの
露光の光の反射を防止するためのものである。(5) Formation of Antireflection Film An antireflection film (ARC; material is a TiN-based low-reflectivity material) 6 is formed on the surface of the silicon substrate 1 by sputtering.
As is well known, the antireflection film 6 is for preventing reflection of light for exposure in photolithography at the time of patterning the aluminum alloy film 5.
【００１７】（６）層間絶縁膜形成 次に、パターニングされたアルミニウム合金膜５の上に
層間絶縁膜７を成膜する。これは、例えばＣＶＤ法など
により形成するもので、材質としてはＳｉＯ２膜やＴＥ
ＯＳ膜等がある。(6) Interlayer Insulating Film Formation Next, an interlayer insulating film 7 is formed on the patterned aluminum alloy film 5. This is, for example those formed by a CVD method, as the material SiO 2 film and TE
There is an OS film and the like.
【００１８】（７）層間コンタクトホール形成 この後、前述と同様にしてフォトリソグラフィ処理によ
り所定の位置にコンタクトホール８を形成し、下地の第
１層のアルミニウム合金膜５と電気的に接続する部分を
開口する。(7) Formation of Interlayer Contact Hole Thereafter, a contact hole 8 is formed at a predetermined position by photolithography in the same manner as described above, and a portion electrically connected to the underlying first aluminum alloy film 5 is formed. Open.
【００１９】（８）アルミニウム合金成膜，リフロー処
理 次に、前述同様にして，スパッタ法によりバリアメタル
９を成膜し、続いてスパッタ法により第２層のアルミニ
ウム合金膜１０を成膜する。これにより、層間絶縁膜７
に形成されたコンタクトホール８部分で下地の第１層ア
ルミニウム合金膜５と電気的に接触することになる。ま
た、この部分は、層間絶縁膜７により大きく段差ができ
るので、前述同様にリフロー処理を行って平坦化する。
以上のような一連のプロセスを経てシリコン基板１上に
アルミニウム合金膜による多層配線構造が形成されるの
である。また、これに加えて、必要に応じて第３のアル
ミニウム合金膜を形成することができる。(8) Aluminum alloy film formation and reflow treatment Next, in the same manner as described above, a barrier metal 9 is formed by a sputtering method, and then a second aluminum alloy film 10 is formed by a sputtering method. Thereby, the interlayer insulating film 7
The contact hole 8 formed at this time makes electrical contact with the underlying first-layer aluminum alloy film 5. Further, since this portion has a large step due to the interlayer insulating film 7, it is flattened by performing a reflow process as described above.
Through a series of processes as described above, a multilayer wiring structure of an aluminum alloy film is formed on the silicon substrate 1. In addition, a third aluminum alloy film can be formed as necessary.
【００２０】［ｂ］製造装置の説明 さて、上述の各プロセスを実行するにあたって使用され
る装置について説明する。図２は一連の処理を真空中で
連続して行うための処理装置１１を示すもので、複数の
チャンバーを備えたクラスタツールと呼ばれる装置であ
る。この処理装置１１は、中央部に設けられた搬送チャ
ンバー１１ａの図示しないロボットアームによりシリコ
ン基板１を搬送するようになっており、この搬送チャン
バー１１ａには各種のチャンバー１２〜１７が連結され
ている。内部の各チャンバー１２〜１７は高真空状態と
することができるように排気設備が付設されているもの
で、それぞれ、ウエハロードロックチャンバー１２，Ｒ
Ｆエッチングチャンバー１３，バリアメタルのデポチャ
ンバー１４，アルミニウムのデポチャンバー１５，リフ
ローチャンバー１６および反射防止膜のデポチャンバー
１７である。[B] Description of Manufacturing Apparatus Now, an apparatus used in executing each of the above processes will be described. FIG. 2 shows a processing apparatus 11 for continuously performing a series of processing in a vacuum, which is an apparatus called a cluster tool having a plurality of chambers. The processing apparatus 11 is configured to transfer the silicon substrate 1 by a robot arm (not shown) of a transfer chamber 11a provided at the center, and various chambers 12 to 17 are connected to the transfer chamber 11a. . Each of the internal chambers 12 to 17 is provided with an exhaust system so that a high vacuum state can be established.
An F etching chamber 13, a barrier metal deposition chamber 14, an aluminum deposition chamber 15, a reflow chamber 16 and an antireflection film deposition chamber 17.
【００２１】ウエハロードロック１２は、シリコン基板
１を処理装置１１内に搬入するためのチャンバーで、こ
こからシリコン基板１が搬入されると、内部を高真空と
なるように吸引し、この後、真空状態のままで各種の処
理を行うようになっている。ＲＦエッチング用チャンバ
ー１３は高周波エネルギを用いてドライエッチングを行
うためのものであり、デポチャンバー１４，１５はバリ
アメタルであるＴｉ／ＴｉＮあるいはアルミニウム合金
膜を成膜するためのものであり、リフローチャンバー１
６は成膜したアルミニウム合金膜をリフロー処理するも
のであり、さらに、デポチャンバー１７は、Ｔｉ／Ｔｉ
Ｎなどの反射防止膜を成膜するためのものである。The wafer load lock 12 is a chamber for carrying the silicon substrate 1 into the processing apparatus 11, and when the silicon substrate 1 is carried from the chamber, the inside of the wafer load lock 12 is sucked so that the inside becomes a high vacuum. Various processes are performed in a vacuum state. The RF etching chamber 13 is for performing dry etching using high-frequency energy, and the deposition chambers 14 and 15 are for forming a Ti / TiN or aluminum alloy film as a barrier metal, and a reflow chamber. 1
6 is for reflow treatment of the formed aluminum alloy film.
This is for forming an anti-reflection film such as N.
【００２２】さて、本発明に係るリフローチャンバー１
６は、図１に概略的に示すように、ウエハステージ１８
にはヒータ１９が埋設されており、シリコン基板１を載
置すると、裏面側には隙間ができるようになっている。
また、このウエハステージ１８には、アルゴンガスを供
給するボンベ２０がコック２０ａ，２０ｂを介して連結
されており、所定流量のアルゴンガスＡｒをリフローチ
ャンバー１６内に導入するようになっている。この場
合、アルゴンガスＡｒは、ヒータ１９により加熱された
状態でシリコン基板１に吹き付けられるようになってお
り、これによってシリコン基板１が加熱される構成とさ
れている。Now, the reflow chamber 1 according to the present invention.
6 is a wafer stage 18 as schematically shown in FIG.
Has a heater 19 embedded therein, and when the silicon substrate 1 is placed, a gap is formed on the back surface side.
A cylinder 20 for supplying an argon gas is connected to the wafer stage 18 via cocks 20a and 20b, so that a predetermined flow rate of an argon gas Ar is introduced into the reflow chamber 16. In this case, the argon gas Ar is blown onto the silicon substrate 1 while being heated by the heater 19, whereby the silicon substrate 1 is heated.
【００２３】また、リフローチャンバー１６には水素ガ
スを供給するボンベ２１がコック２１ａ，２１ｂを介し
て連結されており、リフローチャンバー１６内に、微量
の水素ガスＨ２が導入されるようになっている。この場
合、内部に導入する水素ガスＨ２は、５Ｎ（ファイブナ
イン）程度の高純度のものを使用しており、その導入量
は、アルゴンガスＡｒの１％以下程度であり、これによ
って、シリコン基板１の表面で還元反応を起こさせるよ
うになっている。Further, cylinder 21 is cock 21a for supplying hydrogen gas to the reflow chamber 16, are connected through 21b, the reflow chamber 16, so that the hydrogen gas of H 2 traces are introduced I have. In this case, the hydrogen gas H 2 introduced into the inside is of a high purity of about 5N (five nines), and the amount of introduction is about 1% or less of the argon gas Ar. A reduction reaction is caused to occur on the surface of the substrate 1.
【００２４】これは、真空中に放置されたシリコン基板
１のアルミニウム合金膜５の表面に生成した薄い自然酸
化膜を除去するためのもので、リフロー処理中に同時に
水素ガスにより還元反応を起こすようにしてアルミニウ
ムの酸化膜を分解するようにしているものであり、この
場合の還元反応の反応式は、 Ａｌ２Ｏ３ ＋ ３Ｈ２ → ２Ａｌ ＋ ３Ｈ２Ｏ である。This is for removing a thin natural oxide film formed on the surface of the aluminum alloy film 5 of the silicon substrate 1 which has been left in a vacuum. The reduction reaction is caused by hydrogen gas at the same time during the reflow treatment. In this case, the reaction formula of the reduction reaction is Al 2 O 3 + 3H 2 → 2Al + 3H 2 O.
【００２５】この結果、従来のように自然酸化膜を残し
た状態でリフロー処理を行うことがなくなるので、再現
性良く安定したリフロー処理を行うことができ、多層配
線を行う構成の場合でも歩留の向上を図ることができる
ようになる。As a result, since the reflow process is not performed with the natural oxide film left as in the prior art, the reflow process can be performed stably with good reproducibility, and the yield can be improved even in the case of the configuration in which the multilayer wiring is performed. Can be improved.
【００２６】このような本実施例によれば、アルミニウ
ム合金膜５の成膜の後のリフロー工程において、リフロ
ー処理をリフローチャンバー１６にて微量の水素ガスを
添加しながら行うようにしたので、アルミニウム合金膜
上に発生した自然酸化膜を還元反応によって除去しなが
らリフロー処理を行うことができるようになり、再現性
良く安定したリフロー工程を実施できるようになる。According to this embodiment, in the reflow process after the formation of the aluminum alloy film 5, the reflow process is performed in the reflow chamber 16 while adding a small amount of hydrogen gas. The reflow treatment can be performed while the natural oxide film generated on the alloy film is removed by a reduction reaction, and a stable reflow process with good reproducibility can be performed.
【００２７】図９は本発明の第２の実施例を示すもの
で、第１の実施例と異なるところは、水素ガスボンベ２
１からリフローチャンバー１６に至る配管経路の途中
（コック２１ａと２１ｂとの間）に放電室２２を設け、
ここを通過する水素ガスＨ２に高周波（ＲＦ）あるいは
マイクロ波等を照射して励起エネルギを与えることによ
り生成した水素ラジカルをリフローチャンバー１６内に
導入することにより還元反応の反応性を高めるようにし
たものである。そして、このような第２の実施例によっ
ても第１の実施例と同様の作用効果を得ることができ
る。FIG. 9 shows a second embodiment of the present invention. The difference from the first embodiment is that a hydrogen gas cylinder 2 is used.
Discharge chamber 22 is provided in the middle of the pipe route from between 1 and reflow chamber 16 (between cocks 21a and 21b),
By introducing hydrogen radicals generated by giving excitation energy by irradiating a radio frequency (RF) or microwave or the like to the hydrogen gas H 2 passing therethrough a reflow chamber 16 to enhance the reactivity of the reduction reaction It was done. The same operation and effect as in the first embodiment can be obtained also in the second embodiment.
【００２８】本発明は、上記実施例にのみ限定されるも
のではなく、次のように変形また拡張できる。マルチチ
ャンバー式の処理装置以外でも実施できる。The present invention is not limited to the above embodiment, but can be modified or expanded as follows. The present invention can be carried out using a processing apparatus other than the multi-chamber processing apparatus.
【図１】本発明の第１の実施例を示すリフローチャンバ
ーの概略構成図FIG. 1 is a schematic configuration diagram of a reflow chamber showing a first embodiment of the present invention.
【図２】処理装置の全体の概略構成図FIG. 2 is a schematic configuration diagram of the entire processing apparatus.
【図３】半導体装置の製造過程を示す模式的な縦断側面
図（その１）FIG. 3 is a schematic longitudinal side view showing a manufacturing process of the semiconductor device (part 1).
【図４】半導体装置の製造過程を示す模式的な縦断側面
図（その２）FIG. 4 is a schematic vertical side view showing a manufacturing process of the semiconductor device (part 2).
【図５】半導体装置の製造過程を示す模式的な縦断側面
図（その３）FIG. 5 is a schematic vertical sectional side view showing a manufacturing process of the semiconductor device (part 3).
【図６】半導体装置の製造過程を示す模式的な縦断側面
図（その４）FIG. 6 is a schematic vertical sectional side view showing a manufacturing process of the semiconductor device (part 4).
【図７】半導体装置の製造過程を示す模式的な縦断側面
図（その５）FIG. 7 is a schematic longitudinal sectional side view showing a manufacturing process of the semiconductor device (part 5).
【図８】半導体装置の製造過程を示す模式的な縦断側面
図（その６）FIG. 8 is a schematic vertical sectional side view showing a manufacturing process of the semiconductor device (part 6).
【図９】本発明の第２の実施例を示す図１相当図FIG. 9 is a view corresponding to FIG. 1, showing a second embodiment of the present invention.
１はシリコン基板、２は拡散領域、３は酸化膜、３ａは
コンタクトホール、４はバリアメタル、５は第１層のア
ルミニウム合金膜、６は反射防止膜、７は層間絶縁膜、
８はコンタクトホール、９はバリアメタル、１０は第２
層のアルミニウム合金膜、１１は処理装置、１１ａは搬
送チャンバー、１２はウエハロードロックチャンバー、
１３はＲＦエッチングチャンバー、１４はバリアメタル
のデポチャンバー、１５はアルミニウムのデポチャンバ
ー、１６はリフローチャンバー、１７は反射防止膜のデ
ポチャンバー、１８はウエハステージ、１９はヒータ、
２０はアルゴンガスボンベ、２１は水素ガスボンベ、２
２は放電室である。1 is a silicon substrate, 2 is a diffusion region, 3 is an oxide film, 3a is a contact hole, 4 is a barrier metal, 5 is an aluminum alloy film of the first layer, 6 is an antireflection film, 7 is an interlayer insulating film,
8 is a contact hole, 9 is a barrier metal, 10 is a second
Layer, an aluminum alloy film, 11 is a processing apparatus, 11a is a transfer chamber, 12 is a wafer load lock chamber,
13 is an RF etching chamber, 14 is a barrier metal deposition chamber, 15 is an aluminum deposition chamber, 16 is a reflow chamber, 17 is an antireflection film deposition chamber, 18 is a wafer stage, 19 is a heater,
20 is an argon gas cylinder, 21 is a hydrogen gas cylinder, 2
2 is a discharge chamber.
Claims (4)
工程と、この半導体基板上の導体膜を真空中でリフロー
処理するリフロー工程とを含んでなる半導体装置の製造
方法において、 前記リフロー工程は、微量の水素ガスを含んだ真空中で
加熱処理を行うことにより、前記導体膜表面に発生した
自然酸化膜を還元反応を起こして除去しながらリフロー
処理を行うことを特徴とする半導体装置の製造方法。1. A method of manufacturing a semiconductor device, comprising: a film forming step of forming a conductor film on a semiconductor substrate; and a reflow step of reflowing the conductor film on the semiconductor substrate in a vacuum. Is a heat treatment performed in a vacuum containing a trace amount of hydrogen gas, whereby a reflow treatment is performed while causing a reduction reaction to remove a natural oxide film generated on the surface of the conductor film, Production method.
アルミニウム合金膜であることを特徴とする請求項１記
載の半導体装置の製造方法。2. The method according to claim 1, wherein the conductive film is an aluminum film or an aluminum alloy film.
ロ波などの励起エネルギで励起することにより中性で活
性なラジカル状態として供給されることを特徴とする請
求項１または２に記載の半導体装置の製造方法。3. The semiconductor device according to claim 1, wherein the hydrogen gas is supplied as a neutral and active radical state by being excited by excitation energy such as high frequency or microwave. Production method.
００℃〜５００℃の範囲に設定され数分間実施されるこ
とを特徴とする請求項１ないし３のいずれかに記載の半
導体装置の製造方法。4. The reflow step, wherein the temperature of the heat treatment is 4
4. The method for manufacturing a semiconductor device according to claim 1, wherein the temperature is set within a range of 00 to 500 [deg.] C. and the process is performed for several minutes.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25272496A JPH1098041A (en) | 1996-09-25 | 1996-09-25 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25272496A JPH1098041A (en) | 1996-09-25 | 1996-09-25 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098041A true JPH1098041A (en) | 1998-04-14 |
Family
ID=17241388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25272496A Pending JPH1098041A (en) | 1996-09-25 | 1996-09-25 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098041A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| KR100827476B1 (en) | 2006-08-29 | 2008-05-06 | 동부일렉트로닉스 주식회사 | Degas chamber for manufacturing a semiconductor wafer and degas process using thereof |
| JP2013143442A (en) * | 2012-01-10 | 2013-07-22 | Ulvac Japan Ltd | Device manufacturing method and manufacturing device |
| WO2015158152A1 (en) * | 2014-04-15 | 2015-10-22 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Pore deposition process on substrate and semiconductor processing device |
| CN105448644A (en) * | 2014-06-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure forming method |
| JP2019145654A (en) * | 2018-02-20 | 2019-08-29 | エイブリック株式会社 | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
-
1996
- 1996-09-25 JP JP25272496A patent/JPH1098041A/en active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6650017B1 (en) | 1999-08-20 | 2003-11-18 | Denso Corporation | Electrical wiring of semiconductor device enabling increase in electromigration (EM) lifetime |
| US6908857B2 (en) | 1999-08-20 | 2005-06-21 | Denso Corporation | Method of manufacturing semiconductor device |
| KR100827476B1 (en) | 2006-08-29 | 2008-05-06 | 동부일렉트로닉스 주식회사 | Degas chamber for manufacturing a semiconductor wafer and degas process using thereof |
| JP2013143442A (en) * | 2012-01-10 | 2013-07-22 | Ulvac Japan Ltd | Device manufacturing method and manufacturing device |
| WO2015158152A1 (en) * | 2014-04-15 | 2015-10-22 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Pore deposition process on substrate and semiconductor processing device |
| CN105088151A (en) * | 2014-04-15 | 2015-11-25 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Pore deposition process on substrate, and semiconductor processing equipment |
| CN105448644A (en) * | 2014-06-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | Semiconductor structure forming method |
| JP2019145654A (en) * | 2018-02-20 | 2019-08-29 | エイブリック株式会社 | Semiconductor manufacturing apparatus and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070000870A1 (en) | Plasma processing method | |
| KR20020072996A (en) | Method for forming a metal plug | |
| JPH07161703A (en) | Manufacture of semiconductor device | |
| JP2002222861A (en) | Method for fabricating semiconductor element in device comprising plasma pretreatment module | |
| JPH0573254B2 (en) | ||
| JPH04329640A (en) | Method of dry etching for wiring layer | |
| JP3522917B2 (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| KR100259692B1 (en) | Semiconductor device manufacturing method having contact structure | |
| KR20020032342A (en) | Method of producing semiconductor device | |
| JPH1098041A (en) | Manufacture of semiconductor device | |
| JP2000216249A (en) | Method and device for manufacturing electronic device | |
| JP3038953B2 (en) | Wiring formation method | |
| JPH04264729A (en) | Flattening and formation method of metal thin film | |
| JPH11145279A (en) | Pin hole removal method of silicon nitride protective film | |
| KR100220933B1 (en) | Forming method for metal wiring of semiconductor device | |
| JPH0246731A (en) | Manufacture of semiconductor device | |
| JP4071029B2 (en) | Method for forming wiring of semiconductor element | |
| JPH11191556A (en) | Manufacture of semiconductor device and forming method of copper or copper alloy pattern | |
| JPH0279446A (en) | Method of filling through-hole with metal | |
| JP2655471B2 (en) | Method for manufacturing semiconductor device | |
| JPH1167766A (en) | Method for manufacturing semiconductor device | |
| US7488681B2 (en) | Method for fabricating Al metal line | |
| JPH1187272A (en) | Manufacture of semiconductor device | |
| JPH05347270A (en) | Metal plug forming method and wafrr treating device thereby | |
| JP2000150481A (en) | Etching device and manufacture of semiconductor device using the same |