JPH1084202A - 高速同調フィルタ - Google Patents
高速同調フィルタInfo
- Publication number
- JPH1084202A JPH1084202A JP23928996A JP23928996A JPH1084202A JP H1084202 A JPH1084202 A JP H1084202A JP 23928996 A JP23928996 A JP 23928996A JP 23928996 A JP23928996 A JP 23928996A JP H1084202 A JPH1084202 A JP H1084202A
- Authority
- JP
- Japan
- Prior art keywords
- outer conductor
- short
- inductance
- plate
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【課題】 フィルタ同調周波数制御の直線性の乱れをな
くし、無線機の選択性を向上することにある。 【解決手段】 外部導体２と、内部導体１と、短絡面と
が形成された半同軸共振器のＬＣ並列共振回路の任意の
点に並列接続してフィルタ特性を向上するための複数の
インダクタンスＬ1，Ｌ2…，Ｌnを形成する素子７を設
け、それぞれにオン／オフを制御するバイアス電圧が印
加されるＰＩＮダイオード８Ｄ11，Ｄ12，…Ｄ1nを挿入
する。又インダクタンス素子Ｌ1〜Ｌnに並列に全てのＰ
ＩＮダイオードＤ11〜Ｄ1nがオフしたときに生じる容量
をキャンセルするインダクタンスＬｓを形成する素子９
を設ける。また各ＰＩＮダイオードに並列に各ＰＩＮダ
イオードがオフしたときに生じる各インダクタンス素子
Ｌ1〜Ｌnの容量をキャンセルするインダクタンスＬx1，
Ｌx2…，Ｌxnを形成する素子１０を設ける。
くし、無線機の選択性を向上することにある。 【解決手段】 外部導体２と、内部導体１と、短絡面と
が形成された半同軸共振器のＬＣ並列共振回路の任意の
点に並列接続してフィルタ特性を向上するための複数の
インダクタンスＬ1，Ｌ2…，Ｌnを形成する素子７を設
け、それぞれにオン／オフを制御するバイアス電圧が印
加されるＰＩＮダイオード８Ｄ11，Ｄ12，…Ｄ1nを挿入
する。又インダクタンス素子Ｌ1〜Ｌnに並列に全てのＰ
ＩＮダイオードＤ11〜Ｄ1nがオフしたときに生じる容量
をキャンセルするインダクタンスＬｓを形成する素子９
を設ける。また各ＰＩＮダイオードに並列に各ＰＩＮダ
イオードがオフしたときに生じる各インダクタンス素子
Ｌ1〜Ｌnの容量をキャンセルするインダクタンスＬx1，
Ｌx2…，Ｌxnを形成する素子１０を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数ホッピング
通信の送受信機に用いられる大電力用高速同調フィルタ
に関するものである。
通信の送受信機に用いられる大電力用高速同調フィルタ
に関するものである。
【０００２】
【従来の技術】妨害に強く、秘話性に優れたスペクトラ
ム拡散変調方式の１つである周波数ホッピング通信シス
テム用の高速同調フィルタとして、従来はバラクタ（可
変容量ダイオード）のバイアス電圧を制御してフィルタ
の同調周波数を切替える構成が実用されている。
ム拡散変調方式の１つである周波数ホッピング通信シス
テム用の高速同調フィルタとして、従来はバラクタ（可
変容量ダイオード）のバイアス電圧を制御してフィルタ
の同調周波数を切替える構成が実用されている。
【０００３】また、図６に示す共振器開放端容量可変式
の構成が実用されている。これは、一端が閉鎖された丸
或は多角形の他端が開口部となる筒状の外部導体２と、
その外部導体２の内部に、外部導体の長さより短かく外
部導体２の中心軸と軸が一致するように配置された丸或
は多角形の棒状の内部導体１が設けられ、外部導体２の
開口部で外部導体２と内部導体１の片端側を短絡する短
絡面３とで半同軸空洞共振器を構成し、前記外部導体２
の周囲の一部或は全周囲に、複数のピンダイオード（Ｐ
ＩＮピンダイオード）４を設け、この各ＰＩＮダイオー
ド４の内側端子に内部導体１の同心円に垂直で且つ軸に
平行に配置された結合ループ５を接続したものである。
の構成が実用されている。これは、一端が閉鎖された丸
或は多角形の他端が開口部となる筒状の外部導体２と、
その外部導体２の内部に、外部導体の長さより短かく外
部導体２の中心軸と軸が一致するように配置された丸或
は多角形の棒状の内部導体１が設けられ、外部導体２の
開口部で外部導体２と内部導体１の片端側を短絡する短
絡面３とで半同軸空洞共振器を構成し、前記外部導体２
の周囲の一部或は全周囲に、複数のピンダイオード（Ｐ
ＩＮピンダイオード）４を設け、この各ＰＩＮダイオー
ド４の内側端子に内部導体１の同心円に垂直で且つ軸に
平行に配置された結合ループ５を接続したものである。
【０００４】これは、前記複数のＰＩＮダイオード４の
それぞれにオン／オフを制御するバイアス電圧を与え、
前記複数の結合ループ５の片端を短絡／開放に切り替
え、共振器開放端容量を可変し、フィルタの同調周波数
を切り替え変化させる。
それぞれにオン／オフを制御するバイアス電圧を与え、
前記複数の結合ループ５の片端を短絡／開放に切り替
え、共振器開放端容量を可変し、フィルタの同調周波数
を切り替え変化させる。
【０００５】図７は共振器の等価回路を示し、オン／オ
フするバイアス電圧ＶBによりＰＩＮダイオードＤ1，Ｄ
2，…Ｄnのオン／オフ切り替えを制御し、これにより共
振器開放端容量を可変し、フィルタの同調周波数を切り
替える方式である。
フするバイアス電圧ＶBによりＰＩＮダイオードＤ1，Ｄ
2，…Ｄnのオン／オフ切り替えを制御し、これにより共
振器開放端容量を可変し、フィルタの同調周波数を切り
替える方式である。
【０００６】以上の２つの方式は、大電力を扱う送受信
機では、半同軸共振器の開放端にかかる電圧が高いた
め、可変容量ダイオード及びＰＩＮダイオードの電気的
性能に左右され、フィルタ特性（伝送特性）が決定され
てしまっていた。
機では、半同軸共振器の開放端にかかる電圧が高いた
め、可変容量ダイオード及びＰＩＮダイオードの電気的
性能に左右され、フィルタ特性（伝送特性）が決定され
てしまっていた。
【０００７】この問題を解決するために、正面断面を図
８、底面を図９に示す構造の半同軸共振器が考えられ
た。これは半同軸共振器の内部導体１の任意の位置に、
所要のインダクタンス値を持つ棒或は板状素子７を取り
付け、その先端を短絡面３に設置したＰＩＮダイオード
８に接続したものである。
８、底面を図９に示す構造の半同軸共振器が考えられ
た。これは半同軸共振器の内部導体１の任意の位置に、
所要のインダクタンス値を持つ棒或は板状素子７を取り
付け、その先端を短絡面３に設置したＰＩＮダイオード
８に接続したものである。
【０００８】この等価回路を図１０に示すように、素子
７の有するインダクタンスＬ1，Ｌ2，…ＬnがＬＣ並列
共振回路の任意の点に並列に接続された構成となり、Ｐ
ＩＮダイオード８のＤ11，Ｄ12，…Ｄ1nがオンになると
インダクタンスＬ1〜Ｌnは接地され、共振器のＬの値が
変化し、同調周波数ｆ0が数１にしたがって変化する。
７の有するインダクタンスＬ1，Ｌ2，…ＬnがＬＣ並列
共振回路の任意の点に並列に接続された構成となり、Ｐ
ＩＮダイオード８のＤ11，Ｄ12，…Ｄ1nがオンになると
インダクタンスＬ1〜Ｌnは接地され、共振器のＬの値が
変化し、同調周波数ｆ0が数１にしたがって変化する。
【０００９】
【数１】
【００１０】これによれば、従来の開放端容量可変のフ
ィルタに比べて、ＰＩＮダイオードにかかる電圧は低下
し、使用できるＰＩＮダイオードの電気的性能も良くな
り、フィルタ特性（伝送特性）も向上する。
ィルタに比べて、ＰＩＮダイオードにかかる電圧は低下
し、使用できるＰＩＮダイオードの電気的性能も良くな
り、フィルタ特性（伝送特性）も向上する。
【００１１】
【発明が解決しようとする課題】しかしながら、この方
式では周波数制御が直線的に変化しない。また、共振器
のＱの劣化（フィルタ伝送特性の劣化）が大きいという
問題が生じた。これは、共振器のＬＣ並列共振回路に対
して、任意の点に付加されたインダクタンス素子Ｌ1〜
Ｌnにより生じる容量をキャンセルしないと、周波数が
必要以上に変化するために起こる。
式では周波数制御が直線的に変化しない。また、共振器
のＱの劣化（フィルタ伝送特性の劣化）が大きいという
問題が生じた。これは、共振器のＬＣ並列共振回路に対
して、任意の点に付加されたインダクタンス素子Ｌ1〜
Ｌnにより生じる容量をキャンセルしないと、周波数が
必要以上に変化するために起こる。
【００１２】本発明の目的は、このフィルタ同調周波数
制御の直線性の乱れをなくし、無線機の選択性を向上す
ることのできる高速同調フィルタの提供にある。
制御の直線性の乱れをなくし、無線機の選択性を向上す
ることのできる高速同調フィルタの提供にある。
【００１３】
【課題を解決するための手段】前記の目的は、半同軸共
振器と、該半同軸共振器のＬＣ並列共振回路の任意の点
に並列に設けられる複数の第１のインダクタンス素子を
形成する棒或は板状素子と、該各棒或は板状素子の先端
に接続されオン／オフを制御するバイアス電圧が印加さ
れる短絡面に設けられたＰＩＮダイオードとから成る高
速同調フィルタで、前記複数の第１のインダクタンス素
子に並列に設けられて前記ＰＩＮダイオードが全てオフ
したときに生じる容量をキャンセルする第２のインダク
タンス素子を形成する棒或は板状素子を設けたことによ
って達成される。
振器と、該半同軸共振器のＬＣ並列共振回路の任意の点
に並列に設けられる複数の第１のインダクタンス素子を
形成する棒或は板状素子と、該各棒或は板状素子の先端
に接続されオン／オフを制御するバイアス電圧が印加さ
れる短絡面に設けられたＰＩＮダイオードとから成る高
速同調フィルタで、前記複数の第１のインダクタンス素
子に並列に設けられて前記ＰＩＮダイオードが全てオフ
したときに生じる容量をキャンセルする第２のインダク
タンス素子を形成する棒或は板状素子を設けたことによ
って達成される。
【００１４】さらに、前記各ＰＩＮダイオードに並列接
続されてＰＩＮダイオードがオフしたときに生じる第１
の各インダクタンス素子の容量をキャンセルする第３の
各インダクタンス素子を形成する棒或は板状素子とを設
けたことによって達成される。
続されてＰＩＮダイオードがオフしたときに生じる第１
の各インダクタンス素子の容量をキャンセルする第３の
各インダクタンス素子を形成する棒或は板状素子とを設
けたことによって達成される。
【００１５】前記の手段によれば、共振器のＬＣ並列共
振回路の任意の点に並列接続された第１のインダクタン
ス素子が全てオフしたときの容量を第２のインダクタン
ス素子によってキャンセルし、また第３の各インダクタ
ンス素子により第１の各インダクタンス素子がオフした
ときの容量をキャンセルすることができ、これにより同
調周波数制御を直線的に変化でき、共振器のＱの劣化を
防ぐことができる。
振回路の任意の点に並列接続された第１のインダクタン
ス素子が全てオフしたときの容量を第２のインダクタン
ス素子によってキャンセルし、また第３の各インダクタ
ンス素子により第１の各インダクタンス素子がオフした
ときの容量をキャンセルすることができ、これにより同
調周波数制御を直線的に変化でき、共振器のＱの劣化を
防ぐことができる。
【００１６】
【発明の実施の形態】以下本発明の一実施の形態を図１
〜図４によって説明する。
〜図４によって説明する。
【００１７】図１は正面断面図、図２は底面図で、従来
例と同符合は同一または相当部分を示す。一端が閉鎖さ
れた丸或は多角形の他端が開口部となる筒状の外部導体
２と、その外部導体２の内部に、外部導体の長さより短
かく外部導体の中心軸と軸が一致するように配置された
丸或は多角形の棒状の内部導体１が設けられ、外部導体
２の開口部で外部導体２と内部導体１の片端側を短絡す
る短絡面３が形成されて半同軸共振器を構成する。
例と同符合は同一または相当部分を示す。一端が閉鎖さ
れた丸或は多角形の他端が開口部となる筒状の外部導体
２と、その外部導体２の内部に、外部導体の長さより短
かく外部導体の中心軸と軸が一致するように配置された
丸或は多角形の棒状の内部導体１が設けられ、外部導体
２の開口部で外部導体２と内部導体１の片端側を短絡す
る短絡面３が形成されて半同軸共振器を構成する。
【００１８】半同軸共振器の内部導体１の任意の位置
に、所要のインダクタンス値を持つ棒或は板状の複数の
素子７を取り付け、この素子７の先端に短絡面３に設置
したＰＩＮダイオード８を接続する。各ＰＩＮダイオー
ド８にはオン／オフを制御するバイアス電圧ＶBが加え
られる。
に、所要のインダクタンス値を持つ棒或は板状の複数の
素子７を取り付け、この素子７の先端に短絡面３に設置
したＰＩＮダイオード８を接続する。各ＰＩＮダイオー
ド８にはオン／オフを制御するバイアス電圧ＶBが加え
られる。
【００１９】前記複数の素子７のインダクタンスを
Ｌ1，Ｌ2…Ｌnとすれば等価回路は図３に示すように、
共振器のＬＣ並列共振回路の任意の点（Ｌ01とＬ02の分
岐点）にインダクタンス素子Ｌ1，Ｌ2，…Ｌnが並列接
続され、各インダクタンスにＰＩＮダイオードＤ11，Ｄ
12，Ｄ1nが直列に挿入された構成になる。この同調周波
数ｆ0は数１で与えられ、ＰＩＮダイオードによって高
速に切り替えられる。
Ｌ1，Ｌ2…Ｌnとすれば等価回路は図３に示すように、
共振器のＬＣ並列共振回路の任意の点（Ｌ01とＬ02の分
岐点）にインダクタンス素子Ｌ1，Ｌ2，…Ｌnが並列接
続され、各インダクタンスにＰＩＮダイオードＤ11，Ｄ
12，Ｄ1nが直列に挿入された構成になる。この同調周波
数ｆ0は数１で与えられ、ＰＩＮダイオードによって高
速に切り替えられる。
【００２０】この共振器のＬＣ並列共振回路に対して、
並列接続されるインダクタンス素子Ｌ1，Ｌ2，…Ｌnの
ＰＩＮダイオードＤ11，Ｄ12，…Ｄ1nが全てオフしたと
きに生じる容量は内部導体１の任意の位置から短絡面３
間に接続した棒或は板状素子９によりキャンセルされ
る。すなわち、素子９のインダクタンスをＬSとすると
き、図３の等価回路に示すように、ＬSはインダクタン
ス素子Ｌ1，Ｌ2，…Ｌnと並列に接続され、このインダ
クタンスＬｓをインダクタンスＬ1，Ｌ2…，Ｌnの全て
がオフしたときの容量をキャンセルできる値とすること
により容量のキャンセルができ、共振器のＱの劣化を防
止できる。しかしながら周波数制御の直線性には乱れが
ある。この場合の周波数制御特性は図４に示す。
並列接続されるインダクタンス素子Ｌ1，Ｌ2，…Ｌnの
ＰＩＮダイオードＤ11，Ｄ12，…Ｄ1nが全てオフしたと
きに生じる容量は内部導体１の任意の位置から短絡面３
間に接続した棒或は板状素子９によりキャンセルされ
る。すなわち、素子９のインダクタンスをＬSとすると
き、図３の等価回路に示すように、ＬSはインダクタン
ス素子Ｌ1，Ｌ2，…Ｌnと並列に接続され、このインダ
クタンスＬｓをインダクタンスＬ1，Ｌ2…，Ｌnの全て
がオフしたときの容量をキャンセルできる値とすること
により容量のキャンセルができ、共振器のＱの劣化を防
止できる。しかしながら周波数制御の直線性には乱れが
ある。この場合の周波数制御特性は図４に示す。
【００２１】次に、各ＰＩＮダイオードＤ11，Ｄ12，…
Ｄ1nがオフしたときの各インダクタンス素子Ｌ1，Ｌ2，
…Ｌnに生じる個々の容量は、各ＰＩＮダイオードＤ11
〜Ｄ1 nの先端位置に対応する位置の外部導体２と各ＰＩ
Ｎダイオードが配置された短絡面３の部分間に接続され
た棒或は板状の各素子１０によりキャンセルできる。こ
れは各素子１０のインダクタンスをＬx1，Ｌx2，…Ｌxn
とするとき、図３の等価回路に示すように、それぞれＰ
ＩＮダイオードＤ11，Ｄ12，…Ｄ1nに並列接続され、こ
のインダクタンスＬx1，Ｌx2…，Ｌxnを各対応するイン
ダクタンス素子Ｌ1，Ｌ2…，Ｌnがオフしたときに生じ
る容量をキャンセルできる値とすることにより、それぞ
れの容量をキャンセルでき、これによって周波数制御を
直線的に修正できる。
Ｄ1nがオフしたときの各インダクタンス素子Ｌ1，Ｌ2，
…Ｌnに生じる個々の容量は、各ＰＩＮダイオードＤ11
〜Ｄ1 nの先端位置に対応する位置の外部導体２と各ＰＩ
Ｎダイオードが配置された短絡面３の部分間に接続され
た棒或は板状の各素子１０によりキャンセルできる。こ
れは各素子１０のインダクタンスをＬx1，Ｌx2，…Ｌxn
とするとき、図３の等価回路に示すように、それぞれＰ
ＩＮダイオードＤ11，Ｄ12，…Ｄ1nに並列接続され、こ
のインダクタンスＬx1，Ｌx2…，Ｌxnを各対応するイン
ダクタンス素子Ｌ1，Ｌ2…，Ｌnがオフしたときに生じ
る容量をキャンセルできる値とすることにより、それぞ
れの容量をキャンセルでき、これによって周波数制御を
直線的に修正できる。
【００２２】インダクタンス素子Ｌ1，Ｌ2…，Ｌnに生
じる容量成分は個々に違うが、それぞれ個々に各インダ
クタンスＬx1，Ｌx2…，Ｌxnによってその容量をキャン
セルするので単独に充分に微細に調整でき、各ＰＩＮダ
イオードＤ11，Ｄ12，…Ｄ1nがオフしたときのそれぞれ
のインダクタンス素子Ｌ1，Ｌ2…，Ｌnの容量を充分に
キャンセルすることにより所望の周波数に同調させるこ
とができる。その様子を図５に示し、同調周波数制御の
直線性が改善できる。
じる容量成分は個々に違うが、それぞれ個々に各インダ
クタンスＬx1，Ｌx2…，Ｌxnによってその容量をキャン
セルするので単独に充分に微細に調整でき、各ＰＩＮダ
イオードＤ11，Ｄ12，…Ｄ1nがオフしたときのそれぞれ
のインダクタンス素子Ｌ1，Ｌ2…，Ｌnの容量を充分に
キャンセルすることにより所望の周波数に同調させるこ
とができる。その様子を図５に示し、同調周波数制御の
直線性が改善できる。
【００２３】半同軸空調共振器は、図示のように２つ以
上用いてバントパスフィルタ（ＢＰＦ）を構成すること
ができる。
上用いてバントパスフィルタ（ＢＰＦ）を構成すること
ができる。
【００２４】
【発明の効果】以上のように本発明によれば、周波数制
御ステップが直線的に変化するので、無線機の選択性が
向上する。また、容量をキャンセルするインダクタンス
素子を設けることにより、共振器Ｑの劣化が少なく、低
損失のＢＰＦが提供できる。
御ステップが直線的に変化するので、無線機の選択性が
向上する。また、容量をキャンセルするインダクタンス
素子を設けることにより、共振器Ｑの劣化が少なく、低
損失のＢＰＦが提供できる。
【図１】本発明の一実施形態の構造正面断面図。
【図２】本発明の一実施形態の構造底面図。
【図３】本発明の一実施形態の等価回路図。
【図４】本発明の一実施形態の周波数−ＰＩＮ ｏｎ／
ｏｆｆパターン特性図。
ｏｆｆパターン特性図。
【図５】本発明の一実施形態の周波数−ＰＩＮ ｏｎ／
ｏｆｆパターン特性図。
ｏｆｆパターン特性図。
【図６】従来例の構造正面断面図。
【図７】図６の等価回路図。
【図８】従来例の構造正面断面図。
【図９】図８の底面図。
【図１０】図９の等価回路図。
１…内部導体、２…外部導体、３…短絡面部材、４…Ｐ
ＩＮダイオード、５…ループ、７…素子、８…ＰＩＮダ
イオード、９…素子、１０…素子、Ｌ1，Ｌ2…，Ｌn…
インダクタンス素子、Ｄ11，Ｄ12，…Ｄ1n…ＰＩＮダイ
オード、Ｌｓ…インダクタンス素子、Ｌx1，Ｌx2，…Ｌ
xn…インダクタンス素子。
ＩＮダイオード、５…ループ、７…素子、８…ＰＩＮダ
イオード、９…素子、１０…素子、Ｌ1，Ｌ2…，Ｌn…
インダクタンス素子、Ｄ11，Ｄ12，…Ｄ1n…ＰＩＮダイ
オード、Ｌｓ…インダクタンス素子、Ｌx1，Ｌx2，…Ｌ
xn…インダクタンス素子。
Claims (3)
- 【請求項１】 一端が閉鎖された筒状の外部導体と、該
外部導体内に外部導体より短く外部導体の中心軸に軸が
一致するよう配置された棒状の内部導体と、該内部導体
と外部導体の片端側を短絡させる短絡面が形成された半
同軸共振器を設け、該共振器のＬＣ並列共振回路の任意
の点に並列に設けられる複数の第１のインダクタンス素
子を形成する棒或は板状素子と、該各棒或は板状素子の
先端に接続されオン／オフを制御するバイアス電圧が加
えられる短絡面に設けられたピンダイオードを設けて成
る高速同調フィルタにおいて、前記複数の第１のインダ
クタンス素子に並列に設けられて前記ピンダイオードが
全てオフしたときに生じる容量をキャンセルする第２の
インダクタンス素子を形成する棒或は板状素子とを設け
たことを特徴とする高速同調フィルタ。 - 【請求項２】 一端が閉鎖された筒状の外部導体と、該
外部導体内に外部導体より短く外部導体の中心軸に軸が
一致するよう配置された棒状の内部導体と、該内部導体
と外部導体の片端側を短絡させる短絡面が形成された半
同軸共振器を設け、該共振器のＬＣ並列共振回路の任意
の点に並列に設けられる複数の第１のインダクタンス素
子を形成する棒或は板状素子と、該各棒或は板状素子の
先端に接続されオン／オフを制御するバイアス電圧が加
えられる短絡面に設けられたピンダイオードを設けて成
る高速同調フィルタにおいて、前記複数の第１のインダ
クタンス素子に並列に設けられて前記ピンダイオードが
全てオフしたときに生じる容量をキャンセルする第２の
インダクタンス素子を形成する棒或は板状素子と、前記
各ピンダイオードに並列に設けられてピンダイオードが
オフしたときに生じる第１の各インダクタンス素子の容
量をキャンセルする第３の各インダクタンス素子を形成
する棒或は板状素子とを設けたことを特徴とする高速同
調フィルタ。 - 【請求項３】 請求項１または２記載の高速同調フィル
タを２つ以上用いてバンドパスフィルタを構成したこと
を特徴とする高速同調フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23928996A JPH1084202A (ja) | 1996-09-10 | 1996-09-10 | 高速同調フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23928996A JPH1084202A (ja) | 1996-09-10 | 1996-09-10 | 高速同調フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1084202A true JPH1084202A (ja) | 1998-03-31 |
Family
ID=17042530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23928996A Pending JPH1084202A (ja) | 1996-09-10 | 1996-09-10 | 高速同調フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1084202A (ja) |
-
1996
- 1996-09-10 JP JP23928996A patent/JPH1084202A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11057018B2 (en) | Acoustically coupled resonator notch and bandpass filters | |
| EP0833445A2 (en) | Filter having tunable center frequency and/or tunable bandwidth | |
| US5065120A (en) | Frequency agile, dielectrically loaded resonator filter | |
| KR100344790B1 (ko) | 마이크로 기계구조를 이용한 주파수 가변 초고주파 필터 | |
| JPH06303075A (ja) | フィルタ | |
| JPH06343002A (ja) | チューニング可能なバンドパス・フィルタ | |
| KR100541895B1 (ko) | 고주파 필터 | |
| JPH05199003A (ja) | 調整可能な共振器装置および該共振器装置を備えるフィルタ | |
| WO2004062100A1 (en) | System and method for an electronically tunable frequency filter having constant bandwidth and temperature compensation for center frequency, bandwidth and insertion loss | |
| US5055808A (en) | Bandwidth agile, dielectrically loaded resonator filter | |
| JP3950183B2 (ja) | 帯域フィルタ | |
| US9905898B2 (en) | Digitally tunable coaxial resonator reflective band reject (notch) filter | |
| JPH1084202A (ja) | 高速同調フィルタ | |
| US8159314B1 (en) | Actively tuned filter | |
| JPS62110301A (ja) | 同調形帯域通過フイルタ | |
| JPH06314982A (ja) | アンテナ | |
| JPH1084257A (ja) | 高速同調フィルタ | |
| WO2000054405A1 (en) | Resonator with variable resonance frequency | |
| JP4291087B2 (ja) | 高速同調アンテナ共用器 | |
| JP2794249B2 (ja) | 高速同調フィルタ | |
| JPH09275329A (ja) | 高速同調フィルタ | |
| JPH1098313A (ja) | 高速同調フィルタ | |
| JP3776199B2 (ja) | 高速同調フィルタ | |
| JPH09199906A (ja) | 同調周波数可変バンドパスフィルタ | |
| KR930006653B1 (ko) | 이동통신용 uhf 대역 통과 여파기 |