JPH1075261A - デジタル音声記憶通信システム - Google Patents

Abstract

(57)【要約】 【課題】 異なる速度で伝送およびプレイバックできる
デジタル音声記憶通信システムを提供すること。 【解決手段】 デジタル音声記憶通信システムは、少な
くとも１つの送信ステーションと少なくとも２つの受信
ステーションとを含む。各受信ステーションは、通信パ
ケットを運ぶ入来信号を受取る受信回路と、通信パケッ
トに応答する記録能動信号を発生するためのデコーダ回
路とを含む。デコーダ回路は、予め定められたストアさ
れたアドレスを通信パケットアドレスコードと比較し、
記録能動信号を自動的に発生する比較器を含む。システ
ムはさらに、記録能動信号に応答して、通信パケットの
音声メッセージをストアするためのデジタルメモリと、
デジタルメモリのデジタルデータを再生するためのアナ
ログデータに変換する信号変換回路とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は通信システムに関し、よ
り特定的に或る速度でのアナログ信号の伝送、デジタル
記憶のために伝送されたアナログ信号をデジタルに変
換、ならびに伝送されたデータを異なるスピードでプレ
イバックするために検索およびこのような信号をアナロ
グフォーマットに再変換するためのシステムに関する。

【０００２】

【発明の背景】先行技術は多様な種類のページングシス
テムおよび電波動作されたシステムで充満しており、そ
こではメッセージは何らかの理由によって直接接触する
ことができない個人に対して残すことができる。たとえ
ば、多くのページングシステムは大型の複雑な中央処理
機能で動作し、そこでメッセージは待ち行列にされて、
普通はデジタルの形で加入者のアドレスコードとともに
加入者に伝送される。サービスに対する加入者は、ペー
ジングユニットに対するアドレスコードが先行するメッ
セージを受取ることによって活性化するように予めプロ
グラムされているページングユニットを持つ。ページャ
は加入者にメッセージが受取られてその人のためにスト
アされていることを知らせるために可聴音を発する。メ
ッセージはページャメモリに入れられて、メッセージは
普通はＬＥＤまたはＬＣＤディスプレイ画面でディスプ
レイメッセージの形で引出される。このようなシステム
は有効でありデジタルメッセージを送るのに非常に少な
い伝送時間（ａｉｒ ｔｉｍｅ）を必要とするが、伝送
されるメッセージは必ず制限された持続期間があり、一
般に加入者が最寄の電話に行ってメッセージ発信者を呼
出す必要があるタイプである。さらに、伝送されるメッ
セージが厳密に数字、すなわち電話番号およびその他同
種のものでなければ、英数文字メッセージは伝送される
べきこの英数文字メッセージを入力するために特別な端
末を必要とし、このタイプのページングシステムは高価
なコンピュータ化された中央メッセージ設備を必要とす
る。

【０００３】予めプログラムされた受信器で受取られる
アドレスコードが先行する音声メッセージを、アナログ
の形で伝送する送信器を使用する他のページングシステ
ムが利用可能である。メッセージは受信されると直ちに
再生され、ユニットによっては、メッセージは再度再生
のためにテープカセットに記録することができる。この
タイプのページャは普通比較的扱いにくく、またテープ
レコーダの機械的部分を駆動させるために実質的に高い
電力要求を必要とする。

【０００４】電話通信の分野において、呼出人にメッセ
ージを流して呼出した相手方が電話に応答することがで
きないことを知らせて、後でプレイバックするためにメ
ッセージを記録するために、１つ以上のテープカセット
が設けられている応答装置が利用可能である。応答装置
は単線の使用で簡単に利用可能であり、その価格は徐々
に高くなくなってきているが、このような装置は電話回
路自身の一部として普通は利用可能ではなく、既存の応
答装置のほとんどはかさばって実質的な量の卓上スペー
スを必要とする。さらに、応答装置は多重線業務電話お
よび結合ライン記録で容易に利用可能ではない。

【０００５】メッセージサービスの別の形はいわゆる音
声記憶検索システム（ＶＭＳ）であり、音声メッセージ
が中央メッセージ記憶設備に残されて、加入者は特定コ
ードを使用して中央コンピュータのメモリをアクセスし
てメッセージを引出すことができる。これらのシステム
は、メッセージを処理およびストアするために中央シス
テム設備で強力なコンピュータを必要とする点から動作
するのが高価であり、さらに加入者はメッセージを受取
るために電話を捜さなければならないので使用するのに
も不便である。その上、受信人はうっかりしてメッセー
ジをチェックしないためにメッセージが折良く受取られ
ないかもしれない。

【０００６】警察および火災通信、緊急通信およびその
他同種のもののような双方向（ｔｗｏ−ｗａｙ）無線通
信の分野では、受信人は時に応じて移動ユニットから離
れている場合、多くのシステムは手持ち受信器、すなわ
ちウォーキートーキーの使用を採用し、これはオペレー
タがユニットから離れている間に入来メッセージを受取
ることができるように移動受信器に当てられる。このよ
うな装置は高価であり、多くの場合、信頼性のある安価
なメッセージ記憶システムが移動ユニットで利用可能で
あるのなら全く不必要である。予め記録されたメッセー
ジを伝送するために、またオペレータが移動ユニットに
いないときに入来メッセージを記録するために、電話応
答装置に類似したシステムも利用可能である。これらの
システムはかさばり、信頼性がなく、また無線通信との
接続において柔軟性がないことがわかった。

【０００７】より高度なシステムがバーク（Ｂｕｒｋ
ｅ）などの米国特許第４，４６８，８１３号、およびバ
ークなどの米国特許第４，４９５，６４７号に公表され
ている。このシステムはベースユニットを必要とし、デ
ジタルの形でコマンドプログラムパケットを移動ユニッ
トに送り、これはメッセージをアナログの形で受取るよ
うにコマンドプログラムに応答するようにプログラムさ
れている。コマンドプログラムに応答して、移動ユニッ
トは記憶のためにメッセージをデジタルの形に変換し、
ベースユニットによってデジタルの形で送られる終了コ
マンドに応答して、移動ユニット記録システムは不活性
にされる。移動ユニットでのオペレータは次にデジタル
メッセージをアナログの形で再生することができる。前
述の米国特許で開示されるシステムは、ベース送信器に
おいて高度なコード化システムを必要とし、コマンドプ
ログラムパケットおよび終了コード信号を発生すること
ができなければならない。さらに、ベース送信器はコマ
ンドパケットを前述の特許で説明した形で伝送すること
ができなければならない。移動ユニットはコマンドプロ
グラムパケットを受取りおよびデコードし、自分のコマ
ンドプログラムパケットを逆にベースユニットに伝送す
ることができなければならない。このようなシステムに
使われる移動ユニットは２つの別々の電源を必要とし、
これはページャおよびその他同種のもののような携帯用
手持ち受信器に対して適切でなくならせる。

【０００８】さらに、通信の分野、特に無線通信におい
て、伝送時間は望ましくは最小に保たれる。無線通信に
おいて、利用できるチャンネルは混んでいるので、伝送
時間に対してかなりの競合がある。このため、ほとんど
のページングシステムは、デジタルフォーマットが伝送
するのにより少ない時間を必要とするので、デジタルの
形でメッセージの伝送にかかわる。しかし、受取られた
メッセージは小さなＬＥＤおよびＬＣＤディスプレイ画
面に表示される短い書込メッセージに限定され、またメ
ッセージは加入者が電話まで行ってメッセージ発信者を
呼出すことを必要とする種類のものに普通は限られる。
このようなシステムの制限されたメッセージ機能に加え
て、伝送コンポーネントは高価であり、デジタルデータ
を伝送して加入者のためにアナログメッセージをストア
するために中央化されたコンピュータメッセージ設備を
普通は必要とする。

【０００９】したがって、アナログメッセージを直接遠
隔ユニットに伝送し、そのアナログメッセージは伝送時
間を節約するために高速度率で伝送され、遠隔ユニット
で受取りおよび記録されて、メッセージをその可聴状態
に戻すためにより遅い速度率でプレイバックできるシス
テムを与えることが強く望ましい。当然の結果、特定ア
ナログデータを遅い速度率で伝送して、再びその可聴フ
ォーマットに戻すためにより高い速度率でメッセージを
再生することも望ましい。このような伝送手順は音楽お
よび電話回線を介する他の高い忠実度アナログデータの
伝送において便宜的に行なわれ、これは伝送されるデー
タの忠実度を普通は悪い方向に影響する。このような場
合、忠実度を維持しかつ忠実度の損失なく通常の速度で
再生するために、データを遅い速度率で伝送するのが望
ましい。

【００１０】

【発明の要約】本発明に従って、デジタル音声記憶通信
システムが与えられ、音声メッセージが後に続くアドレ
スコードを含む通信パケットを選択的にアドレスおよび
伝送する少なくとも１つの伝送ステーションと、各々が
対応する予め定められたストアされたアドレスを有する
少なくとも２つの受取ステーションとを含み、各々は
（１）前記通信パケットに応答する受取回路、（２）前
記受取回路に接続されかつ前記通信パケットに応答して
記録能動信号を発生するデコーダ、および（３）第１の
データ速度において前記記録能動信号に応答して前記通
信パケットの前記音声メッセージをストアするためのデ
ジタルメモリを含み、その改良点はデジタルデータをア
ナログデータに変換するための信号変換回路と、前記第
１のデータ速度と異なる第２のデータ速度において前記
デジタルメモリからの前記ストアされた音声メッセージ
を表わすデータをクロック動作するためのタイミング回
路とを含むことを特徴とする。

【００１１】本発明に従って、ページングシステム、電
話、多重線電話、セルラ電話、内線通話、テレメトリシ
ステム、双方向無線およびその他同種のものの通信シス
テムで容易に使用することができるアナログ−デジタル
データ記憶システムが与えられ、音声メッセージを含む
アナログ信号は第１の速度で伝送され、受取られ、デジ
タルフォーマットに変換されてデジタルフォーマットで
メモリにストアされ、検索およびアナログフォーマット
に再変換されて第２の速度でプレイバックされる。

【００１２】データ記憶システムは低いコストで既存の
電話および無線装置に簡単に設置され、非常に低い電力
要求で動作する。データ記憶システムはたとえばデジタ
ルコード、信号音、デュアルトーン多周波（ＤＴＭＦ）
のようなどの従来的アナログまたはデジタルアドレスエ
ンコーダによっても活性化されるように適用され、また
音声活性化（ＶＯＸ）されることもできる。本発明のシ
ステムの使用に対して特に修正された送信器は必要な
い。さらに、メッセージの受取りの後で回路を非活性化
するための手段はデータ記憶システム自身に含まれてお
り、（好ましいが重要ではない）アドレスコードを除い
て、受取ユニットでメッセージの受信および記録を制御
するためにコマンドデータのパケットと、受取ユニット
を非活性化するためにメッセージの終わりの終了コード
とを、伝送する必要がなくなる。

【００１３】本発明に従って、アナログ−デジタルデー
タ記憶システムは適切な送信器からアナログコンポーネ
ントを運ぶ入来信号を受取るための受信器手段を含む。
アナログ信号は特定のデータメモリシステムに特有であ
る指定されたアドレスコードによって好ましくは先行さ
れる。システムは入来信号によって活性化される能動手
段をさらに含み、能動信号（論理ハイ）を発して、以降
で説明および図示されるように、システム回路を活性化
する。能動手段は、特定の受信器または受信器のグルー
プに対して特有であるアドレスコードを認識するように
プログラムされたデコーダを含んでもよい。能動手段は
ＶＯＸ回路の場合のように、アドレスコードなしの入来
信号によって活性化されて能動信号を発することができ
る。システムは入来アナログデータをデジタルフォーマ
ットに変換するための変換手段と、変換されたデジタル
データをストアするためのメモリ手段とを含む。変換手
段はさらにデジタル信号をアナログフォーマットに再変
換するための回路を含む。制御手段はデコーダ手段から
の能動信号に応答して変換手段およびデジタルメモリ記
憶手段を活性化するために設けられている。好ましい実
施例では、制御手段はメッセージの完了で、または予め
定められた期間の後で、変換手段およびメモリ手段を非
活性化するようにも働く。スイッチング手段は、ストア
されたメッセージをアナログフォーマットでプレイバッ
クするために、変換手段およびメモリ手段を活性化する
ために含まれる。システムは記録およびプレイバックモ
ードを手動的に活性化するためのスイッチング手段と、
入来アナログ信号を聴取し、ストアされたメッセージを
プレイバックするための増幅器手段とを含む。

【００１４】本発明のシステムは単線および多重線電話
システム、内線通信システムおよび無線通信のようなワ
イヤ通信システムで容易に使用することができる。した
がって、本発明のシステムはページングシステム、双方
向無線通信、セルラ電話、従来的電話内線通信システム
およびテレメトリシステムに対して有用である。この発
明の好ましい形では、システムは高速で伝送されるアナ
ログメッセージを受取るために、またメッセージが移動
オペレータによって理解されることができるように、メ
モリから引出した後でこのようなメッセージを遅い速度
でプレイバックするために適用される。この態様で、空
中伝送時間は実質的に減じられ、これは指定された周波
数が制限されるページングシステムにおいて、またシス
テムを使用する加入者がたくさんいるような、無線の周
波数が混んでいる領域において決定的に重要である。

【００１５】本発明の１つの実施例に従って、システム
はデータの入力のための制御ターミナルおよびアナログ
メッセージを送るための送信器と通信する伝送バッファ
を含む送信器手段を備える。システムは伝送された信号
を受取るために送信器と互換性を有する受信器を含む受
信器グループをさらに含み、受取られた信号をメモリに
ストアしかつメモリから信号を引出してそれを使用可能
なフォーマットに変換するための回路を含む。信号速度
変換は信号をメモリにストアする前に、またはメモリか
らの信号検索の後でしかしプレイバックの前に、起こる
ことができるのは理解される。さらに、信号は或る速度
で伝送され、第２の速度で記録され、そして第３の速度
でプレイバックされることができる。好ましくは、送信
器バッファでのコード化手段は、メッセージが特定の受
信器に送られることができるように受信器グループによ
って認識されることができるアドレスコードをコード化
する。

【００１６】本発明のシステムは単線および多重線電話
システムや内線通信システムのようなワイヤ通信システ
ムだけでなく、無線通信にも使用するために適用でき
る。システムはページングシステムおよびテレメトリシ
ステムに対して特に有用であり、また高い忠実度が必要
である音楽およびその他のデータを伝送するシステムに
対しても有用である。この発明のシステムは、商業的に
入手可能なページング装置のような従来の伝送および受
取装置と容易に設置される回路を使用する。

【００１７】

【好ましい実施例の詳細な説明】第１図を参照すると、
包括的に１０と示されるアナログ−デジタルデータメモ
リシステムが示され、電源１２および入来信号を受取る
ための受信器手段１４を含んで本発明に従って構成され
る。受信器手段１４は可聴ページングシスムまたは双方
向無線通信システムで使用されるような無線通信受信器
を含むことができる、または電話もしくは類似した種類
の装置であってもよい。それなりに、送信器（示されて
いない）はシステム１０に含まれる。受取手段によって
受取られる入来信号は互換性のある伝送装置（示されて
いない）から伝送され、これは後で説明するように、音
声記憶システム１０の受信器手段１４で使用するために
特に修正する必要はない。伝送媒体はハードワイヤまた
はたとえば無線通信、赤外またはファイバオプチックの
ようなワイヤレスであってもよい。能動手段１６はデコ
ーダ回路に設けられて、入来信号をデコーダアドレスと
比較して、入来メッセージ信号がシステム１０にアドレ
スされるかどうかを決定する。能動手段１６はたとえば
デジタルコード、信号音コード、またはデュアルトーン
多周波数（ＤＴＭＦ）のような多様な種類のコード化さ
れたアドレスをモニタするように適用されることができ
る。受取られた信号コードがデコーダアドレスと整合す
ると、デコーダ１６は能動信号（パルスまたは連続信
号）を発行し、これが音声記憶システム１０の記録／ス
トア機能を活性化する。入来メッセージに伴うアドレス
コードの使用は重要ではなく、また望ましいなら、オー
ディオメッセージを受取ると能動信号を発行する音声活
性化装置であってもよい。この発明の１つの実施例で
は、デコーダ１６は入来アナログ信号の持続期間の間連
続能動信号を発するように設計され、信号はアナログ信
号の終わりで終了する。デコーダ１６からの能動信号の
終了は、システム１０の回路を非活性化しかつそれを待
機モードに戻すために以下でより詳細に説明される態様
で回路の他の部分に使用される。この発明の別の実施例
では、デコーダ１６はシステム１０にアドレスされた入
来メッセージを検知すると単一のパルスを発行し、タイ
マ手段が設けられて最初の能動パルスから予め定められ
た期間が経過してからシステムを待機モードに戻す。

【００１８】システム１０の回路をスイッチ、リセッ
ト、および制御するための制御手段１８はデコーダ１６
からの能動信号に応答して反応し、音声記憶システム１
０の種々の回路を制御および活性化する。入来信号は信
号変換手段２０にわたされ、アナログからデジタルのフ
ォーマットに変換され、メモリ手段２２に渡されてデジ
タルフォーマットでメモリに記憶される。制御手段１８
はスイッチング回路も含み、能動信号と独立して音声記
憶システム１０を活性化してメモリからストアされたメ
ッセージを呼出し、再生のためにメッセージをデジタル
からアナログのフォーマットに再変換する。

【００１９】可聴増幅器手段２４が設けられて入来のお
よびメモリから引出された音声メッセージをモニタす
る。入力手段１７が設けられて、受信器オペレータによ
る変換および記憶のためにメッセージを制御手段１８に
直接入れる。

【００２０】第２図を参照すると、制御手段１８、信号
変換手段２０および第１図で示されるデータメモリシス
テム１０のメモリ手段２２で使用される回路の概略図が
示される。第２図で示されるように、システム１０の特
定の任意の機能は仮想線で示され、システム１０は任意
の機能なしで動作可能であり、回路に組込まれる特定の
任意の機能の選択は、システムが設置される受信器の性
質、およびシステムに対する選択された動作パラメータ
に依存した選択の問題であることは理解されるべきであ
る。

【００２１】電源１２は何らかの適切な電力の源を含
み、好ましくは少なくとも３ボルトの電位を有する。制
御手段１８は入力論理バッファ２６および論理ブロッキ
ング回路５６を介してデコーダ１６（示されていない）
と電気的に通信する。従来的ダイオード設計である論理
ブロッキング回路５６は、能動信号（論理ハイ）を開始
ライン３０および記録／プレイライン３１を介してマイ
クロプロセッサ３２に分布する。能動手段１６がアナロ
グ信号の持続期間の間連続した論理ハイを発行する種類
のものであると、論理ハイの終了によって示されるよう
に、アナログ信号の完了によってシステム１０を自動的
に待機モードに戻すための回路を含むことが強く好まれ
る。このため、後縁検出器４２が論理インバータ４６に
接続され、これが停止ライン４８を介してマイクロプロ
セッサ３２に接続され、その目的および動作は以下でよ
り詳細に説明される。出力アナログ信号は従来的設計の
アナログ出力結合９５を介してマイクロプロセッサ３２
から出力される。オーディオスイッチ６６はライン９８
によってマイクロプロセッサ３２に接続され、記録モー
ドの間入来アナログ信号をモニタする。送信側が既にメ
モリに入っているメッセージの上に記録することができ
るようにシステム１０を自動的にリセットするため、正
縁検出器３６を含むことができ、ここに論理ハイが論理
ブロッキング回路５６からライン３４によって搬送され
る。前縁検出器３６は従来的設計であり、リセットスイ
ッチ３８、キャパシタ３９およびリセットライン４０を
介してマイクロプロセッサ３２に接続される。

【００２２】プレイバックスイッチ５８はスイッチング
コントローラ６０に接続される。第３図でよりはっきり
と示されるスイッチングコントローラ６０は、従来的設
計の二安定（２つの安定状態）回路において抵抗器１１
６および１１８によって結合されるインバータ１１２お
よびインバータ１１４からなり、そのライン１０２およ
び１６０での出力は、プレイバックモードを開始させる
ためにスイッチ５８の活性化によって反転されるまで通
常はローである。スイッチングコントローラ６０の出力
は、リセットスイッチ１０８によってその正常のローに
反転されるまでハイのままである。

【００２３】デジタル−アナログ変換およびアナログ−
デジタル再変換はマイクロプロセッサ３２によって達成
される。マイクロプロセッサ３２は商業的に入手可能な
設計、たとえば東芝によってモデル番号Ｔ６６６８とし
て製造されるようなものであり、アナログ−デジタル変
換およびデジタル−アナログ再変換のために回路に設け
られている。このような変換回路は当該技術において周
知であり、内部時間ベースを発生させて、各時間ベース
セグメントの或る所定の点でアナログ信号入力をサンプ
リングし、次にサンプリング期間の間に得られたサンプ
ルレベルに応答するデジタル出力を発生させることによ
って動作する。マイクロプロセッサ３２は４個までの２
５６Ｋビットチップ７８と通信するように適用されて、
合計１０２４Ｋビットメモリを有する。第２図で示され
る発明の実施例において、システム１０はすべての４つ
のＲＡＭチップ７８を使用すると、８Ｋ ｂｐｓのビッ
ト速度で１２８秒までの音声メッセージをストアするこ
とができる。特に受信器オペレータが大量のメッセージ
記録を行なう予定である、たとえばシステム１０が口述
ユニットとして使用される場合に、所望または必要に応
じて付加的メモリバンクを加えることができる。

【００２４】動作において、アナログメッセージ、オー
ディオまたはデータは送信器（示されていない）から受
信器手段１４に伝送される（第１図で示される）。メッ
セージはワイヤまたはワイヤレスのような何らかの適切
な手段によって伝送することができ、好ましくは信号
音、ＤＴＭＦ、デジタルまたはその他同種のもののよう
な一般的に使用されている種類の指定されたアドレスコ
ードによって好ましくは先行される。受信器手段１４に
よって受取られたアナログ信号は能動手段１６に伝送さ
れ、適切な指定コードが存在するまたは能動手段１６が
ＶＯＸ回路であるなら、能動信号（論理ハイ）を入力論
理バッファ２６を通って論理ブロッキング回路５６に発
する。これまで説明した発明の実施例では、デコーダ１
６は入来アナログ信号の持続期間に対して連続する論理
ハイを発する種類のものである。論理ハイは論理ブロッ
キング回路５６を介して、開始ライン３０および記録／
プレイバックライン３１からマイクロプロセッサ３２に
搬送される。さらに、論理ブロッキング回路５６は論理
ハイをライン３４を介して前縁検出器３６に搬送し、パ
ルスを発してリセットスイッチ３８を閉じる。閉じた状
態で、リセットスイッチ３８は回路を完了させてキャパ
シタ３９を放電させ、リセットライン４０を瞬間的に論
理ローに引張って、新しいメッセージを受取るためにマ
イクロプロセッサ３２を初期化してメモリをリセットす
る。図示の目的のため音声メッセージとして説明される
入来アナログ信号は、入力オーディオ結合９６を介して
マイクロプロセッサ３２のアナログ−デジタル変換回路
に伝送される。アナログ信号がデジタルフォーマットに
変換された後、変換された信号は次にＲＡＭチップ７８
に搬送されてメモリに記憶される。アナログ信号の受取
りが止まると、能動は論理ハイを終了させて後縁検出器
４２を活性化し、それを論理ローにする。論理ローはラ
イン４４を介して論理インバータ４６に示され、論理イ
ンバータ４６はローを論理ハイに反転して、これが停止
ライン４８を介してマイクロプロセッサ３２に搬送され
て変換および記録処理を終了させる。論理ハイの終了は
開始ライン３０および記録／プレイライン３１をその元
の待機論理ロー状態に戻し、システム１０を非常に少な
い電力が必要である待機モードに置く。

【００２５】ＲＡＭ７８にストアされるデジタルメッセ
ージを引出しまたプレイバックするために、受信器オペ
レータはプレイバックスイッチ５８を活性化して、スイ
ッチングコントローラ６０が論理ハイをライン１６０、
論理ブロッキング回路１００、ライン１０４および開始
ライン３０を介してマイクロプロセッサ３２に発行して
プレイバック再現機能を活性化する。

【００２６】同時に、システムコントローラ６０はライ
ン１０２を介して論理ハイを出力して同時にスイッチ６
２および６６を閉じる。アナログフォーマットに再変換
された信号は、ライン９８によってマイクロプロセッサ
３２からオーディオスイッチ６６および出力オーディオ
結合９５を介して増幅器手段２４（第１図に示される）
に向けられる。メッセージ再現およびプレイバックが完
了した上で、マイクロプロセッサ３２はライン１１０を
介して論理ハイをリセットスイッチ１０８に送る。リセ
ットスイッチ１０８はスイッチングコントローラ６０を
その元の状態にリセットし、その出力を論理ローに戻し
て、スイッチ６６および６２を開いた状態に戻す。この
時点で、システム１０は待機モードにあり、変換および
記憶のために新しい入来信号を受取ることができる。

【００２７】これまで説明したこの発明の実施例におい
て、メモリにおけるメッセージを保護するための手段は
ないことが理解され、適切にアドレスされた入来の信号
を受取ると、システムは自動的にリセットされ、入来信
号は変換されてメモリに既にあるメッセージまたはデー
タの上にストアされる。しかし、メモリが再生されない
メッセージまたはデータで一杯になった後でメッセージ
記録および変換モードを開始させるために活性化されな
ければならない選択的リセット回路または手動リセット
回路によって、メモリアドレス選択回路の付加によっ
て、およびメモリの拡張によって、システム１０はメモ
リにおける連続メッセージの記録およびストアされたメ
ッセージの保護のために容易に適合される。

【００２８】第２図で示されるように、正縁検出器３６
はシステム１０から除去され、リセットスイッチ３８は
既にメモリにストアされている材料の上に記録するため
にメモリをリセットするように既に説明された態様で、
マイクロプロセッサ３２を再初期化するために手動的に
活性化される。３個までの付加的ＲＡＭチップ７８（Ｒ
ＡＭ ２、ＲＡＭ ３、おびＲＡＭ ４としてラベルさ
れる）を拡張メモリに加えることができる。第３図で最
もはっきりと示されるように、標準の４ビットコードカ
ウンタ回路であるメモリアドレスセレクタ５０はマイク
ロプロセッサ３２に接続され、１６の異なる４ビットア
ドレスの組合わせの選択を可能にする。しかし、当該技
術において周知であるように、２ビットカウンタ回路ま
たは手動セレクタのような他のアドレスセレクタ回路を
使用することができるのは理解される。メッセージアド
レスセレクタ５０は開始ライン３０に接続されて論理ブ
ロッキング回路５６から論理ハイを受取る。システム１
０はそれぞれのメモリバンクが一杯になるまで複数メッ
セージを記録するためにさらなるリセットを必要とせ
ず、一杯になれば停止能動がマイクロプロセッサ３２内
で発生して、そのバンクに対するメモリはリセットされ
るまで保護される。メモリにストアされるメッセージの
プレイバックのために、メッセージアドレスをその初期
アドレス設定にリセットするために手動リセットスイッ
チ７５が設けられる。メッセージのプレイバックは既に
説明した態様で起こるが、前縁検出器３６が回路にない
と、新しい入来アナログ信号を受取りまた既にＲＡＭに
あるメッセージの上に記録するために、マイクロプロセ
ッサ３２をリセットするのに既に説明した態様でリセッ
トスイッチ３８は手動的に活性化されてリセットライン
４０を放電しなければならない。

【００２９】この発明の代替の形では（第３図で示され
る）、システム１０は後縁検出器４２の代わりにタイマ
５２を任意に使用してもよい。タイマの使用は、デコー
ダ１６が適切にアドレスされた入来信号に応答して単一
のパルスを発する種類のものであるときに特に必要であ
る。

【００３０】入力論理バッファ２６から論理ハイを受取
るためにライン５３をライン４３に接続することによっ
て、タイマ５２は論理ハイによって開始され、予め定め
られた期間が満了すると、タイマ５２は論理インバータ
４６に負のパルスを発行して、これが停止ライン４８に
論理ハイを発行し、システム１０を既に説明した態様で
待機モードに置く。

【００３１】第２図で示されるように、システム１０は
信号の到着を示し、またメモリスペースが満杯であるこ
とも示すことができるメッセージインジケータ５４を含
んでもよい。メッセージインジケータ５４は灯、ＬＥＤ
または可聴信号音を発生するための装置であってもよ
い。このような装置は当該技術において周知であり、そ
れ自体はこの発明の一部をなさない。

【００３２】第２図および第３図で示されるシステム１
０の実施例は、記録／プレイバック速度回路を任意に含
み、これはシステムが１ビット伝送速出でメッセージを
受取り、変換および記録し、メッセージを異なるビット
伝送速度でプレイバックすることができる。１秒あたり
の最大ビット速度はシステムに使用される特定マイクロ
プロセッサによって決定される。

【００３３】第４図で最もはっきりと示されるように、
速度回路はインバータ６８および７０を含み、これはそ
れぞれライン７４および７６によってマイクロプロセッ
サ３２に接続される。速度セレクタスイッチ７２ａおよ
び７２ｂを含む速度セレクタ７２は、インバータ６８お
よび７０に接続される。第３図で最もよくわかるよう
に、速度セレクタ７２はプレイバック速度の制御のため
に、ライン７９によってライン１６０においてスイッチ
ングコントローラ６０の出力に接続される。

【００３４】示されるように、速度セレクタスイッチ７
２ａおよび７２ｂは両方とも開いており、ライン７４お
よび７６の両方がハイであるように、インバータ６８お
よび７０でロー入力およびハイ出力を発生させる。この
状態で、マイクロプロセッサは同じ速度、この場合は３
２Ｋ ｂｐｓで記録およびプレイバックする。プレイバ
ックスイッチ５８（第２図および第３図で示される）が
閉じられると、スイッチングコントローラ６０からのハ
イ出力はライン７９を介して速度セレクタにわたされ、
これが速度セレクタスイッチ７２ａを活性化して閉じさ
せ、インバータ６８でハイの出力を引き起こす。この形
状で、インバータ６８の出力はローであり、ライン７４
をローにし、その間インバータ７０の出力はハイであ
り、ライン７６をハイにする。この形状で、マイクロプ
ロセッサは１６Ｋ ｂｐｓの速度でメッセージをプレイ
バックする。ビット速度出力は２ビットコードによって
選択されて、記録およびプレイバックの間速度セレクタ
スイッチ７２ａおよび７２ｂ（ライン７９および８１）
の位置づけに依存して４つの速度が選択可能である。

【００３５】システム１０の動作モードを手動的に制御
して、受信器オペレータがメッセージをプレイバックし
て、付加的メッセージまたはデータを受取るためにシス
テム１０を待機モードに戻すために、どの点においても
プレイバックを中断させることができる。

【００３６】第６図を参照すると、典型的な設計の容量
性メモリ回路３００はキャパシタ３０１および抵抗器３
０２からなる。容量性メモリ回路３００は、ライン１６
０の出力がスイッチ５８の瞬間的な各閉鎖によって状態
を変えさせるような態様で、プレイバックスイッチ５８
とスイッチングコントローラ６０に接続される。プレイ
バックスイッチ５８が閉じられると、スイッチングコン
トローラ６０のライン１６０はハイとなり、ライン１０
４およびライン３０で論理ハイをマイクロプロセッサ３
２（第２図で示される）に分布して、システムをプレイ
バックモードに活性化する。スイッチ５８の第２の閉鎖
はハイからローのライン遷移を発生させて、これは後縁
検出器４２に搬送される。後縁検出器４２は信号を論理
インバータ４６に開始させて、信号を論理ハイに反転さ
せ、これが停止ライン４８を介してマイクロプロセッサ
３２に搬送されて記録およびデータ変換モードを終了さ
せ、システム１０を上記で説明した態様で待機モードに
戻す。

【００３７】前述のように、本発明のシステムは、オペ
レータによるプレイバックのために、またはシステムが
双方向通信で使用される後の同報通信のどちらかのため
に、オペレータがメモリにメッセージを口述することが
できるように、「電子スクラッチパッド」として使用す
るのに役立つ。手動記録機能は第２の容量性メモリ回路
３００′によって与えられ、これは手動記録スイッチ５
９、第２のスイッチングコントーラ６０′、および第２
のリセットスイッチ１０８′に接続される。示されるよ
うに、手動記録回路は手動プレイバック回路を補足す
る。しかし、手動記録スイッチを閉じることは、スイッ
チング回路がハイ信号をライン３４を介して前縁検出器
３６に発行するのを引き起こし、それがパルスを開始さ
せてマイクロプロセッサが前に説明したようにメッセー
ジを受取るために初期化されるのを引き起こす。メッセ
ージはマイクロフォン１７（第１図で示される）によっ
て入力され、これは制御回路１８と通信する。

【００３８】第７図はシステム１０のＲＡＭ７８の好ま
しい構成のブロック図である。ＲＡＭ７８は４つのバン
ク３１１、３１２、３１３および３１４を含み、各々は
従来的設計の４つのＲＡＭチップを含む。しかし、メモ
リ容量を増やすために、付加的ＲＡＭバンクを加えるこ
とは、付加的ＲＡＭチップをＲＡＭバンクに加えること
ができるのと同様に理解される。カウンタ回路３２０お
よびＲＡＭバンクセレクタ３３０は、ＲＡＭに入来デー
タおよびメッセージをアドレスしかつＲＡＭからストア
された材料を呼出すために設けられる。

【００３９】示されるカウンタ回路３２０はアップ−ダ
ウンカウンタであり、２進出力がバンクセレクタ３３０
に結合される。バンクセレクタ３３０はＣＡＳ１ライン
（ライン３３２）でマイクロプロセッサに接続され、ま
たライン３４１、３４２、３４３および３４４によって
それぞれＲＡＭバンク３１１、３１２、３１３および３
１４に接続される。付加的ＣＡＳライン３３３、３３４
および３３５はＣＡＳ１ライン（ライン３３２）と同じ
態様で、メモリの拡張のために付加的ＲＡＭバンクセレ
クタに構成されてもよい。

【００４０】好ましい実施例において、カウンタ３２０
は、記録および変換モードに応答するアップカウント
と、プレイバック機能に応答するダウンカウントとを発
生させる態様で構成される。このような構成で、最後に
記録されるメッセージがプレイバックにおいて最初に再
現されるメッセージである。したがって、記録および変
換動作の間、カウンタ３２０は記録および変換モードの
開始において制御回路１８からパルスを受取り、これは
カウンタ３２０が各受取られたパルスに応答して２進コ
ードでカウントアップさせる。２進コードのカウントは
バンクセレクタ３３０に搬送され、それに応答して、バ
ンクセレクタ３３０はカウンタ３２０からの各カウント
によって第１のＲＡＭバンク３１１を選択し、第２のＲ
ＡＭバンク３１２が続く。プレイバックモードの開始
で、カウンタはダウン入力端子でパルスを受取り、これ
はカウンタ３２０が２進コードでカウントダウンさせ、
これはバンクセレクタ３３０に搬送される。プレイバッ
クに対するＲＡＭバンク選択はメッセージを受取る最後
のＲＡＭバンクで始まる。記録またはプレイバック機能
の間、マイクロプロセッサ３２のＣＡＳ１ライン３３２
は指定されたＲＡＭバンクにスイッチされる。

【００４１】動作において、複数のメッセージを各バン
クの各メモリにストアすることができる。使用されるマ
イクロプロセッサは静的または動的タイプであってもよ
い。マイクロプロセッサの静的バージョンはＲＡＭの静
的バージョンで構成され、マイクロプロセッサの動的バ
ージョンはＲＡＭの動的バージョンで構成されるのが好
ましい。

【００４２】第５図を参照すると、この発明に従ったア
ナログ−デジタルデータ記憶システムを組込んだ電話シ
ステムが示される。示された実施例で、包括的に２０２
および２０２′として示される２つの送信器／受信器
は、相互接続のためにワイヤ２０４および共通接地２０
５によって接続される。各送信器／受信器２０２および
２０２′は、従来的電話のように、電源２１２、受信器
手段２１４および送信器手段２１０を含む。送信／受信
スイッチ２１６（通話のために押す）は各送信器／受信
器２０２および２０２′に設けられて、伝送の間は送信
器回路を構成し、メッセージの受信の間は送信器回路２
２２を遮断して受信器２１４への回路を完成させる。送
信／受信スイッチ２１６は図示の目的のためにのみ示さ
れており、内線通信または電話システムの動作のために
このようなスイッチを必要としない完全な二重内線通信
システム、電話システムおよび電話内線通信システムが
利用可能であることは理解される。

【００４３】エンコーダ２１８およびエンコーダスイッ
チ２１９はライン２４０を介して送信器２１０に接続さ
れる。エンコーダ２１８は前に説明したどのタイプであ
ってもよく、好ましくはほとんでの電話システムで使わ
れるＤＴＭＦタイプである。受信器送信器２０２および
２０２′は、上記の第１図、第２図および第３図と関連
して前に説明した種類のアナログ−デジタルデータ記憶
システム２２２に接続されるデコーダ２２０を含む。送
信器／受信器２０２および２０２′は、メッセージが受
取られてメモリに置かれたことを示すために活性化され
るメッセージインジケータ２２４を含む。プレイバック
スイッチ２２６およびリセットスイッチ２２８は各回路
２２２に対して設けられ、記録されるメッセージが記録
される間は聞かれないように、機密スイッチ２３０が送
信器／受信器２０２および２０２′の受信器２１４を回
路からスイッチアウトさせる働きをする。プレイバック
スイッチ２２６は、電話のキーパッド（示されていな
い）によって個人の識別コードを入力することによって
プレイバック機能が活性化されるように、余分の能動出
力（示されていない）と置換してもよい。

【００４４】内線通信システムの動作は第５図で示され
ており、送信器／受信器２０２はスイッチ２１６で伝送
するようにセットされ、ワイヤ２０４を介して送信器／
受信器２０２の送信器２１０と送信器／受信器２０２′
の受信器２１４間の回路を完成させる。送信器／受信器
２０２′は、送信／受信スイッチ２１６がライン２１７
経由でワイヤ２０４からアナログ−デジタル記憶回路２
２２への回路を完成させて、受信モードにある。メッセ
ージを記録のために送信器／受信器２０２から送信器／
受信器２０２′に送るために、送信側は送信器／受信器
２０２のエンコーダスイッチ２１９を活性化して、エン
コーダ２１８を活性化させ、送信器／受信器２０２′へ
の伝送のためのコードを発行する。前述のように、エン
コーダスイッチ２１９は、送信側が送信器／受信器２０
２′に対して予めプログラムされたコードを入力するこ
とができるように、類似した装置の電話のキーパッドを
好ましくは備える。送信器／受信器２０２′は、送信／
受信スイッチが送信器回路を遮断して受信器回路を構成
して、受信のためにセットされる。示されるように、機
密スイッチ２３０は開いた状態にあり、回路２２２で受
取られたメッセージは受信器２１４でプレイバックされ
るのではなく、以降で説明されるような態様でのみ記録
される。

【００４５】能動２２０はメッセージアドレスを検知
し、もし送信器／受信器２０２′にアドレスされている
のなら、論理ハイを発行して能動ライン２２１を介して
データ記憶回路２２２に伝送し、これは第２図および第
３図に関連して説明した態様で回路２２２を活性化す
る。アナログメッセージのデジタルの形への変換および
記録は、第２図および第３図に関連して上記で説明した
態様で、回路２２２によって行なわれる。メッセージの
終わりで、ライン１１０はその正常のハイ状態に戻り、
スイッチ２３０は閉じられて受信器回路を再構成する。
メッセージはプレイバックスイッチ２２６を活性化する
ことによってプレイバックすることができ、プレイバッ
ク回路を開始させてメモリのメッセージがアナログの形
に再変換され受信器２１４に出力される。

【００４６】遠隔ユニットのユーザが能動２２０を活性
化する適切なコードを与えられている限り、メッセージ
はいかなる遠隔ユニットからでも送信器／受信器２０２
または２０２′において伝送、ストア、およびプレイバ
ックできることは理解される。前述のように、送信器／
受信器２０２および２０２′は双方向無線通信または光
学的に動作するような他のワイヤレス送信器／受信器も
含むことができるのは理解され、第１図ないし第３図に
関連して示されまた説明されたように、音声記憶システ
ム１０はこのような送信器／受信器に簡単に設置するこ
とができる。

【００４７】ここで説明されるように、本発明の音声記
憶システムは双方向無線通信、電話、内線通信、移動電
話およびその他同種のもののような種々の通信システム
に組込むことができる。本発明の音声記憶システムは、
ページングシステムに加えて、電子ノートパッドおよび
同種のもののように、医療記録、産業モニタにおいて応
用を見つけるだろう。本発明のシステムは、製造時にお
いて種々の受信器および送信器／受信器に容易に組込む
ことができる、または付加的項目として既存の従来的受
信器および送信器／受信器に組込んでもよい。本発明の
システムは低い電力要求を有し、遠隔受信器が小さくま
た軽量であり、かつ必然的に制限された電源を有するペ
ージングシステムにおいて特に適する。

【００４８】第８図を参照すると、データをアナログの
形で或る速度で伝送し、異なる速度でメッセージを受取
りまたプレイバックするためのアナログ通信システムが
示される。システムはデータの入力のために制御ターミ
ナル３５２を備える送信器グループ３５０を含み、アド
レスデータおよびメッセージ伝送速度データ、メッセー
ジ変調およびコード発生手段３５４、および送信器手段
３５６を含む。データは制御ターミナル３５２からメッ
セージ変調およびコード発生手段３５４に入力され、こ
こで入力メッセージは一時的にストアされ、アドレスお
よび速度コードデータが発生されて、アナログメッセー
ジは選択された伝送速度に変調される。変調されたアナ
ログメッセージを含み、アドレスコードならびにメッセ
ージの記憶およびプレイバック速度を制御するためのコ
ードによって先行される伝送パケットは、伝送のために
送信器手段３５６に送られる。送信器手段３５６は、た
とえば無線周波数、赤外または可視周波数での伝送のよ
うにワイヤレス、または電話のようにハードワイヤであ
ることができる。

【００４９】伝送されたデータは、送信器手段３５６か
らの信号を受取ることができる受信器手段１４を含む受
信器グループ３５８によって捕えられる。信号は受取ら
れるとデコーディングおよび変調手段１６に搬送され、
記録およびプレイバック速度コードが処理され、伝送さ
れたアドレスコードは予めプログラムされたアドレスコ
ードと比較される。伝送されたアドレスコードデータが
受信器グループ３５８の予めセットされたアドレスコー
ドと整合すると、後の記録および再生速度の制御のため
に、速度コードが速度メモリに入力される。上記で説明
したような受信器グループ３５８は、記録されたデータ
のプレイバックのために増幅器およびスピーカ手段２４
を含む。

【００５０】送信器グループ３５０および受信器グルー
プ３５８の両方に対するコーディング、デコーディング
および信号変調機能は類似しているが、送信器グループ
３５８に対する信号入力および制御コマンドは制御ター
ミナル３５２から引出され、受信器グループに対する信
号入力は受信器１４から引出され、制御コマンドはデコ
ーディングおよび変調手段１６の回路から引出される。
送信器グループ３５０のコード化回路は従来的設計であ
るので、たとえばデジタルコード発生器、信号音コード
またはデュアルトーン多周波数（ＤＴＭＦ）コード発生
器のような種々のコード発生器は良い結果をもらたして
使用される。受信器グループ３５８のデコーダ回路は送
信器グループ３５０のコード発生器回路と互換性を有す
ることのみが重要である。前述のように、伝送されるコ
ードは、メッセージが特定の指定された受信器グループ
３５８で受取りおよびストアされるように、制御ターミ
ナル３５２から入力されるアドレスを含んでもよい。し
かし、伝送された信号に伴うアドレスコードの使用は重
要ではなく、受信器グループ３５８は、前に説明したよ
うに、受信器グループ３５８の記録回路を活性化する音
声活性化装置で機能することができる。

【００５１】送信器グループ３５０の動作は第９図と関
連して最もよく理解され、メッセージ変調およびコード
発生回路３５４はメッセージ変調プロセッサ３５４ａお
よびコード発生器３５４ｂの回路を含むものとして概略
的に示される。いくつかのページングメッセージが待ち
行列にあるコンピュータであるかもしれない制御ターミ
ナル３５２は、変調プロセッサ３５４ａにアナログメッ
セージを、またアドレスおよび速度コードをコード発生
器３５４ｂに発行する。メッセージが変調プロセッサ３
５４ａに保持される間、コード発生器３５４ｂは記録お
よび速度のための適切なコードを発生して、伝送のため
に送信器３５６に発行する。制御ターミナル３５２はコ
マンドを変調プロセッサ３５４ａに発行して、アナログ
メッセージが伝送される速度を決定し、アドレスおよび
プレイバック速度コードの伝送のすぐ後に、アナログメ
ッセージは指定された速度で伝送のために送信器に搬送
される。第１０図で最もはっきり示されるように、受信
器グループ３５８は受信器１４で伝送されたアドレスコ
ードを受取り、それをデコーダ回路１６に搬送し、アド
レスコードが整合するなら活性化コマンドを変調プロセ
ッサ３５４ａに発行する。デコーダ回路１６は記録速度
コマンドに対応する信号を変調プロセッサ回路３５４ａ
に送って記録速度を制御する。伝送されたアナログメッ
セージ信号は受信器１４から変調プロセッサ３５４ａに
搬送され、データは好ましくはデジタルフォーマットに
変換されてメモリに記憶される。受信器グループオペレ
ータによるプレイバック機能の活性化によって、プレイ
バック速度コマンドは以降で説明されるような態様でデ
コーダ１６によって発行され、メッセージはメモリから
呼出され、アナログフォーマットに再フォーマット化さ
れ、増幅器およびスピーカ手段２４を介してコマンド速
度で再生される。

【００５２】送信器グループ３５０の変調プロセッサ３
５４ａおよび受信器グループ３５８の変調プロセッサ３
５４ａは非常に類似しており、伝送または受取りのどち
らで使用されているにもかかわらず、実質的に同じ態様
で動作する。回路は本質的に３つの機能、回路制御およ
びスイッチング、メモリ変換、および信号変換を行な
う。第１１図で示されるように、変調プロセッサ回路は
メモリ２２、制御論理コマンドに応答するスイッチン
グ、リセットおよび制御機能を行なうための制御回路１
８、および信号に含まれるデータを記憶のためにアナロ
グからデジタルに変換するため、また上記で詳細に説明
したように伝送またはプレイバックのためにデジタルか
らアナログに変換するための信号変換回路２０を含む。

【００５３】第１２図および第１３図を参照すると、第
９図および第１０図で示される変調プロセッサ回路３５
４ａの制御手段１８、信号変換手段２０およびメモリ手
段２２で使用される回路の概略図が示される。「音声」
の言葉は処理されるデータを指定するために至るところ
で使用されるが、この発明は音声メッセージの伝送のみ
に制限されるのではなく、システムにおいて他のデータ
タイプおよびプレイバックの形が同様に使われるのは理
解される。

【００５４】第１２図および第１３図で示されるよう
に、送信器グループ３５０の変調プロセッサ回路３５４
ａでは使用されない特定の機能が、受信器グループ３５
８の変調プロセッサ回路３５４ａにある。変調プロセッ
サ回路の以下の記述は、受信器グループ３５８の変調プ
ロセッサ３５４ａと関連して説明される。しかし、特に
指定していない限り、説明は送信器グループ３５０の変
調プロセッサ３５４ａの回路に等しく適合する。

【００５５】システムが異なるビット速度でメッセージ
を受取り、記録し、プレイバックすることを可能にする
前に説明したプレイバック速度回路は、第１２図におい
て最もはっきりと示されており、以下でより詳細に説明
される。速度回路はライン７４および７６によってマイ
クロプロセッサ３２に接続される速度スイッチ（インバ
ータ）６８および７０を含む。速度セレクタ７２はイン
バータ６８および７０の出力によって動作される。速度
セレクタ７２は、プレイバック速度を制御するために、
ライン７９および８１によってスイッチングコントロー
ラ６０の出力に接続される。送信器グループ３５０の変
調プロセッサ３５４ａでは、（伝送速度である）プレイ
バック速度は制御ターミナル３５２の制御の下にあり、
したがってインバータ６８および７０、速度セレクタ７
２ならびに関連する回路は使われていない。

【００５６】メッセージが常に同じ速度で伝送されて、
記録およびプレイバック速度を固定できる場合のよう
に、デコーダ１６は固定した記録およびプレイバック速
度コードを発行するように予めセットすることができ
る。しかし、最大限の柔軟性のため、同じ受信器グルー
プが異なる速度で伝送された別のメッセージを受取り、
記録およびプレイバックすることができるように、デコ
ーダ１６が異なる記録およびプレイバック速度コードを
発行するために適合されるのが好ましい。

【００５７】動作において、伝送されるべきデータは送
信器グループ３５０の変調プロセッサ３５４ａのメモリ
２２に入力され、伝送コマンドを待機させて保たれる。
伝送コマンドはアドレスコードおよび速度コードを含
み、これはコード発生器３５４ｂに送られ、次に送信器
３５６に送られる。速度コードおよび伝送コマンドのす
ぐ後で、コマンドはマイクロプロセッサ３２に送られ、
メッセージはメモリ２２から引出され、コマンドされた
プレイバック速度で送信器にプレイバックされる。メッ
セージデータをデジタル化フォーマットでメモリにスト
アするように使用される信号変換回路２０では、送信器
３５６に搬送される前にデータをアナログフォーマット
に再変換するために同じ回路が使用されるのは理解され
る。

【００５８】音声またはデータのアナログメッセージは
送信器３５６によって受信器１４に伝送される。メッセ
ージは信号音、ＤＴＭＦ、デジタルまたは同種のような
一般的に使われるタイプの指定されたアドレスコードに
よって先行され、速度コードを含み、またメッセージ終
了コードを含んでもよい。

【００５９】同じ番号が同じ部分を指す第１３図を参照
すると、デコーダ１６がライン３７１ないし３７４によ
って通信する速度メモリ３７０の提供によって、メモリ
にストアされる各個別のメッセージに対して異なる記録
およびプレイバック速度コードを発行すたるめにデコー
ダ１６が用いられる。ライン３７１は能動ラインであ
り、ライン３７３および３７４を介してデコーダ１６か
ら出力されるプレイバック速度コードを受取るために速
度メモリ３７０を活性化する。プレイバック速度コード
はカウンタ３２０によって指定される速度メモリ３７０
のセクタにストアされ、これはメッセージをストアする
ＲＡＭ７８の対応するセクタも選択する。プレイバック
速度コードがデコードされてメモリ３７０にストアされ
ると、ライン３７１は不能化され、ライン３７２は能動
化される。デコーダ１６は記録速度率をデコードし、こ
のコマンドはライン３７３および３７４を介して速度メ
モリ３７０の記録速度メモリセクタに結合される。次に
ライン３７２は不能化され、デコーダ１６からのライン
３８１が能動化される。ライン３８１は、第１２図と関
連して示されたように機能する入力論理バッファ２６を
介してシステムの記録およびプレイバック回路を活性化
する。ライン３８０は速度メモリ３７０を能動ライン３
８１に結合して、ライン３８１が能動化されたときにメ
モリから記録速度を選択するために速度メモリ３７０を
活性化する。記録速度コードはバス３９０を介してメモ
リからマイクロプロセッサ３２の速度入力に搬送され
る。記録コマンドが前に説明したようにデコーダ１６に
よって発行されると、ライン３８１は不能化される。

【００６０】プレイバックのため、カウンタ３２０は前
に説明した態様でＲＡＭ７８から適切なセクタを、速度
メモリ３７０からの対応するプレイバック速度コードと
ともに選択する。プレイバックの間、ライン３８０は不
能化され、速度メモリ３７０がプレイバック速度コード
を発生するのを引起こし、これはライン３９０を介して
プレイバック速度をセットするためにマイクロプロセッ
サ３２の速度回路に搬送される。

【００６１】プレイバック速度コードはＲＡＭ７８のセ
クタと対応する速度メモリ３７０のセクタにストアさ
れ、コードが関連するメッセージがストアされる。この
態様で、メッセージが適切な速度で再生されるように、
ストアされたメッセージは対応するプレイバック速度コ
ードと整合される。

【００６２】送信器グループの変調プロセッサ３５４ａ
に対してメモリアドレス回路は必要でないが、これはメ
ッセージ記憶が制御ターミナル３５２の制御の下にある
からである。

【００６３】異なる速度で伝送およびプレイバックでき
ることは伝送時間を実質的に減少させ、アナログメッセ
ージページングを実用的にする。さらに、電話回線を介
して伝送されなければならないデータは、メッセージの
忠実度を維持するためにより遅い速度で伝送して、忠実
度を失うことなく正常の速度で後でプレイバックするこ
とができる。

【００６４】特定の好ましい実施例に関連してこの発明
を説明したことにより、多くの修正および変更が可能で
あることは理解でき、すべてはこの発明の真の精神およ
び範囲内に入る。

【図面の簡単な説明】

【図１】本発明に従ったデジタル音声記憶システムのブ
ロック図である。

【図２】第１図の可聴変換、スイッチングおよび制御回
路の概略図である。

【図３】より詳細にスイッチング回路を示す概略図であ
る。

【図４】メッセージ速度制御回路を示す第２図のスイッ
チング部分の一部の概略図である。

【図５】本発明の音声記憶メモリシステムを使用する内
線通信システムのブロック図である。

【図６】記録機能の手動活性化のための回路を示す第２
図のスイッチング回路の概略図である。

【図７】増やされたランダムアクセスメモリ（ＲＡＭ）
を示す第２図と類似した回路の概略図である。

【図８】本発明の可変速度伝送およびプレイバック機能
を組込むアナログメッセージページングシステムのブロ
ック図である。

【図９】本発明に従った伝送グループのブロック図であ
る。

【図１０】本発明に従った受信器グループのブロック図
である。

【図１１】送信器グループおよび受信器グループの両方
によって使用される変調プロセッサ回路のブロック図で
ある。

【図１２】変調プロセッサの回路の概略図である。

【図１３】受信器グループデコーダ回路の概略図であ
る。

【符号の説明】

３５０ 伝送ステーション １０，３５８ 受信ステーション １４，２１４ 受信器回路 １６，２２０ デコーダ回路 ７８ デジタルメモリ ２０，２２２ 信号変換回路

───────────────────────────────────────────────────── フロントページの続き (71)出願人 597036846 マーティン・エイ・シュワルツ・リボーカ ブル・（リビング）・1991・トラスト ＭＡＲＴＩＮ Ａ． ＳＣＨＷＡＲＴＺ ＲＥＶＯＣＡＢＬＥ （ＬＩＶＩＮＧ） 1991 ＴＲＵＳＴ アメリカ合衆国、91311 カリフォルニア 州、チャッツワース、イートン・アベニ ュ、9321 (72)発明者 ヘルフェリッヒ，リチャード・ジェイ アメリカ合衆国、91361 カリフォルニア 州、ウェストレイク・ビレッジ、ハンプシ ャー・ロード、613、ナンバー・477

Claims (17)

【特許請求の範囲】
1. 【請求項１】 デジタル音声記憶通信システムであっ
   て、 音声メッセージが後ろに続くアドレスコードを含む通信
   パケットを選択的にアドレスおよび伝送する、少なくと
   も１つの送信ステーションと、 対応する予め定められたストアされたアドレスを有す
   る、少なくとも２つの受信ステーションとを含み、各々
   は、 ａ．前記通信パケットを運ぶ入来信号を受取るための受
   信回路と、 ｂ．前記受信回路に応答して、前記入来信号によって運
   ばれる前記通信パケットに応答する記録能動信号を発生
   するためのデコーダ回路とを含み、前記デコーダ回路
   は、 前記送信器からの別の記録能動信号に関係なく、前記予
   め定められたストアされたアドレスを前記通信パケット
   アドレスコードと比較し、前記比較に応答して前記記録
   能動信号を自動的に発生する比較器を含み、さらにｃ．
   前記記録能動信号に応答して、前記通信パケットの前記
   音声メッセージをストアするためのデジタルメモリと、 ｄ．前記デジタルメモリのデジタルデータを、再生する
   ためのアナログデータに変換するための信号変換回路と
   を含む、デジタル音声記憶通信システム。
2. 【請求項２】 前記デコーダ回路は、前記記録能動信号
   が止まると前記デジタルメモリを非活性化するための回
   路をさらに含む、請求項１に記載のデジタル音声記憶通
   信システム。
3. 【請求項３】 前記受信回路に応答し、かつ前記記録能
   動信号の端縁を感知して、前記デジタル音声記憶通信シ
   ステムを自動的にリセットおよび開始させて、前記デジ
   タルメモリが新しい音声メッセージを記録することを可
   能にする、端縁検出器をさらに含む、請求項１に記載の
   デジタル音声記憶通信システム。
4. 【請求項４】 前にストアされたメッセージの上に記録
   されないよう前記メモリを保護するために、利用できる
   メモリスペースを示す情報をストアするためのメモリア
   ドレス選択器をさらに含む、請求項１に記載のデジタル
   音声記憶通信システム。
5. 【請求項５】 前記デコーダ回路は、メッセージの完了
   を感知すると、前記能動信号を終了させる、請求項２に
   記載のデジタル音声記憶通信システム。
6. 【請求項６】 さらにタイマを含み、前記デコーダは前
   記タイマに応答して、予め設定された期間が満了すると
   前記能動信号を終了させ、それによって前記デジタルメ
   モリが新しい音声メッセージを記録することを可能にす
   る、請求項２に記載のデジタル音声記憶通信システム。
7. 【請求項７】 前記デコーダ回路は、前記入来音声メッ
   セージの持続期間の間、前記記録能動信号を連続的に発
   生させる、請求項１に記載のデジタル音声記憶通信シス
   テム。
8. 【請求項８】 前記デコーダ回路は、音声活性化され、
   前記入来音声メッセージに応答して前記記録能動信号を
   発生する、請求項１に記載のデジタル音声記憶通信シス
   テム。
9. 【請求項９】 前記音声変換回路は、前記通信パケット
   の前記音声メッセージを、アナログフォーマットからデ
   ジタルフォーマットに変換する、請求項１に記載のデジ
   タル音声記憶通信システム。
10. 【請求項１０】 前記通信パケットはさらにコマンドデ
    ータを含み、前記アドレスコードおよび前記コマンドデ
    ータの後ろに前記通信データパケットの前記音声メッセ
    ージが実質的に遅延なしで続く、請求項１に記載のデジ
    タル音声記憶通信システム。
11. 【請求項１１】 前記通信パケットは、長さが可変であ
    る音声メッセージを含む、請求項１に記載のデジタル音
    声記憶通信システム。
12. 【請求項１２】 前記デジタルメモリは異なる長さを有
    するデジタル音声メッセージを順次ストアする、請求項
    １１に記載のデジタル音声記憶通信システム。
13. 【請求項１３】 前記信号変換回路は前記記録能動信号
    の間動作する、請求項１に記載のデジタル音声記憶通信
    システム。
14. 【請求項１４】 さらに、前記デジタルメモリにストア
    される前記音声メッセージを引出し、前記信号変換回路
    を活性化するためのオペレータ活性化プレイバックスイ
    ッチを含む、請求項１に記載のデジタル音声記憶通信シ
    ステム。
15. 【請求項１５】 さらに、前記信号変換回路による変換
    のために、前記デジタルメモリから前記音声メッセージ
    を選択するためのスイッチを含む、請求項１４に記載の
    デジタル音声記憶通信システム。
16. 【請求項１６】 前記メモリアドレス選択器は、他のス
    トアされたメッセージより長く前記デジタルメモリに駐
    在する記録された音声メッセージを消すための信号を発
    生する、請求項４に記載のデジタル音声記憶通信システ
    ム。
17. 【請求項１７】 前記デジタルメモリは前記音声信号を
    無声で記録する、請求項１に記載のデジタル音声記憶通
    信システム。