JPH1065460A - Operational amplifier - Google Patents

Operational amplifier

Info

Publication number
JPH1065460A
JPH1065460A JP8223380A JP22338096A JPH1065460A JP H1065460 A JPH1065460 A JP H1065460A JP 8223380 A JP8223380 A JP 8223380A JP 22338096 A JP22338096 A JP 22338096A JP H1065460 A JPH1065460 A JP H1065460A
Authority
JP
Japan
Prior art keywords
circuit
voltage
level shift
bias
operational amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8223380A
Other languages
Japanese (ja)
Other versions
JP3594417B2 (en
Inventor
Masafumi Nagaya
雅文 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Oki Micro Design Miyazaki Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Oki Micro Design Miyazaki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Oki Micro Design Miyazaki Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP22338096A priority Critical patent/JP3594417B2/en
Publication of JPH1065460A publication Critical patent/JPH1065460A/en
Application granted granted Critical
Publication of JP3594417B2 publication Critical patent/JP3594417B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To keep the operating condition of a level shift circuit constant independently of power supply fluctuation or the like and to prevent an idling current from being increased by generating a bias with an output current of a constant current circuit and setting a level shift voltage for a level shift circuit with the bias voltage. SOLUTION: An output voltage N4 of a constant current circuit 5 is given to a gate of a transistor (TR) n4 being a component of a bias circuit 4. Since TRs n6, n4 of the constant current circuit 5 are configured as a current mirror, a current 12 flowing to the bias circuit 4 depends on a ratio of mutual conductance of the TRs n6, n4 and does not include power supply fluctuation or VT fluctuation. When the mutual conductance of TRs n1, n2 in the level shift circuit 2 is the same, a level shift voltage from an output voltage N1 of the differential amplifier circuit 1 to an output voltage N2 of the level shift circuit 2 is a voltage being an output voltage N3 of the bias circuit 4.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、演算増幅器に関す
る。特に、出力段としてプッシュプル回路を備える演算
増幅器に関するものである。
[0001] The present invention relates to an operational amplifier. In particular, the present invention relates to an operational amplifier having a push-pull circuit as an output stage.

【0002】[0002]

【従来の技術】プッシュプル回路を出力段に備える演算
増幅器の回路例を図2に示す。図2の場合、演算増幅器
は、入力IN1及びIN2を差動増幅する差動増幅回路
1と、その出力N1をレベルシフトして出力するレベル
シフト回路2と、出力N1とそのレベルシフト後の出力
N2とを入力してプッシュプル動作するプッシュプル回
路3と、バイアス回路4とから構成なる。
2. Description of the Related Art FIG. 2 shows a circuit example of an operational amplifier having a push-pull circuit in an output stage. In the case of FIG. 2, the operational amplifier includes a differential amplifier circuit 1 for differentially amplifying the inputs IN1 and IN2, a level shift circuit 2 for level-shifting and outputting the output N1, an output N1 and an output after the level shift. It comprises a push-pull circuit 3 that performs a push-pull operation by inputting N2 and a bias circuit 4.

【0003】ここで、プッシュプル回路3は、互いに逆
極性のトランジスタP1及びn3の縦列接続でなり、出
力N1をPMOSトランジスタP1のゲートに、出力N
2をNMOSトランジスタn3のゲートに入力してい
る。プッシュプル回路3は、この2つの入力により動作
し、これに対する出力を2つのトランジスタP1及びn
3の接続中点であるドレイン端子から後段に出力するよ
うになっている。
Here, the push-pull circuit 3 is formed by cascade connection of transistors P1 and n3 having opposite polarities. The output N1 is connected to the gate of the PMOS transistor P1, and the output N
2 is input to the gate of the NMOS transistor n3. The push-pull circuit 3 operates by these two inputs and outputs the corresponding outputs to two transistors P1 and n.
The signal is output to the subsequent stage from the drain terminal which is the connection midpoint of No. 3.

【0004】なお、レベルシフト回路2を構成するNM
OSトランジスタn1及びn2の相互コンダクタンスg
mが同じである場合には、次の(1) 式で表されるよう
に、差動出力N1及びN2のレベルシフト電圧がバイア
ス回路4の出力N3に等しくなる。
The NM constituting the level shift circuit 2
Transconductance g of OS transistors n1 and n2
When m is the same, the level shift voltages of the differential outputs N1 and N2 become equal to the output N3 of the bias circuit 4, as expressed by the following equation (1).

【0005】 N1−N2=N3 …(1)N1−N2 = N3 (1)

【0006】[0006]

【発明が解決しようとする課題】ところが、上記構成の
演算増幅器では、PMOSトランジスタのスレッショル
ド電圧をVTP、NMOSトランジスタのスレッショル
ド電圧をVTNとした場合に、次の(2) 式で与えられる
条件が成り立つと、トランジスタP1及びn3が常にオ
ン領域で動作するようになり、プッシュプル回路3に流
れるいわゆるアイドリング電流が増加してしまうという
問題があった。
However, in the operational amplifier having the above configuration, when the threshold voltage of the PMOS transistor is VTP and the threshold voltage of the NMOS transistor is VTN, the condition given by the following equation (2) is satisfied. Thus, there is a problem that the transistors P1 and n3 always operate in the ON region, and the so-called idling current flowing through the push-pull circuit 3 increases.

【0007】 VDD−|VTP|−VTN<N3 …(2) しかも、(2) 式には、電源変動、プロセス変動、バイア
ス電圧変動等の様々な要因が含まれているため、制御が
難しい。
VDD− | VTP | −VTN <N3 (2) In addition, since equation (2) includes various factors such as power supply fluctuations, process fluctuations, and bias voltage fluctuations, control is difficult.

【0008】本発明は、以上の点を考慮してなされたも
ので、従来の構成の演算増幅器に比して、電源変動やプ
ロセス変動等に対する消費電力の増加が少なくて済むバ
イアス状態が安定な演算増幅器を提供しようとするもの
である。
The present invention has been made in view of the above points, and has a stable bias state requiring less increase in power consumption due to power supply fluctuations and process fluctuations as compared with the conventional operational amplifier. It is intended to provide an operational amplifier.

【0009】[0009]

【課題を解決するための手段】かかる課題を解決するた
め、本発明は、2つの入力電圧が供給される差動増幅回
路と、その差動出力電圧をレベルシフトして出力するレ
ベルシフト回路と、差動出力電圧とレベルシフト回路で
レベルシフトされた電圧とをゲート制御電圧として入力
するプッシュプル回路とを含んでなる演算増幅器におい
て、以下のようにしたことを特徴とする。
According to the present invention, there is provided a differential amplifier circuit to which two input voltages are supplied, and a level shift circuit for level-shifting and outputting the differential output voltage. An operational amplifier including a push-pull circuit for inputting a differential output voltage and a voltage level-shifted by the level shift circuit as a gate control voltage is characterized as follows.

【0010】すなわち、レベルシフト回路におけるレベ
ルシフト電圧を、定電流回路で生成された一定電流を基
にバイアス回路が発生したバイアス電圧で設定すること
を特徴とする。
That is, the level shift voltage in the level shift circuit is set by a bias voltage generated by the bias circuit based on a constant current generated by the constant current circuit.

【0011】本発明の演算増幅器においては、電源変動
やVT変動の影響を受けず一定電流を出力する定電流回
路の出力電流でバイアス電圧を生成し、当該バイアス電
圧でレベルシフト回路のレベルシフト電圧を設定するの
で、電源変動等によらずレベルシフト回路の動作条件を
一定に保つことができる。これにより、アイドリング電
流の増加が有効に防止される。
In the operational amplifier according to the present invention, a bias voltage is generated by an output current of a constant current circuit that outputs a constant current without being affected by a power supply fluctuation or a VT fluctuation, and the level shift voltage of the level shift circuit is generated by the bias voltage. Is set, the operating conditions of the level shift circuit can be kept constant irrespective of power supply fluctuations. This effectively prevents the idling current from increasing.

【0012】[0012]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

(A)第1の実施形態 以下、図面について、本発明にかかる演算増幅器の第1
の実施形態を説明する。
(A) First Embodiment Hereinafter, a first embodiment of an operational amplifier according to the present invention will be described with reference to the drawings.
An embodiment will be described.

【0013】図1は、第1の実施形態にかかる演算増幅
器の回路構成であり、バイアス回路4をバイアス回路4
と定電流回路5とによって構成した点を除いて、従来例
で説明した演算増幅器と同様の構成を有している。
FIG. 1 shows a circuit configuration of the operational amplifier according to the first embodiment.
It has a configuration similar to that of the operational amplifier described in the conventional example, except that it is configured by a constant current circuit 5.

【0014】ここで、定電流回路5は、抵抗R2とトラ
ンジスタP3、P4、n6、N7とから構成されてお
り、電流I1にVT変動や電源変動の影響が現れない電
流値が一定の定電流源が実現されている。
The constant current circuit 5 is composed of a resistor R2 and transistors P3, P4, n6 and N7, and has a constant current value at which the current I1 is not affected by VT fluctuations and power supply fluctuations. Source has been realized.

【0015】一方、バイアス回路4は、定電流回路5の
トランジスタn6と電流ミラーを構成するトランジスタ
n4と、ドレイン・ゲートが共通なトランジスタP2及
びn5とで構成されてなる。
On the other hand, the bias circuit 4 comprises a transistor n6 of the constant current circuit 5, a transistor n4 forming a current mirror, and transistors P2 and n5 having a common drain and gate.

【0016】次に、かかる構成の演算増幅器の動作状況
を説明する。
Next, the operation of the operational amplifier having the above configuration will be described.

【0017】第1の実施形態の場合も、差動増幅回路1
で差動増幅された出力N1がプッシュプル回路3のトラ
ンジスタP1のゲートに入力され、また、出力N1をレ
ベルシフト回路3でレベルシフトした出力N2がプッシ
ュプル回路3のトランジスタn3のゲートに入力される
点は同じである。
Also in the case of the first embodiment, the differential amplifier circuit 1
Is output to the gate of the transistor P1 of the push-pull circuit 3, and the output N2 obtained by level-shifting the output N1 by the level shift circuit 3 is input to the gate of the transistor n3 of the push-pull circuit 3. Are the same.

【0018】そして、プッシュプル回路3のトランジス
タP1及びn3がこの入力に基づいて一方がオン動作す
るとき他方はオフ動作し、その出力が、2つのトランジ
スタP1及びn3の共通ドレイン端子から出力されるよ
うになっている。
When one of the transistors P1 and n3 of the push-pull circuit 3 is turned on based on this input, the other is turned off, and the output is output from the common drain terminal of the two transistors P1 and n3. It has become.

【0019】ここで、第1の実施形態に特有な部分は、
定電流回路5が、トランジスタP3の相互コンダクタン
スgmと、トランジスタP4の相互コンダクタンスgm
が等しく、かつ、トランジスタn6の相互コンダクタン
スをgm1、トランジスタn7の相互コンダクタンスg
mをgm2とした場合に、電流I1(トランジスタn6
に流れる電流)が、次の(3) 式で表される回路であるこ
とに起因する動作である。
Here, parts unique to the first embodiment are as follows.
The constant current circuit 5 includes a transconductance gm of the transistor P3 and a transconductance gm of the transistor P4.
Are equal, and the transconductance of the transistor n6 is gm1, and the transconductance g of the transistor n7 is gm1.
When m is gm2, the current I1 (transistor n6
(Current flowing through the circuit) is an operation caused by the circuit represented by the following equation (3).

【0020】 I1=KT/q(ln gm1/gm2)/R2 …(3) この定電流回路5の出力電圧N4は、バイアス回路4を
構成するトランジスタn4のゲートに接続されており、
しかも、トランジスタn6とn4は電流ミラー構成にな
っているので、バイアス回路4に流れる電流I2は、
(3) 式とトランジスタn6及びn4の相互コンダクタン
スgmの比で決定され、電源変動やVT変動を含まな
い。
I1 = KT / q (ln gm1 / gm2) / R2 (3) The output voltage N4 of the constant current circuit 5 is connected to the gate of the transistor n4 constituting the bias circuit 4.
Moreover, since the transistors n6 and n4 have a current mirror configuration, the current I2 flowing through the bias circuit 4 is
It is determined by the equation (3) and the ratio of the mutual conductance gm of the transistors n6 and n4, and does not include the power supply fluctuation or the VT fluctuation.

【0021】このため、電流I2を0.1 μA程度に設定
すると、トランジスタP2のソースとゲート、ドレイン
間の電圧差はVTPに、トランジスタn5のソースとゲ
ート、ドレイン間の電圧差はVTNになり、バイアス回
路4の出力電圧N3は、次の(4) 式で与えられることに
なる。
Therefore, when the current I2 is set to about 0.1 μA, the voltage difference between the source, the gate and the drain of the transistor P2 becomes VTP, and the voltage difference between the source, the gate and the drain of the transistor n5 becomes VTN. The output voltage N3 of the circuit 4 is given by the following equation (4).

【0022】 VDD−|VTP|−VTN=N3 …(4) 従って、レベルシフト回路2におけるトランジスタn1
及びn2の相互コンダクタンスgmが同じ場合、出力電
圧N1から出力電圧N2へのレベルシフト電圧は、出力
電圧N3の電圧分になり、(4) 式そのものになる。
VDD− | VTP | −VTN = N3 (4) Therefore, the transistor n1 in the level shift circuit 2
And the mutual conductance gm of n2 is the same, the level shift voltage from the output voltage N1 to the output voltage N2 is equal to the voltage of the output voltage N3, and becomes the equation (4) itself.

【0023】この結果、プッシュプル回路3は、トラン
ジスタP1のゲートに差動増幅回路の出力電圧N1が与
えられ、他方のトランジスタn3のゲートには出力電圧
N1が(4) 式分レベルシフトされた電圧が与えられるこ
とになる。これにより、出力端が無負荷の場合に、トラ
ンジスタP1、n3ともゲート電圧がVT付近になるた
め、アイドル電流は低電流かつ安定する。
As a result, in the push-pull circuit 3, the output voltage N1 of the differential amplifier is applied to the gate of the transistor P1, and the output voltage N1 is level-shifted by the equation (4) to the gate of the other transistor n3. Voltage will be applied. Thus, when the output terminal is unloaded, the gate voltage of both the transistors P1 and n3 becomes close to VT, so that the idle current is low and stable.

【0024】以上のように、第1の実施形態によれば、
定電流回路5で生成した定電流をバイアス回路に折り返
し、電源変動等によらず安定したバイアス電圧をプッシ
ュプル回路3に印加するようにしたことにより、プッシ
ュプル回路3のPMOSトランジスタP1のゲート電圧
とNMOSトランジスタn3のゲート電圧差を常に、
(4) 式で与えられる電圧に固定することができ、トラン
ジスタP1とトランジスタn3とが交互にオン領域で動
作するようにすることができる。
As described above, according to the first embodiment,
The constant current generated by the constant current circuit 5 is turned back to the bias circuit, and a stable bias voltage is applied to the push-pull circuit 3 irrespective of power supply fluctuation, so that the gate voltage of the PMOS transistor P1 of the push-pull circuit 3 And the gate voltage difference between the NMOS transistor n3 and
The voltage can be fixed to the voltage given by the equation (4), and the transistor P1 and the transistor n3 can operate alternately in the ON region.

【0025】これにより、電源電圧変動、プロセス変動
によらず、低消費電流でバイアス状態が安定な演算増幅
回路を実現することができる。
As a result, it is possible to realize an operational amplifier circuit with low current consumption and a stable bias state irrespective of power supply voltage fluctuations and process fluctuations.

【0026】(B)第2の実施形態 この第2の実施形態は、電源電圧変動、プロセス変動に
対して低消費電流でバイアス状態が安定する第1の実施
形態に比して更に低電圧動作が可能な第2の実施形態を
説明する。
(B) Second Embodiment The second embodiment operates at a lower voltage than the first embodiment in which the bias state is stabilized with low current consumption against power supply voltage fluctuations and process fluctuations. A second embodiment capable of performing the following will be described.

【0027】この第2の実施形態にかかる演算増幅器と
第1の実施形態にかかる演算増幅器との違いは、図1に
示す回路構成のうち、バイアス回路2のトランジスタn
1及びn2を構成するNMOSトランジスタをディプレ
ッション型のトランジスタとする点である。
The difference between the operational amplifier according to the second embodiment and the operational amplifier according to the first embodiment is that the transistor n of the bias circuit 2 in the circuit configuration shown in FIG.
The point is that the NMOS transistors constituting 1 and n2 are depletion type transistors.

【0028】このように、バイアス回路2のトランジス
タをディプレッション型のトランジスタにすることの利
点を、以下説明する。
The advantage of using a depletion-type transistor for the bias circuit 2 will be described below.

【0029】図1に示す回路構成では、電源電圧VDD
が低電圧になった場合に、出力電圧N3の電圧は(4) 式
よりGND電圧付近になる。例えば、電源電圧VDDが
1.5V、トランジスタn5のソースとゲート、ドレイン
間の電圧差VTNを0.7 Vとし、トランジスタP2のソ
ースと、ゲート、ドレイン間の電圧差VTPを−0.7V
とすると、(4) 式より、出力電圧N3=0.1 V(=1.5
−|−0.7 |−0.7 )となる。
In the circuit configuration shown in FIG. 1, the power supply voltage VDD
Becomes low, the voltage of the output voltage N3 becomes close to the GND voltage according to the equation (4). For example, if the power supply voltage VDD is
1.5V, the voltage difference VTN between the source, gate and drain of the transistor n5 is 0.7V, and the voltage difference VTP between the source, gate and drain of the transistor P2 is -0.7V.
From the equation (4), the output voltage N3 = 0.1 V (= 1.5 V)
− | −0.7 | −0.7).

【0030】この場合、第1の実施形態にかかる演算増
幅器では、レベルシフト回路2のトランジスタn2はオ
ン領域で動作せず、レベルシフト回路3が動作しない。
In this case, in the operational amplifier according to the first embodiment, the transistor n2 of the level shift circuit 2 does not operate in the ON region, and the level shift circuit 3 does not operate.

【0031】ところが、第2の実施形態の場合には、ト
ランジスタn1及びn2がディプレッション型のトラン
ジスタになっているので、電源電圧VDDの低電圧化に
よって出力電圧N3がGND電圧付近になっても、オン
動作し得、レベルシフト回路2を通常通り動作させるこ
とができる。
However, in the case of the second embodiment, since the transistors n1 and n2 are depletion type transistors, even if the output voltage N3 becomes close to the GND voltage by lowering the power supply voltage VDD, An ON operation can be performed, and the level shift circuit 2 can be operated as usual.

【0032】これにより、プッシュプル回路3の動作を
保証し得、演算増幅器として、より低電圧まで動作し得
るものを実現することができる。なお、この第2の実施
形態の場合には、電源電圧VDDがVTN+|VTP|
まで動作可能である。
As a result, the operation of the push-pull circuit 3 can be guaranteed, and an operational amplifier that can operate at lower voltages can be realized. Note that in the case of the second embodiment, the power supply voltage VDD is VTN + | VTP |
Operable up to.

【0033】(C)他の実施形態 なお、上述の実施形態においては、プッシュプル出力段
を備える演算増幅器に限定して説明したが、本発明はこ
れに限らず、プッシュプル出力段を備える回路に広く適
用し得る。また、かかる構成の出力段を備える演算増幅
器を内部回路として含む各種電子回路にも広く適用する
ことができる。特に、電源電圧が低く、電源電圧の供給
源がバッテリであるような携帯型の電子機器を構成する
電子部品に適用して好適なものである。
(C) Other Embodiments In the above embodiment, the explanation has been given by limiting to the operational amplifier having the push-pull output stage, but the present invention is not limited to this, and the circuit having the push-pull output stage Widely applicable. Further, the present invention can be widely applied to various electronic circuits including an operational amplifier having an output stage having such a configuration as an internal circuit. In particular, the present invention is suitably applied to an electronic component constituting a portable electronic device having a low power supply voltage and a power supply voltage supply source being a battery.

【0034】[0034]

【発明の効果】以上のように、本発明によれば、差動増
幅回路の差動出力電圧をレベルシフトして出力するレベ
ルシフト回路のレベルシフト電圧を、定電流回路が出力
する一定電流を基に生成したバイアス回路のバイアス電
圧で設定するようにしたことにより、当該レベルシフト
回路のレベルシフト電圧を電源変動等によらず安定させ
ることができる。これにより、差動増幅回路の出力電圧
と、レベルシフト回路でレベルシフトされた電圧とをゲ
ート制御電圧として入力して動作するプッシュプル回路
のアイドリング電流の増加を有効に防止し得、従来に比
して消費電力の少ない演算増幅器を実現することが可能
になる。
As described above, according to the present invention, the level shift voltage of the level shift circuit that shifts the level of the differential output voltage of the differential amplifier circuit and outputs the same, and the constant current that the constant current circuit outputs is constant. By setting the bias voltage of the bias circuit generated based on the bias voltage, the level shift voltage of the level shift circuit can be stabilized regardless of power supply fluctuation. As a result, an increase in the idling current of the push-pull circuit that operates by inputting the output voltage of the differential amplifier circuit and the voltage shifted by the level shift circuit as the gate control voltage can be effectively prevented. As a result, an operational amplifier with low power consumption can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態にかかる演算増幅器の回路構成を示す
回路図である。
FIG. 1 is a circuit diagram illustrating a circuit configuration of an operational amplifier according to an embodiment.

【図2】従来の演算増幅器の回路構成を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a circuit configuration of a conventional operational amplifier.

【符号の説明】[Explanation of symbols]

1…差動増幅回路、2…レベルシフト回路、3…プッシ
ュプル回路、4…バイアス回路、5…定電流回路。
DESCRIPTION OF SYMBOLS 1 ... Differential amplifier circuit, 2 ... Level shift circuit, 3 ... Push-pull circuit, 4 ... Bias circuit, 5 ... Constant current circuit.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 2つの入力電圧が供給される差動増幅回
路と、その差動出力電圧をレベルシフトして出力するレ
ベルシフト回路と、上記差動出力電圧と上記レベルシフ
ト回路でレベルシフトされた電圧とをゲート制御電圧と
して入力するプッシュプル回路とを含んでなる演算増幅
器において、 上記レベルシフト回路におけるレベルシフト電圧を、定
電流回路で生成された一定電流を基にバイアス回路が発
生したバイアス電圧で設定することを特徴とする演算増
幅器。
1. A differential amplifying circuit to which two input voltages are supplied, a level shift circuit for level-shifting and outputting the differential output voltage, and a level-shifted circuit by the differential output voltage and the level shift circuit And a push-pull circuit for inputting the voltage as a gate control voltage, the bias voltage generated by the bias circuit based on the constant current generated by the constant current circuit. An operational amplifier characterized by being set by voltage.
【請求項2】上記レベルシフト回路のトランジスタは、
ディプレッション型の電界効果トランジスタでなること
を特徴とする請求項1に記載の演算増幅器。
2. The transistor of the level shift circuit,
2. The operational amplifier according to claim 1, comprising a depletion type field effect transistor.
JP22338096A 1996-08-26 1996-08-26 Operational amplifier Expired - Fee Related JP3594417B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22338096A JP3594417B2 (en) 1996-08-26 1996-08-26 Operational amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22338096A JP3594417B2 (en) 1996-08-26 1996-08-26 Operational amplifier

Publications (2)

Publication Number Publication Date
JPH1065460A true JPH1065460A (en) 1998-03-06
JP3594417B2 JP3594417B2 (en) 2004-12-02

Family

ID=16797247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22338096A Expired - Fee Related JP3594417B2 (en) 1996-08-26 1996-08-26 Operational amplifier

Country Status (1)

Country Link
JP (1) JP3594417B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203704A (en) * 2005-01-21 2006-08-03 Sharp Corp Light receiving amplifier element for optical pickup, optical pickup device using same, and bias circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203704A (en) * 2005-01-21 2006-08-03 Sharp Corp Light receiving amplifier element for optical pickup, optical pickup device using same, and bias circuit

Also Published As

Publication number Publication date
JP3594417B2 (en) 2004-12-02

Similar Documents

Publication Publication Date Title
JP3334548B2 (en) Constant current drive circuit
KR100355082B1 (en) Operationally amplifying method and operational amplifier
JP2885120B2 (en) Operational amplifier
KR100275177B1 (en) Low-voltage differential amplifier
JPH06204820A (en) Comparator circuit and method for comparing a pair of signals with each other
US6242980B1 (en) Differential amplifier circuit
JPH02260915A (en) Transistor circuit
JP4070533B2 (en) Semiconductor integrated circuit device
JP2005244276A (en) Differential amplification circuit
JPH11220341A (en) Operational amplifier
JP3357689B2 (en) Constant voltage output circuit
EP1376860A1 (en) Asymmetrical differential amplifier
JP2965141B2 (en) Bandgap reference circuit with starting circuit
JPH11272786A (en) Differential amplifier circuit
JP2001042830A (en) Power supply device and liquid crystal display device using the power supply device
JPH1065460A (en) Operational amplifier
JP4055123B2 (en) Operational amplifier
US6175277B1 (en) Bias network for CMOS power devices
KR100668455B1 (en) Variable gain amplifier
JPH0934566A (en) Current source circuit
JPH11150429A (en) Operational amplifier
JPH10283048A (en) Constant current circuit
KR20060049478A (en) Semiconductor integrated circuit and operational amplifier circuit
JPH1127062A (en) Differential amplifier and operational amplifier
JP2803633B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040831

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040831

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100910

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees