JPH1056010A - Thin film forming method - Google Patents

Thin film forming method

Info

Publication number
JPH1056010A
JPH1056010A JP22463796A JP22463796A JPH1056010A JP H1056010 A JPH1056010 A JP H1056010A JP 22463796 A JP22463796 A JP 22463796A JP 22463796 A JP22463796 A JP 22463796A JP H1056010 A JPH1056010 A JP H1056010A
Authority
JP
Japan
Prior art keywords
film
thin film
forming
substrate
quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22463796A
Other languages
Japanese (ja)
Inventor
Mitsuki Iwanabe
三月 岩辺
Michiya Yamaguchi
道也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP22463796A priority Critical patent/JPH1056010A/en
Publication of JPH1056010A publication Critical patent/JPH1056010A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a thin film forming method with which a thin film of excellent characteristics can be formed at a low temperature condition. SOLUTION: A film-forming substrate 29 and a monitoring substrate 28 are mounted on a sputtering device 11 to form a film, and an infrared spectroscopic analysis is conducted on the thin film formed on the monitoring substrate 28. A control signal is outputted to an output control means 15 based on the above-mentioned detected value and film forming power is controlled. Also, the temperature inside a chamber 12 is controlled by outputting a control signal to the temperature controlling means 17 of a heater 16. The quality of the SiO2 film, to be formed on a film-forming substrate 13, can be brought into an approriate state by conducting the above-mentioned control.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、薄膜の形成方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a thin film.

【0002】[0002]

【従来の技術】薄膜の形成は、各種の電子デバイスにお
いて必須の工程であり、電子デバイスの構造や機能に応
じてそれぞれの薄膜に要求される膜質は異なっている。
半導体プロセスを基本として電子デバイスを製造する場
合、電子デバイスの構成によっては、薄膜の成膜条件に
制限が存在する。
2. Description of the Related Art Thin film formation is an essential step in various electronic devices, and the film quality required for each thin film differs depending on the structure and function of the electronic device.
When an electronic device is manufactured on the basis of a semiconductor process, there are limitations on the conditions for forming a thin film depending on the configuration of the electronic device.

【0003】従来、この種の制限が存在する場合とし
て、液晶表示素子(LCD)においてガラス基板や高分
子フィルム基板などの上に、ゲートラインおよびドレイ
ンラインに信号電圧を印加する駆動回路や画素電極に接
続されたスイッチング素子としての薄膜トランジスタ
(TFT)を製造する場合の薄膜形成工程を挙げること
ができる。すなわち、基板となるガラスや高分子材料の
熱に対する耐久性を勘案してTFTの製造工程は低温プ
ロセスを採用する必要がある。
Conventionally, when such a limitation exists, a driving circuit or a pixel electrode for applying a signal voltage to a gate line and a drain line on a glass substrate or a polymer film substrate in a liquid crystal display device (LCD). A thin film forming step in the case of manufacturing a thin film transistor (TFT) as a switching element connected to the thin film transistor. That is, it is necessary to adopt a low-temperature process in the manufacturing process of the TFT in consideration of the durability of the glass or the polymer material serving as the substrate against heat.

【0004】ここで、半導体層としてポリシリコンを用
いたTFTの製造方法を図5を用いて簡単に説明する。
まず、ガラス基板1上に下地絶縁膜としての酸化シリコ
ン膜2を形成する。この酸化シリコン膜2の成膜は、ス
パッタリング法により形成されている。次に、酸化シリ
コン膜2の上に、アモルファスシリコン膜を堆積させた
後、このアモルファスシリコン膜をレーザアニール処理
を施してポリシリコン膜3に変え、このポリシリコン膜
3をパターニングする。その後、再度スパッタリング法
により酸化シリコン膜4を堆積させる。そして、酸化シ
リコン膜4の上に例えばAlでなるゲート電極5をパタ
ーニングする。さらに、酸化シリコン膜4およびゲート
電極5の上に、プラズマCVD法により層間絶縁膜とし
ての窒化シリコン膜6を堆積させる。その後、酸化シリ
コン膜4および窒化シリコン膜6にコンタクトホール7
を形成し、ソース・ドレイン電極8を形成している。こ
のようにして製造されたTFTのI−D特性は、半導体
層としてのポリシリコン膜3、およびゲート絶縁膜とし
ての酸化シリコン膜4の膜質により左右されることが知
られている。特に、しきい値電圧(Vth)やフラット
バンド電圧(Vfb)は、ゲート絶縁膜や下地絶縁膜の
膜質に左右される。このようにガラス基板上に、ポリシ
リコンTFTを製造する場合は、ガラスの耐熱性を考慮
すると低温プロセスが必要となり、低温にて薄膜の形成
できるスパッタリング法が多用されている。
Here, a method of manufacturing a TFT using polysilicon as a semiconductor layer will be briefly described with reference to FIG.
First, a silicon oxide film 2 as a base insulating film is formed on a glass substrate 1. The silicon oxide film 2 is formed by a sputtering method. Next, after depositing an amorphous silicon film on the silicon oxide film 2, this amorphous silicon film is subjected to laser annealing to be converted into a polysilicon film 3, and the polysilicon film 3 is patterned. Thereafter, the silicon oxide film 4 is deposited again by the sputtering method. Then, a gate electrode 5 made of, for example, Al is patterned on the silicon oxide film 4. Further, a silicon nitride film 6 as an interlayer insulating film is deposited on the silicon oxide film 4 and the gate electrode 5 by a plasma CVD method. Thereafter, contact holes 7 are formed in silicon oxide film 4 and silicon nitride film 6.
Are formed to form source / drain electrodes 8. It is known that the ID characteristics of the TFT manufactured in this way depend on the film quality of the polysilicon film 3 as the semiconductor layer and the silicon oxide film 4 as the gate insulating film. In particular, the threshold voltage (Vth) and the flat band voltage (Vfb) depend on the film quality of the gate insulating film and the base insulating film. When a polysilicon TFT is manufactured on a glass substrate as described above, a low-temperature process is required in consideration of the heat resistance of the glass, and a sputtering method capable of forming a thin film at a low temperature is often used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記し
た従来の低温プロセスによるポリシリコンTFTにおい
ては、以下に説明するように、 (1)ゲート絶縁膜などの膜質が不安定であるため、ト
ランジスタのしきい値電圧(Vth)が変動する。 (2)C−V特性におけるフラットバンド電圧(Vf
b)が変動する。 (3)フラットバンド電圧(Vfb)が面内で不均一と
なる。 (4)絶縁膜の膜質の簡便な評価方法が確立されていな
い。 などの問題があった。これらの問題の原因として、基板
がガラスであるため、特性の安定した高温条件による熱
酸化膜の使用ができず、このためスパッタリング装置を
用いて比較的低温で形成する酸化シリコン膜を使用して
いることが考えられる。このため、ともすると、微妙な
成膜条件の変化により不安定な特性の絶縁膜を用いてT
FTを製造してしまうという問題があった。特に、LC
Dに用いられるTFTの場合、しきい値電圧(Vth)
やフラットバンド電圧(Vfb)のばらつきは、画素の
低輝点として現れるため、不都合となる。また、しきい
電圧(Vth)のばらつきの目安は、デバイスの目的に
よっても異なるが、少なくとも1V以内でないと使えな
いという問題がある。
However, in the above-described polysilicon TFT formed by the conventional low-temperature process, as described below, (1) the film quality of the gate insulating film and the like is unstable. The threshold voltage (Vth) fluctuates. (2) Flat band voltage (Vf) in CV characteristics
b) fluctuates. (3) The flat band voltage (Vfb) becomes non-uniform in the plane. (4) A simple method for evaluating the quality of the insulating film has not been established. There was such a problem. As a cause of these problems, since the substrate is made of glass, it is not possible to use a thermal oxide film under high-temperature conditions with stable characteristics, and therefore, it is necessary to use a silicon oxide film formed at a relatively low temperature using a sputtering apparatus. It is thought that there is. For this reason, an insulating film having unstable characteristics due to a delicate change in film forming conditions may be used to form a TFT.
There is a problem that FT is manufactured. In particular, LC
In the case of a TFT used for D, the threshold voltage (Vth)
Variations in the flat band voltage (Vfb) are disadvantageous because they appear as low luminescent spots in pixels. Further, although the standard of the variation of the threshold voltage (Vth) differs depending on the purpose of the device, there is a problem that the threshold voltage (Vth) cannot be used unless it is at least within 1V.

【0006】この発明が解決しようとする課題は、確実
に特性の良好な薄膜を形成することができ、特に低温条
件で良好な膜質の薄膜を得るにはどのような手段を講じ
ればよいかという点にある。
The problem to be solved by the present invention is that a thin film having good characteristics can be surely formed, and in particular, what means should be taken to obtain a thin film having good film quality under low temperature conditions. On the point.

【0007】[0007]

【課題を解決するための手段】請求項1記載の発明は、
成膜装置内に配置された基板上に薄膜を成膜する工程
と、前記薄膜を成膜中に、前記薄膜に測定光を照射し、
前記薄膜の膜質を評価する工程と、前記評価に応じて成
膜条件の適正化を図る工程と、からなることを特徴とし
ている。請求項1記載の発明においては、成膜装置内に
配置された成膜用基板へ形成する薄膜の成膜条件を、基
板へ形成された薄膜を評価することにより決定すること
が可能となり、膜質の良好な薄膜を形成することが可能
となる。
According to the first aspect of the present invention,
A step of forming a thin film on a substrate disposed in a film forming apparatus, and irradiating the thin film with measurement light while forming the thin film,
The method is characterized by comprising a step of evaluating the film quality of the thin film, and a step of optimizing film forming conditions according to the evaluation. According to the first aspect of the present invention, it is possible to determine a film forming condition of a thin film formed on a film forming substrate disposed in a film forming apparatus by evaluating a thin film formed on a substrate. It is possible to form a thin film having a good quality.

【0008】請求項2記載の発明では、測定光は、赤外
線であることを特徴としている。発明者らによって、赤
外分光法により、薄膜内の所定の原子結合の赤外線吸収
状態を評価することにより例えばTFTのフラットバン
ド電圧(Vfb)の良否を判断できることが見いだされ
た。すなわち、フラットバンド電圧(Vfb)と赤外分
光によるピーク頂部位置とが対応していることが見いだ
された。この関係を用いて、基板上に形成された薄膜を
評価することにより、良好な特性をもつ薄膜の成膜条件
を割り出すことが可能となり、薄膜形成工程において良
好な特性の薄膜の形成を継続することができる。
[0008] The invention according to claim 2 is characterized in that the measuring light is infrared light. The inventors have found that by evaluating the infrared absorption state of a predetermined atomic bond in a thin film by infrared spectroscopy, for example, the quality of a flat band voltage (Vfb) of a TFT can be determined. That is, it has been found that the flat band voltage (Vfb) corresponds to the peak top position by infrared spectroscopy. By evaluating the thin film formed on the substrate using this relationship, it is possible to determine the conditions for forming a thin film having good characteristics, and to continue forming a thin film having good characteristics in the thin film forming process. be able to.

【0009】請求項3記載の発明は、前記薄膜が、酸化
シリコン膜であることを特徴としている。請求項4記載
の発明では、薄膜の膜質を評価する工程は、前記赤外線
を前記酸化シリコン膜に照射し、Si−O結合の吸収ピ
ークに対応する波数または波長を検出する工程であるこ
とを特徴としている。請求項3および請求項4に記載さ
れた発明においては、酸化シリコン膜のSi−O結合の
赤外線吸収状態を変換赤外分光法により評価することに
より、特性の良好な薄膜を形成することが可能となる。
According to a third aspect of the present invention, the thin film is a silicon oxide film. In the invention described in claim 4, the step of evaluating the film quality of the thin film is a step of irradiating the infrared ray to the silicon oxide film and detecting a wave number or a wavelength corresponding to an absorption peak of a Si—O bond. And According to the third and fourth aspects of the present invention, it is possible to form a thin film having good characteristics by evaluating the infrared absorption state of the Si—O bond of the silicon oxide film by conversion infrared spectroscopy. Becomes

【0010】請求項5記載の発明は、成膜条件の適正化
を図る工程が、前記評価に基づいて前記成膜装置の成膜
出力電力を制御することを特徴としている。請求項6記
載の発明は、成膜条件の適正化を図る工程が、前記評価
に基づいて前記成膜装置内の成膜温度を制御することを
特徴としている。請求項5と請求項6に記載された発明
によれば、基板上に形成された薄膜の膜質を赤外分光法
の検出値に基づいて、装置出力電力や装置内の成膜温度
を制御することにより、成膜用基板に形成する薄膜の膜
質を適正化することが可能となる。
According to a fifth aspect of the present invention, the step of optimizing the film forming conditions controls the film forming output power of the film forming apparatus based on the evaluation. The invention according to claim 6 is characterized in that the step of optimizing the film forming conditions controls the film forming temperature in the film forming apparatus based on the evaluation. According to the fifth and sixth aspects of the invention, the quality of a thin film formed on a substrate is controlled based on the detection value of infrared spectroscopy, and the output power of the apparatus and the film formation temperature in the apparatus are controlled. This makes it possible to optimize the quality of the thin film formed on the deposition substrate.

【0011】請求項7記載の発明では、前記薄膜は、薄
膜トランジスタの絶縁膜であることを特徴としている。
請求項7記載の発明においては、薄膜トランジスタの絶
縁膜の膜質を良好に形成することができるため、しきい
値電圧(Vth)やフラットバンド電圧(Vfb)の変
動のないTFTを製造することが可能となる。
According to a seventh aspect of the present invention, the thin film is an insulating film of a thin film transistor.
According to the seventh aspect of the invention, since the quality of the insulating film of the thin film transistor can be favorably formed, it is possible to manufacture a TFT having no change in the threshold voltage (Vth) or the flat band voltage (Vfb). Becomes

【0012】[0012]

【発明の実施の形態】以下、この発明に係る薄膜の形成
方法の詳細をTFTの製造に適用した実施形態に基づい
て説明する。まず、薄膜の形成方法の説明に先駆けて、
薄膜の形成に用いるスパッタリング装置を図1を用いて
説明する。同図中11は成膜装置としてのスパッタリン
グ装置であり、チャンバ12内には基板ホルダ13とタ
ーゲットホルダ14とが相対向するように配置されてい
る。そして、これら基板ホルダ13とターゲットホルダ
14は、出力制御手段15に接続されている。また、チ
ャンバ12内には、ヒータ16が配置されている。この
ヒータ16は、温度制御手段17に接続されている。な
お、上記したチャンバ12には、基板ホルダ13とター
ゲットホルダ14を挟む位置に光透過窓18、19が透
明材料で形成されている。さらに、基板ホルダ13とタ
ーゲットホルダ14には、光透過窓18、19に対応す
る位置に光透過口13A、14Aが形成されている。そ
して、チャンバ12の外側には、赤外領域の光を発する
光源20が配置され、この光源20から出射された光が
反射板21で反射されて光透過窓19を通って、他方の
光透過窓18に向けて入射するように設定されている。
また、光透過窓18からチャンバ12の外側に出射され
る光を反射する反射板22と、反射板22から出射され
る光が入射する分光分析装置23とが、チャンバ12の
外側に配置されている。さらに、分光分析装置23は、
演算処理装置24に接続されている。また、演算処理装
置24には、ROMでなる記憶手段25が接続されてい
る。そして、演算処理装置24は、上記した出力制御手
段15と温度制御手段17とに接続されている。なお、
図1中26は真空ポンプ、27はガス導入路、28はモ
ニタ用基板、29は成膜用基板、30は例えばSiO2
でなるターゲットを示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the method for forming a thin film according to the present invention will be described below based on an embodiment applied to the manufacture of a TFT. First, prior to explaining the method of forming the thin film,
A sputtering apparatus used for forming a thin film will be described with reference to FIG. In the figure, reference numeral 11 denotes a sputtering apparatus as a film forming apparatus, and a substrate holder 13 and a target holder 14 are arranged in a chamber 12 so as to face each other. The substrate holder 13 and the target holder 14 are connected to an output control unit 15. In the chamber 12, a heater 16 is provided. This heater 16 is connected to temperature control means 17. In the above-described chamber 12, light transmitting windows 18 and 19 are formed of a transparent material at positions sandwiching the substrate holder 13 and the target holder 14. Further, the substrate holder 13 and the target holder 14 have light transmission ports 13A, 14A formed at positions corresponding to the light transmission windows 18, 19, respectively. A light source 20 that emits light in the infrared region is disposed outside the chamber 12. Light emitted from the light source 20 is reflected by the reflection plate 21, passes through the light transmission window 19, and transmits the other light. It is set so as to enter the window 18.
In addition, a reflection plate 22 that reflects light emitted from the light transmission window 18 to the outside of the chamber 12 and a spectroscopic analyzer 23 that receives light emitted from the reflection plate 22 are disposed outside the chamber 12. I have. Further, the spectroscopic analyzer 23 includes:
It is connected to the arithmetic processing unit 24. Further, the arithmetic processing unit 24 is connected to a storage means 25 composed of a ROM. The arithmetic processing unit 24 is connected to the output control means 15 and the temperature control means 17 described above. In addition,
In FIG. 1, 26 is a vacuum pump, 27 is a gas introduction path, 28 is a monitor substrate, 29 is a film formation substrate, and 30 is, for example, SiO 2.
Is shown.

【0013】ここで、上記したスパッタリング装置11
を用いて各種条件で成膜したSiO 2膜を、フーリエ変
換赤外分光法(FT−IR)を用いて調べたSi−O結
合を示すピークの頂部の波数と、このSiO2膜をゲー
ト絶縁膜として用いたポリシリコンTFTのフラットバ
ンド電圧(Vfb)と、の関係を調べた結果を説明す
る。このスパッタリング装置11を用いて形成したSi
O2膜の成膜条件の範囲は、以下に示す通りである。
Here, the sputtering apparatus 11 described above is used.
Formed under various conditions by using TwoFourier transformation of the membrane
Si-O bond examined using exchange infrared spectroscopy (FT-IR)
The wave number at the top of the peak indicatingTwoGame membrane
Of the polysilicon TFT used as the gate insulating film
The result of examining the relationship between the voltage and the
You. Si formed using this sputtering apparatus 11
The range of the conditions for forming the O2 film is as follows.

【0014】(成膜条件) ○成膜温度 200℃以下 〇成膜電力 1.5kW以下 〇雰囲気ガス アルゴン(Ar)と酸素(O2) 〇モニタ用基板 単結晶シリコン板(Deposition conditions) 成膜 Deposition temperature 200 ° C. or less 〇 Deposition power 1.5 kW or less 〇 Atmosphere gas Argon (Ar) and oxygen (O 2 ) 〇 Monitor substrate Single crystal silicon plate

【0015】図2は、上記成膜条件の範囲で形成したゲ
ート絶縁膜(SiO2)をフーリエ変換赤外分光法を用
いて調べたSi−O結合を示すピークの頂部の波数と、
このSiO2膜をゲート絶縁膜として用いたポリシリコ
ンTFTのフラットバンド電圧(Vfb)と、の関係を
示すグラフである。なお、評価に用いたスペクトルは、
下地に使用されている単結晶シリコンのスペクトルを差
し引いたものである。同図に示すグラフから、フラット
バンド電圧とFT−IRによるピークトップ位置が対応
していることが判る。なお、フラットバンド電圧(Vf
b)は、C−V特性からゲート電圧に対する容量増加立
ち上がりの電圧Vgを意味し、しきい値電圧(Vth)
と同様の意味で用いられている。因に、TFTなどのM
OSトランジスタにおいては、ゲート絶縁膜、あるいは
電極界面にSiO2中の結合欠陥に起因して生じる電荷
や、Naイオンなどが存在しなければ、ゲート電圧0V
のときにソース・ドレイン間に電流は流れないが、ゲー
ト電圧を少しでも印加すると半導体層中にキャリアが誘
起され、ソース・ドレイン間が導通するようになる。こ
れが理想的なトランジスタであるが、実際にはゲート絶
縁膜や界面電荷などにより、理想的なしきい値電圧(=
0V)よりもずれている。このような観点から、図2の
グラフを用いてフラットバンド電圧が適正となるFT−
IRピークトップを選択することにより、良好な膜質の
薄膜を形成することが可能となる。なお、このようなピ
ークトップを示す薄膜を形成するための成膜条件におけ
る要素としては、成膜出力ならびに成膜温度などがある
が、成膜電力が1.5kWで成膜温度が100℃の場
合、同じ成膜条件にもかかわらずフラットバンド電圧が
−4V〜−7V程度にばらついてしまうが、同図より、
Si−O結合のピークトップの波数または波長を測定す
ることにより、薄膜トランジスタの完成前にそのフラッ
トバンド電圧が容易に判ることができる。
FIG. 2 is a graph showing the wave number at the top of a peak indicating a Si—O bond obtained by examining a gate insulating film (SiO 2 ) formed under the above film forming conditions using Fourier transform infrared spectroscopy.
4 is a graph showing a relationship between a flat band voltage (Vfb) of a polysilicon TFT using this SiO 2 film as a gate insulating film. The spectrum used for evaluation was
The spectrum of the single crystal silicon used for the base is subtracted. From the graph shown in the figure, it can be seen that the flat band voltage and the peak top position by FT-IR correspond. Note that the flat band voltage (Vf
b) means the voltage Vg at the rise of the capacitance with respect to the gate voltage from the CV characteristic, and the threshold voltage (Vth)
Is used in the same sense as By the way, M such as TFT
In the OS transistor, if there is no charge or Na ion generated due to a bond defect in SiO 2 at the gate insulating film or the electrode interface, the gate voltage is 0 V
At this time, no current flows between the source and the drain, but when a gate voltage is applied even a little, carriers are induced in the semiconductor layer, and the source and the drain become conductive. Although this is an ideal transistor, the ideal threshold voltage (=
0 V). From such a viewpoint, using the graph of FIG. 2, the FT-
By selecting the IR peak top, it is possible to form a thin film with good film quality. Note that factors in the film formation conditions for forming such a thin film exhibiting a peak top include a film formation output and a film formation temperature, but the film formation power is 1.5 kW and the film formation temperature is 100 ° C. In this case, the flat band voltage varies to about −4 V to −7 V despite the same film forming conditions.
By measuring the wave number or wavelength at the peak top of the Si—O bond, the flat band voltage of the thin film transistor can be easily determined before completion.

【0016】ところで、図1に示すスパッタリング装置
11においては、分光分析装置23で検出された値、す
なわち薄膜中での赤外線吸収でのピークトップの波数の
値が、同図に示す演算処置装置24へ検出信号として出
力されるようになっている。この演算処置装置24は、
分光分析装置23からの検出信号と記憶手段25に格納
されたデータとを参照して出力制御手段15と温度制御
手段17へそれぞれに対応した制御信号を出力するよう
になっている。このため、モニタ用基板28上に形成さ
れた薄膜に基づいて成膜用基板27に成膜される薄膜の
膜質を制御することが可能となる。ここで、スパッタリ
ング装置11に設けられた光学系と分光分析装置23と
が、膜質評価手段を構成している。分光分析に赤外分光
法、特にフーリエ変換赤外分光法を用いているが、この
方法を用いることにより、TFTのフラットバンド電圧
と、ゲート絶縁膜としての薄膜の赤外線吸収状態と、の
関係を図2に示すような連続的な相関でとらえることが
できる。なお、この他の膜質検査方法、例えばSIM
S、電子分光法(ESCA)、X線分光法(EPMA)
などを用いてTFTのフラットバンド電圧と膜質との関
係を調べたが、明瞭な相関を得ることができなかった。
Meanwhile, in the sputtering apparatus 11 shown in FIG. 1, the value detected by the spectroscopic analyzer 23, that is, the value of the wave number at the peak top in the infrared absorption in the thin film is calculated by the processing unit 24 shown in FIG. Is output as a detection signal. This operation processing device 24
A control signal corresponding to each of the output control means 15 and the temperature control means 17 is output with reference to the detection signal from the spectroscopic analyzer 23 and the data stored in the storage means 25. Therefore, it is possible to control the quality of the thin film formed on the film forming substrate 27 based on the thin film formed on the monitor substrate 28. Here, the optical system provided in the sputtering apparatus 11 and the spectroscopic analyzer 23 constitute a film quality evaluation unit. Infrared spectroscopy, especially Fourier transform infrared spectroscopy, is used for spectroscopic analysis. By using this method, the relationship between the flat band voltage of a TFT and the infrared absorption state of a thin film as a gate insulating film is determined. It can be captured by a continuous correlation as shown in FIG. In addition, other film quality inspection methods, for example, SIM
S, Electron spectroscopy (ESCA), X-ray spectroscopy (EPMA)
The relationship between the flat band voltage of the TFT and the film quality was examined by using the method described above, but a clear correlation could not be obtained.

【0017】次に、上記したスパッタリング装置11の
機能を踏まえて、本発明の薄膜の形成方法をTFTの製
造工程に適用した実施形態を図3を用いて説明する。ま
ず、図1に示したスパッタリング装置11の基板ホルダ
13上にガラス基板31とモニタ用基板28を載置す
る。そして、スパッタリング装置11を稼働させて、図
3(A)に示すように、ガラス基板31上にSiO2
なる下地絶縁膜32を所定膜厚に成膜する。このとき、
光源20からの光を反射板21、モニタ用基板28、反
射板22などを介して分光分析装置23で分光測定す
る。この測定結果に基づいて、分光分析装置23から演
算処理装置24へ検出信号が出力され、演算処理装置2
4はこの検出信号と記憶手段25のデータを加味して制
御信号を出力制御手段15と温度制御手段17へ出力す
る。出力制御手段15は、演算出力装置24からの制御
信号を入力してスパッタリング装置11の電力出力の制
御を行って、SiO2の膜質を適正化するための成膜条
件に設定する。また、同時に温度制御手段17では、制
御信号が入力されてヒータ16の温度の適正化を図る制
御を行う。なお、本実施形態では、下地絶縁膜32の形
成工程において上記の膜質適正化を行ったが、この下地
絶縁膜32の膜質が、この上に形成されるTFTの動作
特性に影響が小さい場合は赤外分光法による膜質の評価
ならびに膜質の制御を省略してもよい。
Next, an embodiment in which the method of forming a thin film of the present invention is applied to a TFT manufacturing process based on the function of the sputtering apparatus 11 will be described with reference to FIG. First, the glass substrate 31 and the monitor substrate 28 are placed on the substrate holder 13 of the sputtering apparatus 11 shown in FIG. Then, the sputtering apparatus 11 is operated to form a base insulating film 32 made of SiO 2 on the glass substrate 31 to a predetermined thickness as shown in FIG. At this time,
The light from the light source 20 is spectrally measured by the spectroscopic analyzer 23 via the reflection plate 21, the monitor substrate 28, the reflection plate 22, and the like. Based on the measurement result, a detection signal is output from the spectroscopic analyzer 23 to the arithmetic processing device 24, and the arithmetic processing device 2
4 outputs a control signal to the output control means 15 and the temperature control means 17 in consideration of the detection signal and the data of the storage means 25. The output control means 15 receives a control signal from the arithmetic output device 24, controls the power output of the sputtering device 11, and sets film forming conditions for optimizing the film quality of SiO 2 . At the same time, the temperature controller 17 receives a control signal and performs control for optimizing the temperature of the heater 16. In the present embodiment, the above-described film quality optimization is performed in the step of forming the base insulating film 32. However, when the film quality of the base insulating film 32 has little effect on the operation characteristics of the TFT formed thereon. Evaluation of the film quality and control of the film quality by infrared spectroscopy may be omitted.

【0018】次いで、ガラス基板31をプラズマCVD
装置(図示省略する)内に移し、下地絶縁膜32上にア
モルファスシリコン膜を形成し、続いてガラス基板31
をエキシマレーザアニール装置(図示省略する)してア
モルファスシリコン膜をレーザアニールして、図3
(B)に示すようなポリシリコン膜33に変化させる。
その後、フォトリソグラフィー技術およびエッチング技
術を用いて、ポリシリコン膜33を図3(C)に示すよ
うにパターニングする。
Next, the glass substrate 31 is subjected to plasma CVD.
The apparatus is moved into a device (not shown), and an amorphous silicon film is formed on the underlying insulating film 32.
Was subjected to laser annealing of the amorphous silicon film using an excimer laser annealing apparatus (not shown), and FIG.
It is changed to a polysilicon film 33 as shown in FIG.
Thereafter, the polysilicon film 33 is patterned by using a photolithography technique and an etching technique as shown in FIG.

【0019】そして、再度、ガラス基板31を図1に示
したスパッタリング装置11の基板ホルダ13上に載置
する。このとき、モニタ用基板28も基板ホルダ28の
光透過口13A上に位置するように載置する。その後、
スパッタリング装置11を稼働させて、図4(A)に示
すように所定膜厚のSiO2でなるゲート絶縁膜34を
堆積させる。ガラス基板31においては、下地絶縁膜3
2およびポリシリコン膜33の上にゲート絶縁膜34が
堆積される。モニタ用基板上には、ゲート絶縁膜34の
みが堆積される。ここで、赤外分光法を用いて膜質の評
価を行う。すなわち、光源20からの光を反射板21、
モニタ用基板28、反射板22などを介して分光分析装
置23へ入射させてゲート絶縁膜34での赤外吸収によ
り影響を受けた光の分光測定する。この測定結果に基づ
いて、分光分析装置23から演算処理装置24へ検出信
号が出力され、演算処理装置24はこの検出信号と記憶
手段25のデータを加味して制御信号を出力制御手段1
5と温度制御手段17へ出力する。出力制御手段15
は、演算出力装置24からの制御信号を入力してスパッ
タリング装置11のパワー出力の制御を行って、ゲート
絶縁膜34の膜質を適正化するための成膜条件に設定す
る。また、同時に温度制御手段17では、制御信号が入
力されてヒータ16の温度の適正化を図る制御を行う。
本実施形態では、ゲート絶縁膜34の膜質が、TFTの
フラットバンド電圧(Vfb)ならびにしきい値電圧
(Vth)の変動を抑え、これらの電圧値が低い電圧で
固定されるような膜質を確保できる成膜条件、すなわち
成膜出力ならびに成膜温度の設定を行っている。特に、
本実施形態では、FT−IRピークトップの波数が±
0.5/cmの範囲に収まるように設定されている。例
えば、装置出力が1.5kwで、チャンバ内温度が10
0℃で、フラットバンド電圧(Vfb)=−5Vとした
場合、FT−IRピークトップの波数が1061cm-1
程度(波長9425nm程度)に設定する。なお、本実
施形態では、モニタ用基板28とガラス基板31とを同
時にスパッタリング装置11内に載置して成膜を行った
が、最初にモニタ用基板28のみに成膜を行って、この
膜質を評価した後に成膜条件の適正化を図った後、ガラ
ス基板31に対してゲート絶縁膜34を形成してもよ
い。
Then, the glass substrate 31 is placed again on the substrate holder 13 of the sputtering apparatus 11 shown in FIG. At this time, the monitor substrate 28 is also placed so as to be located on the light transmission opening 13A of the substrate holder 28. afterwards,
By operating the sputtering apparatus 11, a gate insulating film 34 of SiO 2 having a predetermined thickness is deposited as shown in FIG. In the glass substrate 31, the base insulating film 3
2 and a gate insulating film 34 are deposited on the polysilicon film 33. On the monitor substrate, only the gate insulating film 34 is deposited. Here, the film quality is evaluated using infrared spectroscopy. That is, the light from the light source 20 is
The light is incident on the spectroscopic analyzer 23 via the monitor substrate 28, the reflection plate 22, and the like, and the light affected by the infrared absorption in the gate insulating film 34 is spectrally measured. Based on the measurement result, a detection signal is output from the spectroscopic analyzer 23 to the arithmetic processing unit 24, and the arithmetic processing unit 24 outputs a control signal in consideration of the detection signal and the data in the storage unit 25.
5 and output to the temperature control means 17. Output control means 15
Sets the film formation conditions for optimizing the film quality of the gate insulating film 34 by inputting a control signal from the arithmetic output device 24 and controlling the power output of the sputtering device 11. At the same time, the temperature controller 17 receives a control signal and performs control for optimizing the temperature of the heater 16.
In the present embodiment, the film quality of the gate insulating film 34 is such that the variation of the flat band voltage (Vfb) and the threshold voltage (Vth) of the TFT is suppressed, and the film quality is fixed at a low voltage. The possible film forming conditions, that is, the film forming output and the film forming temperature are set. Especially,
In this embodiment, the wave number of the FT-IR peak top is ±
It is set to fall within the range of 0.5 / cm. For example, when the output of the apparatus is 1.5 kW and the temperature in the chamber is 10
When the flat band voltage (Vfb) is set to −5 V at 0 ° C., the wave number of the FT-IR peak top is 1061 cm −1.
(Wavelength: about 9425 nm). In the present embodiment, the monitor substrate 28 and the glass substrate 31 are simultaneously placed in the sputtering apparatus 11 to form a film. However, first, only the monitor substrate 28 is formed to form a film. After evaluating the conditions, the film formation conditions may be optimized, and then the gate insulating film 34 may be formed on the glass substrate 31.

【0020】次に、図4(B)に示すように、ゲート絶
縁膜34の上に例えばAlでなるゲート電極35をパタ
ーニングし、さらにその上に全面に層間絶縁膜としての
窒化シリコン膜36をプラズマCVD法により成膜す
る。その後、周知のフォトリソグラフィー技術および異
方性エッチング技術を用いて、窒化シリコン膜36とゲ
ート絶縁膜34にコンタクトホール37を開口し、ポリ
シリコン膜33を露出させる。そして、周知の技術を用
いてソース・ドレイン電極38を形成することにより、
ポリシリコンTFTが略完成する。
Next, as shown in FIG. 4B, a gate electrode 35 made of, for example, Al is patterned on the gate insulating film 34, and a silicon nitride film 36 as an interlayer insulating film is entirely formed on the gate electrode 35. The film is formed by a plasma CVD method. Thereafter, a contact hole 37 is opened in the silicon nitride film 36 and the gate insulating film 34 by using a known photolithography technique and an anisotropic etching technique, and the polysilicon film 33 is exposed. Then, by forming the source / drain electrodes 38 using a known technique,
The polysilicon TFT is almost completed.

【0021】上記実施形態によれば、ガラス基板31を
熱的に損傷させることなく低温工程でフラットバンド電
圧のばらつきが1V未満に制御された良質の絶縁膜を形
成することができる。このため、TFTなどの歩留まり
を大幅に向上させることができる。
According to the above embodiment, it is possible to form a high-quality insulating film in which the variation of the flat band voltage is controlled to less than 1 V in a low-temperature process without thermally damaging the glass substrate 31. Therefore, the yield of TFTs and the like can be significantly improved.

【0022】以上、実施形態について説明したが、本発
明はこれに限定されるものではなく、構成の要旨に付随
する各種の設計変更、材料変更、条件変更などが可能で
ある。例えば、上記実施形態においては、酸化シリコン
薄膜の形成方法に本発明を適用したが、窒化シリコン膜
の形成方法に本発明を適用することも勿論可能である。
この場合、Si−N結合の赤外線吸収状態を赤外分光法
で評価することにより、酸化シリコンの場合と同様に成
膜される薄膜の膜質の制御を容易に行うことが可能とな
る。また、上記実施形態においては、トランジスタ構造
が所謂トップゲート構造のものに本発明を適用して説明
したが、所謂ボトムゲート構造のトランジスタの製造に
本発明の薄膜の形成方法を適用することも勿論可能であ
る。さらに、上記実施形態では、成膜装置としてスパッ
タリング装置を用いたが、CVD装置などの他の成膜装
置に本発明を適用することも可能である。また、上記実
施形態においては、制御する成膜条件として成膜パワー
と成膜温度をパラメータとして用いたが、これらを同時
に制御してもよいし、一方のみを制御する構成としても
勿論よい。また、制御のパラメータとして他のパラメー
タを設定することも可能である。
Although the embodiment has been described above, the present invention is not limited to this, and various design changes, material changes, and condition changes accompanying the gist of the configuration are possible. For example, in the above embodiment, the present invention is applied to a method for forming a silicon oxide thin film, but it is of course possible to apply the present invention to a method for forming a silicon nitride film.
In this case, by evaluating the infrared absorption state of the Si—N bond by infrared spectroscopy, it is possible to easily control the quality of the thin film to be formed as in the case of silicon oxide. In the above embodiment, the present invention is applied to a transistor having a so-called top gate structure. However, the method for forming a thin film of the present invention may be applied to the manufacture of a transistor having a so-called bottom gate structure. It is possible. Further, in the above embodiment, a sputtering apparatus is used as a film forming apparatus. However, the present invention can be applied to another film forming apparatus such as a CVD apparatus. Further, in the above embodiment, the film forming power and the film forming temperature are used as parameters as the film forming conditions to be controlled. However, these may be controlled simultaneously or only one of them may be controlled. It is also possible to set other parameters as control parameters.

【0023】[0023]

【発明の効果】以上の説明から明らかなように、この発
明によれば、確実に特性の良好な薄膜を形成することが
でき、特に低温条件で良好な膜質の薄膜を形成する成膜
条件を、成膜装置に対して容易に設定できるという効果
を奏する。
As is apparent from the above description, according to the present invention, a thin film having good characteristics can be surely formed. This makes it possible to easily set the film forming apparatus.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態で用いるスパッタリング装置
を示す説明図。
FIG. 1 is an explanatory view showing a sputtering apparatus used in an embodiment of the present invention.

【図2】赤外分光法により検出したピークトップの波数
とフラットバンド電圧との関係を示すグラフ。
FIG. 2 is a graph showing a relationship between a peak-top wave number detected by infrared spectroscopy and a flat band voltage.

【図3】(A)〜(C)は実施形態のTFT製造工程を
示す断面図。
FIGS. 3A to 3C are cross-sectional views illustrating a TFT manufacturing process of the embodiment.

【図4】(A)および(B)は実施形態のTFT製造工
程を示す断面図。
FIGS. 4A and 4B are cross-sectional views showing a TFT manufacturing process of the embodiment.

【図5】ポリシリコンTFTの構造を示す断面図。FIG. 5 is a sectional view showing the structure of a polysilicon TFT.

【符号の説明】[Explanation of symbols]

11 スパッタリング装置 12 チャンバ 13 基板ホルダ 15 出力制御手段 16 ヒータ 17 温度制御手段 23 分光分析装置 24 演算処理装置 25 記憶手段 34 ゲート絶縁膜 DESCRIPTION OF SYMBOLS 11 Sputtering apparatus 12 Chamber 13 Substrate holder 15 Output control means 16 Heater 17 Temperature control means 23 Spectroscopy analyzer 24 Arithmetic processing unit 25 Storage means 34 Gate insulating film

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 成膜装置内に配置された基板上に薄膜を
成膜する工程と、 前記薄膜を成膜中に、前記薄膜に測定光を照射し、前記
薄膜の膜質を評価する工程と、 前記評価に応じて成膜条件の適正化を図る工程と、 からなることを特徴とする薄膜の形成方法。
A step of forming a thin film on a substrate disposed in a film forming apparatus; and a step of irradiating measurement light to the thin film during the formation of the thin film to evaluate a film quality of the thin film. And a step of optimizing film forming conditions according to the evaluation.
【請求項2】 前記測定光は、赤外線であることを特徴
とする請求項1記載の薄膜の形成方法。
2. The method according to claim 1, wherein the measuring light is infrared light.
【請求項3】 前記薄膜は、酸化シリコン膜であること
を特徴とする請求項1または請求項2に記載の薄膜の形
成方法。
3. The method according to claim 1, wherein the thin film is a silicon oxide film.
【請求項4】 前記薄膜の膜質を評価する工程は、前記
赤外線を前記酸化シリコン膜に照射し、Si−O結合の
吸収ピークに対応する波数または波長を検出する工程で
あることを特徴とする請求項3記載の薄膜の形成方法。
4. The step of evaluating the quality of the thin film is a step of irradiating the silicon oxide film with the infrared rays and detecting a wave number or a wavelength corresponding to an absorption peak of a Si—O bond. The method for forming a thin film according to claim 3.
【請求項5】 前記成膜条件の適正化を図る工程は、前
記評価に基づいて前記成膜装置の成膜出力電力を制御す
ることを特徴とする請求項1〜請求項4のいずれかに記
載の薄膜の形成方法。
5. The method according to claim 1, wherein in the step of optimizing the film forming conditions, the film forming output power of the film forming apparatus is controlled based on the evaluation. The method for forming a thin film according to the above.
【請求項6】 前記成膜条件の適正化を図る工程は、前
記評価に基づいて前記成膜装置内の成膜温度を制御する
ことを特徴とする請求項1〜請求項5のいずれかに記載
の薄膜の形成方法。
6. The method according to claim 1, wherein in the step of optimizing the film forming conditions, a film forming temperature in the film forming apparatus is controlled based on the evaluation. The method for forming a thin film according to the above.
【請求項7】 前記薄膜は、薄膜トランジスタの絶縁膜
であることを特徴とする請求項1〜請求項6のいずれか
に記載の薄膜の形成方法。
7. The method for forming a thin film according to claim 1, wherein the thin film is an insulating film of a thin film transistor.
JP22463796A 1996-08-08 1996-08-08 Thin film forming method Pending JPH1056010A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22463796A JPH1056010A (en) 1996-08-08 1996-08-08 Thin film forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22463796A JPH1056010A (en) 1996-08-08 1996-08-08 Thin film forming method

Publications (1)

Publication Number Publication Date
JPH1056010A true JPH1056010A (en) 1998-02-24

Family

ID=16816840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22463796A Pending JPH1056010A (en) 1996-08-08 1996-08-08 Thin film forming method

Country Status (1)

Country Link
JP (1) JPH1056010A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6994750B2 (en) 2001-09-10 2006-02-07 Matsushita Electric Industrial Co., Ltd. Film evaluating method, temperature measuring method, and semiconductor device manufacturing method
JP2007248093A (en) * 2006-03-14 2007-09-27 Casio Comput Co Ltd Film evaluating method
KR20210156199A (en) 2020-06-17 2021-12-24 도쿄엘렉트론가부시키가이샤 Film forming method and film forming apparatus
WO2023002854A1 (en) * 2021-07-21 2023-01-26 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6994750B2 (en) 2001-09-10 2006-02-07 Matsushita Electric Industrial Co., Ltd. Film evaluating method, temperature measuring method, and semiconductor device manufacturing method
JP2007248093A (en) * 2006-03-14 2007-09-27 Casio Comput Co Ltd Film evaluating method
JP4720555B2 (en) * 2006-03-14 2011-07-13 カシオ計算機株式会社 Membrane evaluation method
KR20210156199A (en) 2020-06-17 2021-12-24 도쿄엘렉트론가부시키가이샤 Film forming method and film forming apparatus
US11626330B2 (en) 2020-06-17 2023-04-11 Tokyo Electron Limited Film forming method and film forming apparatus
WO2023002854A1 (en) * 2021-07-21 2023-01-26 東京エレクトロン株式会社 Substrate processing method and substrate processing apparatus
KR20240031381A (en) 2021-07-21 2024-03-07 도쿄엘렉트론가부시키가이샤 Substrate processing method and substrate processing device

Similar Documents

Publication Publication Date Title
US6635495B2 (en) Infrared detecting element, infrared two-dimensional image sensor, and method of manufacturing the same
JPH10300662A (en) Method and unit for evaluating semiconductor film and method for forming semiconductor film
US20020135785A1 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US6815377B2 (en) Laser annealing method and apparatus for determining laser annealing conditions
JP2001110861A (en) Check method and device of semiconductor film, and manufacturing method of thin film transistor
KR101428115B1 (en) Array testing method using electric bias stress for tft array
TW202018810A (en) Normal-incidence in-situ process monitor sensor
KR20140136154A (en) Method and apparatus for real-time measuring deposition thickness and uniformity during deposition process
JPH1056010A (en) Thin film forming method
JPH07211919A (en) Manufacture of thin film transistor
JP2003234288A (en) Polycrystal semiconductor film and manufacturing method, and manufacturing device for semiconductor element
JP2002124708A (en) Thin film forming method, high dielectric capacity forming method, dielectric bolometer and infrared ray detecting element
JPH10144927A (en) Method for manufacturing pixel electrode of reflection type display unit
US6922243B2 (en) Method of inspecting grain size of a polysilicon film
KR100335556B1 (en) Method And Apparatus For Manufac turing Semiconductor Device
Ye et al. 12‐4: Late-News Paper: Reliability Improvement of IGZO and LTPS Hybrid TFTs Array Technology
JP3547979B2 (en) Apparatus and method for forming semiconductor film
JP2001085701A (en) Element having multilayer structure, its manufacturing device and its manufacturing method
JPH03217059A (en) Thin film transistor
JPH04226080A (en) Manufacture of thin film transistor
JP2013030542A (en) Evaluation method of amorphous semiconductor film, and method of manufacturing semiconductor device
JP3397715B2 (en) Method for manufacturing semiconductor device
US6099744A (en) Test sample fabrication technique
JP2001228081A (en) APPARATUS AND METHOD FOR DISCRIMINATING CRYSTAL STRUCTURE OF Ta THIN FILM
JP3016513B2 (en) Method and apparatus for manufacturing thin film semiconductor element