JPH1041464A - Variable capacitance capacitor and its manufacture - Google Patents

Variable capacitance capacitor and its manufacture

Info

Publication number
JPH1041464A
JPH1041464A JP21196196A JP21196196A JPH1041464A JP H1041464 A JPH1041464 A JP H1041464A JP 21196196 A JP21196196 A JP 21196196A JP 21196196 A JP21196196 A JP 21196196A JP H1041464 A JPH1041464 A JP H1041464A
Authority
JP
Japan
Prior art keywords
electrode
outer shell
substrate
film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21196196A
Other languages
Japanese (ja)
Inventor
Ryuichi Kubo
久保  竜一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP21196196A priority Critical patent/JPH1041464A/en
Publication of JPH1041464A publication Critical patent/JPH1041464A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To facilitate miniaturization and improve the Q value. SOLUTION: A bottom electrode 3, first sacrifice layer 14, top electrode 4 and second sacrifice layers 16 and 17 are successively laminated on a quartz board 2. Then, an SiO2 , film 8a is formed at the top by sputtering. Through holes 12 are formed on the SiO2 film 8a, etching solution is applied into the sacrifice layers (ZnO) 14, 16 and 17 through the through holes 12 to remove the layers by etching and a space 11 is formed in the SiO2 film 8. Under the condition that the space 11 is evacuated of air, an SiO2 film 8b is formed at top of the SiO2 film 8a to cover the through holes 12, and a variable capacity capacitor 1 is completed. Since an outer shell 10 is formed by the SiO2 films 8a and 8b which have small dielectric loss, the Q value is improved, and moreover, the element of the variable capacitance capacitor 1 is easily miniaturized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は高周波の変調回路等
に組み込まれる可変容量コンデンサおよびその製造方法
に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a variable capacitor incorporated in a high-frequency modulation circuit or the like and a method of manufacturing the same.

【0002】[0002]

【従来の技術】図4には可変容量コンデンサの一例が示
されている。この可変容量コンデンサ1は、Siやパイ
レックスガラス(商標名)等で形成された基板2と、こ
の基板2上に形成される下部電極3と、この下部電極3
の上側に空隙を介して対向配設される上部電極4と、こ
の上部電極4の上側に対向する領域に凹部21が形成され
たSi基板やパイレックスガラス基板等の第2の基板20
とを有して構成されており、上記下部電極3と上部電極
4により形成されるコンデンサ5が前記基板2,20の接
合により形成された空間22内に収容された構成となって
いる。
2. Description of the Related Art FIG. 4 shows an example of a variable capacitor. The variable capacitor 1 includes a substrate 2 formed of Si or Pyrex glass (trade name), a lower electrode 3 formed on the substrate 2, and a lower electrode 3.
And a second substrate 20 such as a Si substrate or a Pyrex glass substrate in which a recess 21 is formed in a region opposed to the upper side of the upper electrode 4 with an air gap therebetween.
The capacitor 5 formed by the lower electrode 3 and the upper electrode 4 is accommodated in a space 22 formed by joining the substrates 2 and 20.

【0003】上記可変容量コンデンサ1の下部電極3と
上部電極4は、第2の基板20に形成されたスルーホール
23と、導体パターン24とを介して交流の電源(図示せ
ず)と導通接続されており、上記電源から前記下部電極
3と上部電極4に電圧を印加すると、この電圧印加に起
因して下部電極3と上部電極4間にクーロン力が生じ
る。可変容量コンデンサ1はこのクーロン力を利用し、
前記上部電極4を図4に示す上・下方向に撓み変位させ
下部電極3と上部電極4の間隔を可変することによっ
て、下部電極3と上部電極4間の静電容量(コンデンサ
5の静電容量)を可変制御できるものである。そして、
この静電容量に対応する出力がスルーホール23を介して
外部へ取り出される。
The lower electrode 3 and the upper electrode 4 of the variable capacitor 1 are connected to through holes formed in a second substrate 20.
23 and a conductive pattern 24, which is electrically connected to an AC power supply (not shown). When a voltage is applied to the lower electrode 3 and the upper electrode 4 from the power supply, the lower A Coulomb force is generated between the electrode 3 and the upper electrode 4. The variable capacitor 1 utilizes this Coulomb force,
The upper electrode 4 is flexed and displaced upward and downward as shown in FIG. 4 to change the distance between the lower electrode 3 and the upper electrode 4 so that the capacitance between the lower electrode 3 and the upper electrode 4 (the capacitance of the capacitor 5). Capacity) can be variably controlled. And
An output corresponding to this capacitance is taken out through the through hole 23.

【0004】図4に示す可変容量コンデンサ1は、高周
波の変調回路等に組み込まれ、下部電極3と上部電極4
に高周波の交流電圧が印加されて上部電極4が高周波可
動することを想定して構成されたもので、下部電極3と
上部電極4、つまり、コンデンサ5を収容している空間
22が真空空間となっており、空気の粘性抵抗に起因した
上部電極4の高周波可動特性の悪化を防止するように形
成されている。
A variable capacitor 1 shown in FIG. 4 is incorporated in a high-frequency modulation circuit or the like, and includes a lower electrode 3 and an upper electrode 4.
The upper electrode 4 moves at a high frequency when a high-frequency AC voltage is applied to the lower electrode 3 and the upper electrode 4, that is, the space accommodating the capacitor 5.
Reference numeral 22 denotes a vacuum space, which is formed so as to prevent the high-frequency movable characteristics of the upper electrode 4 from deteriorating due to the viscous resistance of air.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、図4に
示すように、2枚の基板2,20を重ね合わせているため
に可変容量コンデンサ1の素子の厚みDが基板2枚分の
厚みとなって非常に厚く、また、基板2と基板20を確実
に接合させ空間22の内部を真空封止するためには接合面
積を広くとらなければならず、可変容量コンデンサ1の
素子の小型化が非常に困難であるという問題がある。
However, as shown in FIG. 4, since the two substrates 2 and 20 are overlaid, the thickness D of the element of the variable capacitor 1 is equal to the thickness of the two substrates. In addition, in order to securely join the substrate 2 and the substrate 20 and to seal the inside of the space 22 under vacuum, a large bonding area is required. There is a problem that is difficult.

【0006】また、図4に示す可変容量コンデンサ1
は、基板2上に下部電極3や上部電極4や導体パターン
24を形成した後に、その基板2と、基板20とを接合する
工程を経て製造されるが、上記基板2と基板20を接合さ
せるためには基板2,20を500℃以上の高温に加熱しな
ければならず、この高温加熱により基板2上の下部電極
3等を形成する金属が溶解・拡散し、下部電極3や上部
電極4や導体パターン24が損傷してしまう虞れがある。
A variable capacitor 1 shown in FIG.
Are the lower electrode 3, the upper electrode 4, and the conductor pattern on the substrate 2.
After the formation of 24, it is manufactured through a process of joining the substrate 2 and the substrate 20. In order to join the substrate 2 and the substrate 20, the substrates 2 and 20 are heated to a high temperature of 500 ° C. or more. This high-temperature heating may cause the metal forming the lower electrode 3 and the like on the substrate 2 to melt and diffuse, thereby damaging the lower electrode 3, the upper electrode 4, and the conductor pattern 24.

【0007】さらに、前記コンデンサ5の出力はスルー
ホール23を介して外部へ導かれるが、スルーホール23は
電気抵抗成分が大きく電気伝導度が悪いために、その電
気抵抗成分によってコンデンサ5の出力、つまり、可変
容量コンデンサ1の出力のQ値が悪化するという問題が
ある。
Further, the output of the capacitor 5 is guided to the outside through the through-hole 23. Since the through-hole 23 has a large electric resistance component and poor electric conductivity, the output of the capacitor 5 depends on the electric resistance component. That is, there is a problem that the Q value of the output of the variable capacitor 1 is deteriorated.

【0008】本発明は上記課題を解決するためになされ
たものであり、その第1の目的は、可変容量コンデンサ
の素子の小型化が図れ、基板の高温加熱による金属の溶
解・拡散の問題を回避して電極や導体パターン等の損傷
がない可変容量コンデンサおよびその製造方法を提供す
ることであり、第2の目的は、可変容量コンデンサの出
力のQ値を向上させることができる可変容量コンデンサ
およびその製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems. The first object of the present invention is to reduce the size of the element of the variable capacitor and to solve the problem of melting and diffusion of metal due to high-temperature heating of the substrate. A second object of the present invention is to provide a variable capacitor which avoids damage to electrodes and conductor patterns and the like and a method for manufacturing the same. A second object is to provide a variable capacitor capable of improving the Q value of the output of the variable capacitor. It is to provide a manufacturing method thereof.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
に、本発明は次のように構成されている。すなわち、可
変容量コンデンサの発明は、基板面上に形成された下部
電極と、この下部電極の上側に空隙を介して対向配設さ
れる上部電極とを有し、上記上部電極の上側は絶縁体の
膜により形成された外殻により非抱束状態で覆われ、下
部電極と上部電極は上記外殻と基板により形成された真
空空間内に収容されており、上記下部電極に導通接続さ
れる下部側接続電極と、上記上部電極に導通接続される
上部側接続電極とが前記真空空間内から外部の基板面上
へ引き出し形成されている構成をもって前記課題を解決
する手段としている。
In order to achieve the above object, the present invention is configured as follows. That is, the invention of a variable capacitor includes a lower electrode formed on a substrate surface, and an upper electrode disposed above the lower electrode with a gap therebetween, and the upper electrode is provided with an insulator. The lower electrode and the upper electrode are housed in a vacuum space formed by the outer shell and the substrate, and are electrically connected to the lower electrode. The above object is achieved by a configuration in which a side connection electrode and an upper side connection electrode electrically connected to the upper electrode are drawn out from the vacuum space onto an external substrate surface.

【0010】可変容量コンデンサの製造方法における第
1の発明は、基板面上に下部電極と、この下部電極から
延長形成される下部側接続電極とを形成して上記下部電
極の上側に第1の犠牲層を積層形成し、次に、その第1
の犠牲層の上側における下部電極の対向位置に上部電極
を積層形成し、基板面上には上記上部電極から引き出し
て延長される上部側接続電極を形成し、然る後、前記下
部電極と上部電極の対向領域を覆う第2の犠牲層を積層
形成し、その第2の犠牲層の上側に絶縁体の膜から成る
外殻を積層形成し、次に、前記第2の犠牲層に通じる貫
通孔を上記外殻に設け、この貫通孔から前記第1と第2
の犠牲層にエッチング液を侵入させて第1と第2の犠牲
層をエッチング除去し、前記下部電極と上部電極の間に
空隙を形成すると共に外殻の内部に空間を形成し、真空
雰囲気中で前記貫通孔を閉鎖して外殻の内部を真空空間
とする構成をもって前記課題を解決する手段としてい
る。
According to a first aspect of a method for manufacturing a variable capacitor, a lower electrode and a lower connection electrode extending from the lower electrode are formed on a substrate surface, and a first electrode is formed above the lower electrode. A sacrificial layer is laminated and then the first
An upper electrode is formed on the upper surface of the sacrificial layer opposite to the lower electrode, and an upper connection electrode extending from the upper electrode is formed on the substrate surface. A second sacrifice layer covering the facing region of the electrode is formed by lamination, an outer shell made of an insulator film is formed on the second sacrifice layer, and then a through hole is formed to communicate with the second sacrifice layer. A hole is provided in the outer shell, and the first and second holes are formed through the through hole.
The first and second sacrificial layers are removed by etching by injecting an etchant into the sacrificial layer, forming a gap between the lower electrode and the upper electrode and forming a space inside the outer shell, The means for solving the above-mentioned problem has a configuration in which the through hole is closed to make the inside of the outer shell a vacuum space.

【0011】可変容量コンデンサの製造方法における第
2の発明は、上記可変容量コンデンサの製造方法におけ
る第1の発明の構成に加えて、下部電極と上部電極の対
向領域を覆う外殻の内部空間を真空空間とした後に、そ
の真空空間の外側の下部側接続電極と上部側接続電極の
上側に積層形成された外殻を除去し上記真空空間の外側
の基板面上の下部側接続電極と上部側接続電極を外部へ
露出させる構成をもって前記課題を解決する手段として
いる。
According to a second aspect of the method of manufacturing a variable capacitor, in addition to the configuration of the first aspect of the method of manufacturing a variable capacitor, an inner space of an outer shell that covers a region where the lower electrode and the upper electrode are opposed to each other is provided. After forming the vacuum space, the outer shell laminated on the lower connection electrode and the upper connection electrode outside the vacuum space is removed, and the lower connection electrode and the upper side on the substrate surface outside the vacuum space are removed. A configuration for exposing the connection electrode to the outside is a means for solving the above problem.

【0012】可変容量コンデンサの製造方法における第
3の発明は、上記可変容量コンデンサの製造方法におけ
る第1又は第2の発明を構成する第1および第2の犠牲
層は酸化亜鉛により形成されている構成をもって前記課
題を解決する手段としている。
In a third aspect of the method for manufacturing a variable capacitor, the first and second sacrificial layers constituting the first or second aspect of the method for manufacturing a variable capacitor are formed of zinc oxide. The configuration is a means for solving the above problem.

【0013】上記構成の発明において、下部電極と上部
電極を絶縁体の膜により形成された外殻で覆い、この外
殻と基板により形成された真空空間内に下部電極と上部
電極を収容する。
In the invention having the above construction, the lower electrode and the upper electrode are covered with an outer shell formed of an insulating film, and the lower electrode and the upper electrode are accommodated in a vacuum space formed by the outer shell and the substrate.

【0014】上記絶縁体の膜の厚みは基板の厚みよりも
格段に薄くすることが可能であることから、基板2枚を
利用して下部電極と上部電極を真空空間に収容する場合
に比べて、可変容量コンデンサの素子の厚みを薄くする
ことが可能で、可変容量コンデンサの素子の小型化が図
れる。
Since the thickness of the insulator film can be made much thinner than the thickness of the substrate, the thickness of the film is lower than that in the case where the lower electrode and the upper electrode are housed in a vacuum space using two substrates. Further, the thickness of the element of the variable capacitor can be reduced, and the element of the variable capacitor can be reduced in size.

【0015】また、この発明の可変容量コンデンサは、
基板面上に下部電極と第1の犠牲層と上部電極と第2の
犠牲層と外殻を順次積層形成する製造工程を経て、製造
完成される。その製造過程で基板を、例えば500 ℃以上
の高温に加熱することはなく、基板の高温加熱による金
属の溶解・拡散の虞れがない。このことから、金属の溶
解・拡散に起因した下部電極や上部電極の損傷の問題が
回避される。
Further, the variable capacitor of the present invention comprises:
Manufacturing is completed through a manufacturing process of sequentially forming a lower electrode, a first sacrifice layer, an upper electrode, a second sacrifice layer, and an outer shell on a substrate surface. In the manufacturing process, the substrate is not heated to a high temperature of, for example, 500 ° C. or more, and there is no fear that the metal is melted and diffused by heating the substrate at a high temperature. This avoids the problem of damage to the lower and upper electrodes caused by the dissolution and diffusion of the metal.

【0016】[0016]

【発明の実施の形態】以下、この発明における実施の形
態例を図面に基づいて説明する。図1の(a)には本発
明に係る可変容量コンデンサの一実施の形態例の斜視図
が、図1の(b)には図1の(a)におけるA−A断面
図がそれぞれ示されている。この可変容量コンデンサ1
は、図1の(a)と(b)に示すように、石英基板等の
絶縁体の基板2と、下部電極3と、上部電極4と、前記
下部電極3から延長形成される下部側接続電極6と、前
記上部電極4から引き出し延長される上部側接続電極7
と、絶縁体である酸化シリコン(SiO2 )の膜8a,
8b(このSiO2 膜の誘電率は例えば3.6 と非常に低
い)から成る外殻10とを有して構成されている。
Embodiments of the present invention will be described below with reference to the drawings. 1A is a perspective view of an embodiment of a variable capacitor according to the present invention, and FIG. 1B is a cross-sectional view taken along line AA in FIG. 1A. ing. This variable capacitor 1
As shown in FIGS. 1A and 1B, an insulating substrate 2 such as a quartz substrate, a lower electrode 3, an upper electrode 4, and a lower connection extending from the lower electrode 3 are formed. An electrode 6 and an upper connection electrode 7 extended from the upper electrode 4
And a film 8a of silicon oxide (SiO 2 ) as an insulator.
8b (the dielectric constant of this SiO 2 film is very low, for example, 3.6).

【0017】同図に示すように、基板2の面上に下部電
極3が形成され、下部電極3の上側には空隙を介して上
部電極4が対向配設されており、これら下部電極3と上
部電極4により構成されるコンデンサ5は空間を介して
外殻10によって覆われ、このコンデンサ5は外殻10と基
板2によって形成された空間11内に収容されている。こ
の空間11は、コンデンサ5に高周波の交流電圧を印加し
上部電極4を高周波可動させるときに上部電極4の高周
波可動特性が良好となる真空状態(例えば、気圧約1Pa
の状態)となっている。
As shown in FIG. 1, a lower electrode 3 is formed on a surface of a substrate 2, and an upper electrode 4 is disposed above the lower electrode 3 with a gap therebetween. The capacitor 5 constituted by the upper electrode 4 is covered by an outer shell 10 through a space, and the capacitor 5 is housed in a space 11 formed by the outer shell 10 and the substrate 2. This space 11 is in a vacuum state (for example, at a pressure of about 1 Pa) in which the high-frequency movable characteristics of the upper electrode 4 are improved when a high-frequency AC voltage is applied to the capacitor 5 to move the upper electrode 4 at high frequency.
State).

【0018】また、前記下部電極3と導通接続する下部
側接続電極6と、前記上部電極4と導通接続する上部側
接続電極7とがそれぞれ前記真空空間11から外部の基板
2の面上へ引き出し形成され、その引き出された部分の
下部側接続電極6と上部側接続電極7の上側はAu等の
金属によりコーティングされて露出されている。
A lower connection electrode 6 electrically connected to the lower electrode 3 and an upper connection electrode 7 electrically connected to the upper electrode 4 are respectively drawn out of the vacuum space 11 onto the surface of the external substrate 2. The upper portions of the lower connection electrode 6 and the upper connection electrode 7 which are formed and drawn out are coated with a metal such as Au and are exposed.

【0019】さらに、前記SiO2 膜8aには空間11の
真空排気用の複数の貫通孔12が形成されており、これら
貫通孔12から空間11の空気を真空排気した後に、貫通孔
12にSiO2 膜8bの材料を充填し該貫通孔12を完全に
閉鎖して空間11を真空封止している。さらにまた、上部
電極4の表裏両面上にはSiO2 膜13が形成されてい
る。
Further, a plurality of through holes 12 for evacuating the space 11 are formed in the SiO 2 film 8a.
12 is filled with the material of the SiO 2 film 8b, the through hole 12 is completely closed, and the space 11 is vacuum-sealed. Furthermore, SiO 2 films 13 are formed on both front and back surfaces of the upper electrode 4.

【0020】この実施の形態例の可変容量コンデンサは
上記のように構成されており、以下に、この可変容量コ
ンデンサの製造方法の一例を図2と図3に基づき説明す
る。
The variable capacitor of this embodiment is configured as described above, and an example of a method of manufacturing the variable capacitor will be described below with reference to FIGS.

【0021】まず、図2の(a)に示すように、石英等
の絶縁体の基板2の面上に、下部電極3と、この下部電
極3から図2の(a)に示す右側へ延長された下部側接
続電極6とを金(Au)等の金属により形成し、上記下
部電極3の上側に第1の犠牲層である酸化亜鉛(Zn
O)の層14をスパッタ法により積層形成する(このZn
O層14のスパッタ形成時における基板2の加熱温度は約
100 ℃)。そして、この第1の犠牲層14の上側および第
1の犠牲層14より左側の基板面領域上にSiO2膜13を
積層形成し、その後、このSiO2 膜13の上側にアルミ
ニウム(Al)等の金属を積層形成し、前記下部電極3
に対向する上部電極4と、この上部電極4に導通接続す
る上部側接続電極7とを形成する。
First, as shown in FIG. 2A, a lower electrode 3 is formed on an insulating substrate 2 made of quartz or the like and extended from the lower electrode 3 to the right side as shown in FIG. 2A. The lower connection electrode 6 is formed of a metal such as gold (Au), and zinc oxide (Zn) as a first sacrificial layer is formed on the lower electrode 3.
O) layer 14 is formed by lamination by sputtering (this Zn
The heating temperature of the substrate 2 during the sputter formation of the O layer 14 is about
100 ° C). Then, an SiO 2 film 13 is formed on the substrate surface region on the upper side of the first sacrifice layer 14 and on the left side of the first sacrifice layer 14, and thereafter, aluminum (Al) or the like is formed on the upper side of the SiO 2 film 13. Of the lower electrode 3
Is formed, and an upper-side connection electrode 7 electrically connected to the upper electrode 4 is formed.

【0022】そして、上部電極4の上側と、図1の
(a)と(b)に示す外殻10の内部となる部分の上部側
接続電極7の上側とにSiO2 膜13を形成し、図1の
(a)に示すように露出される下部側接続電極6と上部
側接続電極7の部分にコーティング材であるAu等の金
属15を積層形成する。
Then, an SiO 2 film 13 is formed on the upper side of the upper electrode 4 and on the upper side of the upper side connection electrode 7 in the portion inside the outer shell 10 shown in FIGS. 1 (a) and 1 (b). As shown in FIG. 1A, a metal 15 such as Au, which is a coating material, is laminated on the exposed lower connection electrode 6 and upper connection electrode 7.

【0023】次に、上記基板の上側にZnO層をスパッ
タ法により積層形成し、その後、図2の(b)に示すよ
うに、下部電極3と上部電極4の対向領域を覆う部分
(16)以外の余分なZnO層を取り除く。そして、図2
の(c)に示すように、その残ったZnO層16の上側に
ZnO層17をスパッタ法により積層形成する。上記Zn
O層16,17により第2の犠牲層が構成されており、この
第2の犠牲層(ZnO層16,17)のスパッタ形成時には
基板2は約100 ℃に加熱される。
Next, a ZnO layer is formed by lamination on the upper side of the substrate by a sputtering method, and thereafter, as shown in FIG. 2B, a portion (16) covering the facing region of the lower electrode 3 and the upper electrode 4 Excess ZnO layers other than the above are removed. And FIG.
As shown in (c), a ZnO layer 17 is formed on the remaining ZnO layer 16 by a sputtering method. The above Zn
A second sacrifice layer is constituted by the O layers 16 and 17, and the substrate 2 is heated to about 100 ° C. when the second sacrifice layer (ZnO layers 16 and 17) is formed by sputtering.

【0024】上記のように、ZnO層16,17を分けて形
成することによって、下部電極3と上部電極4の対向領
域を覆う部分以外の第2の犠牲層17a,17bの厚みを上
記対向領域を覆う部分の第2の犠牲層の厚みよりも薄く
形成することが可能となる。
As described above, by forming the ZnO layers 16 and 17 separately, the thickness of the second sacrificial layers 17a and 17b other than the portion covering the opposing region of the lower electrode 3 and the upper electrode 4 is reduced. Can be formed to be thinner than the thickness of the second sacrifice layer covering the portion.

【0025】さらに、図2の(d)に示すように、Zn
O層17の上側にSiO2 膜8aをスパッタ法により積層
形成する。このSiO2 膜8aのスパッタ成膜時には基
板2は約150 ℃に加熱される。そして、図1の(a)と
(b)に示す外殻10を形成する部分以外のSiO2 膜8
aを取り除き、然る後、残ったSiO2 膜8aに、図3
の(e)に示すように、ZnO層17(17a,17b)に通
じる貫通孔12をRIE(反応イオンエッチング)により
設ける。
Further, as shown in FIG.
On top of the O layer 17, an SiO 2 film 8a is laminated by sputtering. The substrate 2 is heated to about 150 ° C. when the SiO 2 film 8a is formed by sputtering. Then, the SiO 2 film 8 other than the portion where the outer shell 10 is formed as shown in FIGS.
a. Then, the remaining SiO 2 film 8a is
As shown in (e), a through hole 12 communicating with the ZnO layer 17 (17a, 17b) is provided by RIE (reactive ion etching).

【0026】その後、上記貫通孔12からZnO層14,1
6,17へエッチング液(エッチャント)を侵入させ、図
3の(f)に示すように、ZnO層14,16,17をエッチ
ング除去し、下部電極3と上部電極4の間に空隙を形成
すると共にSiO2 膜8aの内部に空間11を形成する。
Thereafter, the ZnO layers 14 and 1
An etchant (etchant) is made to enter the layers 6 and 17, and the ZnO layers 14, 16 and 17 are removed by etching, as shown in FIG. 3F, to form a gap between the lower electrode 3 and the upper electrode 4. At the same time, a space 11 is formed inside the SiO 2 film 8a.

【0027】上記エッチング液は、第1と第2の犠牲層
(ZnO層14,16,17)をエッチングするが、下部電極
3や上部電極4や下部側接続電極6や上部側接続電極7
を形成している金属(例えば、Auやアルミニウム)
や、SiO2 膜13,8aをエッチングしないものであ
り、例えば、濃硝酸やアセチルアセトンが上記エッチン
グ液として使用される。
The above-mentioned etching solution etches the first and second sacrificial layers (ZnO layers 14, 16, 17). The lower electrode 3, the upper electrode 4, the lower connection electrode 6, and the upper connection electrode 7 are etched.
(Eg, Au and aluminum)
Alternatively, the SiO 2 films 13 and 8a are not etched. For example, concentrated nitric acid or acetylacetone is used as the etching solution.

【0028】その後、図3の(f)に示す基板2を真空
装置であるSiO2 膜8bの成膜装置の排気室内に設置
し、排気室内の真空排気を行うと共に、前記SiO2
8aの内部空間11の空気を貫通孔12を介して排気する。
そして、排気室内およびSiO2 膜8aの内部空間11の
真空状態がSiO2 膜8bのスパッタ成膜に適切で、か
つ、上部電極4の高周波可動特性が良好となる真空状態
(例えば、気圧約1Paの状態)となった状態で、図3の
(g)に示すように、SiO2 膜8aの上側にSiO2
膜8bを形成すると共に、SiO2 膜8bの材料で貫通
孔12を閉鎖する。このようにして、SiO2 膜8a,8
bから成る外殻10が形成されると同時に、貫通孔12が塞
がれて外殻10の内部空間11を、上部電極4の高周波可動
特性が良好となる真空状態に封止する。
Thereafter, the substrate 2 shown in FIG. 3 (f) is set in the exhaust chamber of the SiO 2 film 8b film forming apparatus which is a vacuum apparatus, and the vacuum chamber is evacuated and the SiO 2 film 8a is evacuated. The air in the internal space 11 is exhausted through the through hole 12.
Then, the vacuum state in the exhaust chamber and the internal space 11 of the SiO 2 film 8a is suitable for the sputter deposition of the SiO 2 film 8b, and the high-frequency movable characteristics of the upper electrode 4 are good (for example, the atmospheric pressure is about 1 Pa). 3), the SiO 2 film 8a is formed on the upper side of the SiO 2 film 8a as shown in FIG.
While forming the film 8b, the through hole 12 is closed with the material of the SiO 2 film 8b. Thus, the SiO 2 films 8a, 8
At the same time as the outer shell 10 made of b is formed, the through-hole 12 is closed and the inner space 11 of the outer shell 10 is sealed in a vacuum state in which the high-frequency movable characteristics of the upper electrode 4 are improved.

【0029】然る後、上記真空空間11の外側の基板面上
の下部側接続電極6と上部側接続電極7の上側に形成さ
れたSiO2 膜8b(外殻10)を、図3の(h)に示す
ように、エッチング除去して、可変容量コンデンサ1が
完成する。
After that, the SiO 2 film 8b (outer shell 10) formed on the lower connection electrode 6 and the upper connection electrode 7 on the substrate surface outside the vacuum space 11 is removed by the method shown in FIG. As shown in h), the variable capacitor 1 is completed by etching and removing.

【0030】この実施の形態例によれば、SiO2 膜8
a,8bから成る絶縁体の膜で外殻10を形成し、この外
殻10の内部空間11に下部電極3と上部電極4から成るコ
ンデンサ5を収容する構成とし、上記外殻10の膜の厚み
は従来例に示した図4の基板20の厚みよりも格段に薄く
することが可能であるから、可変容量コンデンサ1の素
子の厚みを非常に薄くすることができる。
According to this embodiment, the SiO 2 film 8
The outer shell 10 is formed of an insulating film composed of a and 8b, and the capacitor 5 including the lower electrode 3 and the upper electrode 4 is accommodated in the inner space 11 of the outer shell 10. Since the thickness can be much smaller than the thickness of the substrate 20 of FIG. 4 shown in the conventional example, the thickness of the element of the variable capacitor 1 can be made extremely thin.

【0031】また、SiO2 膜8a,8bはスパッタ法
により成膜形成されており、このようにスパッタ法を用
いて形成された膜は基板2や、下部側接続電極6や上部
側接続電極7等の金属膜や、SiO2 等の絶縁膜等との
密着性が高いために、外殻10であるSiO2 膜8a,8
bと、この外殻10が密着する基板2側との結合面積を小
さくしても、SiO2 膜8a,8bと基板2側の結合部
分に前記真空空間11から外部に通じる隙間ができてしま
うということがなく、確実にSiO2 膜8a,8b、つ
まり、外殻10を基板2の上側に隙間なく一体形成するこ
とができる。したがって、外殻10と基板2側との結合面
積を小さくすることができる。
The SiO 2 films 8a and 8b are formed by sputtering. The films formed by sputtering are the substrate 2, the lower connection electrode 6 and the upper connection electrode 7. a metal film or the like, due to the high adhesion between the insulating film and the like such as SiO 2, SiO 2 film 8a is an outer shell 10, 8
Even if the bonding area between b and the substrate 2 to which the outer shell 10 is in close contact is reduced, a gap from the vacuum space 11 to the outside is formed at the bonding portion between the SiO 2 films 8a and 8b and the substrate 2 side. Therefore, the SiO 2 films 8a and 8b, that is, the outer shell 10 can be surely formed integrally with the upper side of the substrate 2 without any gap. Therefore, the coupling area between the outer shell 10 and the substrate 2 can be reduced.

【0032】上記のように、外殻10の結合面積が小さく
できると共に、前記の如く、可変容量コンデンサ1の素
子の厚みを薄くすることができることから、可変容量コ
ンデンサ1の素子の小型化を図ることが容易となり、M
MIC(マイクロ波モノリシック集積回路)等の非常に
小型の装置に組み込むことが可能となる。
As described above, since the coupling area of the outer shell 10 can be reduced and the thickness of the variable capacitor 1 can be reduced as described above, the size of the variable capacitor 1 can be reduced. Is easy, M
It can be incorporated in very small devices such as MIC (microwave monolithic integrated circuit).

【0033】さらに、従来では、図4に示すように、コ
ンデンサ5を真空封止するのに、コンデンサ支持用の基
板2と上側の基板20の2枚の基板を必要としたが、この
実施の形態例では基板面上に外殻の膜を形成してコンデ
ンサ5を真空封止するので、上記上側の基板20は必要な
く、基板20を用いない分、材料コストを低く抑えること
ができる。
Further, conventionally, as shown in FIG. 4, two substrates, a substrate 2 for supporting the capacitor and an upper substrate 20, were required to vacuum seal the capacitor 5, but in this embodiment, In the embodiment, since the outer shell film is formed on the substrate surface and the capacitor 5 is vacuum-sealed, the upper substrate 20 is not required, and the material cost can be reduced because the substrate 20 is not used.

【0034】さらに、従来では、上記コンデンサ支持用
の基板2の上側に上側の基板20を接合する製造工程を経
て、可変容量コンデンサ1が製造されていたが、基板2
の上側にSiO2 等の低誘電物質の基板を接合する技術
がないために、上記基板20を低誘電物質により形成する
ことができず、基板20はSiやパイレックスガラス(商
標名)等の誘電物質により形成しなければならなかっ
た。上記Siやパイレックスガラスは誘電損失が大きい
ために可変容量コンデンサ1の出力のQ値を低下させて
いた。
Further, conventionally, the variable capacitor 1 was manufactured through a manufacturing process in which the upper substrate 20 was bonded to the upper side of the capacitor supporting substrate 2.
Since there is no technology for joining a substrate made of a low dielectric material such as SiO 2 to the upper side of the substrate, the substrate 20 cannot be formed of a low dielectric material, and the substrate 20 is made of a dielectric material such as Si or Pyrex glass (trade name). Had to be formed by the material. Since the above-mentioned Si and Pyrex glass have a large dielectric loss, the Q value of the output of the variable capacitor 1 has been reduced.

【0035】これに対して、この実施の形態例では、基
板面上にスパッタ法を利用して外殻10の膜を形成するよ
うにしたので、基板2の上側に低誘電物質であるSiO
2 の膜で外殻10を形成することができ、このSiO2
の誘電損失は小さいので、可変容量コンデンサ1の出力
のQ値を向上させることができる。
On the other hand, in this embodiment, the film of the outer shell 10 is formed on the substrate surface by using the sputtering method.
The outer shell 10 can be formed of the film 2 and the dielectric loss of the SiO 2 film is small, so that the Q value of the output of the variable capacitor 1 can be improved.

【0036】また、従来では、スルーホール23を介し
て、可変容量コンデンサ1の出力を外部へ取り出してお
り、スルーホール23は電気抵抗成分が大きく電気伝導度
が悪いためにその電気抵抗成分によって可変容量コンデ
ンサ1の出力のQ値が悪化していたが、この実施の形態
例の可変容量コンデンサ1では、スルーホールを設け
ず、下部電極3と上部電極4から真空空間の外部へ直接
的に引き出した下部側接続電極6と上部側接続電極7を
設け、可変容量コンデンサ1の出力は上部側接続電極7
あるいは下部側接続電極6を介して直接的に外部へ導か
れているので、スルーホールを介さない分、可変容量コ
ンデンサ1の出力のQ値の悪化を防止することができ
る。
In the prior art, the output of the variable capacitor 1 is taken out to the outside through the through hole 23. Since the through hole 23 has a large electric resistance component and poor electric conductivity, it is variable by the electric resistance component. Although the Q value of the output of the capacitor 1 was deteriorated, in the variable capacitor 1 of this embodiment, the through-hole was not provided, and the variable capacitor 1 was directly drawn from the lower electrode 3 and the upper electrode 4 to the outside of the vacuum space. The lower connection electrode 6 and the upper connection electrode 7 are provided, and the output of the variable capacitor 1 is connected to the upper connection electrode 7.
Alternatively, since the liquid crystal is directly guided to the outside via the lower connection electrode 6, the deterioration of the Q value of the output of the variable capacitor 1 can be prevented because of the absence of the through hole.

【0037】その上、この実施の形態例の可変容量コン
デンサ1は、下部電極3や上部電極4等が形成された基
板2を500 ℃以上の高温に加熱することなく製造できる
ので(例えば、第1や第2の犠牲層14,16,17の形成時
における基板の加熱温度は約100 ℃、SiO2 膜8a,
8bの形成時における基板の加熱温度は約150 ℃)、下
部電極3や上部電極4や下部側接続電極6や上部側接続
電極7が基板の高温加熱に起因して溶解・拡散し損傷す
ることもなく、また、可変容量コンデンサ1の出力を外
部へ取り出す電極(この実施の形態例では上部側接続電
極7)をアルミニウム等の電気抵抗成分が小さく電気伝
導度が良い金属によって形成しているので、電気抵抗成
分に起因した可変容量コンデンサ1の出力経路上におけ
る可変容量コンデンサ1の出力のQ値の悪化を防止する
ことができる。
In addition, the variable capacitor 1 of this embodiment can be manufactured without heating the substrate 2 on which the lower electrode 3 and the upper electrode 4 and the like are formed to a high temperature of 500 ° C. or more (for example, The heating temperature of the substrate at the time of forming the first and second sacrificial layers 14, 16, 17 was about 100 ° C., and the SiO 2 film 8a,
The heating temperature of the substrate during the formation of 8b is about 150 ° C.), and the lower electrode 3, the upper electrode 4, the lower connection electrode 6, and the upper connection electrode 7 are melted, diffused, and damaged due to the high temperature heating of the substrate. Further, since the electrode for taking out the output of the variable capacitor 1 to the outside (the upper connection electrode 7 in this embodiment) is formed of a metal such as aluminum having a small electric resistance component and good electric conductivity. In addition, it is possible to prevent deterioration of the Q value of the output of the variable capacitor 1 on the output path of the variable capacitor 1 due to the electric resistance component.

【0038】さらに、前記の如く、この実施の形態例で
は、従来例のように基板2の上側に基板20を接合するの
ではなく、基板2の上側に外殻10であるSiO2 膜8
a,8bをスパッタ法により結合形成するので、真空空
間11内から外部の基板面上に下部側接続電極6や上部側
接続電極7を引き出し形成することが可能となる。前記
の如く、外殻10と該外殻10を結合する部分の結合面積が
小さくてよく、つまり、図1の(b)に示す結合長さL
が短くて済むことから、上記下部側接続電極6や上部側
接続電極7の引き出し方向の長さは、非常に短くするこ
とが可能で、上記電極6,7を短くすることによって、
電極6,7の電気抵抗成分がより小さくなり、可変容量
コンデンサ1の出力のQ値を向上させることができる。
Further, as described above, in this embodiment, the SiO 2 film 8 as the outer shell 10 is provided on the upper side of the substrate 2 instead of bonding the substrate 20 on the upper side of the substrate 2 as in the conventional example.
Since a and 8b are joined and formed by the sputtering method, the lower connection electrode 6 and the upper connection electrode 7 can be drawn out from the vacuum space 11 onto the external substrate surface. As described above, the coupling area between the outer shell 10 and the portion connecting the outer shell 10 may be small, that is, the coupling length L shown in FIG.
Can be very short, the length of the lower connection electrode 6 and the upper connection electrode 7 in the pull-out direction can be extremely short. By shortening the electrodes 6 and 7,
The electric resistance components of the electrodes 6 and 7 become smaller, and the Q value of the output of the variable capacitor 1 can be improved.

【0039】さらに、この実施の形態例では、上部電極
4等を収容する空間11を形成した後に、空間11内の空気
を貫通孔12から真空排気し、空間11内の状態が上部電極
4の高周波可動特性が良好となる真空状態となった状態
で貫通孔12を閉鎖するようにしたので、上部電極4等を
収容する空間11が上部電極4の高周波可動特性が良好と
なる真空状態に真空封止され、空気の粘性抵抗に起因し
た上部電極4の高周波可動特性の悪化を回避することが
できる。
Further, in this embodiment, after the space 11 for accommodating the upper electrode 4 and the like is formed, the air in the space 11 is evacuated from the through hole 12 so that the state in the space 11 Since the through-hole 12 is closed in a vacuum state in which the high-frequency movable characteristics are good, the space 11 for accommodating the upper electrode 4 and the like is evacuated to a vacuum state in which the high-frequency movable characteristics of the upper electrode 4 become good. It is possible to avoid deterioration of the high-frequency movable characteristics of the upper electrode 4 due to the sealing and the viscous resistance of air.

【0040】ところで、可変容量コンデンサ1を製造す
る工程で用いられる第1や第2の犠牲層はPSG(リン
・ケイ素ガラス)やSiO2 で形成することが考えられ
るが、これらPSGやSiO2 に対するエッチング液は
HF系の溶液を用いなければならず、HF系の溶液はア
ルミニウムやNi等の金属の殆どをエッチングしてしま
うことから、下部電極3や上部電極4を形成する材料は
HF系のエッチング液にエッチングされないAu等の極
一部の貴金属に限定されてしまう。これらAu等の貴金
属により形成した上部電極4は電極材料の密度が大きい
ために共振周波数が低く、その上部電極4を有した可変
容量コンデンサ1を変調素子として利用した場合、変調
速度の自由度(可変範囲)が非常に狭いものとなる。
[0040] Incidentally, the first and second sacrificial layers used in the process of manufacturing a variable capacitor 1 is considered to be formed by PSG (phosphosilicate-silicon glass) and SiO 2, but for these PSG or SiO 2 The etchant must use an HF-based solution, and since the HF-based solution etches almost all metals such as aluminum and Ni, the material for forming the lower electrode 3 and the upper electrode 4 is HF-based. It is limited to a very small part of the noble metal such as Au which is not etched by the etching solution. The upper electrode 4 formed of a noble metal such as Au has a low resonance frequency due to the high density of the electrode material. When the variable capacitor 1 having the upper electrode 4 is used as a modulation element, the degree of freedom of the modulation speed ( (Variable range) is very narrow.

【0041】これに対して、この実施の形態例では第1
や第2の犠牲層はZnOにより形成されており、このZ
nOはアルミニウム等の金属をエッチングしない溶液を
エッチング液として使用しエッチング除去することが可
能であることから、上部電極4をアルミニウムにより形
成することができる。このように、アルミニウムにより
形成した上部電極4は共振周波数が高くなり、変調素子
としての可変容量コンデンサの変調速度の自由度を広く
することができる。
On the other hand, in this embodiment, the first
And the second sacrifice layer is made of ZnO.
Since nO can be removed by etching using a solution that does not etch metals such as aluminum as an etchant, the upper electrode 4 can be formed of aluminum. As described above, the resonance frequency of the upper electrode 4 formed of aluminum is increased, and the degree of freedom of the modulation speed of the variable capacitor as the modulation element can be increased.

【0042】なお、本発明は上記実施の形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記実施の形態例では、外殻10はSiO2 膜8a,
8bで形成されていたが、外殻10を形成する絶縁体の膜
は、外殻10の形成時に金属の溶解・拡散現象を発生させ
ずに成膜可能で、誘電率が小さい(例えば、誘電率5以
下)の膜であればよく、SiO2 膜に限定されるもので
はない。
Note that the present invention is not limited to the above-described embodiment, but can adopt various embodiments. For example, in the above embodiment, the outer shell 10 is made of the SiO 2 film 8a,
8b, the insulator film forming the outer shell 10 can be formed without causing dissolution / diffusion of a metal when the outer shell 10 is formed, and has a small dielectric constant (for example, a dielectric constant). Rate 5 or less), and is not limited to a SiO 2 film.

【0043】また、上記実施の形態例では、外殻10のS
iO2 膜はスパッタ法により形成されていたが、外殻10
の膜の成膜手法は外殻10の材料に応じて適宜に設定され
るものであり、例えば、CVD法や蒸着等、スパッタ法
以外の成膜手法によって、外殻10の膜が形成されること
もある。
Further, in the above embodiment, the S
The iO 2 film was formed by a sputtering method.
The film forming method of the film is appropriately set according to the material of the outer shell 10. For example, the film of the outer shell 10 is formed by a film forming method other than the sputtering method, such as a CVD method or an evaporation method. Sometimes.

【0044】このように、CVD法や蒸着等により形成
された外殻10の膜も、上記実施の形態例のようにスパッ
タ法によって形成された外殻10の膜と同様に、密着性が
良いということから可変容量コンデンサ1の小型化を図
ることができるという効果や、低誘電物質の外殻10の膜
を形成できることから可変容量コンデンサ1の出力のQ
値を向上させることができるという効果や、金属の溶解
・拡散現象が発生しない基板加熱温度で成膜形成できて
基板の高温加熱に起因した電極等の損傷をなくすことが
できるという効果等を奏することができる。
As described above, the film of the outer shell 10 formed by the CVD method, the vapor deposition or the like has good adhesion, similarly to the film of the outer shell 10 formed by the sputtering method as in the above embodiment. Therefore, the effect of reducing the size of the variable capacitor 1 and the ability to form a film of the outer shell 10 made of a low dielectric substance allow the Q of the output of the variable capacitor 1 to be reduced.
Values can be improved, and an effect that a film can be formed at a substrate heating temperature at which metal dissolution / diffusion does not occur, thereby eliminating damage to electrodes and the like due to high-temperature heating of the substrate, etc. be able to.

【0045】さらに、上記実施の形態例では、貫通孔12
をSiO2 膜8bを用いて閉鎖していたが、別の閉鎖材
により閉鎖してもよい。このような場合には外殻10をS
iO2 膜8aと8bに分けて形成しなくてもよい。
Further, in the above embodiment, the through holes 12
Is closed using the SiO 2 film 8b, but may be closed with another closing material. In such a case, the outer shell 10 is S
It is not necessary to form the iO 2 films 8a and 8b separately.

【0046】さらに、上記実施の形態例では、第1と第
2の犠牲層をZnOにより構成していたが、アルミニウ
ム等の金属をエッチングしない溶液でエッチングするこ
とが可能であるZnO以外の材料により第1、第2の犠
牲層を形成してもよく、例えば、第1と第2の犠牲層の
うちのどちらか一方をZnOで、他方をZnO以外の材
料にしてもよいし、第1と第2の犠牲層の両方をZnO
以外の唯1種の材料で形成してもよいし、第1と第2の
犠牲層の一方側をZnO以外の材料で、他方側をその材
料とは別のZnO以外の材料で構成してもよい。
In the above embodiment, the first and second sacrificial layers are made of ZnO. However, the first and second sacrificial layers are made of a material other than ZnO which can be etched with a solution that does not etch metals such as aluminum. First and second sacrificial layers may be formed. For example, one of the first and second sacrificial layers may be made of ZnO and the other may be made of a material other than ZnO. Both the second sacrificial layer is ZnO
Alternatively, one of the first and second sacrificial layers may be formed of a material other than ZnO, and the other may be formed of a material other than ZnO. Is also good.

【0047】さらに、上記実施の形態例では、第1と第
2の犠牲層をスパッタ法により形成していたが、CVD
法や蒸着等のスパッタ法以外の形成手法により形成して
もよい。
Further, in the above embodiment, the first and second sacrificial layers are formed by the sputtering method.
It may be formed by a forming method other than a sputtering method such as a method or vapor deposition.

【0048】さらに、上記実施の形態例では、基板2は
石英基板を用いていたが、もちろん、石英基板以外の基
板を用いてもよい。
Further, in the above embodiment, a quartz substrate is used as the substrate 2, but of course, a substrate other than the quartz substrate may be used.

【0049】[0049]

【発明の効果】この発明によれば、絶縁体の膜で外殻を
形成し、この外殻と基板により形成された真空空間内に
下部電極と上部電極を収容する構成とし、上記外殻の膜
の厚みは基板の厚みよりも格段に薄くすることが可能で
あることから、従来例に示すように2枚の基板を用いて
真空空間を形成する場合と比べて、可変容量コンデンサ
の素子の厚みを非常に薄くすることができる。
According to the present invention, the outer shell is formed of an insulating film, and the lower electrode and the upper electrode are accommodated in a vacuum space formed by the outer shell and the substrate. Since the thickness of the film can be significantly thinner than the thickness of the substrate, compared to the case where a vacuum space is formed using two substrates as shown in the conventional example, the element of the variable capacitor is The thickness can be made very thin.

【0050】また、上記外殻の膜はスパッタ法や蒸着等
により成膜形成することが可能で、このようにスパッタ
法や蒸着等を用いて形成された膜は該膜を積層形成した
基板側の部分との密着性が高いために、外殻と基板側の
結合面積を小さくしても、その結合部分に外殻内部の真
空空間から外部へ通じる隙間ができてしまうことがな
く、確実に外殻を基板側の結合領域に隙間なく一体形成
することができる。すなわち、外殻と基板側の結合面積
を小さくすることができる。
The film of the outer shell can be formed by sputtering, vapor deposition, or the like. The film formed by sputtering, vapor deposition, or the like can be formed on the side of the substrate on which the film is laminated. Even if the bonding area between the outer shell and the substrate side is reduced due to the high adhesion to the part, there is no gap at the bonding part from the vacuum space inside the outer shell to the outside. The outer shell can be formed integrally with the coupling region on the substrate side without any gap. That is, the coupling area between the outer shell and the substrate can be reduced.

【0051】上記のように、結合面積が小さくできると
共に、前記の如く、可変容量コンデンサの素子の厚みを
薄くできるので、可変容量コンデンサの素子の小型化を
図ることが容易となり、可変容量コンデンサの素子の小
型化によって、MMIC等の小型の装置に組み込むこと
が可能となる。
As described above, the coupling area can be reduced, and as described above, the thickness of the variable capacitor can be reduced, so that the size of the variable capacitor can be easily reduced. The downsizing of the element makes it possible to incorporate it into a small device such as an MMIC.

【0052】さらに、上記の如く、基板面上に外殻の膜
を形成して下部電極と上部電極を収容する真空空間を作
るので、従来例に示すように2枚の基板を用いて下部電
極と上部電極を収容する空間を形成する場合に比べて、
材料コストを低く抑えることができる。
Further, as described above, the outer shell film is formed on the substrate surface to create a vacuum space for accommodating the lower electrode and the upper electrode. Therefore, as shown in the conventional example, the lower electrode is formed by using two substrates. And a space for accommodating the upper electrode,
Material costs can be kept low.

【0053】さらに、上記外殻はスパッタ法や蒸着等を
用いて形成することが可能であるので、外殻を低誘電物
質の膜で構成することが可能となり、上記低誘電物質の
膜の誘電損失は小さいので、可変容量コンデンサの出力
のQ値を向上させることができる。
Further, since the outer shell can be formed by using a sputtering method, vapor deposition, or the like, the outer shell can be formed of a film of a low dielectric material, and the dielectric of the film of the low dielectric material can be formed. Since the loss is small, the Q value of the output of the variable capacitor can be improved.

【0054】さらに、上記の如く、外殻は絶縁体の膜で
構成され、この外殻の膜はスパッタ法等の成膜手法によ
り形成できるので、下部電極に導通接続される下部側接
続電極と、上部電極に導通接続される上部側接続電極と
を、下部電極と上部電極を収容している真空空間内から
外部の基板面上に引き出し形成することができる。この
ことから、可変容量コンデンサの出力は、下部側接続電
極あるいは上部側接続電極を介して外部へ取り出すこと
ができ、その出力経路上における電気抵抗成分は小さ
く、出力経路上の電気抵抗成分の大きさに応じた可変容
量コンデンサの出力のQ値の悪化を防止することができ
る。
Further, as described above, the outer shell is formed of an insulator film, and the outer shell film can be formed by a film forming technique such as a sputtering method. The upper connection electrode electrically connected to the upper electrode can be drawn out of the vacuum space containing the lower electrode and the upper electrode onto an external substrate surface. From this, the output of the variable capacitor can be taken out to the outside through the lower connection electrode or the upper connection electrode, the electric resistance component on the output path is small, and the electric resistance component on the output path is large. Accordingly, it is possible to prevent the Q value of the output of the variable capacitor from deteriorating.

【0055】その上、上記の如く、外殻の膜は基板側の
結合領域との密着性が良いことから、外殻の膜と基板側
の結合部分における上記下部側接続電極や上部側接続電
極の引き出し方向に長さを短くすることが可能で、その
ようにすることによって、下部側接続電極や上部側接続
電極の引き出し方向の長さを短くすることができ、前記
出力経路上における電気抵抗成分をより小さくすること
ができる。このことから、可変容量コンデンサの出力の
Q値をより向上させることができる。
In addition, as described above, since the outer shell film has good adhesion to the bonding region on the substrate side, the lower connection electrode and the upper connection electrode at the bonding portion between the outer shell film and the substrate side. It is possible to reduce the length of the lower connection electrode or the upper connection electrode in the pull-out direction, thereby reducing the electrical resistance on the output path. The components can be smaller. From this, the Q value of the output of the variable capacitor can be further improved.

【0056】さらに、本発明の可変容量コンデンサの製
造方法では、下部電極や上部電極等が形成された基板を
500 ℃以上の高温に加熱することはなく、基板の高温加
熱に起因した下部電極や上部電極等の金属の溶解・拡散
現象は発生せず、金属の溶解・拡散現象による下部電極
や上部電極等の損傷の虞れをなくすことができる。
Further, in the method for manufacturing a variable capacitor according to the present invention, the substrate on which the lower electrode, the upper electrode, and the like are formed is used.
It does not heat to a high temperature of 500 ° C or more, and the melting and diffusion of metals such as the lower electrode and upper electrode due to the high temperature heating of the substrate does not occur, and the lower and upper electrodes due to the melting and diffusion of metal do not occur. Can be eliminated.

【0057】さらに、外殻の内部に上部電極等を収容す
る空間を形成した後に、空間内の空気を外殻の貫通孔か
ら真空排気し、上記空間の内部が上部電極の高周波可動
特性が良好となる真空状態となった状態で上記貫通孔を
閉鎖するようにしたので、外殻の内部の空間を上部電極
の高周波可動特性が良好となる真空状態に封止すること
ができ、空気の粘性抵抗に起因した上部電極の高周波可
動特性の悪化を回避することができる。
Further, after a space for accommodating the upper electrode and the like is formed in the outer shell, air in the space is evacuated from the through hole of the outer shell, and the inside of the space has good high-frequency movable characteristics of the upper electrode. Because the through hole is closed in a vacuum state, the space inside the outer shell can be sealed in a vacuum state in which the high-frequency movable characteristics of the upper electrode are good, and the viscosity of air can be reduced. Deterioration of high-frequency movable characteristics of the upper electrode due to resistance can be avoided.

【0058】下部電極と上部電極を収容する真空空間を
形成した後に、その真空空間の外側の下部側接続電極と
上部側接続電極の上側に積層形成された外殻を除去する
発明にあっては、上記真空空間の外側の基板面上の下部
側接続電極と上部側接続電極を外部に露出させることが
でき、従来例のようにスルーホールを介して可変容量コ
ンデンサの出力を外部へ取り出すのではなく、下部側接
続電極あるいは上部側接続電極によって可変容量コンデ
ンサの出力を外部へ取り出すことができ、スルーホール
のように電気抵抗成分が大きい部分を通らない分、可変
容量コンデンサの出力のQ値を向上させることができ
る。
In the invention, after forming a vacuum space for accommodating the lower electrode and the upper electrode, the outer shell laminated above the lower connection electrode and the upper connection electrode outside the vacuum space is removed. However, the lower connection electrode and the upper connection electrode on the substrate surface outside the vacuum space can be exposed to the outside, and the output of the variable capacitor is taken out through the through hole as in the conventional example. The output of the variable capacitor can be taken out to the outside by the lower connection electrode or the upper connection electrode, and the Q value of the output of the variable capacitor is reduced by the amount that does not pass through a portion having a large electric resistance component such as a through hole. Can be improved.

【0059】また、第1と第2の犠牲層を酸化亜鉛によ
り形成した可変容量コンデンサの製造方法の発明にあっ
ては、酸化亜鉛はアルミニウム等の金属をエッチングし
ない溶液をエッチング液として使用しエッチング除去す
ることが可能であることから、上部電極をアルミニウム
等の電気伝導度が良く、かつ密度が低い金属により形成
することができる。このように、電気伝導度が良く、か
つ密度が低い金属で形成した上部電極は共振周波数が高
くなり、可変容量コンデンサを変調素子として利用した
場合、可変容量コンデンサの変調速度の可変範囲を広く
することが可能となる。
Further, in the invention of the method for manufacturing a variable capacitor in which the first and second sacrificial layers are formed of zinc oxide, the zinc oxide is etched using a solution which does not etch metals such as aluminum as an etching solution. Since the upper electrode can be removed, the upper electrode can be formed of a metal having good electric conductivity and low density, such as aluminum. As described above, the upper electrode formed of a metal having good electric conductivity and low density has a high resonance frequency, and when a variable capacitor is used as a modulation element, the variable range of the modulation speed of the variable capacitor is widened. It becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る可変容量コンデンサの一実施の形
態例を示す説明図である。
FIG. 1 is an explanatory diagram showing one embodiment of a variable capacitor according to the present invention.

【図2】本発明に係る可変容量コンデンサの製造方法の
一例を示す説明図である。
FIG. 2 is an explanatory view showing one example of a method for manufacturing a variable capacitor according to the present invention.

【図3】図2に引き続き可変容量コンデンサの製造方法
の一例を示す説明図である。
FIG. 3 is an explanatory view showing an example of a method of manufacturing a variable capacitor following FIG. 2;

【図4】従来例を示す説明図である。FIG. 4 is an explanatory diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 可変容量コンデンサ 2 基板 3 下部電極 4 上部電極 6 下部側接続電極 7 上部側接続電極 10 外殻 11 空間 12 貫通孔 14 第1の犠牲層 16,17 ZnO膜 DESCRIPTION OF SYMBOLS 1 Variable capacitor 2 Substrate 3 Lower electrode 4 Upper electrode 6 Lower connection electrode 7 Upper connection electrode 10 Outer shell 11 Space 12 Through hole 14 First sacrificial layer 16, 17 ZnO film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 基板面上に形成された下部電極と、この
下部電極の上側に空隙を介して対向配設される上部電極
とを有し、上記上部電極の上側は絶縁体の膜により形成
された外殻により非抱束状態で覆われ、下部電極と上部
電極は上記外殻と基板により形成された真空空間内に収
容されており、上記下部電極に導通接続される下部側接
続電極と、上記上部電極に導通接続される上部側接続電
極とが前記真空空間内から外部の基板面上へ引き出し形
成されている構成としたことを特徴とする可変容量コン
デンサ。
1. A semiconductor device comprising: a lower electrode formed on a substrate surface; and an upper electrode disposed above the lower electrode with a gap therebetween, the upper electrode being formed of an insulating film. The lower electrode and the upper electrode are housed in a vacuum space formed by the outer shell and the substrate, and the lower electrode and the lower electrode are electrically connected to the lower electrode. And an upper connection electrode electrically connected to the upper electrode, which is drawn out from the vacuum space onto an external substrate surface.
【請求項2】 基板面上に下部電極と、この下部電極か
ら延長形成される下部側接続電極とを形成して上記下部
電極の上側に第1の犠牲層を積層形成し、次に、その第
1の犠牲層の上側における下部電極の対向位置に上部電
極を積層形成し、基板面上には上記上部電極から引き出
して延長される上部側接続電極を形成し、然る後、前記
下部電極と上部電極の対向領域を覆う第2の犠牲層を積
層形成し、その第2の犠牲層の上側に絶縁体の膜から成
る外殻を積層形成し、次に、前記第2の犠牲層に通じる
貫通孔を上記外殻に設け、この貫通孔から前記第1と第
2の犠牲層にエッチング液を侵入させて第1と第2の犠
牲層をエッチング除去し、前記下部電極と上部電極の間
に空隙を形成すると共に外殻の内部に空間を形成し、真
空雰囲気中で前記貫通孔を閉鎖して外殻の内部を真空空
間とすることを特徴とする可変容量コンデンサの製造方
法。
2. A lower electrode and a lower connection electrode extending from the lower electrode are formed on the substrate surface, and a first sacrificial layer is formed on the lower electrode by lamination. An upper electrode is laminated on the first sacrificial layer at a position facing the lower electrode, and an upper connection electrode extending from the upper electrode is formed on the substrate surface. And a second sacrifice layer that covers the opposing region of the upper electrode, and an outer shell made of an insulator film is formed on the second sacrifice layer, and then a second sacrifice layer is formed on the second sacrifice layer. A through hole is formed in the outer shell, and an etchant is introduced into the first and second sacrifice layers from the through hole to etch away the first and second sacrifice layers. A void is formed between the shells and a space is formed inside the outer shell. A method for manufacturing a variable capacitor, characterized in that a through hole is closed to make a vacuum space inside an outer shell.
【請求項3】 下部電極と上部電極の対向領域を覆う外
殻の内部空間を真空空間とした後に、その真空空間の外
側の下部側接続電極と上部側接続電極の上側に積層形成
された外殻を除去し上記真空空間の外側の基板面上の下
部側接続電極と上部側接続電極を外部へ露出させること
を特徴とする請求項2記載の可変容量コンデンサの製造
方法。
3. A vacuum space is defined as an inner space of an outer shell that covers a region where a lower electrode and an upper electrode face each other, and an outer layer formed over the lower connection electrode and the upper connection electrode outside the vacuum space. 3. The method according to claim 2, wherein the shell is removed to expose the lower connection electrode and the upper connection electrode on the substrate surface outside the vacuum space to the outside.
【請求項4】 第1および第2の犠牲層は酸化亜鉛によ
り形成されていることを特徴とする請求項2又は請求項
3記載の可変容量コンデンサの製造方法。
4. The method according to claim 2, wherein the first and second sacrificial layers are formed of zinc oxide.
JP21196196A 1996-07-23 1996-07-23 Variable capacitance capacitor and its manufacture Pending JPH1041464A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21196196A JPH1041464A (en) 1996-07-23 1996-07-23 Variable capacitance capacitor and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21196196A JPH1041464A (en) 1996-07-23 1996-07-23 Variable capacitance capacitor and its manufacture

Publications (1)

Publication Number Publication Date
JPH1041464A true JPH1041464A (en) 1998-02-13

Family

ID=16614575

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21196196A Pending JPH1041464A (en) 1996-07-23 1996-07-23 Variable capacitance capacitor and its manufacture

Country Status (1)

Country Link
JP (1) JPH1041464A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364781B1 (en) * 2000-05-10 2002-12-16 엘지전자 주식회사 variable capacitor and method for fabricating the same
EP1398804A2 (en) * 2002-07-30 2004-03-17 Matsushita Electric Industrial Co., Ltd. Variable capacitor and method for manufacturing same
JP2007250848A (en) * 2006-03-16 2007-09-27 Casio Comput Co Ltd Method of manufacturing solid wiring structure
JP2008199049A (en) * 2008-04-01 2008-08-28 Matsushita Electric Ind Co Ltd Variable capacitance device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364781B1 (en) * 2000-05-10 2002-12-16 엘지전자 주식회사 variable capacitor and method for fabricating the same
EP1398804A2 (en) * 2002-07-30 2004-03-17 Matsushita Electric Industrial Co., Ltd. Variable capacitor and method for manufacturing same
EP1398804A3 (en) * 2002-07-30 2007-12-05 Matsushita Electric Industrial Co., Ltd. Variable capacitor and method for manufacturing same
JP2007250848A (en) * 2006-03-16 2007-09-27 Casio Comput Co Ltd Method of manufacturing solid wiring structure
JP2008199049A (en) * 2008-04-01 2008-08-28 Matsushita Electric Ind Co Ltd Variable capacitance device
JP4645673B2 (en) * 2008-04-01 2011-03-09 パナソニック株式会社 Variable capacitance element

Similar Documents

Publication Publication Date Title
US4530029A (en) Capacitive pressure sensor with low parasitic capacitance
US4639631A (en) Electrostatically sealed piezoelectric device
US4625561A (en) Silicon capacitive pressure sensor and method of making
US5925973A (en) Electronic component and method for producing the same
JPH04299557A (en) Micro-chip and manufacture of micro-chip
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
KR20080038053A (en) Functional device
JP3775129B2 (en) Semiconductor chip connection method
US3405224A (en) Sealed enclosure for electronic device
JPH1041464A (en) Variable capacitance capacitor and its manufacture
JPH05121989A (en) Package for piezoelectric element
JP2001291822A (en) Semiconductor chip and method of manufacturing the same semiconductor device and method of manufacturing the same, substrate for connection, and electronic apparatus
JPH07249957A (en) Electronic parts and their formation
TW200419613A (en) Hermetic seal and controlled impedance RF connections for a liquid metal micro switch
JPH0658619U (en) Electronic parts
JPH05199056A (en) Manufacture of piezoelectric vibrator
US20060216847A1 (en) Process for fabricating micromachine
CN103663343A (en) Electronic device, method of manufacturing the same, and oscillator
JP2000068701A (en) Millimeter wave module
JP4095280B2 (en) Acceleration sensor element
US7022251B2 (en) Methods for forming a conductor on a dielectric
JP2564960B2 (en) Chip-type piezoelectric component and manufacturing method thereof
JPH09246906A (en) Surface acoustic wave element, frequency adjustment method therefor and electronic equipment
JPH06302463A (en) Silicon chip capacitor
JP3290736B2 (en) Piezoelectric resonance components