JPH10289538A - Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 - Google Patents
Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路Info
- Publication number
- JPH10289538A JPH10289538A JP35359997A JP35359997A JPH10289538A JP H10289538 A JPH10289538 A JP H10289538A JP 35359997 A JP35359997 A JP 35359997A JP 35359997 A JP35359997 A JP 35359997A JP H10289538 A JPH10289538 A JP H10289538A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- symbol
- data
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2921—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes wherein error correction coding involves a diagonal direction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
- G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
- G11B2020/1265—Control data, system data or management information, i.e. data used to access or process user data
- G11B2020/1267—Address data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
- G11B2220/213—Read-only discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
- G11B2220/2545—CDs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Probability & Statistics with Applications (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【課題】 ＥＣＣのためのメモリ読出しサイクル数を減
らすことのできるメモリ読出し方法及び回路を提供す
る。 【解決手段】 ＣＤ−ＲＯＭドライブのデコーディング
装置でＣＤから再生されたセクタデータを貯蔵するデー
タメモリを誤り訂正のために読み出す方法において、前
記データメモリに貯蔵されたセクタデータに対して前記
誤り訂正処理するシンボルが前記データメモリに貯蔵さ
れる物理アドレスに対応するようにページ長さのページ
モード読出しサイクルで前記データメモリを読み出す。
らすことのできるメモリ読出し方法及び回路を提供す
る。 【解決手段】 ＣＤ−ＲＯＭドライブのデコーディング
装置でＣＤから再生されたセクタデータを貯蔵するデー
タメモリを誤り訂正のために読み出す方法において、前
記データメモリに貯蔵されたセクタデータに対して前記
誤り訂正処理するシンボルが前記データメモリに貯蔵さ
れる物理アドレスに対応するようにページ長さのページ
モード読出しサイクルで前記データメモリを読み出す。
Description
【０００１】
【発明の属する技術分野】本発明はコンパクトディスク
ＲＯＭ（以下、“ＣＤ−ＲＯＭ”という）ドライブのデ
コーディング装置に係り、特にＣＤから再生されたセク
タデータを貯蔵するデータメモリを誤り訂正（以下、
“ＥＣＣ”という）のために読み出す方法及び回路に関
する。
ＲＯＭ（以下、“ＣＤ−ＲＯＭ”という）ドライブのデ
コーディング装置に係り、特にＣＤから再生されたセク
タデータを貯蔵するデータメモリを誤り訂正（以下、
“ＥＣＣ”という）のために読み出す方法及び回路に関
する。
【０００２】
【従来の技術】通常、ＣＤ−ＲＯＭドライブのデコーデ
ィング装置はＥＣＣ処理部を備え、セクタデータをデコ
ーディングする時にＥＣＣ処理をしている。この時、Ｃ
Ｄから再生されたデコーディングするセクタデータはデ
ータメモリに貯蔵されるが、ＥＣＣ処理部はデータメモ
リからＥＣＣのためのシンボルを読み出してＥＣＣ処理
を行う。前記データメモリはＤＲＡＭが用いられる。こ
の時、ＥＣＣ処理部はシンボルを一度のメモリ読出し動
作ごとに一つずつデータメモリから読み出してＥＣＣ処
理をしてきた。これにより、ＥＣＣのために全てのシン
ボルを読み出すためには、１つのシンボルの読出しにか
かるメモリ読出しサイクル数と全体シンボル数との積だ
けのメモリ読出しサイクル数が必要であった。即ち、全
体シンボル数に対応するだけの多くのメモリ読出しサイ
クル数が必要であった。
ィング装置はＥＣＣ処理部を備え、セクタデータをデコ
ーディングする時にＥＣＣ処理をしている。この時、Ｃ
Ｄから再生されたデコーディングするセクタデータはデ
ータメモリに貯蔵されるが、ＥＣＣ処理部はデータメモ
リからＥＣＣのためのシンボルを読み出してＥＣＣ処理
を行う。前記データメモリはＤＲＡＭが用いられる。こ
の時、ＥＣＣ処理部はシンボルを一度のメモリ読出し動
作ごとに一つずつデータメモリから読み出してＥＣＣ処
理をしてきた。これにより、ＥＣＣのために全てのシン
ボルを読み出すためには、１つのシンボルの読出しにか
かるメモリ読出しサイクル数と全体シンボル数との積だ
けのメモリ読出しサイクル数が必要であった。即ち、全
体シンボル数に対応するだけの多くのメモリ読出しサイ
クル数が必要であった。
【０００３】一方、ＣＤ−ＲＯＭドライブは段々高速化
傾向を示しているが、それによりＥＣＣ処理も高速化が
要求されている。それにも拘わらず、ＥＣＣのために多
くのメモリ読出しサイクル数が必要になることにより、
高倍速のＣＤ−ＲＯＭドライブにおいて速度を高めるの
に制限要因となってきた。前記ＣＤ−ＲＯＭドライブの
デコーディング装置はＥＣＣのために多くのメモリ読出
しサイクル数を必要とすることにより、ＣＤ−ＲＯＭド
ライブの速度を高めるのに制限を受ける問題点があっ
た。
傾向を示しているが、それによりＥＣＣ処理も高速化が
要求されている。それにも拘わらず、ＥＣＣのために多
くのメモリ読出しサイクル数が必要になることにより、
高倍速のＣＤ−ＲＯＭドライブにおいて速度を高めるの
に制限要因となってきた。前記ＣＤ−ＲＯＭドライブの
デコーディング装置はＥＣＣのために多くのメモリ読出
しサイクル数を必要とすることにより、ＣＤ−ＲＯＭド
ライブの速度を高めるのに制限を受ける問題点があっ
た。
【０００４】
【発明が解決しようとする課題】従って、本発明の目的
は、ＥＣＣのためのメモリ読出しサイクル数を減らすこ
とのできるメモリ読出し方法及び回路を提供することに
ある。
は、ＥＣＣのためのメモリ読出しサイクル数を減らすこ
とのできるメモリ読出し方法及び回路を提供することに
ある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明は、ＣＤ−ＲＯＭドライブのデコーディング装
置でＣＤから再生されたセクタデータを貯蔵するデータ
メモリを誤り訂正のために読み出す方法において、前記
データメモリに貯蔵されたセクタデータに対して前記誤
り訂正処理するシンボルが前記データメモリに貯蔵され
る物理アドレスに対応するようにページ長さのページモ
ード読出しサイクルで前記データメモリを読み出すこと
を特徴とするメモリ読出し方法を提供する。
に本発明は、ＣＤ−ＲＯＭドライブのデコーディング装
置でＣＤから再生されたセクタデータを貯蔵するデータ
メモリを誤り訂正のために読み出す方法において、前記
データメモリに貯蔵されたセクタデータに対して前記誤
り訂正処理するシンボルが前記データメモリに貯蔵され
る物理アドレスに対応するようにページ長さのページモ
ード読出しサイクルで前記データメモリを読み出すこと
を特徴とするメモリ読出し方法を提供する。
【０００６】
【発明の実施の形態】以下、本発明の好ましい実施例を
添付図面を参照して詳細に説明する。下記の説明及び添
付図面において具体的なアドレス値、バイトまたはワー
ド数、信号のタイミングなどの多くの特定詳細が本発明
のより全般的な理解を提供するために示されている。こ
れら特定詳細無しで本発明を実施し得るのはこの技術分
野で通常の知識を有する者には明らかなことである。ま
た、図面中の同一構成要素はなるべく同一符号を付す
る。そして、本発明の要旨を不明瞭にする虞のある公知
機能及び構成に対する詳細な説明は略する。
添付図面を参照して詳細に説明する。下記の説明及び添
付図面において具体的なアドレス値、バイトまたはワー
ド数、信号のタイミングなどの多くの特定詳細が本発明
のより全般的な理解を提供するために示されている。こ
れら特定詳細無しで本発明を実施し得るのはこの技術分
野で通常の知識を有する者には明らかなことである。ま
た、図面中の同一構成要素はなるべく同一符号を付す
る。そして、本発明の要旨を不明瞭にする虞のある公知
機能及び構成に対する詳細な説明は略する。
【０００７】まず、図１を参照して本発明の理解に役に
立つ通常のＣＤ−ＲＯＭのセクタデータフォーマットを
考察する。一般にＣＤ−ＲＯＭシステムにおいて各セク
タデータは２３５２バイト単位で構成され、そのフォー
マットはデータ処理形態によってモード１、モード２に
区分される。そして、モード２フォーマットは再びＥＣ
Ｃパリティ有無によって形式１，形式２に分けられる。
図１の（ａ）はモード１のセクタデータフォーマットを
示し、図１の（ｂ）はモード２形式１のセクタデータフ
ォーマットを示す。そして、モード２形式２（図示せ
ず）は図１の（ｂ）と比較すると、ＥＣＣパリティ無し
でＥＤＣパリティのみから構成される。
立つ通常のＣＤ−ＲＯＭのセクタデータフォーマットを
考察する。一般にＣＤ−ＲＯＭシステムにおいて各セク
タデータは２３５２バイト単位で構成され、そのフォー
マットはデータ処理形態によってモード１、モード２に
区分される。そして、モード２フォーマットは再びＥＣ
Ｃパリティ有無によって形式１，形式２に分けられる。
図１の（ａ）はモード１のセクタデータフォーマットを
示し、図１の（ｂ）はモード２形式１のセクタデータフ
ォーマットを示す。そして、モード２形式２（図示せ
ず）は図１の（ｂ）と比較すると、ＥＣＣパリティ無し
でＥＤＣパリティのみから構成される。
【０００８】このようなセクタデータ２３５２バイトの
うち同期１２バイトは特定パターンによって各セクタを
区分するためのデータとして“００ ＦＦ ＦＦ ＦＦ
ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ００”
のデータパターンを有する。同期１２バイトを除いた２
３４０バイトのデータがＥＣＣの対象になる。従って、
図１の（ａ）のモード１でＥＣＣ対象データはヘッダ４
バイト、使用者データ２０４８バイト、ＥＤＣ４バイ
ト、ゼロ８バイト、ＥＣＣパリティ２７６バイトにな
る。図１の（ｂ）のモード２形式１でＥＣＣ対象データ
はヘッダ４バイト、サブヘッダ８バイト、使用者データ
２０４８バイト、ＥＤＣ４バイト、ＥＣＣパリティ２７
６バイトになる。
うち同期１２バイトは特定パターンによって各セクタを
区分するためのデータとして“００ ＦＦ ＦＦ ＦＦ
ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ＦＦ ００”
のデータパターンを有する。同期１２バイトを除いた２
３４０バイトのデータがＥＣＣの対象になる。従って、
図１の（ａ）のモード１でＥＣＣ対象データはヘッダ４
バイト、使用者データ２０４８バイト、ＥＤＣ４バイ
ト、ゼロ８バイト、ＥＣＣパリティ２７６バイトにな
る。図１の（ｂ）のモード２形式１でＥＣＣ対象データ
はヘッダ４バイト、サブヘッダ８バイト、使用者データ
２０４８バイト、ＥＤＣ４バイト、ＥＣＣパリティ２７
６バイトになる。
【０００９】前記したようにセクタデータの貯蔵される
データメモリのレイアウトの例を図２に示した。データ
メモリ内の各セクタデータの貯蔵形態は２３５２バイト
のうち使用者データ２０４８バイトのみをデータブロッ
ク領域に貯蔵し、残りを補助ブロック領域に貯蔵する。
このようにデータメモリの貯蔵領域をデータブロック領
域と補助ブロック領域に分ける理由は、ＥＣＣ処理部内
部のアドレス回路を簡略化し得るためである。そして、
図２は１Ｍビットメモリをデータメモリとして用いて８
０個のセクタデータを貯蔵する例を示す。即ち、全体１
２８Ｋワード貯蔵領域中の１２０Ｋワード貯蔵領域に１
Ｋワード（２０４８バイト）ずつ８０個のデータブロッ
クと０．５Ｋワード（１０２４バイト）ずつ８０個の補
助ブロックが貯蔵される。残りの８Ｋワード領域はＣＤ
−ＲＯＭドライブの主制御装置としてのマイコン（ＭＩ
ＣＯＭ：マイクロコンピュータ）の使用領域である。１
６進数で表記した全体アドレス“０００００”〜“１Ｆ
ＦＦＦ”のうち“０００００”〜“１３ＦＦＦ”に該当
する貯蔵領域がデータブロック領域であり、アドレス
“１４０００”〜“１５ＦＦＦ”に該当する貯蔵領域が
マイコン領域であり、アドレス“１６０００”〜“１Ｆ
ＦＦＦ”に該当する貯蔵領域が補助ブロック領域であ
る。
データメモリのレイアウトの例を図２に示した。データ
メモリ内の各セクタデータの貯蔵形態は２３５２バイト
のうち使用者データ２０４８バイトのみをデータブロッ
ク領域に貯蔵し、残りを補助ブロック領域に貯蔵する。
このようにデータメモリの貯蔵領域をデータブロック領
域と補助ブロック領域に分ける理由は、ＥＣＣ処理部内
部のアドレス回路を簡略化し得るためである。そして、
図２は１Ｍビットメモリをデータメモリとして用いて８
０個のセクタデータを貯蔵する例を示す。即ち、全体１
２８Ｋワード貯蔵領域中の１２０Ｋワード貯蔵領域に１
Ｋワード（２０４８バイト）ずつ８０個のデータブロッ
クと０．５Ｋワード（１０２４バイト）ずつ８０個の補
助ブロックが貯蔵される。残りの８Ｋワード領域はＣＤ
−ＲＯＭドライブの主制御装置としてのマイコン（ＭＩ
ＣＯＭ：マイクロコンピュータ）の使用領域である。１
６進数で表記した全体アドレス“０００００”〜“１Ｆ
ＦＦＦ”のうち“０００００”〜“１３ＦＦＦ”に該当
する貯蔵領域がデータブロック領域であり、アドレス
“１４０００”〜“１５ＦＦＦ”に該当する貯蔵領域が
マイコン領域であり、アドレス“１６０００”〜“１Ｆ
ＦＦＦ”に該当する貯蔵領域が補助ブロック領域であ
る。
【００１０】前記したようにデータメモリに貯蔵される
セクタデータに対してＥＣＣ処理をするためのＥＣＣメ
モりマップを図３に示した。図３は１つのセクタデータ
のうちＥＣＣ対象データ２３４０バイトに対するメモリ
マップを各シンボルに対してオフセット値で示したもの
である。そして、１０進数で表記したオフセット値“０
０００”〜“１１６９”は便宜上、同期１２バイトを除
いたヘッダデータから“００００”と見なして一連番号
を付して示し、実際データメモリ上のオフセットアドレ
スではない。同期データを除いた残りの２３４０バイト
のＥＣＣ対象データを再び偶数と奇数に分けてＥＣＣ処
理するが、偶数／奇数それぞれに対するＥＣＣ処理は同
一になされる。そして、データメモリの貯蔵領域はレフ
トプレーンとライトプレーンに区分され、各セクタデー
タのうちＥＣＣ対象となる２３４０バイト中の偶数番目
のバイトはレフトプレーンに貯蔵され、奇数番目のバイ
トはライトプレーンに貯蔵される。従って、ＥＣＣは各
プレーンごとに１１７０バイトに対して処理される。そ
して、図３のＥＣＣメモリマップはデータメモリのレフ
トプレーンに対するデータを基準としてそのオフセット
値を示す。
セクタデータに対してＥＣＣ処理をするためのＥＣＣメ
モりマップを図３に示した。図３は１つのセクタデータ
のうちＥＣＣ対象データ２３４０バイトに対するメモリ
マップを各シンボルに対してオフセット値で示したもの
である。そして、１０進数で表記したオフセット値“０
０００”〜“１１６９”は便宜上、同期１２バイトを除
いたヘッダデータから“００００”と見なして一連番号
を付して示し、実際データメモリ上のオフセットアドレ
スではない。同期データを除いた残りの２３４０バイト
のＥＣＣ対象データを再び偶数と奇数に分けてＥＣＣ処
理するが、偶数／奇数それぞれに対するＥＣＣ処理は同
一になされる。そして、データメモリの貯蔵領域はレフ
トプレーンとライトプレーンに区分され、各セクタデー
タのうちＥＣＣ対象となる２３４０バイト中の偶数番目
のバイトはレフトプレーンに貯蔵され、奇数番目のバイ
トはライトプレーンに貯蔵される。従って、ＥＣＣは各
プレーンごとに１１７０バイトに対して処理される。そ
して、図３のＥＣＣメモリマップはデータメモリのレフ
トプレーンに対するデータを基準としてそのオフセット
値を示す。
【００１１】前記レフトプレーンとライトプレーンに対
するＥＣＣはＲＳＰＣ(Reed-Solomon Product Code）
Ｑ，Ｐから構成され、ＲＳＰＣ−Ｑは（４５，４３，
３）×２６個のコードワードから構成され、ＲＳＰＣ−
Ｑは（２６，２４，３）×４３個のコードワードから構
成される。前記（４５，４３，３）と（２６，２４，
３）の“４５”と“２６”はシンボル数、“４３”と
“２４”は冗長ワード数、“３”は誤り訂正能力を示
す。このようなコードワードをレフトプレーンとライト
プレーンに全て適用してセクタデータに対するＥＣＣ処
理をする。この時、ＲＳＰＣ−Ｑコードワード（以下、
“Ｑコードワード”という）は図３に示すように対角線
方向にＱシーケンスによって走査しながら読み取ったバ
イトから構成され、ＲＳＰＣ−Ｐコードワード（以下、
“Ｐコードワード”という）は図３に示すように横方向
にＰシーケンスによって走査しながら読み取ったバイト
から構成される。即ち、Ｑコードワードは４５バイトか
らなり、総２６個のコードワードから構成されており、
Ｐコードワードは２６バイトからなり、総４３コードワ
ードから構成されている。従って、同一バイトに対して
Ｑ，Ｐコードワードがそれぞれ適用される。これによ
り、二重にＥＣＣが行われる。
するＥＣＣはＲＳＰＣ(Reed-Solomon Product Code）
Ｑ，Ｐから構成され、ＲＳＰＣ−Ｑは（４５，４３，
３）×２６個のコードワードから構成され、ＲＳＰＣ−
Ｑは（２６，２４，３）×４３個のコードワードから構
成される。前記（４５，４３，３）と（２６，２４，
３）の“４５”と“２６”はシンボル数、“４３”と
“２４”は冗長ワード数、“３”は誤り訂正能力を示
す。このようなコードワードをレフトプレーンとライト
プレーンに全て適用してセクタデータに対するＥＣＣ処
理をする。この時、ＲＳＰＣ−Ｑコードワード（以下、
“Ｑコードワード”という）は図３に示すように対角線
方向にＱシーケンスによって走査しながら読み取ったバ
イトから構成され、ＲＳＰＣ−Ｐコードワード（以下、
“Ｐコードワード”という）は図３に示すように横方向
にＰシーケンスによって走査しながら読み取ったバイト
から構成される。即ち、Ｑコードワードは４５バイトか
らなり、総２６個のコードワードから構成されており、
Ｐコードワードは２６バイトからなり、総４３コードワ
ードから構成されている。従って、同一バイトに対して
Ｑ，Ｐコードワードがそれぞれ適用される。これによ
り、二重にＥＣＣが行われる。
【００１２】図４はＥＣＣ処理のためにデータメモリか
らデータを読み出すための通常のメモリ読出し回路のブ
ロック構成図であり、データメモリ１００からＰコード
ワードを読み出す場合の例を挙げたものである。前記図
４のメモリ読出し回路１０２はデコーディング装置のＥ
ＣＣ処理部内に備えられ、ＥＣＣ処理部の外部にあるデ
ータメモリ１００を読み出すための物理アドレスと読出
し制御信号を発生する。ここで、データメモリ１００は
前述したようにＤＲＡＭであって、ＣＤから再生された
デコーディングすべきセクタデータを一時貯蔵する。
らデータを読み出すための通常のメモリ読出し回路のブ
ロック構成図であり、データメモリ１００からＰコード
ワードを読み出す場合の例を挙げたものである。前記図
４のメモリ読出し回路１０２はデコーディング装置のＥ
ＣＣ処理部内に備えられ、ＥＣＣ処理部の外部にあるデ
ータメモリ１００を読み出すための物理アドレスと読出
し制御信号を発生する。ここで、データメモリ１００は
前述したようにＤＲＡＭであって、ＣＤから再生された
デコーディングすべきセクタデータを一時貯蔵する。
【００１３】そして、メモリ読出し回路１０２はコード
ワードカウンタ１０４とシンボルカウンタ１０６とオフ
セットアドレス発生部１０８とブロックポインタ１１０
と読出し制御部１１２とから構成される。コードワード
カウンタ１０４はＥＣＣ処理のためにデータメモリ１０
０から読み出すＰコードワード数をシンボルカウンタ１
０６のカウント値によってカウントして、カウント値を
オフセットアドレス発生部１０８に印加する。上述した
ように１セクタ内のレフトプレーンには総４３個のＰコ
ードワードが存在するので、コードワードカウンタ１０
４のカウント値は０から４２まで変わる。シンボルカウ
ンタ１０６は１つのＰコードワード内の読み出すシンボ
ル数を読出し制御部１１２からの応答信号ＡＣＫによっ
てカウントして、カウント値をオフセットアドレス発生
部１０８に印加する。即ち、シンボルカウンタ１０６の
カウント値はデータメモリ１００から１つのワードデー
タを読み出す時ごとに応答信号ＡＣＫによって１ずつ増
加し、０から２５まで変わる。このようなシンボルカウ
ンタ１０６のカウント値が２５になった後コードワード
カウンタ１０４のカウント値が１増加する。
ワードカウンタ１０４とシンボルカウンタ１０６とオフ
セットアドレス発生部１０８とブロックポインタ１１０
と読出し制御部１１２とから構成される。コードワード
カウンタ１０４はＥＣＣ処理のためにデータメモリ１０
０から読み出すＰコードワード数をシンボルカウンタ１
０６のカウント値によってカウントして、カウント値を
オフセットアドレス発生部１０８に印加する。上述した
ように１セクタ内のレフトプレーンには総４３個のＰコ
ードワードが存在するので、コードワードカウンタ１０
４のカウント値は０から４２まで変わる。シンボルカウ
ンタ１０６は１つのＰコードワード内の読み出すシンボ
ル数を読出し制御部１１２からの応答信号ＡＣＫによっ
てカウントして、カウント値をオフセットアドレス発生
部１０８に印加する。即ち、シンボルカウンタ１０６の
カウント値はデータメモリ１００から１つのワードデー
タを読み出す時ごとに応答信号ＡＣＫによって１ずつ増
加し、０から２５まで変わる。このようなシンボルカウ
ンタ１０６のカウント値が２５になった後コードワード
カウンタ１０４のカウント値が１増加する。
【００１４】また、オフセットアドレス発生部１０８は
コードワードカウンタ１０４とシンボルカウンタ１０６
のカウント値によってオフセットアドレスを発生して読
出し制御部１１２に印加する。例えば、コードワードカ
ウンタ１０４のカウント値をｉとし、シンボルカウンタ
１０６のカウント値をｊとすると、オフセットアドレス
はｉ＋４３×ｊになる。
コードワードカウンタ１０４とシンボルカウンタ１０６
のカウント値によってオフセットアドレスを発生して読
出し制御部１１２に印加する。例えば、コードワードカ
ウンタ１０４のカウント値をｉとし、シンボルカウンタ
１０６のカウント値をｊとすると、オフセットアドレス
はｉ＋４３×ｊになる。
【００１５】次に、参考的に１つのデータセクタデータ
２３５２バイトに対するオフセットアドレスを考察す
る。まず、２０４８バイトの使用者データのオフセット
アドレスは“０００”番地〜“３ＦＦ”番地になる。そ
して、使用者データを除いた残り、即ち補助ブロック領
域のレフトプレーンに貯蔵されるデータのオフセットア
ドレスは図５のようになる。前記図５の（ａ）はモード
１に対して示したものであり、図５の（ｂ）はモード２
形式１に対して示したものである。図５の（ａ）でＥＤ
Ｃ２ワードがオフセットアドレス“４００”から始ま
り、ゼロ４ワード、ＥＣＣパリティ１３８ワードが相次
ぎ、同期６ワードがオフセットアドレス“７Ｆ８”から
始まり、ヘッダ２ワードが相次ぐ。図５の（ｂ）でＥＤ
Ｃ２ワードがオフセットアドレス“４００”から始ま
り、ＥＣＣパリティ１３８ワードが相次ぎ、同期６ワー
ドがオフセットアドレス“７Ｆ４”から始まり、ヘッダ
２ワード、サブヘッダ４ワードが相次ぐ。
２３５２バイトに対するオフセットアドレスを考察す
る。まず、２０４８バイトの使用者データのオフセット
アドレスは“０００”番地〜“３ＦＦ”番地になる。そ
して、使用者データを除いた残り、即ち補助ブロック領
域のレフトプレーンに貯蔵されるデータのオフセットア
ドレスは図５のようになる。前記図５の（ａ）はモード
１に対して示したものであり、図５の（ｂ）はモード２
形式１に対して示したものである。図５の（ａ）でＥＤ
Ｃ２ワードがオフセットアドレス“４００”から始ま
り、ゼロ４ワード、ＥＣＣパリティ１３８ワードが相次
ぎ、同期６ワードがオフセットアドレス“７Ｆ８”から
始まり、ヘッダ２ワードが相次ぐ。図５の（ｂ）でＥＤ
Ｃ２ワードがオフセットアドレス“４００”から始ま
り、ＥＣＣパリティ１３８ワードが相次ぎ、同期６ワー
ドがオフセットアドレス“７Ｆ４”から始まり、ヘッダ
２ワード、サブヘッダ４ワードが相次ぐ。
【００１６】再び前記図４を参照するに、ブロックポイ
ンタ１１０は前記図２のブロックのうち一つを指定する
ブロックポインタ値を読出し制御部１１２に印加する。
前記ブロックポインタ値は、ＣＤ−ＲＯＭドライブの主
制御装置としてのマイコンによって指定されるか、それ
ともデコーディング装置内部的にいろんなブロックを引
き続き誤り訂正する場合、１ブロック訂正が完了した後
自動的に１増加する。オフセットアドレス発生部１０８
からのオフセットアドレスとブロックポインタ１１０の
ブロックポインタ値を入力とする読出し制御部１１２
は、データメモリ１００に対する実際アドレス、即ちデ
ータメモリ１００から読み出すシンボルが実際貯蔵され
ている領域を指定する物理アドレスと共に読出し制御信
号を発生する。この時、読出し制御部１１２はブロック
ポインタ値によって指定されるブロックの開始アドレス
にオフセットアドレスを加えてローアドレスとカラムア
ドレスを発生させ、マルチプレックスしてデータメモリ
１００に印加する。従って、データメモリ１００に貯蔵
されている１つのセクタデータのうち、前述した図３の
ようなＥＣＣメモリマップによる４３個のＰコードワー
ドのシンボルが一つずつ順次指定されてデータメモリ１
００からＥＣＣ処理部に読み出される。そして、読出し
制御部１１２はデータメモリ１００から毎シンボルが読
み出される時ごとに応答信号ＡＣＫを発生する。前記応
答信号ＡＣＫはコードワードカウンタ１０４とシンボル
カウンタ１０６に印加される。
ンタ１１０は前記図２のブロックのうち一つを指定する
ブロックポインタ値を読出し制御部１１２に印加する。
前記ブロックポインタ値は、ＣＤ−ＲＯＭドライブの主
制御装置としてのマイコンによって指定されるか、それ
ともデコーディング装置内部的にいろんなブロックを引
き続き誤り訂正する場合、１ブロック訂正が完了した後
自動的に１増加する。オフセットアドレス発生部１０８
からのオフセットアドレスとブロックポインタ１１０の
ブロックポインタ値を入力とする読出し制御部１１２
は、データメモリ１００に対する実際アドレス、即ちデ
ータメモリ１００から読み出すシンボルが実際貯蔵され
ている領域を指定する物理アドレスと共に読出し制御信
号を発生する。この時、読出し制御部１１２はブロック
ポインタ値によって指定されるブロックの開始アドレス
にオフセットアドレスを加えてローアドレスとカラムア
ドレスを発生させ、マルチプレックスしてデータメモリ
１００に印加する。従って、データメモリ１００に貯蔵
されている１つのセクタデータのうち、前述した図３の
ようなＥＣＣメモリマップによる４３個のＰコードワー
ドのシンボルが一つずつ順次指定されてデータメモリ１
００からＥＣＣ処理部に読み出される。そして、読出し
制御部１１２はデータメモリ１００から毎シンボルが読
み出される時ごとに応答信号ＡＣＫを発生する。前記応
答信号ＡＣＫはコードワードカウンタ１０４とシンボル
カウンタ１０６に印加される。
【００１７】次に、前記したような図４のメモリ読出し
回路１０２の１ワード読出し時の動作タイミングを例と
した図６を参照して読出し動作を考察する。読出し制御
部１１２はまずＥＣＣ処理部によって読出し要求信号Ｒ
ＥＱが“ハイ”にアクティブされた後のメインクロック
信号ＭＣＫの立ち上がりエッジで一度のメモリ読出し動
作を始める。この時、１番目のサイクル内にローアドレ
スストローブ／ＲＡＳを“ロー”にアクティブした後、
３番目のサイクルでカラムアドレスストローブ／ＣＡＳ
を“ロー”にアクティブする。この時、読出し制御部１
１２の物理アドレスによって指定されるシンボルデータ
がデータメモリ１００からＥＣＣ処理部に読み出され
る。これと同時に、読出し制御部１１２は応答信号ＡＣ
Ｋを“ハイ”にアクティブする。この後、４番目のサイ
クル終了によって読み出し制御部１１２は一度のメモリ
読出し動作を終了する。そして、前記メモリ読出し動作
によって発生する応答信号ＡＣＫによってシンボルカウ
ンタ１０６はカウント値を１増加させ、シンボルカウン
タ１０６のカウント値が２５になると、コードワードカ
ウンタ１０４は次の応答信号ＡＣＫによってカウント値
を１増加させる。この時、シンボルカウンタ１０６のカ
ウント値は再び０に初期化される。
回路１０２の１ワード読出し時の動作タイミングを例と
した図６を参照して読出し動作を考察する。読出し制御
部１１２はまずＥＣＣ処理部によって読出し要求信号Ｒ
ＥＱが“ハイ”にアクティブされた後のメインクロック
信号ＭＣＫの立ち上がりエッジで一度のメモリ読出し動
作を始める。この時、１番目のサイクル内にローアドレ
スストローブ／ＲＡＳを“ロー”にアクティブした後、
３番目のサイクルでカラムアドレスストローブ／ＣＡＳ
を“ロー”にアクティブする。この時、読出し制御部１
１２の物理アドレスによって指定されるシンボルデータ
がデータメモリ１００からＥＣＣ処理部に読み出され
る。これと同時に、読出し制御部１１２は応答信号ＡＣ
Ｋを“ハイ”にアクティブする。この後、４番目のサイ
クル終了によって読み出し制御部１１２は一度のメモリ
読出し動作を終了する。そして、前記メモリ読出し動作
によって発生する応答信号ＡＣＫによってシンボルカウ
ンタ１０６はカウント値を１増加させ、シンボルカウン
タ１０６のカウント値が２５になると、コードワードカ
ウンタ１０４は次の応答信号ＡＣＫによってカウント値
を１増加させる。この時、シンボルカウンタ１０６のカ
ウント値は再び０に初期化される。
【００１８】前記したようにメモリ読出し回路１０２は
一度のメモリ読出し動作に対して読出し制御部１１２か
ら１つの物理アドレスをデータメモリ１００に印加し、
一度のメモリ読出し動作に総４サイクルが必要である。
ここで、１つのセクタデータに対するＰコードワード処
理のためにデータメモリ１００からデータを読み出すの
にかかるサイクル数を察してみると、次のようである。
まず１コードワード当たり２６個のシンボルになるの
で、２６回のメモリ読出し動作が必要である。そして、
レフトプレーンに総４３個のコードワードが存在するの
で、４３×２６＝１１１８回のメモリ読出し動作が必要
である。従って、１つのセクタデータに対するＰコード
ワード処理のためにレフトプレーンに対して必要な総メ
モリサイクル数は１１１８×４＝４４７２サイクルにな
る。
一度のメモリ読出し動作に対して読出し制御部１１２か
ら１つの物理アドレスをデータメモリ１００に印加し、
一度のメモリ読出し動作に総４サイクルが必要である。
ここで、１つのセクタデータに対するＰコードワード処
理のためにデータメモリ１００からデータを読み出すの
にかかるサイクル数を察してみると、次のようである。
まず１コードワード当たり２６個のシンボルになるの
で、２６回のメモリ読出し動作が必要である。そして、
レフトプレーンに総４３個のコードワードが存在するの
で、４３×２６＝１１１８回のメモリ読出し動作が必要
である。従って、１つのセクタデータに対するＰコード
ワード処理のためにレフトプレーンに対して必要な総メ
モリサイクル数は１１１８×４＝４４７２サイクルにな
る。
【００１９】従って、ＥＣＣ処理のためにシンボルをデ
ータメモリ１００から一度のメモリ読出し動作ごとに一
つずつのみ読み出すことにより、全体シンボル数に対応
するだけの多くのメモリ読出しサイクル数が必要であ
る。即ち、ＥＣＣ処理のために多くのメモリ読出しサイ
クル数を占めることにより、高倍速のＣＤ−ＲＯＭドラ
イブにおいて速度を高めるのに制限要因となってきた。
ータメモリ１００から一度のメモリ読出し動作ごとに一
つずつのみ読み出すことにより、全体シンボル数に対応
するだけの多くのメモリ読出しサイクル数が必要であ
る。即ち、ＥＣＣ処理のために多くのメモリ読出しサイ
クル数を占めることにより、高倍速のＣＤ−ＲＯＭドラ
イブにおいて速度を高めるのに制限要因となってきた。
【００２０】これに対して、本発明はＤＲＡＭのページ
モード読出しサイクルを用いてデータメモリ１００を一
度のページモード読出しサイクルに幾つかのシンボル単
位で読み出すことにより、ＥＣＣのためのメモリ読出し
サイクル数を減らす。即ち、ページモードでＤＲＡＭを
アクセスすると、これにかかるメモリ読出しサイクル数
が減るが、これをＰコードワードまたはＱコードワード
の読出しに適用することにより、メモリ読出しサイクル
数を減らす。
モード読出しサイクルを用いてデータメモリ１００を一
度のページモード読出しサイクルに幾つかのシンボル単
位で読み出すことにより、ＥＣＣのためのメモリ読出し
サイクル数を減らす。即ち、ページモードでＤＲＡＭを
アクセスすると、これにかかるメモリ読出しサイクル数
が減るが、これをＰコードワードまたはＱコードワード
の読出しに適用することにより、メモリ読出しサイクル
数を減らす。
【００２１】図７はこのための本発明の実施例によるメ
モリ読出し回路のブロック構成図である。図７によれ
ば、メモリ読出し回路１１４は前述した図４のメモリ読
出し回路１０２にＲＯＭ１１６とページモード制御部１
１８を追加し、ページモード制御部１１８によって読出
し制御部１２０がデータメモリ１００をページモードで
読出し制御するように構成したものである。そして、図
７は前述した図４と同様に、Ｐコードワードを読み出す
場合の例を挙げる。従って、データメモリ１００は勿論
のこと、コードワードカウンタ１０４とシンボルカウン
タ１０６とオフセットアドレス発生部１０８とブロック
ポインタ１１０は図４と同一であり、それにより互いに
同一の参照符号を付した。
モリ読出し回路のブロック構成図である。図７によれ
ば、メモリ読出し回路１１４は前述した図４のメモリ読
出し回路１０２にＲＯＭ１１６とページモード制御部１
１８を追加し、ページモード制御部１１８によって読出
し制御部１２０がデータメモリ１００をページモードで
読出し制御するように構成したものである。そして、図
７は前述した図４と同様に、Ｐコードワードを読み出す
場合の例を挙げる。従って、データメモリ１００は勿論
のこと、コードワードカウンタ１０４とシンボルカウン
タ１０６とオフセットアドレス発生部１０８とブロック
ポインタ１１０は図４と同一であり、それにより互いに
同一の参照符号を付した。
【００２２】前記ＲＯＭ１１６には前述した図３のよう
に１つのセクタデータに対して総４３個のＰコードワー
ドそれぞれの２６個のシンボルに対するページモードを
指定するページ長さ値を備えるＲＯＭテーブルを予め貯
蔵しておく。前記ＲＯＭテーブルは各Ｐコードワードの
シンボルがデータメモリ１００に貯蔵される実際領域の
アドレス、即ち前述した図２に示したアドレスによって
幾つかのシンボル単位でページ長さ値を設定して作成す
る。
に１つのセクタデータに対して総４３個のＰコードワー
ドそれぞれの２６個のシンボルに対するページモードを
指定するページ長さ値を備えるＲＯＭテーブルを予め貯
蔵しておく。前記ＲＯＭテーブルは各Ｐコードワードの
シンボルがデータメモリ１００に貯蔵される実際領域の
アドレス、即ち前述した図２に示したアドレスによって
幾つかのシンボル単位でページ長さ値を設定して作成す
る。
【００２３】このようにＲＯＭ１１６に貯蔵するＲＯＭ
テーブルのページ長さ値を設定する例を、前述した図２
に示したようにデータメモリ１００の一番目のブロック
に貯蔵されるセクタデータの例を挙げて説明する。もし
データメモリ１００に対して２５６バイト単位でページ
モードを適用し、データブロック０及び補助ブロック０
に貯蔵されるセクタデータのフォーマットがモード１で
あれば、前述した図３のＥＣＣメモリマップによるレフ
トプレーンのＰコードワードのシンボルの実際アドレス
は図８のようになる。即ち、図８は図３に便宜上一連の
オフセット値“００００”〜“１１６９”で表したシン
ボルに対するデータメモリ１００における物理アドレス
を示す。この時、図２のアドレス“０００００”から
“１ＦＦＦＦ”までを順次２５６バイトずつ区分して４
３個のＰコードワードそれぞれの２６個のシンボルに対
して括ってみると、図８に示した破線ブロックのように
なる。
テーブルのページ長さ値を設定する例を、前述した図２
に示したようにデータメモリ１００の一番目のブロック
に貯蔵されるセクタデータの例を挙げて説明する。もし
データメモリ１００に対して２５６バイト単位でページ
モードを適用し、データブロック０及び補助ブロック０
に貯蔵されるセクタデータのフォーマットがモード１で
あれば、前述した図３のＥＣＣメモリマップによるレフ
トプレーンのＰコードワードのシンボルの実際アドレス
は図８のようになる。即ち、図８は図３に便宜上一連の
オフセット値“００００”〜“１１６９”で表したシン
ボルに対するデータメモリ１００における物理アドレス
を示す。この時、図２のアドレス“０００００”から
“１ＦＦＦＦ”までを順次２５６バイトずつ区分して４
３個のＰコードワードそれぞれの２６個のシンボルに対
して括ってみると、図８に示した破線ブロックのように
なる。
【００２４】例えば、Ｐコードワード番号０のシンボル
に対して察してみると、シンボル番号０が１つの２５６
バイト単位に属するので、ページ長さ値を１に設定し、
シンボル番号１からシンボル番号５までがもう一つの２
５６バイト単位に属するので、ページ長さ値を５に設定
し、シンボル番号６からシンボル番号１１までがまた他
の１つの２５６バイト単位に属するので、ページ長さ値
を６に設定する。このような方式で４３個のＰコードワ
ードに対してシンボルが実際貯蔵される領域に対応する
ようにページ長さ値を設定するが、これを表にしてみる
と、下記の表１になる。
に対して察してみると、シンボル番号０が１つの２５６
バイト単位に属するので、ページ長さ値を１に設定し、
シンボル番号１からシンボル番号５までがもう一つの２
５６バイト単位に属するので、ページ長さ値を５に設定
し、シンボル番号６からシンボル番号１１までがまた他
の１つの２５６バイト単位に属するので、ページ長さ値
を６に設定する。このような方式で４３個のＰコードワ
ードに対してシンボルが実際貯蔵される領域に対応する
ようにページ長さ値を設定するが、これを表にしてみる
と、下記の表１になる。
【００２５】
【表１】
【００２６】前記したようにページ長さ値の設定例を、
データブロック０及び補助ブロック０に貯蔵されるセク
タデータのフォーマットがモード２形式１の場合に対し
て察してみると、前述した図３のＥＣＣメモリマップに
よるレフトプレーンのＰコードワードのシンボルの実際
アドレスは図９のようになり、これに対するページ長さ
値を表にしてみると、下記の表２になる。
データブロック０及び補助ブロック０に貯蔵されるセク
タデータのフォーマットがモード２形式１の場合に対し
て察してみると、前述した図３のＥＣＣメモリマップに
よるレフトプレーンのＰコードワードのシンボルの実際
アドレスは図９のようになり、これに対するページ長さ
値を表にしてみると、下記の表２になる。
【００２７】
【表２】
【００２８】再び前記図７を参照するに、コードワード
カウンタ１０４のカウント値とシンボルカウンタ１０６
のカウント値はオフセットアドレス発生部１０８に印加
され、同時にＲＯＭ１１６とページモード制御部１１８
にも印加される。そうすると、ＲＯＭ１１６ではコード
ワードカウンタ１０４のカウント値に該当する番号のＰ
コードワードのシンボルのうち、現在読み出すシンボル
に対するページ長さ値が出力される。このようにＲＯＭ
１１６から出力されるページ長さ値はページモード制御
部１１８に印加される。そうすると、ページモード制御
部１１８はコードワードカウンタ１０４のカウント値に
該当する番号のＰコードワードでシンボルカウンタ１０
６のカウント値に該当する現在読み出すシンボルに対し
てＲＯＭ１１６のページ長さ値に対応するページモード
で読出し制御部１２０を動作させる。この時、ページモ
ード制御部１１８が読出し制御部１２０をページモード
で動作させることはＤＲＡＭに対する通常のページモー
ド制御と同様になされる。
カウンタ１０４のカウント値とシンボルカウンタ１０６
のカウント値はオフセットアドレス発生部１０８に印加
され、同時にＲＯＭ１１６とページモード制御部１１８
にも印加される。そうすると、ＲＯＭ１１６ではコード
ワードカウンタ１０４のカウント値に該当する番号のＰ
コードワードのシンボルのうち、現在読み出すシンボル
に対するページ長さ値が出力される。このようにＲＯＭ
１１６から出力されるページ長さ値はページモード制御
部１１８に印加される。そうすると、ページモード制御
部１１８はコードワードカウンタ１０４のカウント値に
該当する番号のＰコードワードでシンボルカウンタ１０
６のカウント値に該当する現在読み出すシンボルに対し
てＲＯＭ１１６のページ長さ値に対応するページモード
で読出し制御部１２０を動作させる。この時、ページモ
ード制御部１１８が読出し制御部１２０をページモード
で動作させることはＤＲＡＭに対する通常のページモー
ド制御と同様になされる。
【００２９】ここで、ページモードはＲＯＭ１１６のペ
ージ長さ値に対応するように設定されるので、各コード
ワードごとのシンボルに対してデータメモリ１００を一
定サイズの貯蔵領域単位で区分したページのうち同一ペ
ージに連続的に貯蔵されるシンボルを１単位として該当
シンボル数に対応するように設定される。次に、前記メ
モリ読出し回路１１４の動作を詳細に説明する。まずコ
ードワードカウンタ１０４とシンボルカウンタ１０６と
オフセットアドレス発生部１０８とブロックポインタ１
１０の動作は前述した図４と同一になされる。但し、コ
ードワードカウンタ１０４とシンボルカウンタ１０６の
カウント値はオフセットアドレス発生部１０８に印加さ
れると同時に、本発明によって追加されたＲＯＭ１１６
及びページモード制御部１１８に印加される。これによ
り、ＲＯＭ１１６に貯蔵されているページ長さ値に応じ
てページモード制御部１１８によってページモード制御
がなされる。例えば、１番目のコードワード、即ちコー
ドワード０に対するＲＯＭ１１６のＲＯＭテーブルにあ
るページ長さ値は前記表１に示すように“１，５，６，
６，６，２”値を示す。従って、コードワード番号０の
一番目のシンボル、即ちシンボル番号０に対するＲＯＭ
１１６の出力ページ長さ値は“１”になるので、ページ
モード制御部１１８によってページモード１でデータメ
モリ１００に対するメモリ読出し動作が行われる。即
ち、この場合には只１つのワードを読み出す動作のみが
行われる。しかし、２番目のシンボルであるシンボル番
号１から６番目のシンボルであるシンボル番号５までは
ＲＯＭ１１６の出力値が“５”になるので、ページモー
ド制御部１１８はページモード５でデータメモリ１００
に対するメモリ読出し動作が行われる。即ち、この場合
には一遍に５つのワードに対するページモードメモリ読
出し動作が行われる。これにより、シンボルカウンタ１
０６のカウント値は５になる。以後、ページモード制御
部１１８によって順次６ワード、６ワード、６ワード、
２ワードに対するページモードメモリ読出し動作が前述
と同様に行われる。このようにコードワード番号０のシ
ンボルに対する読出しが完了した後、コードワードカウ
ンタ１０４のカウント値が１増加する。その後、引き続
き次の番号のコードワードであるコードワード番号１に
対する動作も前述と同様に行われる。
ージ長さ値に対応するように設定されるので、各コード
ワードごとのシンボルに対してデータメモリ１００を一
定サイズの貯蔵領域単位で区分したページのうち同一ペ
ージに連続的に貯蔵されるシンボルを１単位として該当
シンボル数に対応するように設定される。次に、前記メ
モリ読出し回路１１４の動作を詳細に説明する。まずコ
ードワードカウンタ１０４とシンボルカウンタ１０６と
オフセットアドレス発生部１０８とブロックポインタ１
１０の動作は前述した図４と同一になされる。但し、コ
ードワードカウンタ１０４とシンボルカウンタ１０６の
カウント値はオフセットアドレス発生部１０８に印加さ
れると同時に、本発明によって追加されたＲＯＭ１１６
及びページモード制御部１１８に印加される。これによ
り、ＲＯＭ１１６に貯蔵されているページ長さ値に応じ
てページモード制御部１１８によってページモード制御
がなされる。例えば、１番目のコードワード、即ちコー
ドワード０に対するＲＯＭ１１６のＲＯＭテーブルにあ
るページ長さ値は前記表１に示すように“１，５，６，
６，６，２”値を示す。従って、コードワード番号０の
一番目のシンボル、即ちシンボル番号０に対するＲＯＭ
１１６の出力ページ長さ値は“１”になるので、ページ
モード制御部１１８によってページモード１でデータメ
モリ１００に対するメモリ読出し動作が行われる。即
ち、この場合には只１つのワードを読み出す動作のみが
行われる。しかし、２番目のシンボルであるシンボル番
号１から６番目のシンボルであるシンボル番号５までは
ＲＯＭ１１６の出力値が“５”になるので、ページモー
ド制御部１１８はページモード５でデータメモリ１００
に対するメモリ読出し動作が行われる。即ち、この場合
には一遍に５つのワードに対するページモードメモリ読
出し動作が行われる。これにより、シンボルカウンタ１
０６のカウント値は５になる。以後、ページモード制御
部１１８によって順次６ワード、６ワード、６ワード、
２ワードに対するページモードメモリ読出し動作が前述
と同様に行われる。このようにコードワード番号０のシ
ンボルに対する読出しが完了した後、コードワードカウ
ンタ１０４のカウント値が１増加する。その後、引き続
き次の番号のコードワードであるコードワード番号１に
対する動作も前述と同様に行われる。
【００３０】従って、コードワード番号０，１に対して
はそれぞれページモード１→５→６→６→６→２でメモ
リ読出し動作が行われる。２６回のメモり読出し動作を
６回のページモード読出しサイクルに分けて行うことに
より、全体的なメモリ読出しサイクル数を減らす。例え
ば、ページモード２読出し時の動作タイミングを示した
図１０を参照するに、ＥＣＣ処理部によって読出し要求
信号ＲＥＱが“ハイ”にアクティブされた後のメインク
ロック信号ＭＣＫの立ち上がりエッジで一度のメモリ読
出し動作が始まることは前述した図６と同一である。但
し、１番目のサイクル内にローアドレスストローブ／Ｒ
ＡＳが“ロー”にアクティブされた後、３番目、４番目
のサイクルでカラムアドレスストローブ／ＣＡＳが“ロ
ー”に２回アクティブされる。この時、読出し制御部１
２０から連続出力される２つの物理アドレスによって指
定される２ワードのシンボルデータがデータメモリ１０
０からＥＣＣ処理部に読み出される。以後５番目のサイ
クル終了によってメモリ読出し動作が終了される。
はそれぞれページモード１→５→６→６→６→２でメモ
リ読出し動作が行われる。２６回のメモり読出し動作を
６回のページモード読出しサイクルに分けて行うことに
より、全体的なメモリ読出しサイクル数を減らす。例え
ば、ページモード２読出し時の動作タイミングを示した
図１０を参照するに、ＥＣＣ処理部によって読出し要求
信号ＲＥＱが“ハイ”にアクティブされた後のメインク
ロック信号ＭＣＫの立ち上がりエッジで一度のメモリ読
出し動作が始まることは前述した図６と同一である。但
し、１番目のサイクル内にローアドレスストローブ／Ｒ
ＡＳが“ロー”にアクティブされた後、３番目、４番目
のサイクルでカラムアドレスストローブ／ＣＡＳが“ロ
ー”に２回アクティブされる。この時、読出し制御部１
２０から連続出力される２つの物理アドレスによって指
定される２ワードのシンボルデータがデータメモリ１０
０からＥＣＣ処理部に読み出される。以後５番目のサイ
クル終了によってメモリ読出し動作が終了される。
【００３１】従って、従来では一度のメモリ読出し動作
によって１ワードのみ読み出すことにより、２ワードを
読み出す場合に総８サイクルがかかったが、本発明によ
れば、総５サイクルのかかる一度のメモリ読出し動作に
よって２ワードを読み出す。これと同様に、例えばペー
ジモード５の場合には一度のメモリ読出し動作によって
５ワードを読み出すことにより、メモリ読出しサイクル
数は８サイクルのみ必要である。従って、コードワード
番号０と１のそれぞれにかかる総メモリ読出しサイクル
数は４＋８＋９＋９＋９＋５＝４４サイクルになる。そ
して、このようなページモードメモリ読出し動作がコー
ドワード番号４２まで繰り返し行われる。但し、ＲＯＭ
１１６から出力されるページ長さ値が変わることによ
り、ページモードのみ異なる。従って、１つのセクタデ
ータによるＰコードワード処理のためにデータメモリ１
００からデータを読み出すのにかかるサイクル数を察し
てみると、総１６８１サイクルが必要である。これは前
述したように従来に４４７２サイクルが必要であったの
に比べてわずか１／３程度であり、メモリ読出しサイク
ル数が大幅に減る。
によって１ワードのみ読み出すことにより、２ワードを
読み出す場合に総８サイクルがかかったが、本発明によ
れば、総５サイクルのかかる一度のメモリ読出し動作に
よって２ワードを読み出す。これと同様に、例えばペー
ジモード５の場合には一度のメモリ読出し動作によって
５ワードを読み出すことにより、メモリ読出しサイクル
数は８サイクルのみ必要である。従って、コードワード
番号０と１のそれぞれにかかる総メモリ読出しサイクル
数は４＋８＋９＋９＋９＋５＝４４サイクルになる。そ
して、このようなページモードメモリ読出し動作がコー
ドワード番号４２まで繰り返し行われる。但し、ＲＯＭ
１１６から出力されるページ長さ値が変わることによ
り、ページモードのみ異なる。従って、１つのセクタデ
ータによるＰコードワード処理のためにデータメモリ１
００からデータを読み出すのにかかるサイクル数を察し
てみると、総１６８１サイクルが必要である。これは前
述したように従来に４４７２サイクルが必要であったの
に比べてわずか１／３程度であり、メモリ読出しサイク
ル数が大幅に減る。
【００３２】従って、高倍速のＣＤ−ＲＯＭドライブに
おいて速度を高めるのに制限要因となってきたＥＣＣ過
程におけるメモリ読出しサイクル数を大幅減らすことに
より、容易にＣＤ−ＲＯＭドライブの高倍速を実現する
ことができる。一方、上述した本発明の説明では具体的
な実施例について述べたが、本発明の範囲から外れない
限度内で多様な変形が可能なのは勿論である。特に、本
発明の実施例ではＰコードワード処理例を示したが、Ｑ
コードワードに対しても同一に適用される。但し、この
場合にはオフセットアドレス発生部１０８がＱコードワ
ードに対応して変更するが、コードワードカウンタ１０
４とシンボルカウンタ１０６のカウント範囲値とページ
長さ値をそれに合わせてＲＯＭ１１６に貯蔵しておけば
よい。また、本発明はＣＤ−ＲＯＭのデータのようにコ
ードワードのシンボルのオフセットアドレス値が連続し
ていない場合にメモリを読み出すのに同一に適用するこ
とができる。従って、発明の範囲は説明された実施例に
よって定められてはいけなく、特許請求の範囲及びこの
特許請求の範囲と均等なものによって定められるべきで
ある。
おいて速度を高めるのに制限要因となってきたＥＣＣ過
程におけるメモリ読出しサイクル数を大幅減らすことに
より、容易にＣＤ−ＲＯＭドライブの高倍速を実現する
ことができる。一方、上述した本発明の説明では具体的
な実施例について述べたが、本発明の範囲から外れない
限度内で多様な変形が可能なのは勿論である。特に、本
発明の実施例ではＰコードワード処理例を示したが、Ｑ
コードワードに対しても同一に適用される。但し、この
場合にはオフセットアドレス発生部１０８がＱコードワ
ードに対応して変更するが、コードワードカウンタ１０
４とシンボルカウンタ１０６のカウント範囲値とページ
長さ値をそれに合わせてＲＯＭ１１６に貯蔵しておけば
よい。また、本発明はＣＤ−ＲＯＭのデータのようにコ
ードワードのシンボルのオフセットアドレス値が連続し
ていない場合にメモリを読み出すのに同一に適用するこ
とができる。従って、発明の範囲は説明された実施例に
よって定められてはいけなく、特許請求の範囲及びこの
特許請求の範囲と均等なものによって定められるべきで
ある。
【００３３】
【発明の効果】上述したように本発明は、ＣＤ−ＲＯＭ
ドライブのデコーディング装置においてＥＣ処理過程に
必要なメモリ読出しサイクル数を大幅減らすことによ
り、容易にＣＤ−ＲＯＭドライブの高倍速を実現し得る
利点がある。
ドライブのデコーディング装置においてＥＣ処理過程に
必要なメモリ読出しサイクル数を大幅減らすことによ
り、容易にＣＤ−ＲＯＭドライブの高倍速を実現し得る
利点がある。
【図１】通常のＣＤ−ＲＯＭにおけるセクタデータフォ
ーマット図である。
ーマット図である。
【図２】通常のＣＤ−ＲＯＭにおけるデータメモリレイ
アウト例示図である。
アウト例示図である。
【図３】通常のＣＤ−ＲＯＭにおける誤り訂正のための
ＥＣＣメモリマップ図である。
ＥＣＣメモリマップ図である。
【図４】通常のメモリ読出し回路のブロック構成図であ
る。
る。
【図５】１つのセクタデータのうち、補助ブロック領域
に貯蔵されるデータのオフセットアドレス例示図であ
る。
に貯蔵されるデータのオフセットアドレス例示図であ
る。
【図６】図４の１ワード読出し時の動作タイミング図で
ある。
ある。
【図７】本発明の実施例によるメモリ読出し回路のブロ
ック構成図である。
ック構成図である。
【図８】図２に示したデータブロック０及び補助ブロッ
ク０のＰコードワードに対するページ長さ値設定例示図
である。
ク０のＰコードワードに対するページ長さ値設定例示図
である。
【図９】図２に示したデータブロック０及び補助ブロッ
ク０のＰコードワードに対するページ長さ値設定例示図
である。
ク０のＰコードワードに対するページ長さ値設定例示図
である。
【図１０】図７のページモード２読出し時の動作タイミ
ング図である。
ング図である。
１００ データメモリ １０４ コードワードカウンタ １０６ シンボルカウンタ １０８ オフセットアドレス発生部 １１０ ブロックポインタ １１４ メモリ読出し回路 １１６ ＲＯＭ １１８ ページモード制御部 １２０ 読出し制御部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ１１Ｃ 29/00 ６３１ Ｇ１１Ｃ 29/00 ６３１Ｚ Ｈ０３Ｍ 13/00 Ｈ０３Ｍ 13/00
Claims (10)
- 【請求項１】 ＣＤ−ＲＯＭドライブのデコーディング
装置でＣＤから再生されたセクタデータを貯蔵するデー
タメモリを誤り訂正のために読み出す方法において、 前記データメモリに貯蔵されたセクタデータに対して前
記誤り訂正処理するシンボルが前記データメモリに貯蔵
される物理アドレスに対応するようにページ長さのペー
ジモード読出しサイクルで前記データメモリを読み出す
ことを特徴とするメモリ読出し方法。 - 【請求項２】 前記ページモードが、前記シンボルに対
して前記データメモリを一定大きさの貯蔵領域単位で区
分したページのうち同一ページに連続的に貯蔵されるシ
ンボルを１単位として該当シンボル数に対応するように
設定されることを特徴とする請求項１記載のメモリ読出
し方法。 - 【請求項３】 前記シンボルが、該当するページモード
によって一度のメモリ読出し動作によって前記ページ長
さに該当する数だけ連続的に読み出されることを特徴と
する請求項２記載のメモリ読出し方法。 - 【請求項４】 前記シンボルがＲＳＰＣ−Ｐコードワー
ドそれぞれのシンボルであることを特徴とする請求項３
記載のメモリ読出し方法。 - 【請求項５】 前記シンボルがＲＳＰＣ−Ｑコードワー
ドそれぞれのシンボルであることを特徴とする請求項３
記載のメモリ読出し方法。 - 【請求項６】 ＣＤ−ＲＯＭドライブのデコーディング
装置でＣＤから再生されたセクタデータを貯蔵するデー
タメモリを誤り訂正のために読み出す回路において、 前記誤り訂正処理のためにデータメモリから読み出すコ
ードワード数をカウントするコードワードカウンタと、 前記データメモリから読み出す前記各コードワードごと
に対するシンボル数をカウントするシンボルカウンタ
と、 前記コードワードカウンタと前記シンボルカウンタのカ
ウント値によるオフセットアドレスを発生するオフセッ
トアドレス発生部と、 前記データメモリにブロック単位で貯蔵される前記セク
タデータに対するブロックを指定するブロックポインタ
値を発生するブロックポインタと、 前記オフセットアドレスとブロックポイント値によって
指定される現在読み出すシンボルに対する物理アドレス
と読出し制御信号を発生する読出し制御部と、 前記データメモリに貯蔵されたセクタデータに対して前
記誤り訂正処理するコードワードごとのシンボルが前記
データメモリに貯蔵される物理アドレスに対応するよう
に予め設定されたページ長さ値が貯蔵され、前記コード
ワードカウンタとシンボルカウンタのカウント値による
ページ長さ値を出力するＲＯＭと、 前記コードワードカウンタとシンボルカウンタのカウン
ト値に該当するコードワードの現在読み出すシンボルに
対して前記ＲＯＭから出力されるページ長さ値に対応す
るページモード読出しサイクルで前記読出し制御部を動
作させるページモード制御部とを備えることを特徴とす
るメモリ読出し回路。 - 【請求項７】 前記ページ長さ値が、前記コードワード
ごとのシンボルに対して前記データメモリを一定大きさ
の貯蔵領域単位で区分したページのうち同一ページに連
続的に貯蔵されるシンボルを１単位として該当シンボル
数に対応するように設定されることを特徴とする請求項
６記載のメモリ読出し回路。 - 【請求項８】 前記シンボルが、該当するページモード
によって一度のメモリ読出し動作によって前記ページ長
さ値に該当する数だけ連続的に読み出されることを特徴
とする請求項７記載のメモリ読出し回路。 - 【請求項９】 前記コードワードがＲＳＰＣ−Ｐコード
ワードであることを特徴とする請求項８記載のメモリ読
出し回路。 - 【請求項１０】 前記コードワードがＲＳＰＣ−Ｑコー
ドワードであることを特徴とする請求項８記載のメモリ
読出し回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970013200A KR100247064B1 (ko) | 1997-04-10 | 1997-04-10 | 콤팩트디스크-롬 드라이브의 디코딩장치에서 에러정정을 위한 메모리 리드회로 |
| KR13200/1997 | 1997-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289538A true JPH10289538A (ja) | 1998-10-27 |
| JP3313056B2 JP3313056B2 (ja) | 2002-08-12 |
Family
ID=19502392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35359997A Expired - Fee Related JP3313056B2 (ja) | 1997-04-10 | 1997-12-22 | Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6044484A (ja) |
| JP (1) | JP3313056B2 (ja) |
| KR (1) | KR100247064B1 (ja) |
| CN (1) | CN1110809C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100272493B1 (ko) * | 1997-08-30 | 2000-11-15 | 윤종용 | 디지탈비디오디스크및컴팩트디스크공용데이타프로세서장치 |
| TW455870B (en) * | 1999-12-09 | 2001-09-21 | Acer Labs Inc | Memory mapping method |
| US20020100105A1 (en) * | 2000-09-22 | 2002-08-01 | Rita Terris | Golf glove and method of forming same |
| US7006634B1 (en) * | 2000-09-28 | 2006-02-28 | Cisco Technology, Inc. | Hardware-based encryption/decryption employing dual ported key storage |
| US6873707B1 (en) * | 2000-09-28 | 2005-03-29 | Cisco Technology, Inc. | Hardware-based encryption/decryption employing cycle stealing |
| JP3954803B2 (ja) * | 2001-03-22 | 2007-08-08 | 三洋電機株式会社 | エラー訂正装置 |
| JP4135680B2 (ja) * | 2004-05-31 | 2008-08-20 | ソニー株式会社 | 半導体記憶装置および信号処理システム |
| TWI292866B (en) * | 2005-09-09 | 2008-01-21 | Via Tech Inc | Method for calculatng an error detection code |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4949326A (en) * | 1986-12-10 | 1990-08-14 | Matsushita Electric Industrial Co., Ltd. | Optical information recording and reproducing system using optical disks having an error correction function |
| JP2713902B2 (ja) * | 1987-04-28 | 1998-02-16 | 三洋電機株式会社 | アドレス発生回路 |
| US4847705A (en) * | 1987-07-07 | 1989-07-11 | Digital Equipment Corporation | Method and apparatus for encoding magnetic disk sector addresses |
| KR950003013B1 (ko) * | 1992-03-30 | 1995-03-29 | 삼성전자 주식회사 | 틀림정정회로를 가지는 이이피롬 |
| JPH07211077A (ja) * | 1993-12-03 | 1995-08-11 | Toshiba Micro Electron Kk | 半導体記憶装置 |
| CN1045229C (zh) * | 1994-03-25 | 1999-09-22 | 清华大学 | 光盘高速数据记录方法及数据采集记录系统 |
| US5499292A (en) * | 1994-05-06 | 1996-03-12 | At&T Corp. | On hook/off hook mechanism for wrist telephone |
| US5500819A (en) * | 1994-09-30 | 1996-03-19 | Cirrus Logic, Inc. | Circuits, systems and methods for improving page accesses and block transfers in a memory system |
| KR100190385B1 (ko) * | 1995-06-07 | 1999-06-01 | 김영환 | 2스테이지 래치회로를 이용한 페이지 모드 마스크롬 및 그 제어방법 |
-
1997
- 1997-04-10 KR KR1019970013200A patent/KR100247064B1/ko not_active IP Right Cessation
- 1997-12-18 US US08/992,911 patent/US6044484A/en not_active Expired - Fee Related
- 1997-12-19 CN CN97125552A patent/CN1110809C/zh not_active Expired - Fee Related
- 1997-12-22 JP JP35359997A patent/JP3313056B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1195848A (zh) | 1998-10-14 |
| KR19980076479A (ko) | 1998-11-16 |
| KR100247064B1 (ko) | 2000-03-15 |
| US6044484A (en) | 2000-03-28 |
| CN1110809C (zh) | 2003-06-04 |
| JP3313056B2 (ja) | 2002-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3307579B2 (ja) | データ記憶システム | |
| JP3863252B2 (ja) | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 | |
| US20070050663A1 (en) | Error correction apparatus for performing consecutive reading of multiple code words | |
| JP3313056B2 (ja) | Ｃｄ−ｒｏｍドライブのデコーディング装置における誤り訂正のためのメモリ読出し方法及び回路 | |
| JPH1198462A (ja) | データ再生装置 | |
| JPS63269834A (ja) | アドレス発生回路 | |
| US6697921B1 (en) | Signal processor providing an increased memory access rate | |
| KR100189531B1 (ko) | Cd-rom 드라이브에 있어서 섹터 데이타 디코딩방법 및 회로 | |
| JP3272308B2 (ja) | 誤り訂正システム、誤り訂正方法および誤り訂正機能を有するデータ記憶システム | |
| KR930000994B1 (ko) | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 | |
| JPH06338141A (ja) | 追記型記録媒体、フォーマット装置および方法、データ読みだし装置および方法、ならびにデータ書き込み装置および方法 | |
| KR100269533B1 (ko) | 고배속콤팩트디스크-롬드라이브를실현하는디코딩장치와에러정정처리방법 | |
| US6038692A (en) | Error correcting memory system | |
| JPS63285778A (ja) | ディスク記録方法 | |
| JPS6349809B2 (ja) | ||
| JPH0241057B2 (ja) | ||
| KR100217368B1 (ko) | 콤팩트디스크-롬 드라이브의 에러플래그 발생회로 및 방법 | |
| US5815691A (en) | Method for controlling an external memory for a CD-ROM decoder and apparatus therefor | |
| JP3904138B2 (ja) | データ処理装置および処理方法 | |
| JP2001117825A (ja) | データ記録装置およびデータ再生装置 | |
| JPH0512814A (ja) | 誤り訂正回路 | |
| JPH097365A (ja) | Ｃｄ−ｒｏｍ用ｄｒａｍアドレス生成回路 | |
| JP2594563B2 (ja) | 誤り訂正回路 | |
| KR0154990B1 (ko) | 컴팩트 디스크 롬 데이터 처리 시작주소 지정 장치 | |
| JP3628532B2 (ja) | デジタル再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |