JPH10254587A - コンピュータシステム - Google Patents
コンピュータシステムInfo
- Publication number
- JPH10254587A JPH10254587A JP9061031A JP6103197A JPH10254587A JP H10254587 A JPH10254587 A JP H10254587A JP 9061031 A JP9061031 A JP 9061031A JP 6103197 A JP6103197 A JP 6103197A JP H10254587 A JPH10254587 A JP H10254587A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- computer system
- processor
- notification
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3253—Power saving in bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Static Random-Access Memory (AREA)
- Calculators And Similar Devices (AREA)
- Memory System (AREA)
Abstract
を可能とするコンピュータシステムを提供する。 【解決手段】プロセッサ10と電源制御装置33との間
を直接接続する制御信号線を設け、電源制御装置33と
の間で制御信号を授受するためのPSCインタフェース
14をプロセッサ10に内蔵する。そして、IOバス
(0)3aに接続されたデバイス(0)31およびデバ
イス(1)31を含むすべてのデバイスが長期間使用さ
れていない状態にあるときに、プロセッサ10は電源制
御装置33に対してIOバス(0)3aへの電力供給の
停止を指示する制御信号を送信することによって、IO
バス(0)3aに接続されたデバイスに対する電力供給
の停止に加えて、IOバス(0)3aに対する電力供給
をも停止させる。
Description
容易な個人使用向けの情報機器に適用して好適なコンピ
ュータシステムに係り、特に不必要に消費される電力を
大幅に削減するコンピュータシステムに関する。
ロセッサ内部の電力制御としては、システムのアイドル
時にクロックの周波数を低下またはクロックを停止する
ことによって消費電力を低減する方法などが存在する。
方法としては、使用していない入出力デバイスなどに対
する電力の供給を停止することによって消費電力の低減
を図る方法などが存在する。
は、消費電力を低減する要素が限られているために、た
とえば二次電池を内蔵したバッテリパックなどから供給
される電力によって動作する可般型の情報機器などで
は、システムの動作可能時間を短くせざるをえないなど
といった問題があった。
器構成が示されている。コンピュータシステムでは、電
源制御装置33によって電源部34の電力供給が制御さ
れており、この電源制御装置33は、IOバス(0)3
a、IOバスブリッジ32およびIOバス(1)3bを
介してプロセッサ10から送信される制御信号に応答し
て電源部34の電力供給を制御する。
に接続されたデバイス(0)31およびデバイス(1)
31を含むすべてのデバイスが長期間使用されていない
状態にあったとしても、プロセッサ10と電源制御装置
33との間で制御信号の通信路となっているIOバス
(0)3aに対する電力供給を停止することは不可能で
あった。
ンピュータシステムにおいては、消費電力を低減する要
素が限られているために、たとえば二次電池を内蔵した
バッテリパックなどから供給される電力によって動作す
る可般型の情報機器などでは、システムの動作可能時間
を短くせざるをえないなどといった問題があった。
たものであり、予め定められた期間を越えて使用されて
いない状態にあるデバイスなどに対して電力供給を停止
するといった電源制御の適用範囲を広げることによっ
て、不必要に消費される電力を大幅に削減することを可
能とするコンピュータシステムを提供することを目的と
する。
的を達成するために、プロセッサと電源制御装置とを制
御信号線で直接接続し、プロセッサ内部に電源制御装置
とのインタフェース回路を設けるといった構成をとる。
すなわち、この構成によれば、プロセッサと電源制御装
置との間に他のデバイスと共有する入出力バスを介在さ
せることがなくなり、接続される複数のデバイスすべて
が予め定められた期間を越えて使用されていない状態で
あるときには、その入出力バスに対する電力供給をも停
止することが可能となる。
力待ち状態にあるときなどは、そのデバイスと、そのデ
バイスからの割り込み通知を受信するための信号線およ
びそのデバイスからのバス使用要求通知を受信するため
の信号線以外の電力供給を停止しておき、そのデバイス
からの割り込み通知またはバス使用要求通知を受信した
ときに、停止した電力供給を再開させてシステムを復帰
させるなどといったことも可能となり、無駄に消費され
る電力を削減することができるようになる。
演算モジュールなどの高消費電力モジュールに対する電
力供給を個別に制御する。すなわち、この高消費電力モ
ジュールが使用されるときにのみ電力が供給されるよう
に制御することによって、消費される電力を大幅に削減
する。また、この高消費電力モジュールに対する電力供
給を個別に制御することに代えて、クロックの供給/停
止または周波数を制御することも有効である。なお、こ
のクロックの供給/停止を制御する場合は、ノイズの発
生などに考慮して、段階的に供給するクロックの周波数
を切り換えていく手段を備えることが好ましい。また、
たとえば情報機器本体に取り外し可能に収納される電池
パックなどに内蔵される電池の残容量に応じてクロック
の周波数を制御する手段を備えることが好ましい。
チップに対するアクセスが予め定められた期間を越えて
途絶えた状態であるときに、そのダイナミックRAMチ
ップに対する電力供給を停止する、またはダイナミック
RAMチップを外部入力される制御信号によらずに自主
的にリフレッシュ操作を繰り返すセルフリフレッシュモ
ードに移行させる、といった制御を行なうことによっ
て、システムの省電力化を図る。この場合、複数のダイ
ナミックRAMチップに散在する使用中データを最小数
のダイナミックRAMチップに格納されるように再配置
する再配置手段をさらに具備すれば、さらなる省電力化
が図られることになる。また、予め定められた期間を越
えてアクセスが途絶えた状態にあるダイナミックRAM
チップ上のデータを継続して保存する必要があるか否か
判定する手段を備えれば、継続して保存する必要がある
ダイナミックRAMチップについてはセルフリフレッシ
ュモードに移行させ、一方、継続して保存する必要がな
いダイナミックRAMチップについては電力供給を停止
するといった制御が行なえることになる。
め定められた期間を越えて途絶えた状態であるときに、
そのROMチップに対する電力供給を停止するといった
制御を行なうことによって、同様に無駄に消費される電
力を削減することが可能となる。
実施形態を説明する。 (第1実施形態)まず、この発明の第1実施形態を説明
する。
ータシステムの機器構成を示す図である。図1に示すよ
うに、この第1実施形態のコンピュータシステムでは、
プロセッサ10と電源制御装置33とが制御信号線で直
接接続される。そして、プロセッサ10には、電源制御
装置33との間で制御信号を授受するためのシリアルイ
ンタフェースであるPSCインタフェース14が内蔵さ
れる。すなわち、この第1実施形態のコンピュータシス
テムにおいては、プロセッサ10と電源制御装置33と
の間にIOバス(0)3a、IOバスブリッジ32およ
びIOバス(0)3bなどを介在させることがないた
め、たとえばIOバス(0)3aに接続されたデバイス
(0)31およびデバイス(1)31を含むすべてのデ
バイスが長期間使用されていない状態にあるときに、こ
れらのデバイスに対する電力供給を停止するとともに、
IOバス(0)3aに対する電力供給をも停止すること
が可能となる。
との接続は、図1に示したようなシリアルインタフェー
スを介して接続する場合の他に次のような方法で接続し
てもよい。
スキャン法と呼ばれる内部回路のテスト法をサポートし
ている場合には、その内部にテスト・アクセス・ポート
コントローラによって構成されるテスト・ロジックを内
蔵するとともに、このテスト・ロジックに外部から命令
やデータをシリアルに入力するためのテスト・データ・
インと呼ばれる端子とテスト・ロジックからのデータを
外部に出力するためのテスト・データ・アウトと呼ばれ
る端子とを有している。そこで、これらの端子を使用し
て接続してもよい。また、これらの端子とシリアルイン
タフェースとを用途に応じて使い分けても良い。
てのデバイスが予め定められた期間を越えて使用されて
いない状態である旨は、メモリ20に格納されてCPU
11によって実行制御されるオペレーティングシステム
40が検知する。そして、この旨を検知したオペレーテ
ィングシステム40は、電源制御装置33を駆動制御す
る電源制御ドライバ41を起動して、IOバス(0)3
aに対する電力供給を停止させる。
ステムでは、IOバス(0)3aに対する電力供給を停
止する場合であっても、このIOバス(0)3aに接続
されたデバイス31からの割り込み通知を受信するため
の信号線とバス使用要求通知を受信するための信号線と
には電力供給を継続して動作させておく。そして、デバ
イス31が割り込み通知またはバス使用要求通知を発行
したときに、このIOバス(0)3aに対する電力供給
を再開する。このときの動作原理を図2を参照して説明
する。
を発生させる場合、その割り込み通知は、まず割り込み
コントローラ35に送信される。そして、この通知を受
けた割り込みコントローラ35は、その旨をさらにプロ
セッサ10に通知する。この通知は、電源制御装置33
にも送信され、たとえばプロセッサ10がオフ状態であ
る場合には、電源制御装置33がこの通知を受けた時点
でプロセッサ10をオンにすることによって、割り込み
コントローラ35からの通知をプロセッサ10に受信さ
せる。
セッサ10では、実行制御するオペレーティングシステ
ム40が電源制御ドライバ41を起動し、この電源制御
ドライバ41が電源制御装置33を駆動制御してIOバ
ス(0)3aに対する電力供給を再開させる。
Oバス(0)3aの使用要求を発生させる場合、その使
用要求通知は、プロセッサ10内部のアービタ15に送
信される。このアービタ15は、入出力バスの使用権の
調停を行なうものであり、この使用要求通知を受け取っ
たアービタ15は、内部割り込みを発生させる。このと
き、アービタ15はその通知を電源制御装置33にも送
信し、たとえばプロセッサ10がオフ状態である場合に
は、電源制御装置33がこの通知を受けた時点でプロセ
ッサ10をオンにすることによって、アービタ15の内
部割り込みをプロセッサ10に受信させる。
セッサ10では、実行制御するオペレーティングシステ
ム40が電源制御ドライバ41を起動し、この電源制御
ドライバ41が電源制御装置33を駆動制御してIOバ
ス(0)3aに対する電力供給を再開させる。
タシステムによれば、IOバスに接続されたすべてのデ
バイスが長期間使用されていない状態にあるときに、そ
のIOバスに対する電力供給を停止することができるた
め、無駄に消費される電力を削減することが可能とな
る。
施形態を説明する。この第2実施形態のコンピュータシ
ステムでは、CPUに内蔵される浮動小数点演算モジュ
ールなどの高消費電力モジュールに対する電力供給/停
止およびクロックの供給/停止などを、その使用有無に
応じて制御することによって省電力化を図るものであ
る。図3にはこの第2実施形態のCPU11の構成が示
されている。
PU11では、浮動小数点ユニット111および整数ユ
ニット112の2つの演算ユニットがフェッチユニット
デコーダ113のデコード結果に基づいて動作する。そ
して、この2つの演算ユニットのうち、浮動小数点ユニ
ット111をこの第2実施形態では消費電力の大きい高
消費電力モジュールとして取り扱う。
コーダ113内の命令バッファ1131に浮動小数点ユ
ニット111の動作を伴なう命令が格納されているかど
うかを監視するものであり、その監視結果にしたがっ
て、浮動小数点ユニット111に対する電力供給/停止
やクロックの供給/停止を制御する。すなわち、命令バ
ッファ1131に浮動小数点ユニット111の動作を伴
なう命令が格納されていない間は、スイッチ116をオ
フにして浮動小数点ユニット111に対する電力供給を
停止することによって消費電力の削減を図り、またはク
ロック変換装置115を駆動制御して浮動小数点ユニッ
ト111に対するクロック供給を停止することによって
消費電力の削減を図る。この電力の供給/停止機構およ
びクロックの供給/停止機構は、双方を備えてもよい
し、いずれか一方を備えるものであってもよい。なお、
このクロックの供給/停止に関しては、ノイズの発生な
どを考慮して、クロック変換装置115によって所定の
期間ごとにその周波数を段階的に切り換えていくことが
好ましい。図4には、この周波数の段階的な切り換えを
実現するクロック変換装置115の構成が示されてい
る。
置115は、異なる分周率(1/2,1/4,1/8)
をもつ複数の分周回路1151a〜cをもっており、そ
れぞれが入力されたクロックの周波数を分周してスイッ
チ1152に出力する。スイッチコントローラ1153
は、分周回路1151cから供給される最も低い周波数
のクロックにより同期を取得して動作するものであり、
命令監視部114から浮動小数点ユニット111に対す
るクロック供給の停止を指示する信号が送信されたとき
には、スイッチ1152から出力されるクロックの周波
数を、予め定められた期間ごとに元の周波数(0)、1
/2の周波数(1)、1/4の周波数(2)、1/8の
周波数(3)と切り換えた後に遮断する。一方、命令監
視部114から浮動小数点ユニット111に対するクロ
ック供給の再開を指示する信号が送信されたときには、
スイッチ1152から出力されるクロックの周波数を、
予め定められた期間ごとに1/8の周波数(3)、1/
4の周波数(2)、1/2の周波数(1)、元の周波数
(0)へと切り換えていく。なお、この予め定められた
期間ごとの段階的な切り換え制御をすべて命令監視部1
14からの制御信号に委ねてしまっても構わない(命令
監視部114がいずれの周波数に変換するのかを順次指
示する)。これにより、浮動小数点ユニット111に供
給するクロックの周波数を元の周波数から停止状態まで
の範囲内で段階的に変換していくことが可能となる。
換可能なクロック変換装置115を備えることによっ
て、たとえば電力供給源となっている電池の残量に応じ
た消費電力の制御を実行することも可能となる。たとえ
ば、情報機器本体に取り外し可能に収納される電池パッ
クが複数のセルによって構成され、かつこのセルが順番
に使用されていくようなコンピュータシステムでは、未
使用セルの残り数に応じて浮動小数点ユニット111な
どに供給するクロックの周波数を段階的に切り換えるこ
となどが可能となる。
タシステムによれば、浮動小数点ユニット111などと
いった高消費電力モジュールに対する電力供給/停止の
制御などをその使用有無に応じて制御することができる
ため、無駄に消費される電力を削減することが可能とな
る。
施形態を説明する。この第3実施形態のコンピュータシ
ステムでは、ダイナミックRAMチップに対する電力の
供給/停止などの制御を、そのダイナミックRAMチッ
プに対するデータのリード/ライトによるアクセス有無
に応じて制御することによって省電力化を図るものであ
る。
を生み出すようにするために、このコンピュータシステ
ムでは、複数のメモリ領域に散在する使用中データを最
小数のメモリ領域に格納されるように再配置することに
よって、未使用のメモリ領域を能動的に作り上げてい
き、より多くのダイナミックRAMチップに対する電力
の供給を停止させていくといったものである。
ステムの機器構成は、第1実施形態と同様であり、ここ
では図1を参照しながら説明する。メモリ20に格納さ
れてCPU11によって実行制御されるオペレーティン
グシステム40は、図5に示すように、仮想メモリ空間
と物理メモリとを関係づけるためのページテーブル40
1と、このページテーブル401を用いてメモリ資源の
管理を行なうメモリ管理システム402とを備えてい
る。いま、このシステム上では3つのプログラム(Pr
og1〜Prog3)が動作しており、それぞれが使用
するデータがメモリ領域(0)〜(3)に散在している
ものとする。このような場合、まず、オペレーティング
システム40は、電源制御ドライバ41を起動して、メ
モリ領域(0)を構成するダイナミックRAMチップに
対する電源供給を停止させる。これにより、この第3実
施形態のコンピュータシステムでは、未使用のメモリ領
域を構成するダイナミックRAMチップに供給される電
力を削減することによる省電力化が図られることにな
る。
とえば図6に示したように、これらのデータを最小数の
メモリ領域(ここではメモリ領域(1))に再配置す
る。この後、オペレーティングシステム40は、電源制
御ドライバ41を起動し、メモリ領域(0)を構成する
ダイナミックRAMチップに加えて、メモリ領域(2)
およびメモリ領域(3)を構成するダイナミックRAM
チップに対する電源供給をも停止させる。これにより、
この第3実施形態のコンピュータシステムでは、未使用
のメモリ領域を能動的に作り上げていくことになり、未
使用のメモリ領域を構成するダイナミックRAMチップ
に供給される電力を削減することによる省電力制御がよ
り顕著な効果を生み出すことになる。
に対する電源供給の停止に代えて、外部入力される制御
信号によらずに自主的にリフレッシュ操作を繰り返すセ
ルフリフレッシュモードに移行させることも有効であ
る。すなわち、このダイナミックRAMチップをリフレ
ッシュさせるための外部の制御機構を動作させる必要を
なくして省電力化を図ることを可能とする。
ッシュモードへの移行を併用した場合には、たとえばこ
のコンピュータシステム上で動作するオペレーティング
システムに複数のメモリ領域それぞれが継続して保存が
必要なデータを保持しているかどうか判定させ、継続し
て保存が必要なデータを保持しているメモリ領域を構成
するダイナミックRAMチップに対してはセルフリフレ
ッシュモードへの移行を適用し、一方、継続して保存が
必要なデータを保持していないメモリ領域を構成するダ
イナミックRAMチップに対しては電源供給の停止を適
用するといった制御が可能となる。
に、予め定められた期間を越えてアクセスが途絶えたメ
モリ領域を構成するROMチップに対する電力供給を停
止することも有効である。
タシステムによれば、ダイナミックRAMチップやRO
Mチップなどに対する電力供給/停止の制御などをそれ
らに対するアクセス有無に応じて制御することができる
ため、無駄に消費される電力を削減することが可能とな
る。また、電力の供給を停止させることのできるメモリ
領域を能動的に作り上げていくことにより、より効果的
な省電力化を図ることが可能となる。
ュータシステムによれば、プロセッサと電源制御装置と
の間に他のデバイスと共有する入出力バスを介在させる
ことがなくなり、接続される複数のデバイスすべてが予
め定められた期間を越えて使用されていない状態である
ときには、その入出力バスに対する電力供給をも停止す
ることができるようになるため、無駄に消費される電力
を削減することが可能となる。
供給/停止の制御などをその使用有無に応じて制御する
ことができるため、無駄に消費される電力を削減するこ
とが可能となる。
Mチップなどに対する電力供給/停止の制御などをそれ
らに対するアクセス有無に応じて制御することができる
ため、無駄に消費される電力を削減することが可能とな
る。
ステムの機器構成を示す図。
はバス使用要求通知を発行した場合に、IOバスに対す
る電力供給を再開するときの動作原理を説明するための
図。
す図。
データの最小数のメモリ領域への再配置を説明するため
の図(再配置前)。
データの最小数のメモリ領域への再配置を説明するため
の図(再配置後)。
図。
PU、14…PSCインタフェース、20…メモリ、2
1…DRAM、22…ROM、20…撮像装置、31…
デバイス、32…IOバスブリッジ、33…電源制御装
置、34…電源部、35…割り込みコントローラ、40
…オペレーティングシステム、41…電源制御ドライ
バ、111…浮動小数点ユニット、112…整数ユニッ
ト、113…フェッチユニットデコーダ、1131…命
令バッファ、114…命令監視部、115…クロック変
換装置、116…電源スイッチ。
Claims (12)
- 【請求項1】 入力された制御信号に応じて電源装置の
電力供給を制御する電源制御装置を備えているコンピュ
ータシステムにおいて、 前記システム全体の制御を司るプロセッサと前記電源制
御装置とを直接接続する制御信号線を設け、 前記プロセッサに、 前記電源制御装置とのインタフェース回路を設けたこと
を特徴とするコンピュータシステム。 - 【請求項2】 同一の入出力バスに接続される複数のデ
バイスすべてが予め定められた期間を越えて使用されて
いない状態であるときに、その旨を前記プロセッサに通
知する通知手段をさらに具備し、 前記プロセッサに、 前記通知手段からの通知を受け取ったときに、その入出
力バスに対する電力供給停止を指示する信号を前記制御
信号線を介して前記電源制御装置に送信する手段を設け
たことを特徴とする請求項1記載のコンピュータシステ
ム。 - 【請求項3】 前記プロセッサに、 指定された任意のデバイス、前記デバイスからの割り込
み通知を受信するための信号線および前記デバイスから
のバス使用要求通知を受信するための信号線以外の電力
供給停止を指示する信号を前記制御信号線を介して前記
電源制御装置に送信する手段と、 前記デバイスから割り込み通知またはバス使用要求通知
を受信したときに、前記停止した電力供給の再開を指示
する信号を前記制御信号線を介して前記電源制御装置に
送信する手段とを設けたことを特徴とする請求項1記載
のコンピュータシステム。 - 【請求項4】 浮動小数点演算モジュールを含む少なく
とも一つ以上の高消費電力モジュールを内蔵したプロセ
ッサを備えているコンピュータシステムにおいて、 前記高消費電力モジュールに対する電力の供給および停
止を個別に制御する制御手段を具備してなることを特徴
とするコンピュータシステム。 - 【請求項5】 浮動小数点演算モジュールを含む少なく
とも一つ以上の高消費電力モジュールを内蔵したプロセ
ッサを備えているコンピュータシステムにおいて、 前記高消費電力モジュールに対するクロックの供給およ
び停止を個別に制御する制御手段を具備してなることを
特徴とするコンピュータシステム。 - 【請求項6】 入力されたクロックの周波数を元の周波
数から停止状態までの範囲内で入力された制御信号に応
じて多段階に変換可能なクロック変換装置を発振回路と
前記高消費電力モジュールとの間に介在させ、 前記制御手段は、前記高消費電力モジュールに対するク
ロックの供給を停止するときに、前記クロック変換装置
に対して元の周波数から停止状態の方向へクロックの周
波数が段階的に変換されるように制御信号を送信してい
き、前記高消費電力モジュールに対するクロックの供給
を開始するときに、前記クロック変換装置に対して停止
状態から元の周波数の方向へクロックの周波数が段階的
に変換されるように制御信号を送信していく手段を具備
してなることを特徴とする請求項5記載のコンピュータ
システム。 - 【請求項7】 電力供給源となる電池の残容量を検知す
る検知手段をさらに具備し、 前記制御手段は、前記検知手段の検知結果に基づいて前
記クロック変換装置に制御信号を送信する手段を具備
し、前記電池の残容量に応じて前記高消費電力モジュー
ルに供給されるクロックの周波数を調整することを特徴
とする請求項6記載のコンピュータシステム。 - 【請求項8】 入力された制御信号に応じて電源装置の
電力供給を制御する電源制御装置を備えているコンピュ
ータシステムにおいて、 ダイナミックRAMチップに対するアクセスが予め定め
られた期間を越えて途絶えた状態であるときに、その旨
を前記システム全体の制御を司るプロセッサに通知する
通知手段を具備し、 前記プロセッサに、 前記通知手段からの通知を受け取ったときに、そのダイ
ナミックRAMチップに対する電力供給停止を指示する
信号を前記電源制御装置に送信する手段を設けたことを
特徴とするコンピュータシステム。 - 【請求項9】 ダイナミックRAMチップに対するアク
セスが予め定められた期間を越えて途絶えた状態である
ときに、その旨をシステム全体の制御を司るプロセッサ
に通知する通知手段と、 前記プロセッサに、 前記通知手段からの通知を受け取ったときに、外部入力
される制御信号によらずに自主的にリフレッシュ操作を
繰り返すセルフリフレッシュモードに移行する旨を指示
する信号を前記ダイナミックRAMチップに送信する手
段を設けたことを特徴とするコンピュータシステム。 - 【請求項10】 複数のダイナミックRAMチップに散
在する使用中データを最小数のダイナミックRAMチッ
プに格納されるように再配置する再配置手段をさらに具
備してなることを特徴とする請求項8または9記載のコ
ンピュータシステム。 - 【請求項11】 前記ダイナミックRAMチップ上のデ
ータを継続して保存する必要があるか否か判定する判定
手段をさらに具備し、 前記プロセッサは、前記通知手段からの通知を受け取っ
たときに、前記判定手段によりデータを継続して保存す
る必要があると判定されたダイナミックRAMチップに
ついては前記セルフリフレッシュモードに移行する旨を
指示する信号を前記ダイナミックRAMチップに送信
し、データを継続して保存する必要がないと判定された
ダイナミックRAMチップについてはそのダイナミック
RAMチップに対する電力供給停止を指示する信号を前
記電源制御装置に送信する手段を具備してなるなること
を特徴とする請求項8、9または10記載のコンピュー
タシステム。 - 【請求項12】 入力される制御信号に応じて電源装置
の電力供給を制御する電源制御装置を備えてなるコンピ
ュータシステムにおいて、 ROMチップに対するアクセスが予め定められた期間を
越えて途絶えた状態であるときに、その旨を前記システ
ム全体の制御を司るプロセッサに通知する通知手段を具
備し、 前記プロセッサに、 前記通知手段からの通知を受け取ったときに、そのRO
Mチップに対する電力供給停止を指示する信号を前記電
源制御装置に送信する手段を設けたことを特徴とするコ
ンピュータシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9061031A JPH10254587A (ja) | 1997-03-14 | 1997-03-14 | コンピュータシステム |
US09/038,628 US6260151B1 (en) | 1997-03-14 | 1998-03-12 | Computer system capable of controlling the power supplied to specific modules |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9061031A JPH10254587A (ja) | 1997-03-14 | 1997-03-14 | コンピュータシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10254587A true JPH10254587A (ja) | 1998-09-25 |
Family
ID=13159523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9061031A Pending JPH10254587A (ja) | 1997-03-14 | 1997-03-14 | コンピュータシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US6260151B1 (ja) |
JP (1) | JPH10254587A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507830A (ja) * | 2000-08-31 | 2004-03-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パワーマネージメント可能なリソースを監視および制御するためのシステムならびに方法 |
JP2004512614A (ja) * | 2000-10-27 | 2004-04-22 | サンマイクロシステムズ インコーポレーテッド | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ |
JP2005528664A (ja) * | 2001-09-19 | 2005-09-22 | フリースケール セミコンダクター インコーポレイテッド | Cpuのパワーダウン方法及びそのための装置 |
JP2006092230A (ja) * | 2004-09-24 | 2006-04-06 | Fuji Xerox Co Ltd | データ処理装置 |
JP2006146998A (ja) * | 2004-11-17 | 2006-06-08 | Kawasaki Microelectronics Kk | メモリ |
JP2007200213A (ja) * | 2006-01-30 | 2007-08-09 | Nec Corp | 情報処理装置、エントリ構成制御方法及びプログラム |
KR100847996B1 (ko) | 2001-10-31 | 2008-07-23 | 마이크로소프트 코포레이션 | 장치 트리 정지 방법 및 그를 위한 컴퓨터-판독가능 매체 |
US7689855B2 (en) | 2005-11-25 | 2010-03-30 | Canon Kabushiki Kaisha | Clock supplying apparatus and control method thereof |
JP2010286964A (ja) * | 2009-06-10 | 2010-12-24 | Nec System Technologies Ltd | コンピュータおよび電源管理方法 |
JP2011048550A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | コンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステム |
JP2011059937A (ja) * | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | 電子機器 |
JP2013049248A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
JP2014177201A (ja) * | 2013-03-15 | 2014-09-25 | Hitachi Automotive Systems Ltd | Cpuと内蔵周辺モジュールを備える自動車の制御装置 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100603926B1 (ko) * | 1999-10-25 | 2006-07-24 | 삼성전자주식회사 | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 |
US6594771B1 (en) * | 2000-04-13 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Method and apparatus for managing power in an electronic device |
JP2002244834A (ja) * | 2001-02-15 | 2002-08-30 | Fuji Xerox Co Ltd | 印刷装置 |
WO2003014902A1 (en) * | 2001-08-10 | 2003-02-20 | Shakti Systems, Inc. | Distributed power supply architecture |
WO2003041249A1 (en) | 2001-11-05 | 2003-05-15 | Shakti Systems, Inc. | Dc-dc converter with resonant gate drive |
US6952785B1 (en) * | 2002-03-04 | 2005-10-04 | Cisco Technology, Inc. | Methods and apparatus for powering a data communications port |
JP4063001B2 (ja) * | 2002-07-19 | 2008-03-19 | 日本電気株式会社 | 多相クロック生成回路 |
US7227652B2 (en) * | 2002-10-17 | 2007-06-05 | Lexmark International, Inc. | Switching power supply, method of operation and device-and-power-supply assembly |
US7206954B2 (en) * | 2003-02-10 | 2007-04-17 | Broadcom Corporation | Reduced power consumption for embedded processor |
US7315148B2 (en) * | 2003-07-28 | 2008-01-01 | Emerson Electric Co. | Method and apparatus for conserving battery for operation of a low intensity optical communication probe |
KR20060081413A (ko) * | 2003-09-16 | 2006-07-12 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 스위칭 가능 장치 및 그 작동 방법 |
US7134029B2 (en) * | 2003-11-06 | 2006-11-07 | International Business Machines Corporation | Computer-component power-consumption monitoring and control |
US20060181949A1 (en) * | 2004-12-31 | 2006-08-17 | Kini M V | Operating system-independent memory power management |
US9582449B2 (en) | 2005-04-21 | 2017-02-28 | Violin Memory, Inc. | Interconnection system |
US8112655B2 (en) * | 2005-04-21 | 2012-02-07 | Violin Memory, Inc. | Mesosynchronous data bus apparatus and method of data transmission |
US9384818B2 (en) | 2005-04-21 | 2016-07-05 | Violin Memory | Memory power management |
EP2383661A1 (en) * | 2005-04-21 | 2011-11-02 | Violin Memory, Inc. | Interconnection system |
JP2007034839A (ja) * | 2005-07-28 | 2007-02-08 | Matsushita Electric Ind Co Ltd | 集積回路の動作周波数制御方法 |
US20070188186A1 (en) * | 2006-02-14 | 2007-08-16 | Toshiba America Electronic Components | Systems and methods for managing power supplied to integrated circuits |
US9465756B2 (en) * | 2009-12-23 | 2016-10-11 | Violin Memory Inc. | Configurable interconnection system |
JP2012227821A (ja) * | 2011-04-21 | 2012-11-15 | Ricoh Co Ltd | 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体 |
WO2013043503A1 (en) | 2011-09-19 | 2013-03-28 | Marvell World Trade Ltd. | Systems and methods for monitoring and managing memory blocks to improve power savings |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4145761A (en) * | 1978-03-09 | 1979-03-20 | Motorola Inc. | Ram retention during power up and power down |
US4747041A (en) * | 1983-06-27 | 1988-05-24 | Unisys Corporation | Automatic power control system which automatically activates and deactivates power to selected peripheral devices based upon system requirement |
KR930008260B1 (ko) * | 1989-09-29 | 1993-08-27 | 가부시기가이샤 도시바 | 휴대용 컴퓨터를 위한 지능 전원 시스템 |
US5396635A (en) * | 1990-06-01 | 1995-03-07 | Vadem Corporation | Power conservation apparatus having multiple power reduction levels dependent upon the activity of the computer system |
US5410713A (en) * | 1992-01-02 | 1995-04-25 | Smith Corona/Acer | Power-management system for a computer |
US5365487A (en) * | 1992-03-24 | 1994-11-15 | Texas Instruments Incorporated | DRAM power management with self-refresh |
JPH0667766A (ja) * | 1992-08-21 | 1994-03-11 | Fujitsu Ltd | 携帯端末装置 |
JPH07129287A (ja) * | 1993-11-01 | 1995-05-19 | Canon Inc | コンピュータ装置 |
JPH07182857A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | マイコンシステム |
US5918061A (en) * | 1993-12-29 | 1999-06-29 | Intel Corporation | Enhanced power managing unit (PMU) in a multiprocessor chip |
US5640573A (en) * | 1994-02-02 | 1997-06-17 | Advanced Micro Devices, Inc. | Power management message bus for integrated processor |
US5596756A (en) * | 1994-07-13 | 1997-01-21 | Advanced Micro Devices, Inc. | Sub-bus activity detection technique for power management within a computer system |
US5617572A (en) * | 1995-01-31 | 1997-04-01 | Dell Usa, L.P. | System for reducing power consumption in computers |
US5802379A (en) * | 1995-08-24 | 1998-09-01 | Norand Corporation | Battery depletion management in portable computing devices having PCMCIA card loading |
US5928365A (en) * | 1995-11-30 | 1999-07-27 | Kabushiki Kaisha Toshiba | Computer system using software controlled power management method with respect to the main memory according to a program's main memory utilization states |
US5692202A (en) * | 1995-12-29 | 1997-11-25 | Intel Corporation | System, apparatus, and method for managing power in a computer system |
JPH09306164A (ja) * | 1996-05-13 | 1997-11-28 | Internatl Business Mach Corp <Ibm> | メモリ・リフレッシュ・システム |
US5951689A (en) * | 1996-12-31 | 1999-09-14 | Vlsi Technology, Inc. | Microprocessor power control system |
-
1997
- 1997-03-14 JP JP9061031A patent/JPH10254587A/ja active Pending
-
1998
- 1998-03-12 US US09/038,628 patent/US6260151B1/en not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004507830A (ja) * | 2000-08-31 | 2004-03-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | パワーマネージメント可能なリソースを監視および制御するためのシステムならびに方法 |
JP2004512614A (ja) * | 2000-10-27 | 2004-04-22 | サンマイクロシステムズ インコーポレーテッド | オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ |
JP2005528664A (ja) * | 2001-09-19 | 2005-09-22 | フリースケール セミコンダクター インコーポレイテッド | Cpuのパワーダウン方法及びそのための装置 |
KR100847996B1 (ko) | 2001-10-31 | 2008-07-23 | 마이크로소프트 코포레이션 | 장치 트리 정지 방법 및 그를 위한 컴퓨터-판독가능 매체 |
JP2006092230A (ja) * | 2004-09-24 | 2006-04-06 | Fuji Xerox Co Ltd | データ処理装置 |
JP4649926B2 (ja) * | 2004-09-24 | 2011-03-16 | 富士ゼロックス株式会社 | データ処理装置 |
JP2006146998A (ja) * | 2004-11-17 | 2006-06-08 | Kawasaki Microelectronics Kk | メモリ |
US7689855B2 (en) | 2005-11-25 | 2010-03-30 | Canon Kabushiki Kaisha | Clock supplying apparatus and control method thereof |
JP2007200213A (ja) * | 2006-01-30 | 2007-08-09 | Nec Corp | 情報処理装置、エントリ構成制御方法及びプログラム |
JP2010286964A (ja) * | 2009-06-10 | 2010-12-24 | Nec System Technologies Ltd | コンピュータおよび電源管理方法 |
JP2011048550A (ja) * | 2009-08-26 | 2011-03-10 | Nec Corp | コンピュータのメモリ再配置制御方法およびプログラム並びにコンピュータシステム |
US8381003B2 (en) | 2009-08-26 | 2013-02-19 | Nec Corporation | Memory relocation in computer for power saving |
JP2011059937A (ja) * | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | 電子機器 |
JP2013049248A (ja) * | 2011-08-31 | 2013-03-14 | Kyocera Document Solutions Inc | 画像形成装置 |
JP2014177201A (ja) * | 2013-03-15 | 2014-09-25 | Hitachi Automotive Systems Ltd | Cpuと内蔵周辺モジュールを備える自動車の制御装置 |
Also Published As
Publication number | Publication date |
---|---|
US6260151B1 (en) | 2001-07-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10254587A (ja) | コンピュータシステム | |
US11971773B2 (en) | Discrete power control of components within a computer system | |
US8762755B2 (en) | Methods and systems for power management in a data processing system | |
US5737616A (en) | Power supply circuit with power saving capability | |
US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
KR100806284B1 (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
JPH11145897A (ja) | 移動無線電話機 | |
US9632563B2 (en) | Methods and systems for time keeping in a data processing system | |
US20050198418A1 (en) | Multilayer system and clock control method | |
KR20020007294A (ko) | 대기동안에 다른 데이터 처리 유닛의 메모리로의 액세스를가지는 데이터 처리 유닛 | |
US6542996B1 (en) | Method of implementing energy-saving suspend-to-RAM mode | |
EP1345109A2 (en) | Information processing unit | |
JP2993466B2 (ja) | 情報処理装置 | |
JPH10149237A (ja) | 半導体回路 | |
US7321980B2 (en) | Software power control of circuit modules in a shared and distributed DMA system | |
JPH09190238A (ja) | 節電クロッキング・システム | |
JPH0793061A (ja) | 情報処理装置 | |
EP0621526A1 (en) | Method and apparatus for powering up and powering down peripheral elements | |
JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
JP2003122621A (ja) | バッファ制御システムおよびバッファ制御可能なメモリー | |
JPH04259989A (ja) | 電源制御方式 | |
JPH10228339A (ja) | 電源管理装置 | |
JP2003162412A (ja) | Cpuの省電力回路 | |
JPH04140810A (ja) | 情報処理装置 | |
JP2001111737A (ja) | ファクシミリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060725 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |