JPH10233367A - Method and apparatus for forming non-single crystalline semiconductor thin film, and manufacturing method of photovoltaic element - Google Patents

Method and apparatus for forming non-single crystalline semiconductor thin film, and manufacturing method of photovoltaic element

Info

Publication number
JPH10233367A
JPH10233367A JP9362641A JP36264197A JPH10233367A JP H10233367 A JPH10233367 A JP H10233367A JP 9362641 A JP9362641 A JP 9362641A JP 36264197 A JP36264197 A JP 36264197A JP H10233367 A JPH10233367 A JP H10233367A
Authority
JP
Japan
Prior art keywords
film
forming
thin film
deposition chamber
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9362641A
Other languages
Japanese (ja)
Other versions
JP3542480B2 (en
Inventor
Sunao Yoshisato
直 芳里
Akira Sakai
明 酒井
Shotaro Okabe
正太郎 岡部
Yuzo Koda
勇蔵 幸田
Takahiro Yajima
孝博 矢島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP36264197A priority Critical patent/JP3542480B2/en
Publication of JPH10233367A publication Critical patent/JPH10233367A/en
Application granted granted Critical
Publication of JP3542480B2 publication Critical patent/JP3542480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method and an apparatus for forming a non-single crystalline semiconductor thin film which can have a high photovoltaic conversion efficiency over a large area on a substrate, with high quality, excellent uniformity, high reproducibility and less defects, and also can be manufactured on a mass-production basis. SOLUTION: In the fabricating apparatus and the method, a deposition chamber 102 has a film formation space defined by a wall 103, an outer chamber surround the deposition chamber wall 102 to produce a vacuum state therebetween, and a strip substrate 101 is used as one of side walls of the film formation space. As the substrate is continuously moved in a longitudinal direction, a film forming gas is introduced into the film formation space through a gas supply means and simultaneously therewith, microwave energy is radiated from a microwave applicator means into the film formation space to produce microwave plasma and to continuously form a non- single crystalline semiconductor thin film on the moving strip substrate 101. In this case, cooling and temperature raising mechanisms are provided to cover an outer side of part of the deposition chamber wall 103.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、連続的に非単結晶
半導体薄膜を形成する装置及び方法に関するものであ
り、例えば、アモルファスシリコンやアモルファスシリ
コン合金を用いた光起電力素子等の大面積の光起電力素
子を大量生産する装置及び方法に関するものであって、
詳しくは、良質の機能性堆積膜を得るための壁温度及び
成膜ガス導入の制御手段に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus and a method for continuously forming a non-single-crystal semiconductor thin film. An apparatus and a method for mass-producing a photovoltaic element,
More specifically, the present invention relates to a means for controlling wall temperature and film formation gas introduction for obtaining a high-quality functional deposition film.

【0002】[0002]

【従来の技術】近年、太陽光を利用する太陽電池による
発電方式は、放射能汚染や地球温暖化等の問題を引き起
こすことなく、また、太陽光は地球上のいたるところに
降り注いでいるためエネルギー源の偏在が少なく、さら
には、複雑で大型の設備を必要とせずに比較的高い発電
効率が得られる等、今後の電力需要の増大に対しても、
環境破壊を引き起こすことなく対応できるクリーンな発
電方式として様々な研究開発がなされている。ところ
で、太陽電池を用いる発電方式については、それを電力
需要を賄うものとして確立させる為には、使用する太陽
電池が、光電変換効率が充分に高く、特性安定性に優れ
たものであり、且つ、大量生産し得る物であることが基
本的に要求される。こうしたことから、容易に手に入る
シラン等の気体状の原料ガスを使用し、これをグロー放
電分解して、ガラスや金属シート等の比較的安価な基板
上にアモルファスシリコン(以降「a−Si」と略記す
る)等の半導体薄膜を堆積させることにより作製できる
太陽電池が、量産性に富み、単結晶シリコン等を用いて
作製される太陽電池に比較して低コストで生産ができる
可能性があるとして注目され、その基本構成製造方法等
について各種の提案がなされている。
2. Description of the Related Art In recent years, a power generation system using solar cells utilizing sunlight has been known to cause no problems such as radioactive contamination and global warming, and energy has been scattered throughout the earth. Sources are less unevenly distributed, and relatively high power generation efficiency can be obtained without the need for complicated and large-scale facilities.
Various research and development have been made as a clean power generation system that can respond without causing environmental destruction. By the way, for a power generation method using a solar cell, in order to establish it as one that meets the power demand, the solar cell used has sufficiently high photoelectric conversion efficiency and excellent characteristic stability, and It is basically required to be mass-produced. For this reason, a gaseous source gas such as silane, which can be easily obtained, is used, and is decomposed by glow discharge to form amorphous silicon (hereinafter referred to as “a-Si”) on a relatively inexpensive substrate such as glass or a metal sheet. The solar cell that can be manufactured by depositing a semiconductor thin film (such as abbreviated as ")" can be mass-produced and can be manufactured at a lower cost than a solar cell manufactured using single crystal silicon or the like. Attention has been paid to this, and various proposals have been made for the basic configuration manufacturing method and the like.

【0003】従来、光起電力素子の作製方法としては、
次の技術が知られている。例えば、非単結晶半導体膜等
を用いた光起電力素子の作製には、一般的には、プラズ
マCVD法が広く用いられており、企業化されている。
しかしながら、光起電力素子が、光電変換効率が十分に
高く、特性安定に優れたものであり、且つ大量生産し得
るものであることが基本的に要求される。そのために
は、非単結晶半導体膜等を用いた光起電力素子の作製に
おいては、電気的、光学的、光導電的あるいは、機械的
特性及び繰り返し使用での疲労特性あるいは使用環境特
性の向上を図るとともに、大面積化、膜厚及び膜質の均
一化を図りながら、しかも高速成膜によって再現性のあ
る量産化を図らなければならないため、これらのこと
が、今後改善すべき問題点として指摘されている。
Conventionally, as a method for manufacturing a photovoltaic element,
The following techniques are known. For example, for manufacturing a photovoltaic element using a non-single-crystal semiconductor film or the like, generally, a plasma CVD method is widely used and commercialized.
However, it is basically required that the photovoltaic element has a sufficiently high photoelectric conversion efficiency, excellent characteristics stability, and can be mass-produced. For that purpose, in the production of a photovoltaic element using a non-single-crystal semiconductor film, etc., it is necessary to improve the electrical, optical, photoconductive, or mechanical properties and the fatigue properties in repeated use or the use environment properties. In addition to this, it is necessary to achieve reproducible mass production by high-speed film formation while increasing the area, making the film thickness and film quality uniform, and these are pointed out as problems to be improved in the future. ing.

【0004】光起電力素子を用いる発電方式にあって
は、単位モジュールを直列または並列に接続し、ユニッ
ト化して所望の電流、電圧を得る形式が採用されること
が多く、各モジュールにおいては断線はショートが生起
しないことが要求される。加えて、各モジュール間の出
力電圧や出力電流のバラツキのないことが重要である。
こうしたことから、少なくとも単位モジュールを作製す
る段階でその最大の特性決定要素である半導体層そのも
のの特性均一性が確保されていることが要求される。そ
して、モジュール設計をし易くし、且つモジュール組み
立て工程の簡略化できるようにする観点から、大面積に
わたって特性均一性の優れた半導体堆積膜が提供される
ことが光起電力素子の量産性を高め、生産コストの大幅
な低減を達成せしめるについて要求される。光起電力素
子の効率的な量産方法の1つとしてアモルファスシリコ
ン系の太陽電池を作製する際、その各々の半導体層用の
独立した成膜室を設け、各々の成膜室にて各々の半導体
層の形成を行なう方法が提案されている。
In a power generation system using a photovoltaic element, a format in which unit modules are connected in series or in parallel to obtain a desired current and voltage by unitization is often adopted, and each module is disconnected. Is required that no short circuit occurs. In addition, it is important that there is no variation in output voltage or output current between the modules.
For this reason, it is required that the uniformity of the characteristics of the semiconductor layer itself, which is the largest characteristic determining factor, is secured at least at the stage of manufacturing the unit module. From the viewpoint of facilitating module design and simplifying the module assembling process, the provision of a semiconductor deposited film having excellent uniformity of characteristics over a large area increases the mass productivity of photovoltaic devices. Required to achieve significant reductions in production costs. When producing an amorphous silicon solar cell as one of efficient mass production methods of photovoltaic elements, an independent film forming chamber for each semiconductor layer is provided, and each semiconductor layer is provided in each film forming chamber. A method for forming a layer has been proposed.

【0005】ちなみに、米国特許第4,400,409
号明細書には、ロール・ツー・ロール(Roll to
Roll)方式を採用した連続プラズマCVD装置が
開示されている。この装置によれば、複数のグロー放電
領域を設け、所望の幅の十分に長い可撓性の基板を、該
基板が前記各グロー放電領域において必要とされる導電
型の半導体層を堆積しつつ、前記基板をその長手方向に
連続的に搬送せしめることによって、半導体接合を有す
るデバイスを連続作製することができるとされている。
なお、該明細書においては、各半導体層作製時に用いる
ドーパントガスが他のグロー放電領域へ拡散、混入する
ことを防止するためにガスゲートが用いられている。具
体的には、前記各グロー放電領域同志を、スリット状の
分離通路によって相互に分離し、さらに該分離通路に例
えばAr、H2等の掃気用ガスの流れを作用させる手段
が採用されている。こうしたことからこのロール・ツー
・ロール方式は、半導体素子の量産に適する方式である
と言えよう。
[0005] By the way, US Patent No. 4,400,409
The specification includes a roll-to-roll.
A continuous plasma CVD apparatus adopting the (Roll) method is disclosed. According to this device, a plurality of glow discharge regions are provided, and a sufficiently long flexible substrate having a desired width is formed on the substrate while depositing a conductive semiconductor layer required in each of the glow discharge regions. By continuously transporting the substrate in the longitudinal direction, a device having a semiconductor junction can be continuously manufactured.
Note that, in this specification, a gas gate is used to prevent a dopant gas used in manufacturing each semiconductor layer from diffusing or mixing into another glow discharge region. Specifically, means for separating the glow discharge regions from each other by a slit-shaped separation passage and further applying a flow of a scavenging gas such as Ar or H 2 to the separation passage is employed. . From this, it can be said that this roll-to-roll system is suitable for mass production of semiconductor devices.

【0006】しかしながら、前記各半導体層の形成はR
F(ラジオ周波数)を用いたプラズマCVD法によって
行なわれるところ、連続的に形成される膜の特性を維持
しつつその膜堆積速度の向上を図るにはおのずと限界が
ある。即ち、例えば膜厚が高々2000Åの半導体層を
形成する場合であっても相当長尺で、大面積にわたって
常時所定のプラズマを生起し、且つ該プラズマを均一に
維持する方法がある。ところがこのようにするについて
はかなりの熟練を必要とし、そのために関係する種々の
プラズマ制御パラメータを一般化するのは困難である。
また、用いる成膜用原料ガスの分解効率及び利用効率は
高くはなく、生産コストを引き上げる要因のひとつにな
っている。
[0006] However, the formation of each of the semiconductor layers is performed by R
When the plasma CVD method using F (radio frequency) is used, there is a natural limit to improving the film deposition rate while maintaining the characteristics of a continuously formed film. That is, for example, there is a method in which even when a semiconductor layer having a thickness of at most 2000 ° is formed, a predetermined plasma is generated over a large area at all times, and the plasma is uniformly maintained. However, this requires considerable skill and it is difficult to generalize the various plasma control parameters involved.
Further, the decomposition efficiency and utilization efficiency of the film-forming source gas used are not high, which is one of the factors for raising the production cost.

【0007】一方、最近注目されているのが、マイクロ
波を用いたプラズマプロセスである。マイクロ波は周波
数が短いため従来のRFを用いた場合よりもエネルギー
密度を高めることが可能であり、プラズマを効率よく発
生させ、持続させることに適している。例えば、米国特
許第4、729、341号明細書には、1対の放射型導
波管アプリケータを用いた高パワープロセスによって、
大面積の円筒型基板上に光導電半導体薄膜を堆積形成さ
せる低圧マイクロ波CVD法及び装置が開示されてい
る。以上の事態を踏まえれば、量産に適しているといわ
れるマイクロ波プラズマCVD法(以下「μW−CVD
法」と略記する)とロール・ツー・ロール生産方法を合
理的に組み合わせれば更にスループットの大きい量産方
法となる。
On the other hand, a plasma process using microwaves has recently attracted attention. Since microwaves have a short frequency, energy density can be increased as compared with the case of using conventional RF, and is suitable for efficiently generating and sustaining plasma. For example, US Pat. No. 4,729,341 discloses a high power process using a pair of radiating waveguide applicators.
A low-pressure microwave CVD method and apparatus for depositing and forming a photoconductive semiconductor thin film on a large-sized cylindrical substrate are disclosed. In view of the above situation, the microwave plasma CVD method (hereinafter referred to as “μW-CVD
The method is abbreviated as “method”) and the roll-to-roll production method is rationally combined to provide a mass production method with even higher throughput.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、ロール
・ツー・ロールμW−CVD法においても以下に示す問
題点が存在した。その問題点とは、投入したマイクロ波
電力が膜堆積用原料ガスの分解のみに使用されるのでは
なく高いプラズマ密度を介して間接に、あるいはマイク
ロ波自身が直接に成膜空間を形成する堆積室壁を高温に
加熱してしまうことである。堆積室壁の温度はマイクロ
波パワー投入と同時に上昇し始め、ある時間の経過後、
その放電電力値等によって決まる平衡温度に達するが、
その温度は350℃から状況によっては450℃程に上
昇することがある。その結果、つぎのような問題点が生
じる。その第1の問題点としては、高い堆積室壁温度の
影響を受けて膜堆積用の帯状基板の温度が上昇してしま
い、通常良質な堆積膜が形成されるとされている250
℃前後の基板温度を維持できないことである。こうした
状況下で作製された太陽電池は変換効率の低いものとな
ってしまう。また、第2の問題点としては、堆積室の材
料によっては、その材料の軟化点近くまで達してしま
い、成膜室壁がダメージを受けることである。具体的に
は例えばアルミニウムを成膜室壁に用いた場合において
は450℃近辺になるとネジ止め箇所、引っ張り応力の
かかっている箇所などは変形してしまい使いものになら
なくなる。こうした事態を防止するには高融点の材料を
選択するか、あるいは、堆積室壁温度の上昇を防ぐ冷却
手段が必要となる。さらに、第3の問題点として、成膜
空間内に均一に成膜ガスを供給するためのガスマニホー
ルドが前記堆積室壁の1部をくり抜いた形式で設置され
ている場合、上述したように堆積膜室壁の温度の上昇に
より、ガスマニホールド自体においても温度の上昇が見
られ、ガスマニホールド内において、成膜ガスの熱分解
が促進され、本来得られるべき太陽電池の初期特性を著
しく低下させているばかりか、長時間成膜中での前記ガ
スマニホールド内の時間的温度上昇から、特性の均一性
を低下させる原因となっていた。
However, the roll-to-roll μW-CVD method also has the following problems. The problem is that the input microwave power is not used only for the decomposition of the source gas for film deposition, but indirectly through a high plasma density, or the microwave itself directly forms a deposition space. This is to heat the room wall to a high temperature. The temperature of the deposition chamber wall begins to rise as soon as the microwave power is turned on, and after a certain time,
It reaches the equilibrium temperature determined by its discharge power value, etc.
The temperature can rise from 350 ° C. to 450 ° C. in some situations. As a result, the following problems occur. The first problem is that the temperature of the strip-like substrate for film deposition rises under the influence of the high deposition chamber wall temperature, and a high-quality deposited film is usually formed.
The inability to maintain a substrate temperature of about ° C. A solar cell manufactured under such a situation has low conversion efficiency. The second problem is that, depending on the material of the deposition chamber, the material reaches a temperature near the softening point of the material, and the wall of the deposition chamber is damaged. Specifically, for example, in the case where aluminum is used for the wall of the film forming chamber, at around 450 ° C., the screwed portion, the portion subjected to tensile stress, and the like are deformed and become unusable. In order to prevent such a situation, it is necessary to select a material having a high melting point or to provide a cooling means for preventing an increase in the temperature of the deposition chamber wall. Further, as a third problem, when a gas manifold for uniformly supplying a film forming gas into a film forming space is installed in a form in which a part of the wall of the above-mentioned deposition chamber is hollowed out, the deposition is performed as described above. Due to the rise in the temperature of the film chamber wall, a rise in the temperature of the gas manifold itself is observed, and in the gas manifold, the thermal decomposition of the film formation gas is promoted, and the initial characteristics of the solar cell, which should be obtained, are significantly reduced. In addition, the temperature rise in the gas manifold during the film formation for a long period of time causes a decrease in the uniformity of the characteristics.

【0009】こうした問題点から、このロール・ツー・
ロールμW−CVD法は、半導体デバイスの量産に適す
る方法ではあるものの、前述したように、光起電力素子
を大量に普及させるためには、さらなる光電変換効率、
特性安定性や特性均一性の向上、及び製造コストの低減
が望まれる。特に、光電変換効率や特性安定性の向上の
ためには、各単位モジュールごとの光電変換効率は高い
ほど良く、特性劣化率は低いほど好ましい。さらには、
単位モジュールを直列または並列に接続し、ユニット化
した際には、ユニットを構成する各単位モジュールの内
の最小の電流または電圧特性の単位モジュールが律速し
てユニットの特性が決まるため、各単位モジュールの平
均特性を向上させるだけでなく、特性バラツキも小さく
することが非常に重要となる。そのために単位モジュー
ルを作製する段階でその最大の特性決定要素である半導
体層そのものの特性均一性を確保することが望まれてい
る。また、製造コスト低減のために、各モジュールにお
いては断線やショートが生起しないように、半導体層の
欠陥を減らすことにより、歩留りを向上させることが強
く望まれている。
[0009] From these problems, this roll-to-
Although the roll μW-CVD method is a method suitable for mass production of semiconductor devices, as described above, in order to spread a large number of photovoltaic elements, further photoelectric conversion efficiency,
It is desired to improve the property stability and the property uniformity and to reduce the manufacturing cost. In particular, in order to improve the photoelectric conversion efficiency and the characteristic stability, it is preferable that the photoelectric conversion efficiency of each unit module is higher and the characteristic deterioration rate is lower. Moreover,
When the unit modules are connected in series or in parallel to make a unit, the unit module with the minimum current or voltage characteristic among the unit modules constituting the unit is rate-determining and the characteristics of the unit are determined. It is very important not only to improve the average characteristics of the above, but also to reduce the variation in characteristics. Therefore, it is desired to ensure the uniformity of the characteristics of the semiconductor layer itself, which is the largest characteristic determining factor, at the stage of manufacturing the unit module. Further, in order to reduce the manufacturing cost, it is strongly desired to improve the yield by reducing the defects of the semiconductor layer so that the disconnection or short circuit does not occur in each module.

【0010】そこで、本発明は、上記従来の光起電力素
子の作成手段における諸課題を解決し、基板上に大面積
にわたって高い光電変換効率を有し、高品質で優れた均
一性を有し、より再現性高く欠陥の少ない非単結晶半導
体薄膜の形成方法及び装置を提供すること、特に、光起
電力素子を大量に作成するための非単結晶半導体薄膜の
形成装置及び方法を提供することを目的としている。
Accordingly, the present invention solves the above-mentioned problems in the conventional means for producing a photovoltaic element, has a high photoelectric conversion efficiency over a large area on a substrate, and has high quality and excellent uniformity. Provided is a method and an apparatus for forming a non-single-crystal semiconductor thin film with higher reproducibility and fewer defects, and in particular, to provide an apparatus and a method for forming a non-single-crystal semiconductor thin film for producing a large number of photovoltaic elements. It is an object.

【0011】[0011]

【課題を解決するための手段】本発明は、膜堆積室壁と
帯状基板に囲まれた成膜空間を有する膜堆積室と、該堆
積室壁を囲む外チャンバーとからなり、前記帯状基板を
該帯状基板の長手方向に移動させながら、前記成膜空間
にガス供給手段を介して成膜ガスを導入するとともに、
マイクロ波アプリケーター手段により前記成膜空間にマ
イクロ波エネルギーを放射してマイクロ波プラズマを生
起し、前記帯状基板の表面に非単結晶半導体薄膜を形成
する装置において、前記堆積室壁の外側面の一部を覆う
ように冷却機構及び昇温機構を設けたことを特徴とする
非単結晶半導体薄膜の形成装置である。また、本発明
は、膜堆積室壁と帯状基板に囲まれた成膜空間を有する
膜堆積室と、該堆積室壁を囲む外チャンバーとからな
り、前記帯状基板を該帯状基板の長手方向に移動させな
がら、前記成膜空間にガス供給手段を介して成膜ガスを
導入するとともに、前記成膜空間にプラズマを生起し、
前記帯状基板の表面に非単結晶半導体薄膜を形成する装
置において、前記ガス供給手段がガスマニホールドを備
え、該ガスマニホールドを前記成膜室壁から離して設け
たことを特徴とする非単結晶半導体薄膜の形成装置であ
る。さらに、本発明は、膜堆積室壁と帯状基板に囲まれ
た成膜空間を有する膜堆積室と、該堆積室壁を囲む外チ
ャンバーとからなる半導体薄膜形成装置を用い、前記帯
状基板を該帯状基板の長手方向に移動させながら、前記
成膜空間にガス供給手段を介して成膜ガスを導入すると
ともに、マイクロ波アプリケーター手段により前記成膜
空間にマイクロ波エネルギーを放射してマイクロ波プラ
ズマを生起し、前記帯状基板の表面に非単結晶半導体薄
膜を形成する方法において、前記堆積室壁の外側面の一
部を覆うように設けた冷却機構及び昇温機構により温度
調節しながら薄膜形成を行なうことを特徴とする非単結
晶半導体薄膜の形成方法である。また、本発明は、膜堆
積室壁と帯状基板に囲まれた成膜空間を有する膜堆積室
と、該堆積室壁を囲む外チャンバーとからなる半導体薄
膜形成装置を用い、前記帯状基板を該帯状基板の長手方
向に移動させながら、前記成膜空間にガス供給手段を介
して成膜ガスを導入するとともに、前記成膜空間にプラ
ズマを生起し、前記帯状基板の表面に非単結晶半導体薄
膜を形成する方法において、前記ガス供給手段がガスマ
ニホールドを備え、該ガスマニホールドを前記成膜室壁
から離して設けたことを特徴とする非単結晶半導体薄膜
の形成方法である。加えて、本発明は、前記形成方法を
用いて非単結晶半導体の薄膜を形成する工程を有する光
起電力素子の製造方法である。本発明においてマイクロ
波アプリケーターを用いた場合、前記膜堆積室の外側面
は、帯状基板面、前記アプリケーター手段を有するアプ
リケーター面、ガスの排気手段を有する排気面、これら
以外の通常面、から構成されるが、前記冷却機構及び昇
温機構は、該アプリケーター面或いは該通常面に設けて
温度調整することが好ましい。また、本発明において
は、前記成膜空間内に均一に成膜ガスを供給するための
ガスマニホールドを前記成膜室壁から離して設けること
により、膜堆積室壁の温度上昇に伴うガスマニホールド
の温度上昇を回避することか可能となる。
According to the present invention, there is provided a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall. While moving in the longitudinal direction of the belt-like substrate, a film-forming gas is introduced into the film-forming space via gas supply means,
In an apparatus for generating microwave plasma by radiating microwave energy into the film forming space by microwave applicator means to form a non-single-crystal semiconductor thin film on the surface of the belt-like substrate, A non-single-crystal semiconductor thin film forming apparatus, wherein a cooling mechanism and a temperature raising mechanism are provided so as to cover a portion. Further, the present invention comprises a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall, wherein the strip-shaped substrate is disposed in a longitudinal direction of the strip-shaped substrate. While moving, a film formation gas is introduced into the film formation space via a gas supply unit, and a plasma is generated in the film formation space,
An apparatus for forming a non-single-crystal semiconductor thin film on the surface of the strip-shaped substrate, wherein the gas supply means includes a gas manifold, and the gas manifold is provided apart from the film forming chamber wall. This is a thin film forming apparatus. Further, the present invention uses a semiconductor thin film forming apparatus including a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall, and the strip-shaped substrate is While moving in the longitudinal direction of the belt-shaped substrate, a film forming gas is introduced into the film forming space through a gas supply unit, and microwave energy is emitted to the film forming space by a microwave applicator unit to generate microwave plasma. In the method of forming a non-single-crystal semiconductor thin film on the surface of the strip-shaped substrate, the thin film is formed while controlling the temperature by a cooling mechanism and a temperature raising mechanism provided so as to cover a part of the outer surface of the deposition chamber wall. And a method of forming a non-single-crystal semiconductor thin film. Further, the present invention uses a semiconductor thin film forming apparatus comprising a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a band-shaped substrate, and an outer chamber surrounding the deposition chamber wall. While moving in the longitudinal direction of the belt-like substrate, a film-forming gas is introduced into the film-forming space via gas supply means, and plasma is generated in the film-forming space, and a non-single-crystal semiconductor thin film is formed on the surface of the belt-like substrate. Forming a non-single-crystal semiconductor thin film, wherein the gas supply means includes a gas manifold, and the gas manifold is provided apart from the film forming chamber wall. In addition, the present invention is a method for manufacturing a photovoltaic device, comprising the step of forming a non-single-crystal semiconductor thin film using the above-described forming method. When a microwave applicator is used in the present invention, the outer surface of the film deposition chamber includes a strip-shaped substrate surface, an applicator surface having the applicator means, an exhaust surface having gas exhaust means, and a normal surface other than these. However, it is preferable that the cooling mechanism and the temperature raising mechanism are provided on the applicator surface or the normal surface to adjust the temperature. Further, in the present invention, by providing a gas manifold for uniformly supplying a film-forming gas into the film-forming space away from the film-forming chamber wall, the gas manifold with the temperature rise of the film-deposition chamber wall is provided. It is possible to avoid a rise in temperature.

【0012】[0012]

【発明の実施の形態】上記したように、本発明において
は、堆積室壁の一部の壁面外壁を覆う様に冷却機構なら
びに昇温機構によって温度調節する構成を有することに
より、プラズマのエネルギーによる堆積室壁面温度の上
昇を防止し、長時間にわたる膜堆積工程中均一な温度
で、膜堆積を行なうことが可能となり、さらに、成膜空
間内に均一に成膜ガスを供給するためのガスマニホール
ドを前記堆積室から離して設置することにより、堆積膜
室壁の温度上昇によるガスマニホールドの温度上昇を回
避することができ、ガスマニホールド内での成膜ガスの
熱分解を抑制することが可能となるため、光起電力素子
の出力特性を向上させ特に長時間にわたり安定した温度
による膜堆積によって、均一な特性の光起電力素子を提
供することができる。なお、本明細書中でガスマニホー
ルドとは、導入管から導入されたガスを多数の流れに分
割する室のことである。さらに本発明によれば、特に積
層型光起電力素子において、極めて良好なpin接合を
実現させることができ、より高品質な光起電力素子を再
現性良く均一に形成し得ることが可能となる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described above, the present invention has a structure in which the temperature is controlled by a cooling mechanism and a temperature raising mechanism so as to cover a part of the outer wall of the deposition chamber wall, so that the energy of plasma can be used. A gas manifold that prevents a rise in the temperature of the deposition chamber wall surface, enables film deposition at a uniform temperature during a long-time film deposition process, and furthermore, supplies a deposition gas uniformly into the deposition space. Is disposed away from the deposition chamber, it is possible to avoid a rise in the temperature of the gas manifold due to a rise in the temperature of the wall of the deposition film chamber, and it is possible to suppress the thermal decomposition of the deposition gas in the gas manifold. Therefore, the output characteristics of the photovoltaic element can be improved, and a photovoltaic element having uniform characteristics can be provided, particularly by film deposition at a stable temperature for a long time. In this specification, a gas manifold is a chamber that divides a gas introduced from an introduction pipe into a number of flows. Further, according to the present invention, particularly in a stacked photovoltaic element, an extremely good pin junction can be realized, and a higher quality photovoltaic element can be uniformly formed with good reproducibility. .

【0013】以下、図面を参照しながら、本発明の半導
体薄膜の形成装置(成膜装置)の一例およびそれを用い
た光起電力素子の製造方法をさらに詳しく説明する。図
1は、本発明の一例を示す成膜装置の断面模式図であ
る。図1において101は帯状基板、102は膜堆積
室、103は膜堆積室壁、104は前記膜堆積室壁を冷
却するための冷媒を流す冷却配管、105は前記膜堆積
室の温度の影響を排除乃至低減させるために前記膜堆積
室壁より離して設置したガスマニホールドであり、10
6は前記ガスマニホールドに成膜ガスを供給するための
ガス供給管(導入管)、106aは多数の流れに分割さ
れたガスを膜堆積室に供給するための分岐管である。1
07は成膜中の排気配管であり、108はゲートバル
ブ、109は油拡散ポンプ、110は粗引き用配管、1
10aは粗引き用配管におけるL型バルブである。11
1は本例ではi型半導体層成膜容器であるが、本発明は
それに限られない。112、113、114はそれぞれ
マイクロ波放電を膜堆積室に生起するためのマイクロ波
電力の導入経路のアルミナセラミックス、アプリケー
タ、導波管である。115、116はそれぞれ帯状基板
を所定の温度に昇温するためのランプハウス、赤外線ラ
ンプヒータであり、117は制御用の熱電対である。1
18はRF電力を印加するためのバイアス棒であり、1
19は前記堆積膜壁を所定の温度に昇温するための壁用
ヒーターである。図2は、本発明の成膜装置により作製
した光起電力素子の断面図の一例である。ただし、本発
明は図2の構成の光起電力素子を作製するためのみに限
られるものではない。図2において、201は基板、2
02は裏面電極、203はn型半導体層、204はi型
半導体層、205はp型半導体層、206は透明電極、
207は集電電極である。また、図2はp型半導体層側
から光入射する構成であるが、n型半導体層側から光入
射する構成の光起電力素子の場合は、203が前記p型
半導体層、204が前記i型半導体層、205が前記n
型半導体層となる。さらに、図2は基板と逆側から光を
入射する構成であるが、基板側から光を入射する構成の
光起電力素子では、透明電極と集電電極の位置が逆にな
り202が透明電極、203が前記p型半導体層、20
5が前記i型半導体層、204が前記n型半導体層、2
05が裏面電極となることもある。また図3は、本発明
の成膜装置により作製した、積層型の光起電力素子の断
面図の一例である。図3の本発明の積層型の光起電力素
子は、3つのpin接合が積層された構造をしており、
315は光入射側から数えて第一のpin接合、316
は第二のpin接合、317は第三のpin接合であ
る。これら3つのpin接合は、基板301上に形成さ
れた、裏面電極302上に積層されたものであり、3つ
のpin接合の最上部に、透明電極313と集電電極3
14が形成されて、積層型の光起電力素子を形成してい
る。そして、それぞれのpin接合は、n型半導体層3
03、306、310、i型半導体層304、308、
311、p型半導体層305、309、312から成
る。また、図1の光起電力素子と同様に光の入射方向に
よって、ドーピング層(p型半導体層、n型半導体層)
や電極の配置が入れ替わることもある。
Hereinafter, an example of a semiconductor thin film forming apparatus (film forming apparatus) of the present invention and a method of manufacturing a photovoltaic element using the same will be described in more detail with reference to the drawings. FIG. 1 is a schematic sectional view of a film forming apparatus showing an example of the present invention. In FIG. 1, reference numeral 101 denotes a band-shaped substrate, 102 denotes a film deposition chamber, 103 denotes a wall of the film deposition chamber, 104 denotes a cooling pipe for flowing a cooling medium for cooling the wall of the film deposition chamber, and 105 denotes an influence of the temperature of the film deposition chamber. A gas manifold installed away from the film deposition chamber wall to eliminate or reduce
Reference numeral 6 denotes a gas supply pipe (introduction pipe) for supplying a film forming gas to the gas manifold, and reference numeral 106a denotes a branch pipe for supplying a gas divided into a number of flows to a film deposition chamber. 1
Reference numeral 07 denotes an exhaust pipe during film formation, 108 denotes a gate valve, 109 denotes an oil diffusion pump, 110 denotes a roughing pipe, 1
10a is an L-shaped valve in the roughing pipe. 11
Reference numeral 1 denotes an i-type semiconductor layer film forming container in the present embodiment, but the present invention is not limited thereto. Numerals 112, 113, and 114 denote alumina ceramics, an applicator, and a waveguide, respectively, for introducing microwave power for generating microwave discharge in the film deposition chamber. Reference numerals 115 and 116 denote a lamp house and an infrared lamp heater for raising the temperature of the belt-like substrate to a predetermined temperature, respectively, and 117 denotes a thermocouple for control. 1
Reference numeral 18 denotes a bias rod for applying RF power.
Reference numeral 19 denotes a wall heater for raising the temperature of the deposited film wall to a predetermined temperature. FIG. 2 is an example of a cross-sectional view of a photovoltaic element manufactured by the film forming apparatus of the present invention. However, the present invention is not limited only to manufacturing the photovoltaic element having the configuration shown in FIG. In FIG. 2, 201 is a substrate, 2
02 is a back electrode, 203 is an n-type semiconductor layer, 204 is an i-type semiconductor layer, 205 is a p-type semiconductor layer, 206 is a transparent electrode,
207 is a current collecting electrode. FIG. 2 shows a structure in which light enters from the p-type semiconductor layer side. In the case of a photovoltaic element having a structure in which light enters from the n-type semiconductor layer side, 203 is the p-type semiconductor layer and 204 is the i-type semiconductor layer. Type semiconductor layer, 205
Type semiconductor layer. Further, FIG. 2 shows a configuration in which light is incident from the side opposite to the substrate. In a photovoltaic element having a configuration in which light is incident from the substrate side, the positions of the transparent electrode and the current collecting electrode are reversed, and 202 is a transparent electrode. , 203 are the p-type semiconductor layers, 20
5 is the i-type semiconductor layer; 204 is the n-type semiconductor layer;
05 may be the back electrode. FIG. 3 is an example of a cross-sectional view of a stacked photovoltaic element manufactured by the film forming apparatus of the present invention. The stacked photovoltaic device of the present invention in FIG. 3 has a structure in which three pin junctions are stacked,
315 is a first pin junction counting from the light incident side, 316
Is a second pin junction, and 317 is a third pin junction. These three pin junctions are formed on the back electrode 302 formed on the substrate 301, and the transparent electrode 313 and the current collecting electrode 3 are formed on the top of the three pin junctions.
14 are formed to form a stacked photovoltaic element. Each of the pin junctions is connected to the n-type semiconductor layer 3.
03, 306, 310, i-type semiconductor layers 304, 308,
311 and p-type semiconductor layers 305, 309 and 312. Also, like the photovoltaic element of FIG. 1, the doping layer (p-type semiconductor layer, n-type semiconductor layer) depends on the incident direction of light.
And the arrangement of the electrodes may be interchanged.

【0014】以下に、本発明における非単結晶シリコン
の光起電力素子について、その層構成である基板、裏面
電極、光反射層、半導体層、透明電極、集電電極のそれ
ぞれについて説明する。まず、その基板について説明す
ると、本発明の半導体層203〜205、303〜31
2は高々1μm程度の薄膜であるため適当な基板上に堆
積されるが、このような基板201、301としては、
単結晶質もしくは非単結晶質のものであってもよく、さ
らにそれらは導電性のものであっても、また電気絶縁性
のものであってもよい。さらには、それらは透光性のも
のであっても、また非透光性のものであってもよいが、
変形、歪みが少なく、所望の強度を有するものであるこ
とが好ましい。具体的にはFe、Ni、Cr、Al、M
o、Au、Nb、Ta、V、Ti、Pt、Pb等の金属
またはこれらの合金、例えば真鍮、ステンレス鋼等の薄
板及びその複合体、及びポリエステル、ポリエチレン、
ポリカーボネート、セルロースアセテート、ポリプロピ
レン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチ
レン、ポリアミド、ポリイミド、エポキシ等の耐熱性合
成樹脂のフィルムまたはシート又はこれらとガラスファ
イバー、カーボンファイバー、ホウ素ファイバー、金属
繊維等との複合体、及びこれらの金属の薄板、樹脂シー
ト等の表面に異種材質の金属薄膜及び/またはSi
2、Si34、Al23、AlN等の絶縁性薄膜をス
パッタ法、蒸着法、鍍金法等により表面コーティング処
理を行ったものおよび、ガラス、セラミックスなどが挙
げられる。
The non-single-crystal silicon photovoltaic element according to the present invention will now be described with respect to the substrate, back electrode, light reflecting layer, semiconductor layer, transparent electrode, and current collecting electrode. First, the substrate will be described. The semiconductor layers 203 to 205 and 303 to 31 of the present invention are described.
2 is a thin film having a thickness of at most about 1 μm and is deposited on an appropriate substrate.
They may be single crystalline or non-single crystalline, and they may be conductive or electrically insulating. Furthermore, they may be translucent or non-translucent,
It is preferable that the material has little deformation and distortion and a desired strength. Specifically, Fe, Ni, Cr, Al, M
o, Au, Nb, Ta, V, Ti, Pt, Pb and other metals or alloys thereof, such as brass, stainless steel and other thin plates and composites thereof, and polyester, polyethylene,
Film or sheet of heat-resistant synthetic resin such as polycarbonate, cellulose acetate, polypropylene, polyvinyl chloride, polyvinylidene chloride, polystyrene, polyamide, polyimide, epoxy or composite of these with glass fiber, carbon fiber, boron fiber, metal fiber, etc. A thin metal film of different materials and / or Si
Examples thereof include those obtained by subjecting an insulating thin film such as O 2 , Si 3 N 4 , Al 2 O 3 , or AlN to a surface coating treatment by a sputtering method, a vapor deposition method, a plating method, or the like, glass, ceramics, and the like.

【0015】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にAl、Ag、Pt、Au、Ni、Ti、Mo、W、
Fe、V、Cr、Cu、ステンレス、真ちゅう、ニクロ
ム、SnO2、In23、ZnO、ITO(インジウム
錫酸化物)等のいわゆる金属単体又は合金、及び透明導
電性酸化物(TCO)を鍍金、蒸着、スパッタ等の方法
であらかじめ表面処理を行って電流取り出し用の電極を
形成しておくことが望ましい。勿論、基板が金属等の電
気導電性のものであっても、長波長光の基板表面上での
反射率を向上させたり、基板材質と堆積膜との間での構
成元素の相互拡散を防止する等の目的で異種の金属層等
を前記基板上の堆積膜が形成される側に設けても良い。
また、前記基板が比較的透明であって、該基板の側から
光入射を行う層構成の光起電力素子とする場合には前記
透明導電性酸化物や金属薄膜等の導電性薄膜をあらかじ
め堆積形成しておくことが望ましい。また、前記基板の
表面性としてはいわゆる平滑面であっても、微小の凹凸
を有する面であっても良い。微小の凹凸を有する面とす
る場合にはその凹凸形状は球状、円錐状、角錐状等であ
って、且つその最大高さ(Rmax)が好ましくは0.
05μm乃至2μmとすることにより、該表面での光反
射が乱反射となり、該表面での反射光の光路長の増大を
もたらす。
When the substrate is electrically conductive such as a metal, it may be used as an electrode for direct current extraction. When the substrate is electrically insulating such as a synthetic resin or the like, the surface on the side where the deposited film is formed is coated with Al. , Ag, Pt, Au, Ni, Ti, Mo, W,
So-called metal simple substance or alloy such as Fe, V, Cr, Cu, stainless steel, brass, nichrome, SnO 2 , In 2 O 3 , ZnO, ITO (indium tin oxide), and transparent conductive oxide (TCO) It is preferable that a surface treatment is performed in advance by a method such as vapor deposition or sputtering to form an electrode for extracting current. Of course, even if the substrate is an electrically conductive material such as a metal, the reflectance of long-wavelength light on the substrate surface is improved, and the mutual diffusion of constituent elements between the substrate material and the deposited film is prevented. A different kind of metal layer or the like may be provided on the side of the substrate on which the deposited film is formed, for the purpose of, for example, performing a process.
Further, when the substrate is relatively transparent and a photovoltaic element having a layer structure in which light enters from the side of the substrate is used, a conductive thin film such as the transparent conductive oxide or a metal thin film is previously deposited. It is desirable to form it. The surface of the substrate may be a so-called smooth surface or a surface having minute irregularities. When the surface has minute irregularities, the irregularities are spherical, conical, pyramidal, or the like, and the maximum height (Rmax) is preferably 0.1 mm.
When the thickness is from 05 μm to 2 μm, light reflection on the surface becomes irregular reflection, and the optical path length of the light reflected on the surface is increased.

【0016】基板の形状は、用途により平滑表面或は凸
凹表面の板状、長尺ベルト状、円筒状等であることがで
き、その厚さは、所望通りの光起電力素子を形成し得る
ように適宜決定するが、光起電力素子として可撓性が要
求される場合、または基板の側より光入射がなされる場
合には、基板としての機能が充分発揮される範囲内で可
能な限り薄くすることが出来る。しかしながら、基板の
製造上及び取扱い上、機械的強度等の点から、通常は、
10μm以上とされる。
The shape of the substrate can be a plate having a smooth surface or an uneven surface, a long belt, a cylinder, or the like, depending on the application, and the thickness thereof can form a desired photovoltaic element. However, when flexibility is required as the photovoltaic element, or when light is incident from the side of the substrate, as much as possible within the range where the function as the substrate is sufficiently exhibited. It can be thin. However, from the viewpoints of mechanical strength and the like in manufacturing and handling the substrate,
It is 10 μm or more.

【0017】つぎに、裏面電極について説明すると、本
発明に用いられる裏面電極202、302は、光入射方
向に対し半導体層の裏面に配される電極である。したが
って、図2の202の位置かあるいは、基板201が透
光性で、基板の方向から光を入射させる場合には、20
6の位置に配置される。裏面電極の材料としては、金、
銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブ
デン、タングステン、チタン、コバルト、タンタル、ニ
オブ、ジルコニウム等の金属またはステンレス等の合金
が挙げられる。なかでもアルミニウム、銅、銀、金など
の反射率の高い金属が特に好ましい。反射率の高い金属
を用いる場合には、裏面電極に半導体層で吸収しきれな
かった光を再び半導体層に反射する光反射層の役割を兼
ねさせる事ができる。また裏面電極の形状は平坦であっ
ても良いが、光を散乱する凹凸形状を有する事がより好
ましい。光を散乱する凹凸形状を有する事によって、半
導体層で吸収しきれなかった長波長光を散乱させて半導
体層内での光路長を延ばし、光起電力素子の長波長感度
を向上させて短絡電流を増大させ、光電変換効率を向上
させることができる。光を散乱する凹凸形状は、凹凸の
山と谷の高さの差の最大値Rmaxが0.2μmから
2.0μmであることが望ましい。ただし基板が裏面電
極を兼ねる場合には、裏面電極の形成を必要としない場
合もある。また、裏面電極の形成には、蒸着法、スパッ
タ法、メッキ法、印刷法などが用いられる。また裏面電
極に、光を散乱する凹凸形状を形成する場合には、基板
上に設けた金属あるいは合金の膜をドライエッチングす
るかあるいはウェットエッチングするかあるいはサンド
ブラストするかあるいは加熱すること等によって形成さ
れる。また基板を加熱しながら前述の金属あるいは合金
を蒸着することにより光を散乱する凹凸形状を形成する
こともできる。また、裏面電極202、302とn型半
導体層203、303との間に、図中には示されていな
いが、導電性酸化亜鉛等の拡散防止層を設けても良い。
該拡散防止層の効果としては裏面電極202を構成する
金属元素がn型半導体層中へ拡散するのを防止するのみ
ならず、若干の抵抗値をもたせることで半導体層を挟ん
で設けられた裏面電極202と透明電極206との間に
ピンホール等の欠陥で発生するショートを防止するこ
と、及び薄膜による多重干渉を発生させ入射された光を
光起電力素子内に閉じ込める等の効果を挙げることがで
きる。
Next, the back electrode will be described. The back electrodes 202 and 302 used in the present invention are electrodes arranged on the back surface of the semiconductor layer in the light incident direction. Therefore, at the position 202 in FIG. 2 or when the substrate 201 is translucent and light is incident from the direction of the substrate, 20
6 are arranged. Gold,
Examples include metals such as silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium, and alloys such as stainless steel. Among them, metals having high reflectance, such as aluminum, copper, silver, and gold, are particularly preferable. In the case of using a metal having a high reflectance, the back electrode can also serve as a light reflecting layer for reflecting light that could not be absorbed by the semiconductor layer again to the semiconductor layer. The shape of the back electrode may be flat, but it is more preferable that the back electrode has an uneven shape for scattering light. By having an uneven shape that scatters light, it scatters long-wavelength light that could not be absorbed by the semiconductor layer, extends the optical path length in the semiconductor layer, improves the long-wavelength sensitivity of the photovoltaic element, and increases the short-circuit current. And the photoelectric conversion efficiency can be improved. It is desirable for the uneven shape that scatters light that the maximum value Rmax of the difference between the heights of the peaks and valleys of the unevenness be 0.2 μm to 2.0 μm. However, when the substrate also serves as the back electrode, the back electrode may not need to be formed in some cases. In addition, a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used for forming the back surface electrode. In the case of forming an uneven shape for scattering light on the back electrode, the metal or alloy film provided on the substrate is formed by dry etching, wet etching, sandblasting, heating, or the like. You. In addition, the above-mentioned metal or alloy can be deposited while heating the substrate to form an uneven shape for scattering light. Although not shown in the figure, a diffusion preventing layer such as conductive zinc oxide may be provided between the back electrodes 202 and 302 and the n-type semiconductor layers 203 and 303.
The effect of the diffusion preventing layer is not only to prevent the metal element constituting the back electrode 202 from diffusing into the n-type semiconductor layer, but also to provide a slight resistance value so that the back surface provided with the semiconductor layer interposed therebetween. The effect of preventing short-circuiting caused by a defect such as a pinhole between the electrode 202 and the transparent electrode 206 and the effect of generating multiple interference by a thin film and confining incident light in a photovoltaic element are given. Can be.

【0018】本発明に用いられる半導体層には、非単結
晶半導体、具体的には非晶質半導体、微結晶半導体、多
結晶半導体が用いられる。その材料としては、Si、
C、Ge等のIV族元素を用いたもの、あるいはSiG
e、SiC、SiSn等のIV族合金を用いたものが好適
に用いられる。また、以上の半導体材料の中で、本発明
の光起電力素子に特に好適に用いられる半導体材料とし
ては、a−Si:H(水素化非晶質シリコンの略記)、
a−Si:F、a−Si:H:F、a−SiGe:H、
a−SiGe:F、a−SiGe:H:F、a−Si
C:H、a−SiC:F、a−SiC:H:F等のIV族
及びIV族合金系非晶質半導体材料が挙げられる。また、
これらのIV族及びIV族合金からなる微結晶半導体材料も
好適に用いられる。また、半導体層は価電子制御及び禁
制帯幅制御を行うことができる。具体的には半導体層を
形成する際に価電子制御剤又は禁制帯幅制御剤となる元
素を含む原料化合物を単独で、又は前記堆積膜形成用原
料ガス又は前記希釈ガスに混合して成膜空間内に導入し
てやれば良い。また、半導体層は、価電子制御によっ
て、少なくともその一部が、p型およびn型にドーピン
グされ、少なくとも一組のpin接合を形成する。そし
て、pin接合を複数積層することにより、いわゆる積
層セルの構成になる。
For the semiconductor layer used in the present invention, a non-single-crystal semiconductor, specifically, an amorphous semiconductor, a microcrystalline semiconductor, or a polycrystalline semiconductor is used. The material is Si,
Those using group IV elements such as C and Ge, or SiG
Those using a group IV alloy such as e, SiC, SiSn are preferably used. Among the above semiconductor materials, a-Si: H (abbreviation for hydrogenated amorphous silicon), a semiconductor material particularly preferably used for the photovoltaic element of the present invention,
a-Si: F, a-Si: H: F, a-SiGe: H,
a-SiGe: F, a-SiGe: H: F, a-Si
Group IV and group IV alloy-based amorphous semiconductor materials such as C: H, a-SiC: F, and a-SiC: H: F. Also,
Microcrystalline semiconductor materials made of these group IV and group IV alloys are also preferably used. The semiconductor layer can perform valence electron control and forbidden band width control. Specifically, a raw material compound containing an element serving as a valence electron controlling agent or a forbidden band width controlling agent when forming a semiconductor layer is used alone, or mixed with the deposited film forming raw material gas or the diluent gas to form a film. You only have to introduce it in the space. In addition, at least a part of the semiconductor layer is doped into p-type and n-type by valence electron control to form at least one pair of pin junctions. By stacking a plurality of pin junctions, a so-called stacked cell configuration is obtained.

【0019】以下、本発明の光起電力素子に特に好適な
IV族及びIV族合金系非単結晶半導体材料を用いた半導体
層について、さらに詳しく述べる。 (1)i型半導体層(真性半導体層) 特にIV族及びIV族合金系非単結晶半導体材料を用いた光
起電力素子に於いて、pin接合に用いるi型層は照射
光に対してキャリアを発生輸送する重要な層である。i
型層としては、僅かp型、僅かn型の層も使用できるも
のであるIV族及びIV族合金系非単結晶半導体材料には、
上述のごとく、水素原子(H,D)またはハロゲン原子
(X)が含有され、これが重要な働きを持つ。i型層に
含有される水素原子(H,D)またはハロゲン原子
(X)は、i型層の未結合手(ダングリングボンド)を
補償する働きをし、i型層でのキァリアの移動度と寿命
の積を向上させるものである。またp型層/i型層、n
型層/i型層の各界面の界面準位を補償する働きをし、
光起電力素子の光起電力、光電流そして光応答性を向上
させる効果のあるものである。i型層に含有される水素
原子または/及びハロゲン原子は1〜40at%が最適
な含有量として挙げられる。特に、p型層/i型層、n
型層/i型層の各界面側で水素原子または/及びハロゲ
ン原子の含有量が多く分布しているものが好ましい分布
形態として挙げられ、該界面近傍での水素原子または/
及びハロゲン原子の含有量はバルク内の含有量の1.1
〜2倍の範囲が好ましい範囲として挙げられる。更にシ
リコン原子の含有量に対応して水素原子または/及びハ
ロゲン原子の含有量が変化していることが好ましいもの
である。また、積層型の光起電力素子においては、光入
射側に近いpin接合のi型半導体層の材料としては、
バンドギャップの広い材料、光入射側に遠いpin接合
のi型半導体層の材料としては、バンドギャップの狭い
材料を用いることが望ましい。
Hereinafter, particularly suitable for the photovoltaic device of the present invention.
The semiconductor layer using a group IV or group IV alloy non-single-crystal semiconductor material will be described in more detail. (1) i-type semiconductor layer (intrinsic semiconductor layer) Particularly in a photovoltaic device using a group IV or group IV alloy-based non-single-crystal semiconductor material, the i-type layer used for the pin junction has a carrier against irradiation light. Is an important layer to transport. i
Group IV and Group IV alloy-based non-single-crystal semiconductor materials, in which a slight p-type and a slight n-type layer can be used as the mold layer, include:
As described above, a hydrogen atom (H, D) or a halogen atom (X) is contained, and this has an important function. Hydrogen atoms (H, D) or halogen atoms (X) contained in the i-type layer work to compensate for dangling bonds in the i-type layer, and the carrier mobility in the i-type layer. And product life. P-type layer / i-type layer, n
Works to compensate the interface state of each interface of the mold layer / i-type layer,
This has the effect of improving the photovoltaic power, photocurrent and photoresponsiveness of the photovoltaic element. The optimal content of hydrogen atoms and / or halogen atoms contained in the i-type layer is 1 to 40 at%. In particular, p-type layer / i-type layer, n
A preferred distribution form includes a large distribution of the content of hydrogen atoms and / or halogen atoms at each interface side of the mold layer / i-type layer.
And the content of halogen atoms is 1.1 times the content in the bulk.
A range of up to 2 times is mentioned as a preferable range. Further, it is preferable that the content of hydrogen atoms and / or halogen atoms is changed in accordance with the content of silicon atoms. In the stacked photovoltaic device, the material of the pin-type i-type semiconductor layer close to the light incident side is as follows.
As a material having a wide band gap and a material of a pin junction i-type semiconductor layer far from the light incident side, a material having a narrow band gap is preferably used.

【0020】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
a−Si:H、a−Si:F、a−Si:H:F、a−
SiGe:H、a−SiGe:F、a−SiGe:H:
F等と表記される。さらに、本発明の光起電力素子に好
適なi型半導体層の特性としては、水素原子の含有量
(CH)が、1.0〜25.0%、AM1.5、100
mW/cm2の疑似太陽光照射下の光電導度(σp)
が、1.0*10-7S/cm以上、暗電導度(σd)
が、1.0*10-9S/cm以下、コンスタントフォト
カレントメソッド(CPM)によるアーバックエナジー
が、55meV以下、局在準位密度は1017/cm3
下のものが好適に用いられる。
Amorphous silicon and amorphous silicon germanium are formed by an element that compensates for dangling bonds.
a-Si: H, a-Si: F, a-Si: H: F, a-
SiGe: H, a-SiGe: F, a-SiGe: H:
It is written as F or the like. Further, as the characteristics of the i-type semiconductor layer suitable for the photovoltaic device of the present invention, the hydrogen atom content (C H ) is 1.0 to 25.0%, AM 1.5, 100
Photoconductivity (σp) under mW / cm 2 simulated sunlight irradiation
Is at least 1.0 * 10 -7 S / cm, and the dark conductivity (σd)
However, those having an energy of 1.0 * 10 < -9 > S / cm or less, an Urbach energy of 55 meV or less by a constant photocurrent method (CPM), and a localized level density of 10 < 17 > / cm < 3 > or less are preferably used.

【0021】(2)p型半導体層またはn型半導体層 p型半導体層またはn型半導体層の非晶質材料(a−と
表示する)あるいは微結晶材料(μc−と表示する)と
しては、例えばa−Si:H、a−Si:HX、a−S
iGe:H、a−SiGe:HX、μc−Si:H、μ
c−SiGe:H、μc−SiGe:HX、等にp型の
価電子制御剤(周期率表第III族原子B、Al、Ga、
In、Tl)やn型の価電子制御剤(周期率表第V族原
子P、As、Sb、Bi)を高濃度に添加した材料が挙
げられ、多結晶材料(poly−と表示する)として
は、例えばpoly−Si:H、poly−Si:H
X、poly−SiGe:H、poly−SiGe:H
X、poly−Si、poly−SiGe、等にp型の
価電子制御剤(周期率表第III族原子B、Al、Ga、
In、Tl)やn型の価電子制御剤(周期率表第V族原
子P、As、Sb、Bi)を高濃度に添加した材料が挙
げられる。特に光入射側のp型層またはn型層には、光
吸収の少ない結晶性の半導体層かバンドギァプの広い非
晶質半導体層が適している。
(2) P-type semiconductor layer or n-type semiconductor layer As an amorphous material (denoted as a-) or a microcrystalline material (denoted as μc-) of a p-type semiconductor layer or an n-type semiconductor layer, For example, a-Si: H, a-Si: HX, a-S
iGe: H, a-SiGe: HX, μc-Si: H, μ
c-SiGe: H, μc-SiGe: HX, etc., p-type valence electron controlling agents (Group III atoms B, Al, Ga,
In, Tl) and a material in which an n-type valence electron controlling agent (Group V atom P, As, Sb, Bi) in the periodic table is added at a high concentration, and as a polycrystalline material (denoted as poly-). Is, for example, poly-Si: H, poly-Si: H
X, poly-SiGe: H, poly-SiGe: H
X, poly-Si, poly-SiGe, etc., a p-type valence electron controlling agent (Group III atom B, Al, Ga,
In, Tl) or a material in which an n-type valence electron controlling agent (Group V atom P, As, Sb, Bi) in the periodic table is added at a high concentration. In particular, a crystalline semiconductor layer with little light absorption or an amorphous semiconductor layer with a wide band gap is suitable for the p-type layer or the n-type layer on the light incident side.

【0022】p型層への周期率表第III族原子の添加量
およびn型層への周期率表第V族原子の添加量は0.1
〜50at%(atom%)が最適量として挙げられ
る。またp型層またはn型層に含有される水素原子
(H,D)またはハロゲン原子はp型層またはn型層の
未結合手を補償する働きをしp型層またはn型層のドー
ピング効率を向上させるものである。p型層またはn型
層へ添加される水素原子またはハロゲン原子は0.1〜
40at%が最適量として挙げられる。特にp型層また
はn型層が結晶性の場合、水素原子またはハロゲン原子
は0.1〜8at%が最適量として挙げられる。更にp
型層/i型層、n型層/i型層の各界面側で水素原子ま
たは/及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または/及びハロゲン原子の含有量はバルク内
の含有量の1.1〜2倍の範囲が好ましい範囲として挙
げられる。このようにp型層/i型層、n型層/i型層
の各界面近傍で水素原子またはハロゲン原子の含有量を
多くすることによって該界面近傍の欠陥準位や機械的歪
を減少させることができ本発明の光起電力素子の光起電
力や光電流を増加させることができる。光起電力素子の
p型層及びn型層の電気特性としては活性化エネルギー
が0.2eV以下のものが好ましく、0.1eV以下の
ものが最適である。また比抵抗としては100Ωcm以
下が好ましく、1Ωcm以下が最適である。さらにp型
層及びn型層の層厚は1〜50nmが好ましく、3〜1
0nmが最適である。
The addition amount of Group III atoms of the periodic table to the p-type layer and the addition amount of Group V atoms of the periodic table to the n-type layer are 0.1
5050 at% (atom%) is mentioned as the optimum amount. Hydrogen atoms (H, D) or halogen atoms contained in the p-type layer or the n-type layer work to compensate for dangling bonds of the p-type layer or the n-type layer, and doping efficiency of the p-type layer or the n-type layer. Is to improve. A hydrogen atom or a halogen atom added to the p-type layer or the n-type layer is 0.1 to
40 at% is mentioned as the optimum amount. In particular, when the p-type layer or the n-type layer is crystalline, the optimum amount of hydrogen atoms or halogen atoms is 0.1 to 8 at%. And p
A preferable distribution form is one in which a large amount of hydrogen atoms and / or halogen atoms is distributed on each interface side of the n-type layer / i-type layer and the n-type layer / i-type layer. The preferred range of the content of atoms and / or halogen atoms is 1.1 to 2 times the content in the bulk. By increasing the content of hydrogen atoms or halogen atoms in the vicinity of each interface between the p-type layer / i-type layer and the n-type layer / i-type layer, the defect level and mechanical strain near the interface are reduced. Accordingly, the photovoltaic power and the photocurrent of the photovoltaic device of the present invention can be increased. The p-type and n-type layers of the photovoltaic element preferably have an activation energy of 0.2 eV or less, and most preferably have an activation energy of 0.1 eV or less. The specific resistance is preferably 100 Ωcm or less, and most preferably 1 Ωcm or less. Further, the thickness of the p-type layer and the n-type layer is preferably 1 to 50 nm, and 3 to 1 nm.
0 nm is optimal.

【0023】本発明において、透明電極206、313
は光を透過する、光入射側の電極であるとともに、その
膜厚を最適化する事によって反射防止膜としての役割も
兼ねる。透明電極206、313は半導体層の吸収可能
な波長領域において高い光透過率を有することと、電気
抵抗率が低いことが要求される。好ましくは、550n
mにおける透過率が、80%以上、より好ましくは、8
5%以上であることが望ましい。また、抵抗率は好まし
くは、5*10-3Ωcm以下、より好ましくは、1*1
-3Ωcm以下であることが望ましい。その材料として
は、In23、SnO2、ITO(In23+Sn
2)、ZnO、CdO、Cd2SnO4、TiO2、Ta
25、Bi23、MoO3、NaxWO3等の導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素(ド
ーパント)を添加しても良い。
In the present invention, the transparent electrodes 206, 313
Is an electrode on the light incident side that transmits light, and also functions as an anti-reflection film by optimizing the film thickness. The transparent electrodes 206 and 313 are required to have a high light transmittance in a wavelength region where the semiconductor layer can absorb light and have a low electric resistivity. Preferably, 550n
m is 80% or more, more preferably 8% or more.
It is desirable that it be 5% or more. The resistivity is preferably 5 * 10 −3 Ωcm or less, more preferably 1 * 1 Ωcm.
Desirably, it is 0 −3 Ωcm or less. The materials include In 2 O 3 , SnO 2 , and ITO (In 2 O 3 + Sn
O 2 ), ZnO, CdO, Cd 2 SnO 4 , TiO 2 , Ta
A conductive oxide such as 2 O 5 , Bi 2 O 3 , MoO 3 , and Na x WO 3 or a mixture thereof is suitably used.
Further, an element (dopant) that changes the conductivity may be added to these compounds.

【0024】導電率を変化させる元素(ドーパント)と
しては、例えば透明電極206、313がZnOの場合
には、Al、In、B、Ga、Si、F等が、またIn
23の場合には、Sn、F、Te、Ti、Sb、Pb等
が、またSnO2の場合には、F、Sb、P、As、I
n、Tl、Te、W、Cl、Br、I等が好適に用いら
れる。
As the element (dopant) for changing the conductivity, for example, when the transparent electrodes 206 and 313 are made of ZnO, Al, In, B, Ga, Si, F, etc.
In the case of 2 O 3 , Sn, F, Te, Ti, Sb, Pb, etc., and in the case of SnO 2 , F, Sb, P, As, I
n, Tl, Te, W, Cl, Br, I and the like are preferably used.

【0025】また、透明電極206、313の形成方法
としては、蒸着法、CVD法、スプレー法、スピンオン
法、デップ法等が好適に用いられる。
As a method for forming the transparent electrodes 206 and 313, a vapor deposition method, a CVD method, a spray method, a spin-on method, a dipping method and the like are suitably used.

【0026】本発明において、集電電極207、314
は、透明電極206、313の抵抗率が充分低くできな
い場合に必要に応じて透明電極206上の一部分に形成
され、電極の抵抗率を下げ光起電力素子の直列抵抗を下
げる働きをする。その材料としては、金、銀、銅、アル
ミニウム、ニッケル、鉄、クロム、モリブデン、タング
ステン、チタン、コバルト、タンタル、ニオブ、ジルコ
ニウム等の金属、またはステンレス等の合金、あるいは
粉末状金属を用いた導電ペーストなどが挙げられる。そ
してその形状は、できるだけ半導体層への入射光を遮ら
ないように形成される。また、光起電力素子の全体の面
積の中で、集電電極の占める面積は、好ましくは15%
以下、より好ましくは10%以下、最適には5%以下が
望ましい。また、集電電極のパターンの形成には、マス
クを用い、形成方法としては、蒸着法、スパッタ法、メ
ッキ法、印刷法などが用いられる。
In the present invention, the collecting electrodes 207 and 314
Is formed on a part of the transparent electrode 206 as necessary when the resistivity of the transparent electrodes 206 and 313 cannot be made sufficiently low, and serves to lower the resistivity of the electrode and reduce the series resistance of the photovoltaic element. Examples of the material include metals such as gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum, tungsten, titanium, cobalt, tantalum, niobium, and zirconium; alloys such as stainless steel; and conductive materials using powdered metals. Paste and the like. The shape is formed so as not to block incident light on the semiconductor layer as much as possible. Also, the area occupied by the collecting electrode in the entire area of the photovoltaic element is preferably 15%.
Or less, more preferably 10% or less, and most preferably 5% or less. In addition, a mask is used to form the pattern of the collecting electrode, and a vapor deposition method, a sputtering method, a plating method, a printing method, or the like is used as a forming method.

【0027】本発明において、膜堆積室壁102を構成
する部材の材質は、導電性のものであっても、また電気
絶縁性のものであってもよい。変形、歪みが少なく、所
望の強度を有するものであることが好ましい。具体的に
は、Fe、Ni、Cr、Al、Mo、Au、Nb、T
a、V、Ti、Pt、Pb、W等の金属またはこれらの
合金、例えば真鍮、ステンレス鋼等の薄板およびその複
合体が好適に用いられる。また、上記金属の表面に異種
金属材質の金属薄膜、または、SiO2、Si34、A
lO3、AlN等の絶縁性薄膜をスパッタ法、蒸着法、
鍍金法等によりコーティングしたものおよびガラス、セ
ラミックスなどを用いてもよい。
In the present invention, the material of the members constituting the film deposition chamber wall 102 may be conductive or electrically insulating. It is preferable that the material has little deformation and distortion and a desired strength. Specifically, Fe, Ni, Cr, Al, Mo, Au, Nb, T
Metals such as a, V, Ti, Pt, Pb, and W or alloys thereof, for example, thin plates such as brass and stainless steel and composites thereof are suitably used. Further, a metal thin film of a different metal material or SiO 2 , Si 3 N 4 , A
lO 3, sputtering an insulating film such as AlN, vapor deposition,
Those coated by plating or the like, glass, ceramics, or the like may be used.

【0028】本発明において、堆積室壁を冷却するため
の冷媒を流すための冷却配管104の材質は、耐熱性、
耐腐食性を有するものが好ましい。具体的にはステンレ
ス等の金属が好適に用いられる。冷却配管104の構成
としては、上記金属をパイプ状にしたものを押し板によ
り堆積膜壁に対しボルト締めしたものであってもよく、
上記金属に空洞を有するように切削加工したものであっ
てもよい。さらに、凹凸状に加工した複数の上記金属に
放電加工、溶接加工等の特殊加工を施し冷媒の通路を有
するものとしても良い。
In the present invention, the material of the cooling pipe 104 for flowing the cooling medium for cooling the wall of the deposition chamber is heat-resistant,
Those having corrosion resistance are preferred. Specifically, a metal such as stainless steel is suitably used. As a configuration of the cooling pipe 104, a pipe formed from the above metal may be bolted to a deposited film wall by a push plate,
The metal may be cut so as to have a cavity. Further, the plurality of metals processed into an uneven shape may be subjected to special processing such as electric discharge machining, welding, or the like to have a coolant passage.

【0029】また、堆積膜壁加熱用ヒーター119とし
ては、シース型ヒーター、ランプ型ヒーター等真空内に
おいて使用可能なものであればいずれの場合でもよく、
特に、温度調節機構の応答性や真空内での使用の信頼性
から、ハロゲン赤外線ランプヒーターが好適に用いられ
る。
The heater 119 for heating the deposited film wall may be any type such as a sheath type heater or a lamp type heater as long as it can be used in a vacuum.
In particular, a halogen infrared lamp heater is preferably used because of the responsiveness of the temperature control mechanism and the reliability of use in a vacuum.

【0030】また、堆積室壁を冷却するための冷媒の材
質は、所望の堆積膜壁の温度によって適宜選択できる。
取り扱いの簡便性から冷媒には水、圧縮空気等が好適に
用いられ、所望の温度が高い場合には合成系油等が好適
に用いられる。なお、本発明の光起電力素子を用いて、
所望の出力電圧、出力電流の光起電力素子モジュールあ
るいは光起電力素子パネルを製造する場合には、本発明
の光起電力素子を直列あるいは並列に接続し、表面と裏
面に保護層を形成し、出力の取り出し電極等が取り付け
られる。また、本発明の光起電力素子を直列接続する場
合、逆流防止用のダイオードを組み込むことがある。
The material of the coolant for cooling the deposition chamber wall can be appropriately selected depending on the desired temperature of the deposition film wall.
Water, compressed air, or the like is preferably used as the refrigerant for ease of handling, and when the desired temperature is high, synthetic oil or the like is preferably used. Incidentally, using the photovoltaic element of the present invention,
When manufacturing a photovoltaic device module or a photovoltaic device panel having a desired output voltage and output current, the photovoltaic devices of the present invention are connected in series or in parallel, and a protective layer is formed on the front and back surfaces. , An output extraction electrode and the like are attached. When the photovoltaic elements of the present invention are connected in series, a diode for preventing backflow may be incorporated.

【0031】以下に、本発明により光起電力素子を作製
するための装置の一例を、図4に基づいて説明する。図
4は、本発明の光起電力素子を連続的に作製する製造装
置の一例を表す模式図であり、図1に示したi型半導体
層成膜容器111を組み込んだものである。この製造装
置は帯状基板401、の送り出し室402、及び巻き取
り室403、n型半導体層作製用容器404、i型半導
体層作製用容器405、p型半導体層作製用容器406
をガスゲー卜を介して接続した装置から構成されてい
る。407は帯状基板401の送り出し用ボビン、40
8は帯状基板401の巻き取り用ボビンであり、407
から408の向きに帯状基板401が搬送される。但
し、この帯状基板401は逆向きに搬送することもでき
る。また送り出し室402、巻き取り室403の中に、
帯状基板401の表面の保護用に用いられるあい紙の巻
き取り、及び送り込み手段を配置してもよい。前記あい
紙の材質としては、耐熱性樹脂であるポリミド系、テフ
ロン系及びグラスウール等が好適に用いられる。また、
あい紙の巻き取り手段、送り込み手段として帯状基板4
01の張力調整及び位置だしを兼ねた搬送用ローラーを
用いてもよい。410は成膜ガス導入口であり、不図示
のガス供給ミキシングボックスに連通している。420
は成膜室間の成膜ガスを分離するためのゲートガスを導
入するためのゲートガス導入管である。411はコンダ
クタンス調整用のスロットルバルブ、412は排気管で
あり、排気ポンプ(不図示)に接続されている。413
はアプリケータであり、その先端にはマイクロ波透過性
部材が取り付けられており、導波管414を通じてマイ
クロ波電源(不図示)に接続されている。
An example of an apparatus for manufacturing a photovoltaic element according to the present invention will be described below with reference to FIG. FIG. 4 is a schematic diagram illustrating an example of a manufacturing apparatus for continuously manufacturing the photovoltaic element of the present invention, in which the i-type semiconductor layer film formation container 111 illustrated in FIG. 1 is incorporated. This manufacturing apparatus includes a feeding chamber 402 for a strip-shaped substrate 401, a winding chamber 403, an n-type semiconductor layer manufacturing container 404, an i-type semiconductor layer manufacturing container 405, and a p-type semiconductor layer manufacturing container 406.
Are connected via a gas gate. 407 is a bobbin for sending out the band-shaped substrate 401;
Reference numeral 8 denotes a bobbin for winding the belt-shaped substrate 401;
The belt-shaped substrate 401 is transported in a direction from to 408. However, the band-shaped substrate 401 can be transported in the opposite direction. Also, in the feeding room 402 and the winding room 403,
Means for winding and feeding the interleaving paper used for protecting the surface of the band-shaped substrate 401 may be arranged. As the material of the interleaf paper, a heat-resistant resin such as a polyimide-based resin, a Teflon-based resin, or glass wool is preferably used. Also,
Band-shaped substrate 4 as winding means and feeding means for the paper
It is also possible to use a transport roller that also serves as a tension adjustment and positioning device for the “01”. Reference numeral 410 denotes a film forming gas inlet, which communicates with a gas supply mixing box (not shown). 420
Denotes a gate gas introduction pipe for introducing a gate gas for separating a film forming gas between film forming chambers. Reference numeral 411 denotes a throttle valve for adjusting the conductance, and 412 denotes an exhaust pipe, which is connected to an exhaust pump (not shown). 413
Denotes an applicator, and a microwave permeable member is attached to the tip of the applicator. The applicator is connected to a microwave power supply (not shown) through a waveguide 414.

【0032】415は電極であり、電源416に接続さ
れている。各成膜容器404、405、406、の中に
おいては、帯状基板401を挟んで成膜空間と反対側の
空間に、多数の赤外線ランプヒーター417と、これら
赤外線ランプヒーターからの輻射熱を効率よく帯状基板
401に集中させるためのランプハウス418がそれぞ
れ設けられている。また、帯状基板401の温度を監視
するための熱電対419がそれぞれ帯状基板401に接
触するように接続されている。
An electrode 415 is connected to a power supply 416. In each of the film forming containers 404, 405, and 406, a large number of infrared lamp heaters 417 and the radiant heat from these infrared lamp heaters are efficiently band-shaped in a space opposite to the film forming space with the band-shaped substrate 401 interposed therebetween. A lamp house 418 for concentrating on the substrate 401 is provided. Further, thermocouples 419 for monitoring the temperature of the band-shaped substrate 401 are connected so as to be in contact with the band-shaped substrate 401, respectively.

【0033】本発明において成膜空間内で生起するマイ
クロ波プラズマのプラズマ電位を制御するためにバイア
ス電圧を印加してもよい。バイアス電圧としては直流、
脈流及び交流電圧を、単独またはそれぞれ重畳させて印
加させることが好ましい。マイクロ波プラズマのプラズ
マ電位を制御することによってプラズマの安定性、再現
性、及ぴ膜特性の向上、欠陥の低減が図られる。また、
本発明は、マイクロ波によりプラズマを生起する場合の
みならず、VHF波により、プラズマを生起する場合に
も有効である。上述した本発明の光起電力素子を連続す
る装置を用いて、光起電力素子を作製することにより、
前述の諸問題を解決するとともに前述の諸要求を満た
し、高品質で優れた均一性を有し、欠陥の少ない光起電
力素子を作製することができる。
In the present invention, a bias voltage may be applied to control the plasma potential of the microwave plasma generated in the film formation space. DC as bias voltage,
It is preferable to apply the pulsating current and the AC voltage individually or in a superimposed manner. By controlling the plasma potential of the microwave plasma, plasma stability, reproducibility, film characteristics are improved, and defects are reduced. Also,
The present invention is effective not only when plasma is generated by microwaves but also when plasma is generated by VHF waves. By using a device for continuous photovoltaic device of the present invention described above, by producing a photovoltaic device,
It is possible to manufacture a photovoltaic element which solves the above-mentioned problems and satisfies the above-mentioned requirements, has high quality and excellent uniformity, and has few defects.

【0034】[0034]

【実施例】以下、本発明の光起電力素子を製造する方法
の具体的実施例を示すが、本発明はこれらの実施例によ
って何ら限定されるものではない。 [実施例1]図4に示した装置を用いて、以下のように
して光起電力素子を連続的に作製した。 (1)基板送り出し機構を有する真空容器(送り出し
室)402に、十分脱脂、洗浄を行い、下部電極とし
て、スパッタリング法により、銀薄膜を100nm、Z
nO薄膜を1μm蒸着してあるSUS430BA製帯状
基板401(幅300mm×長さ300m×厚さ0.2
mm)の巻きつけられたボビン407をセットし、該帯
状基板401を、n型半導体層成膜容器404、i型半
導体層成膜容器405、p型半導体層成膜容器406を
ガスゲートを介して帯状基板巻き取り機構を有する真空
容器(巻き取り室)403まで通し、たるみのない程度
に張力調整を行った。 (2)各真空容器402、403、404、405、4
06を真空ポンプ(不図示)で1×10-6Torr以下
まで真空引きした。 (3)成膜前の加熱処理:ガスゲートにゲートガス導入
管420よりゲートガスとしてH2を各々500cc/
min流し各成膜容器にガス導入管420よりHeを各
々500cc/min導入し、各真空容器402、40
3、404、405、406の内圧が1.0Torrに
なるようスロットルバルブ411の開度を調節して、各
真空容器の排気管412を通して、各真空容器ごとに真
空ポンプ(不図示)で排気した。その後、加熱用ランプ
ヒーター417により、帯状基板ならびに真空容器内部
材を400℃に加熱し、3時間この状態で放置した。 (4)各真空容器402、403、404、405、4
06を真空ポンプ(不図示)で1×10-6Torr以下
まで真空引きした。 (5)成膜時のゲートガス導入:各ガスゲートにゲート
ガス導入管420よリゲートガスとしてH2を500c
c/min導入した。 (6)n型半導体層成膜準備:熱電対の温度指示値が2
70℃になる様、温度制御装置(不図示)を設定し、赤
外線ランプヒーター417により帯状基板401を加熱
した。成膜ガス導入口410より、n型半導体層作成用
容器404に、SiH4ガスを100cc/min、P
3/H2(1%)ガスを500cc/min、H2ガス
を700cc/min導入した。放電室の圧力が1.0
Torrになるようにコンダクタンス調整バルブ411
の開度を調節して、排気管412を通して、真空ポンプ
(不図示)で排気した。RF(13.56MHz)電源
416の出力値が100Wになる様に設定し電極を通じ
て放電室内に放電を生起させた。 (7)i型半導体層成膜準備:熱電対の温度指示値が3
60℃になる様、温度制御装置(不図示)を設定し、赤
外線ランプヒーター417により帯状基板401を加熱
した。ガス導入管を介してガスマニホールド422よ
り、i型半導体層作成用容器405にSiH4ガスを5
0cc/min、GeH4ガスを50cc/min、H2
ガスを200cc/min導入した。放電室の圧力が2
0mTorrになるようにコンダクタンス調整用のスロ
ットルバルブ411の開度を調節して、真空ポンプ(不
図示)で排気した。マイクロ波(2.45GHz)電力
をアプリケータ413に導入し、マイクロ波透過性部材
を通じてマイクロ波電力を200W、導入し放電室内に
放電を生起させた。膜堆積室壁冷却管421に水を流
し、膜堆積室を冷却しつつ膜堆積室壁加熱ヒーター(不
図示)により膜堆積室を200℃一定となる様に制御し
た。 (8)p型半導体層成膜準備:熱電対の温度指示値が1
70℃になる様、温度制御装置(不図示)を設定し、赤
外線ランプヒーター417により帯状基板401を加熱
した。ガス導入口410より、p型半導体層作成用容器
406にSiH4ガスを10cc/min、BH3/H2
(1%)ガスを200cc/min、H2ガスを100
0cc/min導入する。放電室の圧力が1.0Tor
rになるようにコンダクタンス調整用スロットルバルブ
411の開度を調節して、排気管412を通して、真空
ポンプ(不図示)で排気した。RF電源416の出力値
が1000Wになる様に設定し、電極を通じて放電室内
に放電を生起させた。 (9)帯状基板401を送り出し室402から巻き取り
室403へ1300mm/minの速度で搬送させ、帯
状基板にn型半導体層、i型半導体層、p型半導体層を
作製した。 (10)前記帯状基板の1ロール分を搬送させた後、全
てのプラズマ、全てのガス供給、全てのランプヒーター
の通電、帯状基板の搬送を停止した。次に、チャンバー
リーク用のN2ガスをチャンバーに導入し(導入用部材
は不図示)大気圧に戻し、巻き取り用ボビン408に巻
き取られた前記帯状基板を取り出した。 (11)p型半導体層上に透明電極として、ITO(I
23+SnO2)を真空蒸着にて100nm蒸着し、
さらに集電電極として、Alを真空蒸着にて1μm蒸着
し、図2に示す光起電力素子(試料No.1)を作製し
た。 以上の光起電力素子の作製条件を表1に示す。
EXAMPLES Hereinafter, specific examples of the method of manufacturing a photovoltaic device according to the present invention will be described, but the present invention is not limited to these examples. Example 1 Using the apparatus shown in FIG. 4, photovoltaic elements were continuously manufactured as follows. (1) A vacuum vessel (delivery chamber) 402 having a substrate delivery mechanism is sufficiently degreased and washed, and a silver thin film having a thickness of 100 nm and Z is formed as a lower electrode by a sputtering method.
SUS430BA strip-shaped substrate 401 (width 300 mm x length 300 m x thickness 0.2
mm), and the band-shaped substrate 401 is connected to the n-type semiconductor layer deposition container 404, the i-type semiconductor layer deposition container 405, and the p-type semiconductor layer deposition container 406 via a gas gate. The sheet was passed through a vacuum container (winding chamber) 403 having a belt-shaped substrate winding mechanism, and the tension was adjusted to a degree that there was no slack. (2) Each vacuum vessel 402, 403, 404, 405, 4
06 was evacuated to 1 × 10 −6 Torr or less using a vacuum pump (not shown). (3) Heat treatment before film formation: 500 cc / H 2 as a gate gas from the gate gas inlet pipe 420 to the gas gate.
500 cc / min of He is introduced from the gas introduction pipe 420 into each of the film forming vessels, and the vacuum vessels 402 and 40 are introduced.
The opening degree of the throttle valve 411 was adjusted so that the internal pressures of 3, 404, 405, and 406 became 1.0 Torr, and each vacuum vessel was evacuated by a vacuum pump (not shown) through the exhaust pipe 412 of each vacuum vessel. . Thereafter, the belt-shaped substrate and the members inside the vacuum vessel were heated to 400 ° C. by the heating lamp heater 417, and left in this state for 3 hours. (4) Each vacuum vessel 402, 403, 404, 405, 4
06 was evacuated to 1 × 10 −6 Torr or less using a vacuum pump (not shown). (5) Gate gas introduction at the time of film formation: 500 g of H 2 as a re-gate gas from each gate through the gate gas introduction pipe 420.
c / min was introduced. (6) Preparation for film formation of n-type semiconductor layer: thermocouple temperature indicated value is 2
A temperature controller (not shown) was set so as to reach 70 ° C., and the band-shaped substrate 401 was heated by the infrared lamp heater 417. SiH 4 gas is supplied at 100 cc / min from the film forming gas inlet 410 to the container 404 for forming an n-type semiconductor layer.
500 cc / min of H 3 / H 2 (1%) gas and 700 cc / min of H 2 gas were introduced. The discharge chamber pressure is 1.0
The conductance adjusting valve 411 is set to Torr.
Was adjusted and the air was exhausted by a vacuum pump (not shown) through the exhaust pipe 412. The output value of the RF (13.56 MHz) power supply 416 was set to be 100 W, and a discharge was generated in the discharge chamber through the electrode. (7) Preparation for i-type semiconductor layer film formation: thermocouple temperature indication value is 3
A temperature controller (not shown) was set so as to reach 60 ° C., and the band-shaped substrate 401 was heated by the infrared lamp heater 417. SiH 4 gas is supplied from the gas manifold 422 to the i-type semiconductor layer forming container 405 through the gas introduction pipe.
0 cc / min, 50 cc / min of GeH 4 gas, H 2
Gas was introduced at 200 cc / min. The discharge chamber pressure is 2
The opening degree of the throttle valve 411 for adjusting the conductance was adjusted to 0 mTorr, and the air was evacuated by a vacuum pump (not shown). Microwave (2.45 GHz) power was introduced into the applicator 413, and 200 W of microwave power was introduced through the microwave permeable member to cause discharge in the discharge chamber. Water was allowed to flow through the film deposition chamber wall cooling pipe 421, and the film deposition chamber was controlled to be constant at 200 ° C. by a film deposition chamber wall heater (not shown) while cooling the film deposition chamber. (8) Preparation for film formation of p-type semiconductor layer: temperature indication value of thermocouple is 1
A temperature controller (not shown) was set so as to reach 70 ° C., and the band-shaped substrate 401 was heated by the infrared lamp heater 417. 10 cc / min of SiH 4 gas and BH 3 / H 2 gas are introduced into the p-type semiconductor layer forming container 406 from the gas inlet 410.
(1%) gas at 200 cc / min, H 2 gas at 100
0 cc / min is introduced. Discharge chamber pressure is 1.0 Torr
The opening degree of the conductance adjusting throttle valve 411 was adjusted to r, and the gas was exhausted by a vacuum pump (not shown) through the exhaust pipe 412. The output value of the RF power supply 416 was set to be 1000 W, and a discharge was generated in the discharge chamber through the electrodes. (9) The strip-shaped substrate 401 was transported from the delivery chamber 402 to the winding chamber 403 at a speed of 1300 mm / min, and an n-type semiconductor layer, an i-type semiconductor layer, and a p-type semiconductor layer were formed on the strip-shaped substrate. (10) After transporting one roll of the strip-shaped substrate, all plasma, all gas supply, energization of all lamp heaters, and transfer of the strip-shaped substrate were stopped. Next, N 2 gas for chamber leak was introduced into the chamber (introduction member not shown), the pressure was returned to the atmospheric pressure, and the belt-shaped substrate wound on the winding bobbin 408 was taken out. (11) As a transparent electrode on the p-type semiconductor layer, ITO (I
n 2 O 3 + SnO 2 ) by vacuum evaporation to a thickness of 100 nm,
Further, as a current collecting electrode, Al was vapor-deposited by 1 μm by vacuum vapor deposition to produce a photovoltaic element (sample No. 1) shown in FIG. Table 1 shows the conditions for manufacturing the above photovoltaic element.

【0035】[0035]

【表1】 (比較例1)本例では、拡散防止層における帯状基板の
加熱温度を一定とする以外は実施例1と同じにして光起
電力素子を作製した。以下実施例1との相違点をまとめ
る。 (1)i型半導体層堆積膜壁の水冷を行なわず、ガスマ
ニホールドを膜堆積室壁と一体型の装置で作製する以外
は、同じ条件となる様にした。他の点は、実施例1と同
様にして1ロールの帯状基板上に光起電力素子(比較試
料No.1)を作製した。まず実施例1で得られた光起
電力素子(試料No.1)及び比較例1で得られた光起
電力素子(比較試料No.2)のそれぞれについて、光
電変換効率η={単位面積あたりの最大発電電力(mW
/cm2)/単位面積あたりの入射光強度(mW/c
2)}の評価を行った。実施例1の試料No.1およ
び比較例1の比較試料No.1の光起電力素子をそれぞ
れ5枚ずつ製作し、AM−1.5(100mW/c
2)光照射下に置き、上部電極に直流電圧を印加し、
電流電圧特性を測定し、開放電圧、フィルファクター及
び光電変換効率ηを評価したところ、比較試料No.1
の光起電力素子に対して、試料No.1の光起電力素子
は、開放電圧の値が平均して1.14倍、フィルファク
ターの値が平均して1.1倍、光電変換効率ηが平均し
て1.25倍優れていた。また、実施例1で作製した光
起電力素子および比較例1で作製した光起電力素子(比
較試料No.1)の各々をポリフッ化ビニリデン(VD
F)からなる保護フィルムで真空封止し、実使用条件下
(屋外に設置、両電極に50オームの固定抵抗を接続)
に1年間置いた後、再び光電変換効率の評価を行い、光
照射に起因する劣化率(劣化により損なわれた光電変換
効率の値を初期の光電変換効率で割ったもの)を調べ
た。その結果、本発明による拡散防止層を形成した光起
電力素子(試料No.1)の劣化率は、従来の方法によ
りi型半導体層を形成した光起電力素子(比較試料N
o.1)の劣化率に対する比で40%と低く抑えられて
いた。以上のことから、本発明により作製した光起電力
素子は、光電変換効率が飛躍的に向上し、且つ実使用条
件下における信頼性が大幅に向上することがわかった。
[Table 1] (Comparative Example 1) In this example, a photovoltaic element was manufactured in the same manner as in Example 1 except that the heating temperature of the strip-shaped substrate in the diffusion preventing layer was kept constant. Hereinafter, differences from the first embodiment will be summarized. (1) The same conditions were used except that water cooling of the i-type semiconductor layer deposited film wall was not performed and the gas manifold was formed by an apparatus integrated with the film deposition chamber wall. In other respects, a photovoltaic element (Comparative Sample No. 1) was fabricated on a one-roll band-shaped substrate in the same manner as in Example 1. First, for each of the photovoltaic device obtained in Example 1 (Sample No. 1) and the photovoltaic device obtained in Comparative Example 1 (Comparative Sample No. 2), the photoelectric conversion efficiency η = {per unit area Maximum generated power (mW
/ Cm 2 ) / incident light intensity per unit area (mW / c
m 2 )} was evaluated. Sample No. of Example 1 No. 1 and Comparative Sample No. 1 of Comparative Example 1. 5 photovoltaic elements were manufactured, and AM-1.5 (100 mW / c
m 2 ) Place under light irradiation, apply DC voltage to upper electrode,
The current-voltage characteristics were measured, and the open-circuit voltage, fill factor, and photoelectric conversion efficiency η were evaluated. 1
For the photovoltaic element of Sample No. The photovoltaic element of No. 1 had an open-circuit voltage value of 1.14 times on average, a fill factor value of 1.1 times on average, and a photoelectric conversion efficiency η of 1.25 times on average. Further, each of the photovoltaic element manufactured in Example 1 and the photovoltaic element manufactured in Comparative Example 1 (Comparative Sample No. 1) was made of polyvinylidene fluoride (VD
F) Vacuum sealed with a protective film made of F), under actual use conditions (installed outdoors, connect a fixed resistance of 50 ohms to both electrodes)
After one year, the photoelectric conversion efficiency was evaluated again, and the deterioration rate due to light irradiation (the value of the photoelectric conversion efficiency damaged by the deterioration divided by the initial photoelectric conversion efficiency) was examined. As a result, the deterioration rate of the photovoltaic device (Sample No. 1) on which the diffusion preventing layer according to the present invention was formed was determined by the conventional method.
o. The ratio to the deterioration rate of 1) was suppressed to as low as 40%. From the above, it has been found that the photovoltaic element manufactured according to the present invention dramatically improves the photoelectric conversion efficiency and greatly improves the reliability under actual use conditions.

【0036】[実施例2]i型半導体層の作製条件を表
2に変える以外は、実施例1と同様の手法で、n型半導
体層、i型半導体層、p型半導体層、透明電極、集電電
極を順次形成し、光起電力素子(試料No.2)を作製
した。
Example 2 An n-type semiconductor layer, an i-type semiconductor layer, a p-type semiconductor layer, a transparent electrode, and an i-type semiconductor layer were prepared in the same manner as in Example 1 except that the manufacturing conditions for the i-type semiconductor layer were changed to Table 2. Current collecting electrodes were sequentially formed to produce a photovoltaic element (Sample No. 2).

【0037】[0037]

【表2】 (比較例2)本例では、i型半導体層の作製条件以外は
実施例2と同じにして光起電力素子を作製した。以下実
施例2との相違点をまとめる。 (1)i型半導体層用の膜堆積室壁の水冷を行なわず、
ガスマニホールドを膜堆積室壁と一体型の装置で作製す
る以外は、同じ条件となる様にした。他の点は、実施例
2と同様にして1ロールの帯状基板上に光起電力素子
(比較試料No.2)を作製した。まず実施例2で得ら
れた光起電力素子(試料No.2)及び比較例2で得ら
れた光起電力素子(比較試料No.2)のそれぞれにつ
いて、光電変換効率ηの評価を行った。実施例2の試料
No.2および比較例2の比較試料No.2の光起電力
素子をそれぞれ5枚ずつ製作し、AM−1.5(100
mW/cm2)光照射下に置き、上部電極に直流電圧を
印加し、電流電圧特性を測定し、開放電圧、フィルファ
クター及び光電変換効率ηを評価したところ、比較試料
No.2の光起電力素子に対して、試料No.1の光起
電力素子は、開放電圧の値が平均して1.17倍、フィ
ルファクターの値が平均して1.1倍、光電変換効率η
が平均して1.3倍優れていた。また、実施例2で作製
した光起電力素子および比較例2で作製した光起電力素
子(比較試料No.1)の各々をポリフッ化ビニリデン
(VDF)からなる保護フィルムで真空封止し、実使用
条件下(屋外に設置、両電極に50オームの固定抵抗を
接続)に1年間置いた後、再び光電変換効率の評価を行
い、光照射に起因する劣化率(劣化により損なわれた光
電変換効率の値を初期の光電変換効率で割ったもの)を
調べた。その結果、本発明による拡散防止層を形成した
光起電力素子(試料No.2)の劣化率は、従来の方法
によりi型半導体層を形成した光起電力素子(比較試料
No.2)の劣化率に対する比で50%と低く抑えられ
ていた。以上のことから、本発明により作製した光起電
力素子は、光電変換効率が飛躍的に向上し、且つ実使用
条件化における信頼性が大幅に向上することがわかっ
た。
[Table 2] (Comparative Example 2) In this example, a photovoltaic element was manufactured in the same manner as in Example 2 except for the manufacturing conditions of the i-type semiconductor layer. Hereinafter, differences from the second embodiment will be summarized. (1) Water cooling of the film deposition chamber wall for the i-type semiconductor layer is not performed,
The conditions were the same except that the gas manifold was made with an apparatus integrated with the film deposition chamber wall. In other respects, a photovoltaic element (Comparative Sample No. 2) was produced on a one-roll band-shaped substrate in the same manner as in Example 2. First, the photoelectric conversion efficiency η of each of the photovoltaic device obtained in Example 2 (Sample No. 2) and the photovoltaic device obtained in Comparative Example 2 (Comparative Sample No. 2) was evaluated. . In the sample No. of Example 2, No. 2 and Comparative Sample No. 2 of Comparative Example 2. 5 of each photovoltaic element were manufactured, and AM-1.5 (100
mW / cm 2 ) The sample was placed under light irradiation, a DC voltage was applied to the upper electrode, current-voltage characteristics were measured, and the open-circuit voltage, fill factor, and photoelectric conversion efficiency η were evaluated. For the photovoltaic element of Sample No. 2, The photovoltaic element of No. 1 has an open-circuit voltage value of 1.17 times on average, a fill factor value of 1.1 times on average, and a photoelectric conversion efficiency η.
Was 1.3 times better on average. Further, each of the photovoltaic element manufactured in Example 2 and the photovoltaic element (Comparative Sample No. 1) manufactured in Comparative Example 2 was vacuum-sealed with a protective film made of polyvinylidene fluoride (VDF). After one year under the condition of use (installed outdoors, fixed resistance of 50 ohms connected to both electrodes), the photoelectric conversion efficiency was evaluated again, and the deterioration rate due to light irradiation (photoelectric conversion damaged by deterioration) (Efficiency value divided by initial photoelectric conversion efficiency). As a result, the deterioration rate of the photovoltaic device (Sample No. 2) having the diffusion prevention layer according to the present invention was lower than that of the photovoltaic device (Comparative Sample No. 2) having the i-type semiconductor layer formed by the conventional method. It was as low as 50% of the rate of deterioration. From the above, it has been found that the photovoltaic element manufactured according to the present invention dramatically improves the photoelectric conversion efficiency and greatly improves the reliability under actual use conditions.

【0038】[実施例3]本例では、実施例1がi型半
導体層を作製するにあたり、膜堆積室壁を200℃で一
定となるように制御したが、冷却媒体を水から油に変更
することで330℃で一定となることを実現し実験を行
なった。その他の条件は実施例1の場合と同様の手法
で、n型半導体層、i型半導体層、p型半導体層、透明
電極、集電電極を順次形成し、光起電力素子(試料N
o.3)を作製した。
[Embodiment 3] In this embodiment, when the i-type semiconductor layer is manufactured in Embodiment 1, the wall of the film deposition chamber is controlled to be constant at 200 ° C., but the cooling medium is changed from water to oil. By doing so, it was realized that the temperature became constant at 330 ° C., and an experiment was performed. Other conditions are the same as those in the first embodiment, and an n-type semiconductor layer, an i-type semiconductor layer, a p-type semiconductor layer, a transparent electrode and a current collecting electrode are sequentially formed, and a photovoltaic element (sample N
o. 3) was produced.

【0039】(比較例3)まず実施例3で得られた光起
電力素子(試料No.3)及び比較例2で得られた光起
電力素子(比較試料No.2)のそれぞれについて、光
電変換効率ηの評価を行った。
(Comparative Example 3) First, each of the photovoltaic element (sample No. 3) obtained in Example 3 and the photovoltaic element (comparative sample No. 2) obtained in Comparative Example 2 was subjected to photoelectric conversion. The conversion efficiency η was evaluated.

【0040】実施例3の試料No.3および比較例2の
比較試料No.2の光起電力素子をそれぞれ5枚ずつ製
作し、AM−1.5(100mW/cm2)光照射下に
置き、上部電極に直流電圧を印加し、電流電圧特性を測
定し、開放電圧、フィルファクター及び光電変換効率η
を評価したところ、比較試料No.2の光起電力素子に
対して、試料No.1の光起電力素子は、開放電圧の値
が平均して1.19倍、フィルファクターの値が平均し
て1.2倍、光電変換効率ηが平均して1.4倍優れて
いた。また、実施例2で作製した光起電力素子および比
較例2で作製した光起電力素子(比較試料No.1)の
各々をポリフッ化ビニリデン(VDF)のからなる保護
フィルムで真空封止し、実使用条件下(屋外に設置、両
電極に50オームの固定抵抗を接続)に1年間置いた
後、再び光電変換効率の評価を行い、光照射に起因する
劣化率(劣化により損なわれた光電変換効率の値を初期
の光電変換効率で割ったもの)を調べた。その結果、本
発明によるp型半導体層を形成した光起電力素子(試料
No.3)の劣化率は、従来の方法によりp型半導体層
を形成した光起電力素子(比較試料No.2)の劣化率
に対する比で50%と低く抑えられていた。
The sample No. of Example 3 3 and Comparative Sample No. 2 of Comparative Example 2. 5 each of 5 photovoltaic elements were manufactured, placed under AM-1.5 (100 mW / cm 2 ) light irradiation, a DC voltage was applied to the upper electrode, and the current-voltage characteristics were measured. Fill factor and photoelectric conversion efficiency η
Was evaluated, and Comparative Sample No. For the photovoltaic element of Sample No. 2, The photovoltaic element of No. 1 had an open-circuit voltage value of 1.19 times on average, a fill factor value of 1.2 times on average, and a photoelectric conversion efficiency η of 1.4 times on average. Further, each of the photovoltaic device manufactured in Example 2 and the photovoltaic device (Comparative Sample No. 1) manufactured in Comparative Example 2 was vacuum-sealed with a protective film made of polyvinylidene fluoride (VDF), After one year under actual use conditions (installed outdoors, connecting a fixed resistance of 50 ohms to both electrodes), the photoelectric conversion efficiency was evaluated again, and the degradation rate due to light irradiation (photoelectric damage caused by degradation) (The value of the conversion efficiency divided by the initial photoelectric conversion efficiency). As a result, the deterioration rate of the photovoltaic device having the p-type semiconductor layer formed according to the present invention (Sample No. 3) was reduced by the conventional method. Was suppressed to as low as 50% of the deterioration rate.

【0041】以上のことから、本発明により作製した光
起電力素子は、光電変換効率が飛躍的に向上し、且つ実
使用条件化における信頼性が大幅に向上することがわか
った。
From the above, it has been found that the photovoltaic device manufactured according to the present invention has a remarkable improvement in photoelectric conversion efficiency and a great improvement in reliability under actual use conditions.

【0042】[実施例4]本例では、実施例1が下部電
極の表面上に1組のpin接合を設けたのに代えて、3
組のpin接合を積層して用いた。このように、3組の
pin接合を積層した場合には、トリプル型光起電力素
子と呼ばれる。ここでは、光入射側のpin接合部にお
いて、i型半導体層を形成する為の放電生起手段をRF
放電とした以外は、実施例1と同様にした。上記のトリ
プル型光起電力素子を作製する場合、図4に示した堆積
膜形成装置のp型半導体層作成用容器406と巻き取り
室403の間に、新たに、n型半導体層作成用容器、i
型半導体層作成用容器、p型半導体層作成用容器、n型
半導体層作成用容器、i型半導体層作成用容器、p型半
導体層作成用容器を各ガスゲートを介して接続して増設
した装置を用いた。第1及び第2のpin接合のi型半
導体層は、a−SiGe:Hで形成し、第3のpin接
合のi型半導体層はa−Si:Hでそれぞれi型半導体
層を形成した。作製条件は表3に示す。また、積層順
は、表3の上欄より下欄の順である。続いて、連続モジ
ュール化装置(不図示)を用いて、作製した光起電力素
子を大きさが36cm×22cmの多数の光起電力素子
モジュールに加工した。加工した光起電力素子モジュー
ルについて、AM1.5でエネルギー密度100mW/
cm2の疑似太陽光を用いて特性評価を行ったところ、
7.8%以上の光電変換効率が得られ、また、各光起電
力素子モジュール間の特性のバラツキも5%以内に収ま
った。また、加工した光起電力素子モジュールの中から
2個を抜き取り、連続200回の繰り返し曲げ試験を行
ったところ、試験後においても特性が劣化することはな
く、堆積膜の剥離等の現象も認められなかった。さら
に、上述したAM1.5でエネルギー密度100mW/
cm2の疑似太陽光を連続500時間照射したのちで
も、光電変換効率は初期値に対して8.5%以内に収ま
っていた。この光起電力素子モジュールを接続すること
により、出力5kWの電力供給システムを構成すること
ができた。また、成膜経過時間と堆積室壁温度との関係
を図5○印に示す。図5から堆積室壁温度は250℃で
長時間に渡り安定していることがわかる。また、成膜経
過時間と得られた光起電力素子モジュールの光電変換効
率との関係を図6□に示す。図6から長時間にわたって
成膜しても光電変換効率が約7.8%と安定しているこ
とがわかる。
[Embodiment 4] In this embodiment, instead of providing a set of pin junctions on the surface of the lower electrode in Embodiment 1,
A set of pin junctions were used in a stack. When three sets of pin junctions are stacked in this way, it is called a triple type photovoltaic element. Here, the discharge generating means for forming the i-type semiconductor layer at the pin junction on the light incident side is RF
The same operation as in Example 1 was performed except that discharge was performed. When manufacturing the triple type photovoltaic element, a container for forming an n-type semiconductor layer is newly provided between the container 406 for forming a p-type semiconductor layer and the winding chamber 403 of the deposition film forming apparatus shown in FIG. , I
Equipment in which a container for forming a p-type semiconductor layer, a container for forming a p-type semiconductor layer, a container for forming an n-type semiconductor layer, a container for forming an i-type semiconductor layer, and a container for forming a p-type semiconductor layer are connected via respective gas gates. Was used. The i-type semiconductor layers of the first and second pin junctions were formed of a-SiGe: H, and the i-type semiconductor layers of the third pin junction were formed of a-Si: H, respectively. The manufacturing conditions are shown in Table 3. The stacking order is the order from the upper column to the lower column of Table 3. Subsequently, the produced photovoltaic element was processed into a large number of photovoltaic element modules having a size of 36 cm × 22 cm using a continuous modularization apparatus (not shown). Regarding the processed photovoltaic element module, an energy density of 100 mW /
When the characteristics were evaluated using simulated sunlight of cm 2 ,
A photoelectric conversion efficiency of 7.8% or more was obtained, and the variation in characteristics among the photovoltaic element modules was within 5%. In addition, two of the processed photovoltaic element modules were extracted and subjected to a continuous bending test of 200 times. The characteristics did not deteriorate even after the test, and phenomena such as peeling of the deposited film were observed. I couldn't. Furthermore, the energy density of 100 mW /
Even after irradiation with 500 cm 2 of pseudo sunlight for 500 hours, the photoelectric conversion efficiency was within 8.5% of the initial value. By connecting this photovoltaic element module, a power supply system with an output of 5 kW could be constructed. Further, the relationship between the elapsed time of film formation and the temperature of the wall of the deposition chamber is shown by a circle in FIG. FIG. 5 shows that the deposition chamber wall temperature is stable at 250 ° C. for a long time. FIG. 6D shows the relationship between the elapsed time of film formation and the obtained photoelectric conversion efficiency of the photovoltaic element module. FIG. 6 shows that the photoelectric conversion efficiency is stable at about 7.8% even when the film is formed for a long time.

【0043】[0043]

【表3】 (比較例4)本例では、i型半導体層の作製条件以外は
実施例4と同じにして光起電力素子を作製した。以下実
施例1との相違点をまとめる。 (1)i型半導体層堆積膜壁の水冷を行なわず、ガスマ
ニホールドを堆積膜壁と一体型の装置で作製する以外
は、同じ条件となる様にした。実施例4と同様に、成膜
経過時間に合わせた堆積室壁温度と光電変換効率の経時
的変化の各々様子を図5●印、図6■印に示す。図5、
図6から成膜開始の数時間後には、堆積室壁温度は好適
温度範囲を越え、光電変換効率も急激に低下しているこ
とがわかる。
[Table 3] (Comparative Example 4) In this example, a photovoltaic element was manufactured in the same manner as in Example 4 except for the manufacturing conditions of the i-type semiconductor layer. Hereinafter, differences from the first embodiment will be summarized. (1) The same conditions were used except that the gas manifold was formed with an apparatus integrated with the deposited film wall without water cooling of the i-type semiconductor layer deposited film wall. As in the case of Example 4, changes over time in the deposition chamber wall temperature and the photoelectric conversion efficiency in accordance with the elapsed time of film formation are shown in FIG. FIG.
From FIG. 6, it can be seen that several hours after the start of film formation, the temperature of the deposition chamber wall exceeds the suitable temperature range, and the photoelectric conversion efficiency also sharply decreases.

【0044】[実施例5]上述した実施例4ではp型半
導体層として、a−Si:H堆積膜を用いたが、ここで
は、a−Si:H堆積膜の代わりにa−SiC:H堆積
膜を用いて光起電力素子を製作し、光起電力素子モジュ
ールに加工した。作製条件を表4に示す。加工した光起
電力素子モジュールについて、実施例3と同様の特性の
評価を行ったところ、7.8%以上の光電変換効率が得
られ、各光起電力素子モジュール間の特性のバラツキも
5%以内に収まっていた。また、連続200回の繰り返
し曲げ試験後においても特性の劣化は認められず、堆積
膜の剥離も起こらなかった。さらに、連続500時間の
疑似太陽光照射の後も、光電変換効率の変動は初期値に
対して8.3%以内に収まっていた。この光起電力素子
モジュールを使用することにより、出力5kWの電力供
給システムを構成することができた。
[Embodiment 5] Although the a-Si: H deposited film is used as the p-type semiconductor layer in the above-described fourth embodiment, a-SiC: H is used instead of the a-Si: H deposited film. A photovoltaic element was manufactured using the deposited film and processed into a photovoltaic element module. Table 4 shows the manufacturing conditions. When the same characteristics as in Example 3 were evaluated for the processed photovoltaic element modules, a photoelectric conversion efficiency of 7.8% or more was obtained, and the variation in the characteristics between the photovoltaic element modules was 5%. Within. Further, even after the continuous bending test of 200 times, no deterioration of the characteristics was observed, and no peeling of the deposited film occurred. Furthermore, even after the continuous 500 hours of pseudo-sunlight irradiation, the variation in photoelectric conversion efficiency was within 8.3% of the initial value. By using this photovoltaic element module, a power supply system with an output of 5 kW could be configured.

【0045】[0045]

【表4】 [Table 4]

【0046】[0046]

【発明の効果】以上説明したように、本発明によれば、
基板上に大面積にわたって高品質で優れた均一性を有す
る非単結晶半導体薄膜を形成することが可能となる。ま
た、本発明によれば、光劣化の少ない光起電力素子を製
造することが可能となる。
As described above, according to the present invention,
A non-single-crystal semiconductor thin film having high quality and excellent uniformity over a large area over a substrate can be formed. Further, according to the present invention, it is possible to manufacture a photovoltaic element with less photodegradation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明による非単結晶質シリコン光起
電力素子のi型半導体層を作製するための模式的構成図
である。
FIG. 1 is a schematic configuration diagram for producing an i-type semiconductor layer of a non-single-crystal silicon photovoltaic device according to the present invention.

【図2】図2は、本発明による非単結晶質シリコン光起
電力素子の層構成を説明するための模式的構成図であ
る。
FIG. 2 is a schematic configuration diagram for explaining a layer configuration of a non-single-crystal silicon photovoltaic device according to the present invention.

【図3】図3は、本発明による非単結晶質シリコン光起
電力素子の積層型光起電力素子の層構成を説明するため
の模式的構成図である。
FIG. 3 is a schematic configuration diagram for explaining a layer configuration of a stacked photovoltaic device of a non-single-crystal silicon photovoltaic device according to the present invention.

【図4】図4は、実施例1に係る光起電力素子製造装置
の模式図である。
FIG. 4 is a schematic diagram of the photovoltaic device manufacturing apparatus according to the first embodiment.

【図5】図5は、実施例4、比較例4に係る成膜経過時
間における堆積室壁温度の関係を表したグラフである。
FIG. 5 is a graph showing a relationship between a deposition chamber wall temperature and a film forming elapsed time according to Example 4 and Comparative Example 4.

【図6】図6は、実施例4、比較例4に係る成膜経過時
間における光電変換効率の関係を表したグラフである。
FIG. 6 is a graph showing the relationship between the photoelectric conversion efficiency and the elapsed film formation time according to Example 4 and Comparative Example 4.

【符号の説明】[Explanation of symbols]

101:帯状基板 102:膜堆積室 103:膜堆積室壁 104:冷却配管 105:ガスマニホールド 106:成膜ガス導入管 106a:分岐管 107:排気管 108:ゲートバルブ 109:油拡散ポンプ 110:粗引き用配管 110a:L型バルブ 111:i層成膜容器(i型半導体層成膜容器) 112:アルミナセラミックス 113:アプリケータ 114:導波管 115:ランプハウス 116:赤外線ランプヒーター 117:熱電対 118:バイアス棒 119:壁用ヒーター 201:基板 202:裏面電極 203:n型半導体層 204:i型半導体層 205:p型半導体層 206:透明電極 207:集電電極 301:基板 302:裏面電極 303:n型半導体層 304:i型半導体層 305:p型半導体層 306:n型半導体層 308:i型半導体層 309:p型半導体層 310:n型半導体層 311:i型半導体層 312:p型半導体層 313:透明電極 314:集電電極 401:帯状基板 402:送り出し室 403:巻き取り室 404:n型半導体層作成用容器 405:i型半導体層作成用容器 406:p型半導体層作成用容器 407:送り出し用ボビン 408:巻き取り用ボビン 409:搬送用ローラー 410:成膜ガス導入口 411:コンダクタンス調整用のスロットルバルブ 412:排気管 413:アプリケータ 414:導波管 415:電極 416:電源 417:ランプヒーター 418:ランプハウス 419:熱電対 420:ゲートガス導入管 421:壁冷却管 422:ガスマニホールド 101: strip-shaped substrate 102: film deposition chamber 103: film deposition chamber wall 104: cooling pipe 105: gas manifold 106: deposition gas introduction pipe 106a: branch pipe 107: exhaust pipe 108: gate valve 109: oil diffusion pump 110: crude Pulling pipe 110a: L-shaped valve 111: i-layer deposition container (i-type semiconductor layer deposition container) 112: alumina ceramics 113: applicator 114: waveguide 115: lamp house 116: infrared lamp heater 117: thermocouple 118: bias rod 119: wall heater 201: substrate 202: back electrode 203: n-type semiconductor layer 204: i-type semiconductor layer 205: p-type semiconductor layer 206: transparent electrode 207: current collecting electrode 301: substrate 302: back electrode 303: n-type semiconductor layer 304: i-type semiconductor layer 305: p-type semiconductor layer 306: Type semiconductor layer 308: i-type semiconductor layer 309: p-type semiconductor layer 310: n-type semiconductor layer 311: i-type semiconductor layer 312: p-type semiconductor layer 313: transparent electrode 314: current collecting electrode 401: band-shaped substrate 402: delivery chamber 403: winding chamber 404: container for forming an n-type semiconductor layer 405: container for forming an i-type semiconductor layer 406: container for forming a p-type semiconductor layer 407: bobbin for sending out 408: bobbin for winding 409: conveying roller 410: Film formation gas inlet 411: Throttle valve for conductance adjustment 412: Exhaust pipe 413: Applicator 414: Waveguide 415: Electrode 416: Power supply 417: Lamp heater 418: Lamp house 419: Thermocouple 420: Gate gas inlet pipe 421 : Wall cooling pipe 422 : Gas manifold

───────────────────────────────────────────────────── フロントページの続き (72)発明者 幸田 勇蔵 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 矢島 孝博 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yuzo Koda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Takahiro Yajima 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside the corporation

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】膜堆積室壁と帯状基板に囲まれた成膜空間
を有する膜堆積室と、該堆積室壁を囲む外チャンバーと
からなり、前記帯状基板を該帯状基板の長手方向に移動
させながら、前記成膜空間にガス供給手段を介して成膜
ガスを導入するとともに、マイクロ波アプリケーター手
段により前記成膜空間にマイクロ波エネルギーを放射し
てマイクロ波プラズマを生起し、前記帯状基板の表面に
非単結晶半導体薄膜を形成する装置において、前記堆積
室壁の外側面の一部を覆うように冷却機構及び昇温機構
を設けたことを特徴とする非単結晶半導体薄膜の形成装
置。
1. A film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall, wherein the strip-shaped substrate is moved in a longitudinal direction of the strip-shaped substrate. While introducing the film-forming gas into the film-forming space through the gas supply means, and radiating microwave energy to the film-forming space by the microwave applicator means to generate microwave plasma, An apparatus for forming a non-single-crystal semiconductor thin film on a surface, wherein a cooling mechanism and a temperature raising mechanism are provided so as to cover a part of an outer surface of the deposition chamber wall.
【請求項2】前記膜堆積室の外側面が、帯状基板面、前
記アプリケーター手段を有するアプリケーター面、ガス
の排気手段を有する排気面、これら以外の通常面からな
り、前記冷却機構及び昇温機構が、該アプリケーター面
或いは該通常面に設けられていることを特徴とする請求
項1記載の非単結晶半導体薄膜の形成装置。
2. The cooling mechanism and the temperature raising mechanism, wherein an outer surface of the film deposition chamber comprises a strip-shaped substrate surface, an applicator surface having the applicator means, an exhaust surface having gas exhaust means, and other normal surfaces. 2. The apparatus for forming a non-single-crystal semiconductor thin film according to claim 1, wherein the device is provided on the applicator surface or the normal surface.
【請求項3】前記ガス供給手段がガスマニホールドを備
え、該ガスマニホールドを前記成膜室壁から離して設け
たことを特徴とする請求項1記載の非単結晶半導体薄膜
の形成装置。
3. The apparatus for forming a non-single-crystal semiconductor thin film according to claim 1, wherein said gas supply means includes a gas manifold, and said gas manifold is provided apart from said film forming chamber wall.
【請求項4】膜堆積室壁と帯状基板に囲まれた成膜空間
を有する膜堆積室と、該堆積室壁を囲む外チャンバーと
からなり、前記帯状基板を該帯状基板の長手方向に移動
させながら、前記成膜空間にガス供給手段を介して成膜
ガスを導入するとともに、前記成膜空間にプラズマを生
起し、前記帯状基板の表面に非単結晶半導体薄膜を形成
する装置において、前記ガス供給手段がガスマニホール
ドを備え、該ガスマニホールドを前記成膜室壁から離し
て設けたことを特徴とする非単結晶半導体薄膜の形成装
置。
4. A film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall, wherein the strip-shaped substrate is moved in a longitudinal direction of the strip-shaped substrate. While introducing a film-forming gas into the film-forming space via a gas supply means while generating plasma in the film-forming space, and forming a non-single-crystal semiconductor thin film on the surface of the belt-like substrate, An apparatus for forming a non-single-crystal semiconductor thin film, wherein a gas supply means includes a gas manifold, and the gas manifold is provided apart from the film forming chamber wall.
【請求項5】前記堆積室壁の外側面の一部を覆うように
冷却機構及び昇温機構を設けたことを特徴とする請求項
4記載の非単結晶半導体薄膜の形成装置。
5. An apparatus for forming a non-single-crystal semiconductor thin film according to claim 4, wherein a cooling mechanism and a temperature raising mechanism are provided so as to cover a part of the outer surface of said deposition chamber wall.
【請求項6】前記成膜空間にマイクロ波あるいはVHF
波を導入する手段を有することを特徴とする請求項4記
載の非単結晶半導体薄膜の形成装置。
6. A microwave or VHF is provided in said film forming space.
The apparatus for forming a non-single-crystal semiconductor thin film according to claim 4, further comprising means for introducing a wave.
【請求項7】膜堆積室壁と帯状基板に囲まれた成膜空間
を有する膜堆積室と、該堆積室壁を囲む外チャンバーと
からなる半導体薄膜形成装置を用い、前記帯状基板を該
帯状基板の長手方向に移動させながら、前記成膜空間に
ガス供給手段を介して成膜ガスを導入するとともに、マ
イクロ波アプリケーター手段により前記成膜空間にマイ
クロ波エネルギーを放射してマイクロ波プラズマを生起
し、前記帯状基板の表面に非単結晶半導体薄膜を形成す
る方法において、前記堆積室壁の外側面の一部を覆うよ
うに設けた冷却機構及び昇温機構により温度調節しなが
ら薄膜形成を行なうことを特徴とする非単結晶半導体薄
膜の形成方法。
7. A semiconductor thin film forming apparatus comprising a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a strip-shaped substrate, and an outer chamber surrounding the deposition chamber wall, wherein the strip-shaped substrate is formed in the strip shape. While moving in the longitudinal direction of the substrate, a film forming gas is introduced into the film forming space through a gas supply unit, and microwave energy is emitted to the film forming space by a microwave applicator unit to generate microwave plasma. In the method of forming a non-single-crystal semiconductor thin film on the surface of the strip-shaped substrate, the thin film is formed while controlling the temperature by a cooling mechanism and a temperature raising mechanism provided so as to cover a part of the outer surface of the deposition chamber wall. A method for forming a non-single-crystal semiconductor thin film.
【請求項8】前記膜堆積室の外側面が、帯状基板面、前
記アプリケーター手段を有するアプリケーター面、ガス
の排気手段を有する排気面、これら以外の通常面からな
り、前記冷却機構及び昇温機構が、該アプリケーター面
或いは該通常面に設けられていることを特徴とする請求
項7記載の非単結晶半導体薄膜の形成方法。
8. The cooling mechanism and the temperature raising mechanism, wherein an outer surface of the film deposition chamber comprises a strip-shaped substrate surface, an applicator surface having the applicator means, an exhaust surface having gas exhaust means, and other normal surfaces. 8. The method for forming a non-single-crystal semiconductor thin film according to claim 7, wherein is provided on the applicator surface or the normal surface.
【請求項9】前記ガス供給手段がガスマニホールドを備
え、該ガスマニホールドを前記成膜室壁から離して設け
たことを特徴とする請求項7記載の非単結晶半導体薄膜
の形成方法。
9. The method for forming a non-single-crystal semiconductor thin film according to claim 7, wherein said gas supply means includes a gas manifold, and said gas manifold is provided apart from said film forming chamber wall.
【請求項10】膜堆積室壁と帯状基板に囲まれた成膜空
間を有する膜堆積室と、該堆積室壁を囲む外チャンバー
とからなる半導体薄膜形成装置を用い、前記帯状基板を
該帯状基板の長手方向に移動させながら、前記成膜空間
にガス供給手段を介して成膜ガスを導入するとともに、
前記成膜空間にプラズマを生起し、前記帯状基板の表面
に非単結晶半導体薄膜を形成する方法において、前記ガ
ス供給手段がガスマニホールドを備え、該ガスマニホー
ルドを前記成膜室壁から離して設けたことを特徴とする
非単結晶半導体薄膜の形成方法。
10. A semiconductor thin film forming apparatus comprising: a film deposition chamber having a film deposition space surrounded by a film deposition chamber wall and a band-shaped substrate; and an outer chamber surrounding the deposition chamber wall. While moving the film in the longitudinal direction of the substrate, a film-forming gas is introduced into the film-forming space via gas supply means,
In the method of generating plasma in the film forming space and forming a non-single-crystal semiconductor thin film on the surface of the band-shaped substrate, the gas supply unit includes a gas manifold, and the gas manifold is provided apart from the film forming chamber wall. A method for forming a non-single-crystal semiconductor thin film.
【請求項11】前記堆積室壁の外側面の一部を覆うよう
に設けた冷却機構及び昇温機構により温度調節しながら
薄膜形成を行なうことを特徴とする請求項10記載の非
単結晶半導体薄膜の形成方法。
11. The non-single-crystal semiconductor according to claim 10, wherein the thin film is formed while controlling the temperature by a cooling mechanism and a temperature raising mechanism provided so as to cover a part of the outer surface of the deposition chamber wall. A method for forming a thin film.
【請求項12】前記成膜空間にマイクロ波あるいはVH
F波を導入する手段を有することを特徴とする請求項1
0記載の非単結晶半導体薄膜の形成方法。
12. A microwave or VH is provided in said film forming space.
2. The apparatus according to claim 1, further comprising means for introducing an F wave.
0. The method for forming a non-single-crystal semiconductor thin film according to item 0.
【請求項13】請求項7〜請求項12のいずれかに記載
の方法を用いて非単結晶半導体薄膜を形成する工程を有
する光起電力素子の製造方法。
13. A method for manufacturing a photovoltaic device, comprising the step of forming a non-single-crystal semiconductor thin film using the method according to claim 7. Description:
【請求項14】前記非単結晶半導体薄膜を形成する工程
がi型半導体層を形成する工程であることを特徴とする
請求項13記載の光起電力素子の製造方法。
14. The method according to claim 13, wherein the step of forming the non-single-crystal semiconductor thin film is a step of forming an i-type semiconductor layer.
JP36264197A 1996-12-17 1997-12-12 Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method Expired - Fee Related JP3542480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36264197A JP3542480B2 (en) 1996-12-17 1997-12-12 Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35351296 1996-12-17
JP8-353512 1996-12-17
JP36264197A JP3542480B2 (en) 1996-12-17 1997-12-12 Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method

Publications (2)

Publication Number Publication Date
JPH10233367A true JPH10233367A (en) 1998-09-02
JP3542480B2 JP3542480B2 (en) 2004-07-14

Family

ID=26579861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36264197A Expired - Fee Related JP3542480B2 (en) 1996-12-17 1997-12-12 Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method

Country Status (1)

Country Link
JP (1) JP3542480B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007119911A (en) * 2005-09-27 2007-05-17 Semiconductor Energy Lab Co Ltd Film deposition apparatus, film deposition method, and photoelectric converter manufacturing method
US8192545B2 (en) 2005-09-27 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
JPWO2012128051A1 (en) * 2011-03-24 2014-07-24 三洋電機株式会社 Method for producing transparent conductive film and method for producing solar cell
CN110911322A (en) * 2019-12-12 2020-03-24 白辉 Auxiliary film forming device applied to semiconductor equipment of Internet of things and using method of auxiliary film forming device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007119911A (en) * 2005-09-27 2007-05-17 Semiconductor Energy Lab Co Ltd Film deposition apparatus, film deposition method, and photoelectric converter manufacturing method
US8192545B2 (en) 2005-09-27 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Film formation apparatus, method for forming film, and method for manufacturing photoelectric conversion device
JPWO2012128051A1 (en) * 2011-03-24 2014-07-24 三洋電機株式会社 Method for producing transparent conductive film and method for producing solar cell
JP5891366B2 (en) * 2011-03-24 2016-03-23 パナソニックIpマネジメント株式会社 Method for producing transparent conductive film and method for producing solar cell
CN110911322A (en) * 2019-12-12 2020-03-24 白辉 Auxiliary film forming device applied to semiconductor equipment of Internet of things and using method of auxiliary film forming device

Also Published As

Publication number Publication date
JP3542480B2 (en) 2004-07-14

Similar Documents

Publication Publication Date Title
US6399411B1 (en) Method for forming non-single-crystal semiconductor thin film, and method for producing photovoltaic device
EP0661760B1 (en) Method and apparatus for forming deposited film
EP0895291B1 (en) Photovoltaic element and method of producing the same
JP2695585B2 (en) Photovoltaic element, method of manufacturing the same, and power generator using the same
US6100466A (en) Method of forming microcrystalline silicon film, photovoltaic element, and method of producing same
JP3073327B2 (en) Deposition film formation method
US6261862B1 (en) Process for producing photovoltaic element
JP3025179B2 (en) Method for forming photoelectric conversion element
JP4067589B2 (en) Thin film solar cell fabrication method
US7514342B2 (en) Method and apparatus for forming deposited film
JPH098340A (en) Photovoltaic power element and fabrication thereof
JP3542480B2 (en) Non-single-crystal semiconductor thin film forming apparatus, non-single-crystal semiconductor thin film forming method, and photovoltaic element manufacturing method
JPH11261087A (en) Photovoltaic element
JP3027670B2 (en) Photovoltaic element
JP3068963B2 (en) Deposition film production equipment
JPH07115215A (en) Photovoltaic element
JP2000192245A (en) Formation of deposition film by microwave plasma cvd method
JP3624120B2 (en) Photovoltaic element manufacturing method and photovoltaic element manufacturing apparatus
JP3027672B2 (en) Photovoltaic element
US20040007181A1 (en) Deposited-film formation process and formation system
JPH06318720A (en) Photovoltaic element
JPH09191120A (en) Formation of non-single crystal semiconductor thin film
JPH06318718A (en) Photovoltaic element
JP2001329372A (en) Vacuum treatment system
JP2000150939A (en) Manufacture of photovoltaic element

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees