JPH10229358A - Waveform equivalent coefficient generator and method therefor - Google Patents

Waveform equivalent coefficient generator and method therefor

Info

Publication number
JPH10229358A
JPH10229358A JP9086257A JP8625797A JPH10229358A JP H10229358 A JPH10229358 A JP H10229358A JP 9086257 A JP9086257 A JP 9086257A JP 8625797 A JP8625797 A JP 8625797A JP H10229358 A JPH10229358 A JP H10229358A
Authority
JP
Japan
Prior art keywords
data
error
coordinate
signal
equalization coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9086257A
Other languages
Japanese (ja)
Other versions
JP3222402B2 (en
Inventor
Toshihiko Fukuoka
俊彦 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP08625797A priority Critical patent/JP3222402B2/en
Publication of JPH10229358A publication Critical patent/JPH10229358A/en
Application granted granted Critical
Publication of JP3222402B2 publication Critical patent/JP3222402B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PROBLEM TO BE SOLVED: To simultaneously reduce the scale of a circuit and power consumption of a waveform equivalent coefficient generator, to generate an equivalent coefficient of each tap of a digital filter to equalize a signal waveform. SOLUTION: In a data-selecting means 22 in a complex operation part 20, either data Cn ,r of a real number part or the data Cn ,i of an imaginary number part of the equivalent coefficient is selected by a first data selector 22a, either data Xr of the real number part or data Xi of the imaginary number part of a signal is selected by a second data selector 22b, and either error data E1 of an I-axis or error data EQ of a Q-axis is selected by a third data selector 22c. Update of the data of both the real number part and the imaginary number part of the equalizing coefficient are calculated by a multiplier 24a and an adder 24f by a product-sum means 24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多値ディジタルマ
イクロ波通信に利用される波形等化係数生成装置及び方
法に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to an apparatus and a method for generating a waveform equalization coefficient used in multilevel digital microwave communication.

【0002】[0002]

【従来の技術】ディジタルマイクロ波通信方式の変復調
技術は、近年、周波数を有効利用するために多値化の傾
向にある。例えば、変調方式として、QPSK,16Q
AMだけでなく64QAM,256QAM等が用いられ
始めている。
2. Description of the Related Art In recent years, modulation and demodulation techniques of the digital microwave communication system have tended to be multi-valued in order to make effective use of frequencies. For example, QPSK, 16Q
In addition to AM, 64QAM, 256QAM and the like have begun to be used.

【0003】このように変復調の多値化が進むと、伝送
路で発生する信号歪み等による影響が相対的に大きくな
るので、正しい信号を受信側で保証する技術が益々重要
になる。そこで、受信側で伝送路の等価を行う自動適応
型等化器が提案されている。
As the modulation and demodulation becomes more multi-valued as described above, the influence of signal distortion or the like generated on the transmission path becomes relatively large, and a technique for guaranteeing a correct signal on the receiving side becomes more and more important. Therefore, an automatic adaptive equalizer that performs transmission path equalization on the receiving side has been proposed.

【0004】まず、伝送路の等化について説明する。First, equalization of a transmission path will be described.

【0005】図16は伝送路及びその等化のモデルを表
す図である。図16に示すように、送信機から送られた
信号は伝送路の特性によって変化し、さらに雑音が加わ
った形で受信される。受信側では、受信機の前に直列に
挿入された等化器によって、受信信号X0 を受信機にと
って望ましい信号Z0 に等化する。雑音が非常に小さい
場合は、伝送路の伝達関数の逆特性を持つ等化器を用い
ればよいが、雑音がある程度大きい場合は、雑音も考慮
して等化器の設計を行う必要がある。実際の等化器は、
ディジタルフィルタを用いて構成され、ディジタルフィ
ルタを用いて構成された等化器をディジタル等化器とい
う。
FIG. 16 is a diagram showing a model of a transmission path and its equalization. As shown in FIG. 16, the signal transmitted from the transmitter changes according to the characteristics of the transmission path, and is received with noise added. On the receiving side, the received signal X 0 is equalized to a desired signal Z 0 for the receiver by an equalizer inserted in series before the receiver. When the noise is very small, an equalizer having an inverse characteristic of the transfer function of the transmission path may be used. However, when the noise is large to a certain extent, it is necessary to design the equalizer in consideration of the noise. The actual equalizer is
An equalizer configured using a digital filter and configured using a digital filter is called a digital equalizer.

【0006】図17はディジタルフィルタの構成の一例
を示すブロック図である。図17において、X0 は伝送
路を経て入力された受信信号、X1 〜Xm は受信信号X
0 を各遅延素子によって遅延した信号、C0 〜Cm は等
化係数である。受信信号X0は乗算器によって等化係数
0 と乗算される。同様に、信号X1 〜Xm は乗算器に
よって等化係数C1 〜Cm とそれぞれ乗算される。各乗
算器の乗算結果は加算器によって加算され、等化信号Z
0 として出力される。
FIG. 17 is a block diagram showing an example of the configuration of a digital filter. In FIG. 17, X 0 is a received signal input via a transmission path, and X 1 to X m are received signals X
0 is delayed by each delay element, and C 0 to C m are equalization coefficients. The received signal X 0 is multiplied by an equalization coefficient C 0 by a multiplier. Similarly, the signals X 1 to X m are respectively multiplied by the equalization coefficients C 1 to C m by the multiplier. The multiplication result of each multiplier is added by the adder, and the equalized signal Z
Output as 0 .

【0007】ディジタルフィルタにおいて、ある遅延信
号と等化係数とを乗算する機構をタップという。各タッ
プにおける乗算結果を加算することによって等化信号Z
0 が得られるが、このとき、信号を復元するのに最適な
等化係数C0 〜Cm を算出するのが波形等化係数生成装
置である。
In a digital filter, a mechanism for multiplying a certain delay signal by an equalization coefficient is called a tap. By adding the multiplication results at each tap, the equalized signal Z
0 is obtained. At this time, a waveform equalizing coefficient generating device to calculate the optimal equalization coefficients C 0 -C m to recover the signal.

【0008】次に、等化係数を生成するためのアルゴリ
ズムについて説明する。
Next, an algorithm for generating an equalization coefficient will be described.

【0009】前記のように、送信機から送られた信号は
伝送路の特性によって変化し、さらに雑音が加わった形
で受信機に送られる。伝送路の特性が一定であるなら、
伝送路の逆特性を算出し、算出した逆特性を実現する一
定の等化係数を用いればよい。しかし、ノイズの影響や
特性が刻々と変化する系では、受信信号の状態に応じて
等化係数を逐次更新していく必要がある。等化係数の更
新に用いられるのが、自動適応型のアルゴリズムと呼ば
れるものである。実際には、一つ前の状態の等化係数を
基にして次の等化係数を算出するのだが、この場合、何
らかの評価指標を設定しその値が最小になるように等化
係数の更新を行っていく。このようなアルゴリズムの代
表的なものとして、LMSアルゴリズムがある。
As described above, the signal transmitted from the transmitter changes according to the characteristics of the transmission path and is transmitted to the receiver in a form in which noise is added. If the characteristics of the transmission line are constant,
What is necessary is just to calculate the inverse characteristic of the transmission path and use a constant equalization coefficient for realizing the calculated inverse characteristic. However, in a system in which the influence and characteristics of noise change every moment, it is necessary to sequentially update the equalization coefficient according to the state of the received signal. What is used for updating the equalization coefficient is a so-called automatic adaptive algorithm. Actually, the next equalization coefficient is calculated based on the equalization coefficient of the previous state, but in this case, an evaluation index is set and the equalization coefficient is updated so that the value becomes minimum. Go on. A typical example of such an algorithm is the LMS algorithm.

【0010】LMS(Least Mean Square )アルゴリズ
ムは、等化係数の評価指標として平均2乗誤差を用いる
ものである。具体的には、次式に示すように等化係数が
決定される。 Cn+1,m =Cn,m −α×Xm ×e0 …(1) n:等化係数の更新回数 m:等化係数のタップ番号 e0 :Z0 −χ0 (χ0 は伝送前の信号) α:ステッ
プサイズ ここで、信号Xm 及びエラーデータe0 を、 Xm =Xm(r)−jXm(i)0 =e0(r)+je0(r) というように複素表現すると((r) は実数部データを、
(i) は虚数部データを表す、以下同様)、 Xm ×e0 =(Xm(r)×e0(r)+Xm(i)×e0(i))+j
(Xm(r)×e0(i)−Xm(i)×e0(r)) となり、式(1)は次のようになる。 Cn+1,m(r)=Cn,m(r)−α×(Xm(r)×e0(r)+Xm(i)×e0(i))…(2) Cn+1,m(i)=Cn,m(i)−α×(Xm(r)×e0(i)−Xm(i)×e0(r))…(3)
The LMS (Least Mean Square) algorithm uses a mean square error as an evaluation index of an equalization coefficient. Specifically, the equalization coefficient is determined as shown in the following equation. C n + 1, m = C n, m −α × X m × e 0 (1) n: Number of updates of the equalization coefficient m: Tap number of the equalization coefficient e 0 : Z 0 −χ 00 signal before transmission) alpha is: step size, where the signal X m and the error data e 0, X m = X m (r) -jX m (i) e 0 = e 0 (r) + je 0 (r) ((R) is the real part data,
(i) denotes the imaginary part data, hereinafter the same), X m × e 0 = (X m (r) × e 0 (r) + X m (i) × e 0 (i)) + j
(X m (r) × e 0 (i) −X m (i) × e 0 (r) ), and the equation (1) becomes as follows. C n + 1, m (r) = C n, m (r) −α × (X m (r) × e 0 (r) + X m (i) × e 0 (i) ) (2) C n +1, m (i) = Cn , m (i)-. Alpha. * (Xm (r) * e0 (i) -Xm (i) * e0 (r) ) (3)

【0011】ところが、実際の伝送系の場合、受信側で
は伝送前の信号χ0 はわからないのでエラーデータe0
の算出に用いることはできない。そこで、受信側で伝送
前の信号を推測し、その推測値を基準信号として用いて
波形等化を行う。これをブラインドアルゴリズムとい
う。
However, in the case of an actual transmission system, the signal χ 0 before transmission is not known on the receiving side, so that the error data e 0
Cannot be used to calculate Therefore, a signal before transmission is estimated on the receiving side, and waveform estimation is performed using the estimated value as a reference signal. This is called a blind algorithm.

【0012】実際には理解し難いかもしれないが、ブラ
インドアルゴリズムを用いてある制約の下に数千回の更
新を繰り返すと等化係数は収束し、信号波形の等化が実
現される。従来の波形等化係数生成装置は、式(2)及
び(3)に示すような演算を実行して等化係数を更新す
る。
Although it may be difficult to understand in practice, if the update is repeated several thousand times under a certain constraint using the blind algorithm, the equalization coefficient converges, and the equalization of the signal waveform is realized. The conventional waveform equalization coefficient generation device updates the equalization coefficient by executing the operations shown in Expressions (2) and (3).

【0013】[0013]

【発明が解決しようとする課題】しかしながら、従来の
波形等化係数生成装置には、以下のような問題がある。
However, the conventional waveform equalization coefficient generator has the following problems.

【0014】式(2)及び(3)に従って等化係数を更
新する場合、各信号データに対して予めエラーデータを
準備しておく必要がある。このため、エラーデータを記
憶するのに必要な記憶手段の容量が膨大になり、回路規
模が大きくなるという問題があった。
When updating the equalization coefficient according to the equations (2) and (3), it is necessary to prepare error data for each signal data in advance. For this reason, there is a problem that the capacity of the storage means necessary for storing the error data becomes enormous, and the circuit scale becomes large.

【0015】また、等化係数の更新を行うためには多数
の演算器が必要になる。例えば、式(2)及び(3)に
示すような演算を実行するには、6個の乗算器と計4個
の加算器又は減算器が必要になる。このため、従来の波
形等化係数生成装置は、回路規模が大きくなり消費電力
も大きくなるという問題があった。
Further, in order to update the equalization coefficient, a large number of arithmetic units are required. For example, in order to execute the operations as shown in Expressions (2) and (3), six multipliers and a total of four adders or subtractors are required. For this reason, the conventional waveform equalization coefficient generation device has a problem that the circuit scale is large and the power consumption is large.

【0016】前記の問題に鑑み、本発明は、回路規模が
小さく消費電力の小さい波形等化係数生成装置を提供す
ることを課題とする。
In view of the above problems, it is an object of the present invention to provide a waveform equalization coefficient generation device having a small circuit size and low power consumption.

【0017】[0017]

【課題を解決するための手段】前記の課題を解決するた
め、請求項1の発明が講じた解決手段は、多値QAM変
調され伝送された信号の波形を伝送前の信号の波形に等
化するディジタル等化器において,信号波形を等化する
ディジタルフィルタの各タップの等化係数を生成する波
形等化係数生成装置として、等化係数の更新を実数部デ
ータと虚数部データとに分けて行い、実数部データ及び
虚数部データの更新のための演算を、演算に要するデー
タを適宜選択することによって共通の演算器によって行
うものであり、これにより、装置構成が大幅に簡略化さ
れ回路規模が小さくなると共に消費電力が低減する。
Means for Solving the Problems In order to solve the above-mentioned problems, a solution taken by the invention of claim 1 is to equalize a waveform of a signal transmitted by multilevel QAM modulation and transmitted to a waveform of a signal before transmission. In the digital equalizer that performs equalization, the update of the equalization coefficient is divided into real part data and imaginary part data as a waveform equalization coefficient generator that generates the equalization coefficient of each tap of the digital filter that equalizes the signal waveform. Then, the operation for updating the real part data and the imaginary part data is performed by a common arithmetic unit by appropriately selecting the data required for the operation, thereby greatly simplifying the device configuration and reducing the circuit scale. And power consumption is reduced.

【0018】そして、請求項2の発明では、前記請求項
1の波形等化係数生成装置は、入力された信号に対し、
等化係数の更新に必要であるエラーデータを生成するエ
ラーデータ生成部と、前記入力された信号及び前記エラ
ーデータ生成部から出力されたエラーデータに基づいて
等化係数を実数部データと虚数部データとに分けて更新
する複素演算部とを備えたものとし、前記エラーデータ
生成部は、前記エラーデータをI軸方向エラーデータと
Q軸方向エラーデータとに分けて生成するものとし、前
記複素演算部は、等化係数の実数部データ及び虚数部デ
ータの更新のための演算を、前記入力された信号の実数
部データ及び虚数部データのいずれか一方を適宜選択す
ることによって,並びに前記I軸方向エラーデータ及び
Q軸方向エラーデータのいずれか一方を適宜選択するこ
とによって、共通の演算器によって行うものとする。
According to a second aspect of the present invention, the waveform equalization coefficient generating device according to the first aspect is configured to perform
An error data generation unit that generates error data necessary for updating the equalization coefficient, and a real part data and an imaginary part based on the input signal and the error data output from the error data generation unit. And a complex operation unit that updates the error data separately from the data. The error data generation unit generates the error data by dividing the error data into I-axis direction error data and Q-axis direction error data. The operation unit performs an operation for updating the real part data and the imaginary part data of the equalization coefficient by appropriately selecting one of the real part data and the imaginary part data of the input signal, and By appropriately selecting one of the axial direction error data and the Q-axis direction error data, the processing is performed by a common arithmetic unit.

【0019】さらに、請求項3の発明では、前記請求項
2の波形等化係数生成装置における複素演算部は、更新
前の等化係数の実数部データ及び虚数部データのいずれ
か一方、前記入力された信号の実数部データ及び虚数部
データのいずれか一方、並びに前記エラーデータ生成器
から出力されたI軸方向エラーデータ及びQ軸方向エラ
ーデータのいずれか一方を、与えられたデータ選択制御
信号の指示に従って選択出力するデータ選択手段と、前
記データ選択手段から出力された,前記入力された信号
の実数部データ又は虚数部データと前記I軸方向エラー
データ又はQ軸方向エラーデータとを乗算し、この乗算
結果に基づき得たデータを加算することによって、前記
データ選択手段から出力された更新前の等化係数の実数
部データ又は虚数部データを更新する積和手段とを備え
ているものとする。
Further, in the invention according to claim 3, the complex operation unit in the waveform equalization coefficient generation device according to claim 2 is configured such that one of the real part data and the imaginary part data of the equalization coefficient before update is input to the input unit. A data selection control signal provided by applying one of the real part data and the imaginary part data of the output signal and one of the I-axis direction error data and the Q-axis direction error data output from the error data generator. Multiplying the I-axis direction error data or the Q-axis direction error data by the real part data or the imaginary part data of the input signal output from the data selection means. By adding the data obtained based on the result of the multiplication, the real part data or the imaginary number of the equalization coefficient before update outputted from the data selection means is obtained. Assume that a sum of products means for updating the data.

【0020】請求項4の発明では、前記請求項3の波形
等化係数生成装置におけるデータ選択手段は、更新前の
等化係数の実数部データ及び虚数部データを入力とし、
前記データ選択制御信号に従って、前記更新前の等化係
数の実数部データ及び虚数部データのいずれか一方を選
択出力する第1のデータ選択器と、前記入力された信号
の実数部データ及び虚数部データを入力とし、前記デー
タ選択制御信号に従って、前記入力された信号の実数部
データ及び虚数部データのいずれか一方を選択出力する
第2のデータ選択器と、前記I軸方向エラーデータ及び
Q軸方向エラーデータを入力とし、前記データ選択制御
信号に従って、前記I軸方向エラーデータ及びQ軸方向
エラーデータのいずれか一方を選択出力する第3のデー
タ選択器とを備えたものとする。
According to a fourth aspect of the present invention, the data selection means in the waveform equalization coefficient generating apparatus according to the third aspect receives the real part data and the imaginary part data of the equalization coefficient before updating,
A first data selector for selectively outputting one of the real part data and the imaginary part data of the pre-updated equalization coefficient according to the data selection control signal; and a real part data and an imaginary part of the input signal. A second data selector which receives data as input, selects and outputs one of real part data and imaginary part data of the input signal according to the data selection control signal, and outputs the I-axis direction error data and the Q-axis A third data selector which receives direction error data as input, and selects and outputs one of the I-axis direction error data and the Q-axis direction error data in accordance with the data selection control signal.

【0021】請求項5の発明では、前記請求項3の波形
等化係数生成装置における積和手段は、等化係数の更新
度合を示すステップサイズの反数データと、前記データ
選択手段から出力された前記入力された信号の実数部デ
ータ又は虚数部データと、前記データ選択手段から出力
された前記I軸方向エラーデータ又はQ軸方向エラーデ
ータとを乗算し、乗算結果を出力する乗算器と、前記乗
算器の乗算結果データを保持する第1及び第2のデータ
保持器と、前記乗算器の乗算結果データを、前記データ
選択制御信号に従って、前記第1及び第2のデータ保持
器のいずれか一方に入力するデータ分岐器と、前記第2
のデータ保持器から出力されたデータを、前記データ選
択制御信号に従って、そのまま又は反数データに変換し
て出力する反数データ生成器と、前記データ選択手段か
ら出力された更新前の等化係数の実数部データ又は虚数
部データと、前記第1のデータ保持器から出力されたデ
ータと、前記反数データ生成器から出力されたデータと
を加算し、加算結果を当該積和手段の出力データとして
出力する加算器とを備えたものとする。
According to a fifth aspect of the present invention, the product sum means in the waveform equalization coefficient generation device according to the third aspect outputs reciprocal data of a step size indicating a degree of update of the equalization coefficient and the data output from the data selection means. A multiplier that multiplies the real part data or the imaginary part data of the input signal by the I-axis direction error data or the Q-axis direction error data output from the data selection unit, and outputs a multiplication result; A first and second data holder for holding the multiplication result data of the multiplier; and a multiplication result data for the multiplier, the one of the first and second data holders in accordance with the data selection control signal. A data splitter for inputting to one side, and the second
A reciprocal data generator for converting data output from the data retainer according to the data selection control signal as it is or by converting it into reciprocal data, and an equalization coefficient before update output from the data selection means And the data output from the first data holder and the data output from the reciprocal data generator are added, and the addition result is output data of the product-sum means. And an adder for outputting as

【0022】請求項6の発明では、前記請求項2の波形
等化係数生成装置におけるエラーデータ生成部は、入力
された信号に対し、等化係数の更新に必要であるエラー
データをSTOP&GO関数を用いるLMS(Least Me
an Square )アルゴリズムであるSTOP&GOアルゴ
リズムに基づき生成するものである。
According to a sixth aspect of the present invention, the error data generation section in the waveform equalization coefficient generation apparatus according to the second aspect converts the error data necessary for updating the equalization coefficient into a STOP & GO function for the input signal. LMS (Least Me
an Square) algorithm based on the STOP & GO algorithm.

【0023】請求項7の発明では、前記請求項6の波形
等化係数生成装置におけるエラーデータ生成部は、入力
された信号が多値QAM変調の位相図において占める位
置を示す座標データを求め、求めた座標データに従っ
て、エラーデータの出力停止を指示するストップデータ
信号及び前記座標データに対応するアドレスデータのい
ずれか一方を出力する座標判定器と、各座標データに対
応するエラーデータを記憶しており、前記座標判定器か
ら出力されたアドレスデータが指定するアドレスに格納
されたエラーデータを出力する記憶手段と、前記座標判
定器からストップデータ信号が出力されたときは所定値
を出力する一方、前記座標判定器からストップデータ信
号が出力されないときは前記記憶手段から出力されたエ
ラーデータを出力するデータ選択器とを備えたものとす
る。
According to a seventh aspect of the present invention, the error data generating section in the waveform equalization coefficient generating apparatus according to the sixth aspect determines coordinate data indicating a position occupied by the input signal in the phase diagram of the multilevel QAM modulation. According to the obtained coordinate data, a stop data signal for instructing the stop of the output of the error data and a coordinate determiner that outputs one of the address data corresponding to the coordinate data, and the error data corresponding to each coordinate data are stored. Storage means for outputting error data stored at an address specified by the address data output from the coordinate determiner, and outputting a predetermined value when a stop data signal is output from the coordinate determiner, When the stop data signal is not output from the coordinate determination unit, the error data output from the storage unit is output. And that a data selector.

【0024】そして、請求項8の発明では、前記請求項
7の波形等化係数生成装置において、前記座標判定器か
らストップデータ信号が出力されたとき、前記複素演算
部における等化係数の更新のための演算は停止されるも
のとする。
According to an eighth aspect of the present invention, in the waveform equalization coefficient generation apparatus of the seventh aspect, when a stop data signal is output from the coordinate determiner, the update of the equalization coefficient in the complex operation unit is performed. Calculation is stopped.

【0025】請求項9の発明では、前記請求項6の波形
等化係数生成装置におけるエラーデータ生成部は、前記
入力された信号が多値QAM変調の位相図において占め
る位置を示す座標データの正負を判断し、前記座標デー
タが正であるときは前記座標データをそのまま判定用座
標データとして出力する一方,前記座標データが負であ
るときは前記座標データをビット反転した上で判定用座
標データとして出力すると共に、前記判定用座標データ
が前記座標データをビット反転したものであるか否かを
示す反転表示信号を出力する座標データ選択部と、正の
座標データにそれぞれ対応する複数の誤差評価データを
格納しており、前記座標データ選択部から出力された判
定用座標データに対応する誤差評価データを、格納して
いる複数の誤差評価データの中から選択出力する誤差評
価データ格納器と、前記座標データ選択部から出力され
た反転表示信号が前記判定用座標データが前記座標デー
タをビット反転したものでないことを示すときは,前記
誤差評価データ格納器から出力された誤差評価データを
そのままエラーデータとして出力する一方、前記反転表
示信号が前記判定用座標データが前記座標データをビッ
ト反転したものであることを示すときは,前記誤差評価
データをビット反転した上でエラーデータとして出力す
るエラーデータ選択部とを備えているものとする。
According to a ninth aspect of the present invention, the error data generating section in the waveform equalization coefficient generating apparatus according to the sixth aspect is configured such that the error data generation section determines whether the input signal occupies a positive or negative coordinate data indicating a position occupied in a phase diagram of the multilevel QAM modulation. When the coordinate data is positive, the coordinate data is output as it is as the coordinate data for determination, while when the coordinate data is negative, the coordinate data is bit-inverted and used as the coordinate data for determination. A coordinate data selection unit that outputs an inverted display signal indicating whether or not the coordinate data for determination is bit-inverted from the coordinate data, and a plurality of error evaluation data respectively corresponding to the positive coordinate data. The error evaluation data corresponding to the determination coordinate data output from the coordinate data selection unit is stored in a plurality of stored error evaluations. An error evaluation data storage for selectively outputting data from the data, and an error display data output from the coordinate data selection unit, when the coordinate data for determination indicates that the coordinate data is not bit-inverted of the coordinate data, While the error evaluation data output from the evaluation data storage is output as it is as error data, if the inverted display signal indicates that the determination coordinate data is a bit-inverted version of the coordinate data, the error evaluation data is output. And an error data selection unit that outputs data as error data after bit inversion of the data.

【0026】請求項9の発明によると、エラーデータ生
成部は、誤差評価データ格納器に予め格納していた,正
の座標データに対応する誤差評価データを基にして、入
力された信号に応じたエラーデータを生成することがで
きる。すなわち、エラーデータを生成するために予め格
納しておく必要があるデータは、正の座標データに対応
する誤差評価データのみである。したがって、エラーデ
ータ生成部が必要とする記憶容量を大幅に削減すること
ができ、小規模な回路構成によって波形等化係数生成装
置を実現することができる。
According to the ninth aspect of the present invention, the error data generation section responds to the input signal based on the error evaluation data corresponding to the positive coordinate data stored in the error evaluation data storage in advance. Error data can be generated. That is, the data that needs to be stored in advance to generate the error data is only the error evaluation data corresponding to the positive coordinate data. Therefore, the storage capacity required by the error data generation unit can be significantly reduced, and the waveform equalization coefficient generation device can be realized with a small circuit configuration.

【0027】請求項10の発明では、前記請求項6記載
の波形等化係数生成装置におけるエラーデータ生成部
は、多値QAM変調の位相図におけるサトーエラー基準
点の座標を示すサトーエラー基準データ、多値QAM変
調の位相図におけるスライスレベルの値を示す座標判定
基準データ、及び多値QAM変調の位相図における信号
基準点の座標を示す誤差判定基準データを格納する基準
データ格納器と、前記入力された信号が多値QAM変調
の位相図において占める位置を表す座標データ及び前記
基準データ格納器から出力された座標判定基準データを
基にして、前記入力された信号が多値QAM変調の位相
図において各スライスレベルによって区切られた領域の
いずれに属するかを判定すると共に、判定した領域にお
ける信号基準点の座標を示す前記基準データ格納器から
出力された誤差判定基準データ及び前記座標データを基
にして、前記入力された信号に対するLMSエラーデー
タを生成するLMSエラー生成器と、前記基準データ格
納器から出力されたサトーエラー基準データ及び前記座
標データを基にして、前記入力された信号に対するサト
ーエラーデータを生成するサトーエラー生成器と、前記
LMSエラー生成器によって生成されたLMSエラーデ
ータ、及び前記サトーエラー生成器によって生成された
サトーエラーデータの符号ビットを入力とし、前記LM
Sエラーデータの符号ビットと前記サトーエラーデータ
の符号ビットとが、等しいときは前記LMSエラーデー
タをエラーデータとして選択出力する一方、異なるとき
は所定の値のデータをエラーデータとして選択出力する
エラーデータ選択部とを備えているものとする。
According to a tenth aspect of the present invention, in the waveform equalization coefficient generating apparatus according to the sixth aspect, the error data generating section includes: Sato error reference data indicating coordinates of a Sato error reference point in a phase diagram of the multilevel QAM modulation; A reference data storage for storing coordinate determination reference data indicating a slice level value in a multilevel QAM modulation phase diagram, and error determination reference data indicating a coordinate of a signal reference point in the multilevel QAM modulation phase diagram; The input signal is converted into a phase diagram of the multi-level QAM modulation based on the coordinate data indicating the position occupied by the input signal in the phase diagram of the multi-level QAM modulation and the coordinate determination reference data output from the reference data storage. To determine which of the areas divided by each slice level belongs to, and determine the position of the signal reference point in the determined area. An LMS error generator that generates LMS error data for the input signal based on the error determination reference data and the coordinate data output from the reference data storage, and an LMS error generator output from the reference data storage. A SATO error generator for generating SATO error data for the input signal based on the SATO error reference data and the coordinate data, LMS error data generated by the LMS error generator, and SATO error generation Input the sign bit of the SATO error data generated by the
When the sign bit of the S error data is equal to the sign bit of the SATO error data, the LMS error data is selectively output as error data, and when the SMS error data is different, the predetermined value data is selectively output as error data. And a selection unit.

【0028】請求項10の発明によると、エラーデータ
生成部は、基準データ格納器に予め格納していたサトー
エラー基準データ、座標判定基準データ及び誤差判定基
準データを基にして、入力された信号に応じたエラーデ
ータを生成することができる。すなわち、エラーデータ
を生成するために予め格納しておく必要があるデータ
は、各基準データのみである。したがって、エラーデー
タ生成部が必要とする記憶容量を大幅に削減することが
でき、小規模な回路構成によって波形等化係数生成装置
を実現することができる。
According to the tenth aspect of the present invention, the error data generating unit is configured to input the signal based on the SATO error reference data, the coordinate determination reference data and the error determination reference data stored in advance in the reference data storage. Can be generated according to the error data. That is, only the reference data is required to be stored in advance in order to generate the error data. Therefore, the storage capacity required by the error data generation unit can be significantly reduced, and the waveform equalization coefficient generation device can be realized with a small circuit configuration.

【0029】また、請求項11の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成装置として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タをSTOP&GO関数を用いるLMS(Least Mean S
quare )アルゴリズムであるSTOP&GOアルゴリズ
ムに基づき生成するエラーデータ生成部と、前記入力さ
れた信号及び前記エラーデータ生成部から出力されたエ
ラーデータに基づいて等化係数を更新する複素演算部と
を備えたものであり、前記エラーデータ生成部は、入力
された信号が多値QAM変調の位相図において占める位
置を示す座標データを求め、求めた座標データに従っ
て、エラーデータの出力停止を指示するストップデータ
信号及び前記座標データに対応するアドレスデータのい
ずれか一方を出力する座標判定器と、各座標データに対
応するエラーデータを記憶しており、前記座標判定器か
ら出力されたアドレスデータが指定するアドレスに格納
されたエラーデータを出力する記憶手段と、前記座標判
定器からストップデータ信号が出力されたときは所定値
を出力する一方、前記座標判定器からストップデータ信
号が出力されないときは前記記憶手段から出力されたエ
ラーデータを出力するデータ選択器とを備えたものとす
る。
In a digital equalizer for equalizing the waveform of a signal transmitted by multi-level QAM modulation to the waveform of a signal before transmission, a solution implemented by the invention of claim 11 is to equalize a signal waveform. As a waveform equalization coefficient generation device that generates an equalization coefficient for each tap of a digital filter that performs an LMS (Least Mean S) using a STOP & GO function on an input signal, error data necessary for updating the equalization coefficient is used.
quare) an error data generating unit that generates an error based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generating unit. The error data generating section obtains coordinate data indicating a position occupied by the input signal in the phase diagram of the multi-level QAM modulation, and, in accordance with the obtained coordinate data, a stop data signal for instructing to stop outputting error data. And a coordinate determiner that outputs one of the address data corresponding to the coordinate data, and error data corresponding to each coordinate data are stored, and an address specified by the address data output from the coordinate determiner is Storage means for outputting the stored error data; While when the signal is output for outputting a predetermined value, when from the coordinate determination unit does not output a stop data signal is assumed to have a data selector for outputting error data output from said storage means.

【0030】また、請求項12の発明では、前記請求項
11の波形等化係数生成装置におけるエラーデータ生成
部は、前記データ選択器から出力されたエラーデータを
入力とし、入力したエラーデータを外部から与えられた
データ選択制御信号に従ってI軸方向エラーデータ及び
Q軸方向エラーデータのいずれか一方として出力するデ
ータ分岐器をさらに備えたものとする。
According to a twelfth aspect of the present invention, in the waveform equalization coefficient generating apparatus according to the eleventh aspect, the error data generating unit receives the error data output from the data selector as input, and outputs the input error data to an external device. And a data splitter for outputting one of the I-axis direction error data and the Q-axis direction error data in accordance with the data selection control signal given from.

【0031】そして、請求項13の発明では、前記請求
項11の波形等化係数生成装置における座標判定器は、
エラーデータが所定値であるエラーフリー領域を多値Q
AM変調の位相図上に予め設定しており、求めた座標デ
ータの示す位置がエラーフリー領域内にあるときは前記
ストップデータ信号を出力する一方、エラーフリー領域
内にないときは前記座標データに対応するアドレスデー
タを出力するものとする。
According to a thirteenth aspect of the present invention, the coordinate determinator in the waveform equalization coefficient generating device according to the eleventh aspect comprises:
The error free area where the error data is a predetermined value is multi-valued Q
It is set in advance on the phase diagram of the AM modulation, and outputs the stop data signal when the position indicated by the obtained coordinate data is within the error-free area, and outputs the stop data signal when the position is not within the error-free area. Assume that corresponding address data is output.

【0032】さらに、請求項14の発明では、前記請求
項13の波形等化係数生成装置における座標判定器は、
与えられた通信モード選択信号の指示に従って多値QA
M変調のモードを選択し、選択したモードに応じてエラ
ーフリー領域を設定する機能を有するものとする。
Further, in the invention according to claim 14, the coordinate judging device in the waveform equalization coefficient generating device according to claim 13 comprises:
Multi-level QA according to the instruction of the given communication mode selection signal
It has a function of selecting an M modulation mode and setting an error-free area according to the selected mode.

【0033】また、請求項15の発明では、前記請求項
11の波形等化係数生成装置における記憶手段は、エラ
ーフリー領域外の座標データに対するエラーデータのみ
を記憶するものとする。
[0033] In the invention of claim 15, the storage means in the waveform equalization coefficient generating apparatus of claim 11 stores only error data for coordinate data outside the error free area.

【0034】そして、請求項16の発明では、前記請求
項11の波形等化係数生成装置において、前記座標判定
器からストップデータ信号が出力されたとき、前記複素
演算部における等化係数の更新のための演算は停止され
るものとする。
According to a sixteenth aspect of the present invention, in the waveform equalization coefficient generation device of the eleventh aspect, when a stop data signal is output from the coordinate determiner, the update of the equalization coefficient in the complex operation unit is performed. Calculation is stopped.

【0035】また、請求項17の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成装置として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タをSTOP&GO関数を用いるLMS(Least Mean S
quare )アルゴリズムであるSTOP&GOアルゴリズ
ムに基づき生成するエラーデータ生成部と、前記入力さ
れた信号及び前記エラーデータ生成部から出力されたエ
ラーデータに基づいて等化係数を更新する複素演算部と
を備えたものであり、前記エラーデータ生成部は、前記
入力された信号が多値QAM変調の位相図において占め
る位置を示す座標データの正負を判断し、前記座標デー
タが正であるときは前記座標データをそのまま判定用座
標データとして出力する一方,前記座標データが負であ
るときは前記座標データをビット反転した上で判定用座
標データとして出力すると共に、前記判定用座標データ
が前記座標データをビット反転したものであるか否かを
示す反転表示信号を出力する座標データ選択部と、正の
座標データにそれぞれ対応する複数の誤差評価データを
格納しており、前記座標データ選択部から出力された判
定用座標データに対応する誤差評価データを、格納して
いる複数の誤差評価データの中から選択出力する誤差評
価データ格納器と、前記座標データ選択部から出力され
た反転表示信号が前記判定用座標データが前記座標デー
タをビット反転したものでないことを示すときは,前記
誤差評価データ格納器から出力された誤差評価データを
そのままエラーデータとして出力する一方、前記反転表
示信号が前記判定用座標データが前記座標データをビッ
ト反転したものであることを示すときは,前記誤差評価
データをビット反転した上でエラーデータとして出力す
るエラーデータ選択部とを備えているものとする。
In a digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, the present invention provides a digital equalizer for equalizing a signal waveform. As a waveform equalization coefficient generation device that generates an equalization coefficient for each tap of a digital filter that performs an LMS (Least Mean S) using a STOP & GO function on an input signal, error data necessary for updating the equalization coefficient is used.
quare) an error data generating unit that generates an error based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generating unit. Wherein the error data generation unit determines whether the coordinate data indicating the position occupied by the input signal in the phase diagram of the multi-level QAM modulation is positive or negative. If the coordinate data is positive, the error data generation unit determines the coordinate data. While the coordinate data is output as it is as it is, when the coordinate data is negative, the coordinate data is output as a determination coordinate data after bit inversion of the coordinate data, and the determination coordinate data is a bit inversion of the coordinate data. And a coordinate data selection unit that outputs an inverted display signal indicating whether or not the data is positive. A plurality of error evaluation data corresponding thereto are stored, and error evaluation data corresponding to the coordinate data for determination output from the coordinate data selection unit is selected and output from the plurality of stored error evaluation data. When the inverted display signal output from the evaluation data storage unit and the coordinate data selection unit indicates that the determination coordinate data is not a bit-inverted version of the coordinate data, the inverted evaluation signal is output from the error evaluation data storage unit. While the error evaluation data is output as it is as error data, if the inverted display signal indicates that the determination coordinate data is a bit-inverted version of the coordinate data, the error evaluation data is bit-inverted and an error is output. And an error data selection unit for outputting the data as data.

【0036】請求項17の発明によると、エラーデータ
生成部は、誤差評価データ格納器に予め格納していた,
正の座標データに対応する誤差評価データを基にして、
入力された信号に応じたエラーデータを生成することが
できる。すなわち、エラーデータを生成するために予め
格納しておく必要があるデータは、正の座標データに対
応する誤差評価データのみである。したがって、エラー
データ生成部が必要とする記憶容量を大幅に削減するこ
とができ、小規模な回路構成によって波形等化係数生成
装置を実現することができる。
According to the seventeenth aspect of the present invention, the error data generating section has previously stored in the error evaluation data storage.
Based on the error evaluation data corresponding to the positive coordinate data,
Error data corresponding to the input signal can be generated. That is, the data that needs to be stored in advance to generate the error data is only the error evaluation data corresponding to the positive coordinate data. Therefore, the storage capacity required by the error data generation unit can be significantly reduced, and the waveform equalization coefficient generation device can be realized with a small circuit configuration.

【0037】そして、請求項18の発明では、前記請求
項17の波形等化係数生成装置において、前記誤差評価
データ格納器は、多値QAMの位相図において前記判定
用座標データの示す位置がエラーデータが所定値である
エラーフリー領域内にあるか否かを判定し、前記判定用
座標データの示す位置がエラーフリー領域にあるか否か
を示すエラーフリー信号を出力するものであり、前記エ
ラーデータ選択部は、前記誤差評価データ格納器から出
力されたエラーフリー信号が前記判定用座標データの示
す位置がエラーフリー領域内にあることを示すときは、
所定の値のデータをエラーデータとして出力するものと
する。
In the eighteenth aspect of the present invention, in the waveform equalization coefficient generating device according to the seventeenth aspect, the error evaluation data storage is configured such that a position indicated by the determination coordinate data in the multi-level QAM phase diagram is an error. It is determined whether or not the data is within an error-free area having a predetermined value, and outputs an error-free signal indicating whether or not the position indicated by the coordinate data for determination is within the error-free area. The data selection unit, when the error-free signal output from the error evaluation data storage indicates that the position indicated by the determination coordinate data is within the error-free area,
It is assumed that data of a predetermined value is output as error data.

【0038】請求項18の発明によると、エラーデータ
を生成するために予め格納しておく必要があるデータ
は、エラーフリー領域外の位置を示す正の座標データに
対応する誤差評価データのみであるので、エラーデータ
生成部が必要とする記憶容量を請求項17の発明よりも
さらに削減することができる。
According to the eighteenth aspect of the present invention, only the error evaluation data corresponding to the positive coordinate data indicating the position outside the error free area is required to be stored in advance to generate the error data. Therefore, the storage capacity required by the error data generation unit can be further reduced as compared with the invention of claim 17.

【0039】また、請求項19の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成装置として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タをSTOP&GO関数を用いるLMS(Least Mean S
quare )アルゴリズムであるSTOP&GOアルゴリズ
ムに基づき生成するエラーデータ生成部と、前記入力さ
れた信号及び前記エラーデータ生成部から出力されたエ
ラーデータに基づいて等化係数を更新する複素演算部と
を備えたものであり、前記エラーデータ生成部は、多値
QAM変調の位相図におけるサトーエラー基準点の座標
を示すサトーエラー基準データ、多値QAM変調の位相
図におけるスライスレベルの値を示す座標判定基準デー
タ、及び多値QAM変調の位相図における信号基準点の
座標を示す誤差判定基準データを格納する基準データ格
納器と、前記入力された信号が多値QAM変調の位相図
において占める位置を表す座標データ及び前記基準デー
タ格納器から出力された座標判定基準データを基にし
て、前記入力された信号が多値QAM変調の位相図にお
いて各スライスレベルによって区切られた領域のいずれ
に属するかを判定すると共に、判定した領域における信
号基準点の座標を示す前記基準データ格納器から出力さ
れた誤差判定基準データ及び前記座標データを基にし
て、前記入力された信号に対するLMSエラーデータを
生成するLMSエラー生成器と、前記基準データ格納器
から出力されたサトーエラー基準データ及び前記座標デ
ータを基にして、前記入力された信号に対するサトーエ
ラーデータを生成するサトーエラー生成器と、前記LM
Sエラー生成器によって生成されたLMSエラーデー
タ、及び前記サトーエラー生成器によって生成されたサ
トーエラーデータの符号ビットを入力とし、前記LMS
エラーデータの符号ビットと前記サトーエラーデータの
符号ビットとが、等しいときは前記LMSエラーデータ
をエラーデータとして選択出力する一方、異なるときは
所定の値のデータをエラーデータとして選択出力するエ
ラーデータ選択部とを備えているものとする。
In a digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, the present invention provides a digital equalizer for equalizing a signal waveform. As a waveform equalization coefficient generation device that generates an equalization coefficient for each tap of a digital filter that performs an LMS (Least Mean S) using a STOP & GO function on an input signal, error data necessary for updating the equalization coefficient is used.
quare) an error data generating unit that generates an error based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generating unit. Wherein the error data generating unit includes: Sato error reference data indicating coordinates of a Sato error reference point in a multi-level QAM modulation phase diagram; and coordinate determination reference data indicating a slice level value in a multi-level QAM modulation phase diagram. And a reference data storage for storing error determination reference data indicating the coordinates of a signal reference point in the phase diagram of the multilevel QAM modulation, and coordinate data representing the position of the input signal in the phase diagram of the multilevel QAM modulation And the input signal based on the coordinate determination reference data output from the reference data storage. Belongs to an area divided by each slice level in the phase diagram of the multilevel QAM modulation, and an error determination criterion output from the reference data storage indicating coordinates of a signal reference point in the determined area. An LMS error generator that generates LMS error data for the input signal based on the data and the coordinate data, and a Sato error reference data and the coordinate data output from the reference data storage, A Sato error generator for generating Sato error data for the input signal;
The LMS error data generated by the S error generator and the sign bit of the Sato error data generated by the Sato error generator are input to the LMS error data.
When the sign bit of the error data and the sign bit of the SATO error data are equal, the LMS error data is selected and output as error data, and when they are different, a predetermined value data is selected and output as error data. Unit.

【0040】請求項19の発明によると、エラーデータ
生成部は、基準データ格納器に予め格納していたサトー
エラー基準データ、座標判定基準データ及び誤差判定基
準データを基にして、入力された信号に応じたエラーデ
ータを生成することができる。すなわち、エラーデータ
を生成するために予め格納しておく必要があるデータ
は、各基準データのみである。したがって、エラーデー
タ生成部が必要とする記憶容量を大幅に削減することが
でき、小規模な回路構成によって波形等化係数生成装置
を実現することができる。
According to the nineteenth aspect of the present invention, the error data generating unit is configured to input the signal based on the SATO error reference data, the coordinate determination reference data and the error determination reference data stored in advance in the reference data storage. Can be generated according to the error data. That is, only the reference data is required to be stored in advance in order to generate the error data. Therefore, the storage capacity required by the error data generation unit can be significantly reduced, and the waveform equalization coefficient generation device can be realized with a small circuit configuration.

【0041】そして、請求項20の発明では、前記請求
項19の波形等化係数生成装置において、前記基準デー
タ格納器は前記サトーエラー基準データ、座標判定基準
データ及び誤差判定基準データの絶対値を格納してお
り、前記LMSエラー生成器は前記座標データが負であ
るときは、前記座標判定基準データ及び誤差判定基準デ
ータの正負を反転したものを基にしてLMSエラーデー
タを生成するものであり、前記サトーエラー生成器は前
記座標データが負であるときは、前記サトーエラー基準
データの正負を反転したものを基にしてサトーエラーデ
ータを生成するものとする。
According to a twentieth aspect of the present invention, in the waveform equalization coefficient generating device according to the nineteenth aspect, the reference data storage stores absolute values of the SATO error reference data, coordinate determination reference data, and error determination reference data. When the coordinate data is negative, the LMS error generator generates LMS error data based on the coordinate determination reference data and the error determination reference data obtained by inverting the sign. When the coordinate data is negative, the Sato error generator generates Sato error data based on the sign of the Sato error reference data inverted.

【0042】請求項20の発明によると、エラーデータ
生成部がエラーデータを生成するために予め格納してお
く必要があるデータは、各基準データの絶対値のみであ
るので、エラーデータ生成部が必要とする記憶容量を請
求項19の発明よりもさらに削減することができる。
According to the twentieth aspect, only the absolute value of each reference data needs to be stored in advance in order for the error data generation unit to generate the error data. The required storage capacity can be further reduced as compared to the nineteenth aspect.

【0043】また、請求項21の発明では、前記請求項
19の波形等化係数生成装置における基準データ格納器
は、QAMの複数の多値モードにそれぞれ対応する,サ
トーエラー基準データ、座標判定基準データ及び誤差判
定基準データを格納しており、外部から与えられたモー
ド選択信号によって指示されたQAMの多値モードに応
じたサトーエラー基準データ、座標判定基準データ及び
誤差判定基準データを、格納しているデータの中から選
択出力するものとする。
According to the twenty-first aspect of the present invention, the reference data storage in the waveform equalization coefficient generating apparatus according to the nineteenth aspect includes a Sato error reference data and a coordinate determination reference respectively corresponding to a plurality of multilevel modes of QAM. Data and error judgment reference data, and store Sato error reference data, coordinate judgment reference data and error judgment reference data corresponding to the multi-value mode of QAM specified by a mode selection signal given from outside. Output from the selected data.

【0044】請求項21の発明によると、多値QAMの
各多値モードに対応してエラーデータを生成することが
できる。
According to the twenty-first aspect, error data can be generated corresponding to each multi-level mode of multi-level QAM.

【0045】また、請求項22の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成方法として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タを、STOP&GO関数を用いるLMS(Least Mean
Square )アルゴリズムであるSTOP&GOアルゴリ
ズムに基づき生成するエラーデータ生成工程と、前記入
力された信号及び前記エラーデータ生成部から出力され
たエラーデータを用いて、等化係数を更新する複素演算
工程とを備え、前記エラーデータ生成工程は、エラーデ
ータが所定値であるエラーフリー領域を多値QAM変調
の位相図上に予め設定しており、且つエラーフリー領域
外の各座標データに対応するエラーデータを各々準備し
ており、入力された信号が多値QAM変調の位相図にお
いて占める位置を示す座標データを求める第1の工程
と、前記第1の工程において求めた座標データの示す位
置がエラーフリー領域内にあるとき、エラーデータを所
定の値とする第2の工程と、前記第1の工程において求
めた座標データの示す位置がエラーフリー領域内にない
とき、準備しているエラーデータの中から前記座標デー
タに対応するエラーデータを選択する第3の工程とを備
えたものとする。
In a digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, the present invention provides a digital equalizer for equalizing a signal waveform. As a waveform equalization coefficient generation method for generating an equalization coefficient of each tap of a digital filter to be performed, error data necessary for updating an equalization coefficient is input to an input signal by LMS (Least Mean Meaning) using a STOP & GO function.
Error data generating step for generating based on a STOP & GO algorithm which is a square) algorithm, and a complex operation step for updating an equalization coefficient using the input signal and error data output from the error data generating section. In the error data generating step, an error-free area in which the error data has a predetermined value is set in advance on the phase diagram of the multi-level QAM modulation, and the error data corresponding to each coordinate data outside the error-free area is respectively set. A first step of obtaining coordinate data indicating a position occupied by the input signal in the phase diagram of the multilevel QAM modulation, and a position indicated by the coordinate data obtained in the first step being within an error-free area. , The second step of setting the error data to a predetermined value, and the position indicated by the coordinate data obtained in the first step. And a third step of selecting error data corresponding to the coordinate data from the prepared error data when the position is not within the error-free area.

【0046】また、請求項23の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成方法として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タを、STOP&GO関数を用いるLMS(Least Mean
Square )アルゴリズムであるSTOP&GOアルゴリ
ズムに基づき生成するエラーデータ生成工程と、前記入
力された信号及び前記エラーデータ生成部から出力され
たエラーデータを用いて、等化係数を更新する複素演算
工程とを備え、前記エラーデータ生成工程は、与えられ
た信号が多値QAM変調の位相図において占める位置を
示す座標データの正負を判断し、前記座標データが正で
あるときは前記座標データをそのまま判定用座標データ
として選択する一方、前記座標データが負であるときは
前記座標データをビット反転した上で判定用座標データ
として選択する座標データ選択工程と、前記座標データ
選択工程によって選択された判定用座標データに対応す
る誤差評価データを設定する誤差評価データ設定工程
と、前記誤差評価データ設定工程によって設定された誤
差評価データを、前記座標データ選択工程において前記
座標データをそのまま判定用座標データとして選択した
ときは,そのままエラーデータとして選択する一方、前
記座標データ選択工程において前記座標データをビット
反転した上で判定用座標データとして選択したときは,
ビット反転した上でエラーデータとして選択するエラー
データ選択工程とを備えているものとする。
In a digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, the present invention provides a digital equalizer for equalizing a signal waveform. As a waveform equalization coefficient generation method for generating an equalization coefficient of each tap of a digital filter to be performed, error data necessary for updating an equalization coefficient is input to an input signal by LMS (Least Mean Meaning) using a STOP & GO function.
Error data generating step for generating based on a STOP & GO algorithm which is a square) algorithm, and a complex operation step for updating an equalization coefficient using the input signal and error data output from the error data generating section. The error data generating step determines whether the coordinate data indicating the position occupied by the given signal in the phase diagram of the multi-level QAM modulation is positive or negative, and when the coordinate data is positive, the coordinate data is used as it is for the determination coordinates. On the other hand, when the coordinate data is negative, the coordinate data is bit-inverted and the coordinate data is selected as the coordinate data for determination, and the coordinate data for determination selected in the coordinate data selecting step is selected. An error evaluation data setting step of setting error evaluation data corresponding to When the coordinate data is selected as the determination coordinate data in the coordinate data selecting step, the error evaluation data set in the setting step is selected as it is as the error data, while the coordinate data is selected in the coordinate data selecting step. If the bit is inverted and selected as the judgment coordinate data,
And an error data selecting step of selecting as error data after bit inversion.

【0047】そして、請求項24の発明では、前記請求
項23の波形等化係数生成方法において、前記誤差評価
データ設定工程は多値QAMの位相図において前記判定
用座標データの示す位置がエラーデータが所定の値であ
るエラーフリー領域内にあるか否かを判定する工程を備
えており、前記エラーデータ選択工程は前記誤差評価デ
ータ設定工程において前記判定用座標データの示す位置
がエラーフリー領域内にあると判定したとき、所定の値
のデータをエラーデータとして選択する工程を備えてい
るものとする。
According to a twenty-fourth aspect of the present invention, in the waveform equalization coefficient generating method according to the twenty-third aspect, the error evaluation data setting step is such that the position indicated by the determination coordinate data in the multilevel QAM phase diagram is error data Is included in an error-free area having a predetermined value, and the error data selecting step is a step in which the position indicated by the determination coordinate data is in the error-free area in the error evaluation data setting step. , It is assumed that the method includes a step of selecting data of a predetermined value as error data when it is determined that the error data is present.

【0048】また、請求項25の発明が講じた解決手段
は、多値QAM変調され伝送された信号の波形を伝送前
の信号の波形に等化するディジタル等化器において、信
号波形を等化するディジタルフィルタの各タップの等化
係数を生成する波形等化係数生成方法として、入力され
た信号に対し、等化係数の更新に必要であるエラーデー
タを、STOP&GO関数を用いるLMS(Least Mean
Square )アルゴリズムであるSTOP&GOアルゴリ
ズムに基づき生成するエラーデータ生成工程と、前記入
力された信号及び前記エラーデータ生成部から出力され
たエラーデータを用いて、等化係数を更新する複素演算
工程とを備え、前記エラーデータ生成工程は、多値QA
M変調の位相図におけるサトーエラー基準点の座標を示
すサトーエラー基準データ、多値QAM変調の位相図に
おけるスライスレベルの値を示す座標判定基準データ、
及び多値QAM変調の位相図における信号基準点の座標
を示す誤差判定基準データを設定する基準データ設定工
程と、前記与えられた信号が多値QAM変調の位相図に
おいて占める位置を示す座標データ及び前記座標判定基
準データを用いて、前記与えられた信号が多値QAM変
調の位相図において各スライスレベルによって区切られ
た領域のいずれに属するかを判定すると共に、判定した
領域における信号基準点の座標を示す前記誤差判定基準
データを用いて、前記与えられた信号に対するLMSエ
ラーデータを生成するLMSエラー生成工程と、前記座
標データ及び前記サトーエラー基準データを用いて、前
記与えられた信号に対するサトーエラーデータを生成す
るサトーエラー生成工程と、前記LMSエラーデータと
前記サトーエラーデータとの符号を比較し、符号がが等
しいときは前記LMSエラーデータをエラーデータとし
て選択する一方、符号が異なるときは所定の値のデータ
をエラーデータとして選択するエラーデータ選択工程と
を備えているものとする。
In a digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, a solution means according to the invention of claim 25 is to equalize a signal waveform. As a waveform equalization coefficient generation method for generating an equalization coefficient of each tap of a digital filter to be performed, error data necessary for updating an equalization coefficient is input to an input signal by LMS (Least Mean Meaning) using a STOP & GO function.
Error data generating step for generating based on a STOP & GO algorithm which is a square) algorithm, and a complex operation step for updating an equalization coefficient using the input signal and error data output from the error data generating section. , The error data generating step includes a multi-value QA
Sato error reference data indicating the coordinates of the Sato error reference point in the M modulation phase diagram, coordinate determination reference data indicating the slice level value in the multi-value QAM modulation phase diagram,
A reference data setting step of setting error determination reference data indicating the coordinates of a signal reference point in the phase diagram of the multilevel QAM modulation; and coordinate data indicating the position of the given signal in the phase diagram of the multilevel QAM modulation. Using the coordinate determination reference data, it is determined which of the regions divided by each slice level the given signal belongs to in the phase diagram of the multilevel QAM modulation, and the coordinates of the signal reference point in the determined region are determined. An LMS error generating step of generating LMS error data for the given signal using the error determination reference data, and a Sato error for the given signal using the coordinate data and the Sato error reference data. A Sato error generating step of generating data, the LMS error data and the Sato error Comparing the sign with the data and selecting the LMS error data as error data when the signs are equal, and selecting a data of a predetermined value as error data when the signs are different. It is assumed that

【0049】そして、請求項26の発明では、前記請求
項25の波形等化係数生成方法において、前記基準デー
タ設定工程は前記サトーエラー基準データ、座標判定基
準データ及び誤差判定基準データの絶対値を設定するも
のであり、前記LMSエラー生成工程は前記座標データ
が負であるときは、前記座標判定基準データ及び誤差判
定基準データの正負を反転したものを基にしてLMSエ
ラーを生成するものであり、前記サトーエラー生成工程
は前記座標データが負であるときは、前記サトーエラー
基準データの正負を反転したものを基にしてサトーエラ
ーデータを生成するものとする。
According to a twenty-sixth aspect of the present invention, in the waveform equalization coefficient generating method according to the twenty-fifth aspect, the reference data setting step includes the steps of calculating the absolute values of the SATO error reference data, the coordinate determination reference data, and the error determination reference data. Setting, when the coordinate data is negative, the LMS error generating step is to generate an LMS error based on the sign determination reference data and the error determination reference data obtained by inverting the sign. In the Sato error generation step, when the coordinate data is negative, the Sato error data is generated based on the polarity of the Sato error reference data inverted.

【0050】また、請求項27の発明では、前記請求項
25の波形等化係数生成方法における基準データ設定工
程は、指示されたQAMの多値モードに応じて、前記サ
トーエラー基準データ、座標判定基準データ及び誤差判
定基準データを設定するものとする。
According to a twenty-seventh aspect of the present invention, the reference data setting step in the waveform equalization coefficient generating method according to the twenty-fifth aspect includes the step of determining the SATO error reference data and the coordinate determination in accordance with the designated QAM multi-value mode. It is assumed that reference data and error determination reference data are set.

【0051】[0051]

【発明の実施の形態】以下、本発明の実施形態に係る波
形等化係数生成装置について、図面を参照しながら説明
する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a waveform equalization coefficient generator according to an embodiment of the present invention will be described with reference to the drawings.

【0052】図1は波形等化器(ディジタル等化器)を
用いた信号復調用LSIの全体構成を示すブロック図で
ある。入力されたアナログ変調信号は、A/D変換器に
よってディジタル変調信号に変換された後、I/Q検波
器を通してIn-phase信号(Iデータ)とQuadrature信号
(Qデータ)とに分離される。このIデータ及びQデー
タから、クロック再生器によって変調前の原信号に同期
したクロックが抽出される。
FIG. 1 is a block diagram showing the overall configuration of a signal demodulation LSI using a waveform equalizer (digital equalizer). The input analog modulation signal is converted into a digital modulation signal by an A / D converter, and then separated into an In-phase signal (I data) and a Quadrature signal (Q data) through an I / Q detector. From the I data and Q data, a clock synchronized with the original signal before modulation is extracted by the clock regenerator.

【0053】またこのIデータ及びQデータは、ロール
オフフィルタを通して波形整形された後に波形等化器
(ディジタル等化器)に入力され、等化が行われる。波
形等化器によって一旦等化された信号に対してAFC
(Auto Frequency Control)及びAPC(Auto Phase C
ontrol)を行い、周波数オフセット及び位相オフセット
を除去する。AFC/APCを行った信号は、再び波形
等化器に戻される。この一連の波形等化及びAFC/A
PCは、等化が収束するまで繰り返し行われる。一方、
ロールオフフィルタにより波形整形された信号を基にし
て、AGC(Auto Gain Control )が行われる。
The I data and Q data are shaped into a waveform through a roll-off filter, and then input to a waveform equalizer (digital equalizer) to be equalized. AFC for the signal once equalized by the waveform equalizer
(Auto Frequency Control) and APC (Auto Phase C)
ontrol) to remove the frequency offset and the phase offset. The signal subjected to AFC / APC is returned to the waveform equalizer again. This series of waveform equalization and AFC / A
PC is repeated until the equalization converges. on the other hand,
AGC (Auto Gain Control) is performed based on the signal whose waveform has been shaped by the roll-off filter.

【0054】このようにして収束したIデータ及びQデ
ータは、逆マッピング器によって通常のディジタルデー
タに変換される。
The I data and Q data thus converged are converted into ordinary digital data by the inverse mapper.

【0055】図2はディジタル等化器の構成の概略を示
すブロック図である。図2に示すように、ディジタル等
化器は、フィルタ部1及び波形等化係数生成装置2によ
って構成される。波形等化係数生成装置2は、フィルタ
部1を構成するディジタルフィルタ4の各タップにおけ
る等化係数を算出して出力し、フィルタ部1はこの等化
係数を用いて各ディジタルフィルタ4を動作させ、受信
信号Xを等化信号Zに変換する。ディジタルフィルタ4
は、遅延素子5、タップ6及び加算器7によって構成さ
れる。
FIG. 2 is a block diagram schematically showing the configuration of the digital equalizer. As shown in FIG. 2, the digital equalizer includes a filter unit 1 and a waveform equalization coefficient generation device 2. The waveform equalization coefficient generator 2 calculates and outputs an equalization coefficient at each tap of the digital filter 4 constituting the filter unit 1, and the filter unit 1 operates each digital filter 4 using the equalization coefficient. , And converts the received signal X into an equalized signal Z. Digital filter 4
Is composed of a delay element 5, a tap 6, and an adder 7.

【0056】ここで通常は、等化信号Zは、 で表される(kはタップ番号を表す変数)が、等化信号
Zを複素表現で考えた場合、X=X(r) +jX(i) ,C
=C(r) +jC(i) とすると、 となる。したがって、フィルタ部1には計4個のディジ
タルフィルタ4が必要となる。各ディジタルフィルタ4
の出力データは加減算器8によって加減算され、等化信
号Z(r) ,Z(i) として出力される。フィルタ部1から
出力された等化信号Z(r) ,Z(i) はAFC/APC部
3に入力される。
Here, usually, the equalized signal Z is (K is a variable representing a tap number), but when the equalized signal Z is considered in a complex expression, X = X (r) + jX (i), C
= C (r) + jC (i), Becomes Therefore, the filter unit 1 requires a total of four digital filters 4. Each digital filter 4
Are output by the adder / subtracter 8 and output as equalized signals Z (r) and Z (i). The equalized signals Z (r) and Z (i) output from the filter unit 1 are input to the AFC / APC unit 3.

【0057】本発明では、等化係数を求めるのにSTO
P&GOアルゴリズムという方式を用いる。STOP&
GOアルゴリズムとは、LMSエラーとサトーエラーと
のベクトルの向きによって等化係数の更新をするか否か
を決める方法であり、基準信号を使わずに波形等化を行
うブラインドアルゴリズムの1つである。
In the present invention, STO is used to determine the equalization coefficient.
A method called a P & GO algorithm is used. STOP &
The GO algorithm is a method of determining whether or not to update an equalization coefficient depending on the direction of a vector between an LMS error and a Sato error, and is one of blind algorithms for performing waveform equalization without using a reference signal. .

【0058】まず、LMSエラーは次のように定義され
る。LMSエラーをLMSER、基準信号をDとする
と、 LMSER=Z0 −D となる。
First, the LMS error is defined as follows. Assuming that the LMS error is LMSER and the reference signal is D, LMSER = Z 0 -D.

【0059】次に、サトーエラーは次のように定義され
る。サトーエラーの基準値をBとすると、Bは次のよう
に定義される。 B=E(|An 2 )/E(|An |) An :基準信号のベクトル E():平均 サトーエラーをSATERとすると、 SATER=Z0 −B となる。
Next, the Sato error is defined as follows. Assuming that the reference value of the SATO error is B, B is defined as follows. B = E (| A n | 2) / E (| A n |) A n: reference signal vector E (): If the average Sato error and Sater, the SATER = Z 0 -B.

【0060】図3は64QAMの位相図の第1象限を示
す図であり、LMSエラーとサトーエラーの関係を示す
ものである。図3において、黒丸は信号点位置、丸で囲
んだ黒丸はサトーエラーの基準点である。等化信号Z0
が図3の白丸の位置にあったとすると、LMSエラー及
びサトーエラーは図3に示したベクトルとなる。サトー
エラーの基準点は各象限に一つずつすなわち全部で4つ
あり、LMSエラーの基準位置は各信号点であり、64
QAMの場合全部で64点ある。
FIG. 3 is a diagram showing the first quadrant of the 64QAM phase diagram, showing the relationship between the LMS error and the Sato error. In FIG. 3, black circles are signal point positions, and black circles surrounded by circles are reference points of Sato error. Equalized signal Z 0
Is located at the position of the white circle in FIG. 3, the LMS error and the Sato error are the vectors shown in FIG. There are four reference points for the SATO error in each quadrant, that is, a total of four reference points.
In the case of QAM, there are a total of 64 points.

【0061】STOP&GOアルゴリズムを用いると、
等化係数の更新の式は次のようになる。 Cn+1,m(r)=Cn,m(r)−α×(Xm(r)×e0(r)×fr +Xm(i)×e0(i)×fi ) …(4) Cn+1,m(i)=Cn,m(i)−α×(Xm(r)×e0(i)×fi −Xm(i)×e0(r)×fr ) …(5)
Using the STOP & GO algorithm,
The equation for updating the equalization coefficient is as follows. C n + 1, m (r ) = C n, m (r) -α × (X m (r) × e 0 (r) × f r + X m (i) × e 0 (i) × f i) .. (4) C n + 1, m (i) = C n, m (i) −α × (X m (r) × e 0 (i) × f i −X m (i) × e 0 (r ) × fr )… (5)

【0062】ここで、fr ,fi は、実軸,虚軸それぞ
れについて独立に算出されるフラグであり、以下の条件
によって定義される。 fr =1;sgn(LMSERのI成分)=sgn(SATERのI成分) 0;sgn(LMSERのI成分)≠sgn(SATERのI成分) fi =1;sgn(LMSERのQ成分)=sgn(SATERのQ成分) 0;sgn(LMSERのQ成分)≠sgn(SATERのQ成分)
[0062] Here, f r, f i is the real axis is a flag that is calculated independently for each of the imaginary axis, is defined by the following conditions. f r = 1; sgn (I component of LMSER) = sgn (I component of SATER) 0; (I component of LMSER) sgn (I component of SATER) ≠ sgn f i = 1 ; sgn (Q component of LMSER) = sgn (Q component of SATER) 0; sgn (Q component of LMSER) ≠ sgn (Q component of SATER)

【0063】ここで、e0(r)×fr をEI、e0(i)×f
i をEQとすると、式(4),(5)は、それぞれ、 Cn+1,m(r)=Cn,m(r)−α×(Xm(r)×EI+Xm(i)×EQ) …(6) Cn+1,m(i)=Cn,m(r)−α×(Xm(r)×EQ−Xm(i)×EI) …(7) となる。ここで、EI,EQをエラーデータという。
Here, e 0 (r) × f r is EI, and e 0 (i) × f
Assuming that i is EQ, equations (4) and (5) are, respectively, C n + 1, m (r) = C n, m (r) -α × (X m (r) × EI + X m (i) × EQ) (6) Cn + 1, m (i) = Cn , m (r) −α × (Xm (r) × EQ− Xm (i) × EI) (7) . Here, EI and EQ are called error data.

【0064】本実施形態に係る波形等化係数生成装置
は、式(6)及び(7)に従って等化係数の更新を行う
ものである。
The apparatus for generating a waveform equalization coefficient according to the present embodiment updates the equalization coefficient according to equations (6) and (7).

【0065】(第1の実施形態)図4は本発明の第1の
実施形態に係る波形等化係数生成装置の構成を示すブロ
ック図である。図4において、10はエラーデータ生成
部であり、等化係数の更新に用いるエラーデータEI,
EQを生成する。20は複素演算部であり、エラーデー
タ生成部10から出力されたエラーデータEI,EQを
用いて複素演算を行い等化係数を更新する。
(First Embodiment) FIG. 4 is a block diagram showing a configuration of a waveform equalization coefficient generation device according to a first embodiment of the present invention. In FIG. 4, reference numeral 10 denotes an error data generation unit, which outputs error data EI, EI,
Generate EQ. A complex operation unit 20 performs a complex operation using the error data EI and EQ output from the error data generation unit 10 to update the equalization coefficient.

【0066】エラーデータ生成部10は、座標判定器1
1,記憶手段としてのROM12,データ選択器13及
びデータ分岐器14によって構成されている。
The error data generator 10 is provided with the coordinate determiner 1
1, a ROM 12 as a storage means, a data selector 13, and a data brancher 14.

【0067】複素演算部20は、データ分岐器21,デ
ータ選択手段22,反数データ生成器23,積和手段2
4,及び第3〜第8のデータ保持器25a,25b,2
6a,26b,27a,27bによって構成されてい
る。データ選択手段22は、第1のデータ選択器22
a,第2のデータ選択器22b及び第3のデータ選択器
22cによって構成されており、積和手段24は、乗算
器24a,データ分岐器24b,第1のデータ保持器2
4c,第2のデータ保持器24d,反数データ生成器2
4e及び加算器24fによって構成されている。さら
に、図4に示す波形等化係数生成装置はデータ遅延器2
8を備えている。
The complex operation unit 20 includes a data branching unit 21, a data selection unit 22, a reciprocal data generator 23, and a product-sum unit 2.
4, and third to eighth data holders 25a, 25b, 2
6a, 26b, 27a and 27b. The data selection means 22 includes a first data selector 22
a, a second data selector 22b and a third data selector 22c. The product-sum unit 24 includes a multiplier 24a, a data branching unit 24b, and a first data holding unit 2.
4c, second data holder 24d, reciprocal data generator 2
4e and an adder 24f. Further, the waveform equalization coefficient generator shown in FIG.
8 is provided.

【0068】ここで、等化係数のタップ番号mが固定さ
れているものとする。このとき、式(6)及び(7)は
次のようになる。 Cn+1,r =Cn,r −α×(Xr ×EI+Xi ×EQ) …(8) Cn+1,i =Cn,i −α×(Xr ×EQ−Xi ×EI) …(9)
Here, it is assumed that the tap number m of the equalization coefficient is fixed. At this time, equations (6) and (7) are as follows. C n + 1, r = C n, r −α × (X r × EI + X i × EQ) (8) C n + 1, i = C n, i −α × (X r × EQ−X i × EI)… (9)

【0069】式(8)及び(9)に従って等化係数の更
新を行うものとして、図4に示す波形等化係数生成装置
の動作を説明する。
The operation of the waveform equalization coefficient generator shown in FIG. 4 will be described assuming that the equalization coefficient is updated in accordance with equations (8) and (9).

【0070】まず、エラーデータ生成部10の動作につ
いて説明する。
First, the operation of the error data generator 10 will be described.

【0071】まず、外部から与えられたモード選択制御
信号(図示せず)の指示に従って、多値QAMとして1
6QAM,64QAM又は256QAMのいずれかを選
択する。座標判定器11は、選択した多値QAMの位相
図上に信号点位置及びスライスレベルを設定し、入力さ
れた信号が位相図上のどの座標に位置するかを判定す
る。
First, according to the instruction of the mode selection control signal (not shown) externally applied, 1
Select either 6QAM, 64QAM or 256QAM. The coordinate determiner 11 sets a signal point position and a slice level on the phase diagram of the selected multi-valued QAM, and determines at which coordinates on the phase diagram the input signal is located.

【0072】図5は64QAMを選択した場合に設定さ
れた信号点位置及びスライスレベルの例を示す位相図で
ある。図5において、黒丸は信号点位置、破線はスライ
スレベル、丸で囲んだ黒丸はサトーエラーの基準点であ
る。図5に示すように、信号点位置の各座標を-252,-1
80,-108,-36 ,36,108 ,180 ,252 とし、スライス
レベルの各座標を-216,-144,-72 ,0 ,72,144 ,21
6 とする。また、サトーエラーの基準点の座標を(247,
247 ),(-247,247),(-247,-247 ),(247,-247)
とする。
FIG. 5 is a phase diagram showing an example of signal point positions and slice levels set when 64QAM is selected. In FIG. 5, black circles indicate signal point positions, broken lines indicate slice levels, and black circles indicate reference points for Sato error. As shown in FIG. 5, the coordinates of the signal point position are -252, -1
80, -108, -36, 36, 108, 180, and 252, and the coordinates of the slice level are -216, -144, -72, 0, 72, 144, and 21.
6 In addition, the coordinates of the reference point of the Sato error are (247,
247), (-247,247), (-247, -247), (247, -247)
And

【0073】ここで、説明を簡単にするために正のI軸
データのみを考えると、信号点の位置及びスライスレベ
ルは図6のようになる。ここで、フラグfr の値は次の
ようになる。 0 〜36 のとき fr =1 36 〜72 のとき fr =0 72 〜108 のとき fr =1 108 〜144 のとき fr =0 144 〜180 のとき fr =1 180 〜216 のとき fr =0 216 〜247 のとき fr =1 247 〜252 のとき fr =0 252 〜 のとき fr =1
Here, considering only the positive I-axis data to simplify the description, the positions of signal points and slice levels are as shown in FIG. Here, the value of the flag f r is as follows. 0-36 when f r = 1 180 ~216 when f r = 0 144 ~180 when f r = 1 108 ~144 when f r = 0 72 ~108 when f r = 1 36 ~72 when f r = 0 216 ~247 when f r = 1 247 ~252 when f r = 0 252 when the ~ f r = 1

【0074】図6においてfr =0となる範囲(エラー
フリー領域とする)を斜線で示している。例えば、入力
信号の実数部データ(I軸データ)Xr が「110 」のと
き、108 〜144 の範囲にあるのでfr =0となる。ま
た、I軸データXr が「151 」のとき、144 〜180 の範
囲にあるのでfr =1となる。fr =0のときエラーデ
ータEIは0になる。
In FIG. 6, the range where f r = 0 (referred to as an error-free area) is indicated by oblique lines. For example, when the real part data (I-axis data) X r of the input signal is "110", and f r = 0 because the range of 108-144. Further, when the I-axis data X r is "151", and f r = 1 because the range of 144-180. When fr = 0, the error data EI becomes zero.

【0075】座標判定器11は、入力信号のI軸データ
r からフラグfr の値を判定し、fr =0のときデー
タ選択器13にストップデータ信号30を出力する一
方、fr =1のときI軸データXr に対応する特定のア
ドレスデータをROM12に出力する。ROM12は、
r =1となる範囲内のI軸データに対応するエラーデ
ータを予め記憶しており、座標判定器11からアドレス
データが出力されるとこのアドレスデータが示すアドレ
スに格納されたエラーデータを出力する。
[0075] coordinate determiner 11 determines the value of the flag f r from the I-axis data X r of the input signal, while outputting the stop data signal 30 to the data selector 13 when f r = 0, f r = and it outputs the specified address data corresponding to the I-axis data X r when 1 to ROM 12. ROM 12
Error data corresponding to the I-axis data within the range where fr = 1 is stored in advance, and when the address data is output from the coordinate determiner 11, the error data stored at the address indicated by the address data is output. I do.

【0076】データ選択器13は、ストップデータ信号
30が座標判定器11から出力されていないときはRO
M12から出力されたエラーデータをそのまま出力する
一方、ストップデータ信号30が座標判定器11から出
力されたときはエラーデータとして「0」を出力する。
When the stop data signal 30 is not output from the coordinate discriminator 11, the data selector 13
While the error data output from M12 is output as it is, when the stop data signal 30 is output from the coordinate determiner 11, "0" is output as error data.

【0077】同様に、座標判定器11は、入力信号の虚
数部データ(Q軸データ)Xi からフラグfi の値を判
定し、fi =0のときデータ選択器13にストップデー
タ信号30を出力する一方、fi =1のときQ軸データ
i に対応する特定のアドレスデータをROM12に出
力する。ROM12は、fi =1となる範囲内のQ軸デ
ータに対応するエラーデータを予め記憶しており、座標
判定器11からアドレスデータが出力されるとこのアド
レスデータが示すアドレスに格納されたエラーデータを
出力する。
Similarly, the coordinate determiner 11 determines the value of the flag f i from the imaginary part data (Q-axis data) X i of the input signal. When f i = 0, the data selector 13 sends the stop data signal 30 When f i = 1, specific address data corresponding to the Q-axis data X i is output to the ROM 12. The ROM 12 previously stores error data corresponding to Q-axis data within a range where f i = 1, and when address data is output from the coordinate determiner 11, the error stored at the address indicated by the address data is stored. Output data.

【0078】データ選択器13は、ストップデータ信号
30が座標判定器11から出力されていないときはRO
M12から出力されたエラーデータをそのまま出力する
一方、ストップデータ信号30が座標判定器11から出
力されたときはエラーデータとして「0」を出力する。
When the stop data signal 30 is not output from the coordinate discriminator 11, the data selector 13 outputs
While the error data output from M12 is output as it is, when the stop data signal 30 is output from the coordinate determiner 11, "0" is output as error data.

【0079】データ分岐器14は、データ選択器13か
ら出力されたエラーデータをエラーデータEI又はEQ
として出力する。このようにして、エラーデータ生成部
10からエラーデータEI又はEQが出力される。
The data splitter 14 converts the error data output from the data selector 13 into error data EI or EQ.
Output as In this way, the error data EI or EQ is output from the error data generator 10.

【0080】次に、複素演算部20の動作について説明
する。
Next, the operation of the complex operation unit 20 will be described.

【0081】複素演算部20から出力された等化係数
は、更新前の等化係数としてデータ分岐器21に入力さ
れる。データ分岐器21は、入力された等化係数を実数
部データCn,r と虚数部データCn,i とに分けて出力す
る。等化係数の実数部データCn,r は第3のデータ保持
器25aによって保持される一方、等化係数の虚数部デ
ータCn,i は第4のデータ保持器25bによって保持さ
れる。
The equalization coefficient output from the complex operation unit 20 is input to the data branching unit 21 as an equalization coefficient before updating. The data branching unit 21 divides the input equalization coefficient into real part data C n, r and imaginary part data C n, i and outputs them. The real part data C n, r of the equalization coefficient is held by the third data holder 25a, while the imaginary part data C n, i of the equalization coefficient is held by the fourth data holder 25b.

【0082】入力信号の実数部データXr 及び虚数部デ
ータXi は、データ遅延器28によって遅延された後、
複素演算部20に入力される。データ遅延器28は、入
力信号の実数部データXr 及び虚数部データXi の入力
のタイミングを、エラーデータ生成部10によってエラ
ーデータが生成されるのに要する遅延時間に対して調整
するために設けられている。入力信号の実数部データX
r は第5のデータ保持器26aによって保持される一
方、入力信号の虚数部データXi は第6のデータ保持器
26bによって保持される。
After the real part data X r and the imaginary part data X i of the input signal are delayed by the data delay 28,
It is input to the complex operation unit 20. Data delay unit 28, the timing of the input of the real part data X r and imaginary part data X i of the input signal, in order to adjust the delay time required for the error data is generated by the error data generation unit 10 Is provided. Real part data X of input signal
r is held by the fifth data holder 26a, while the imaginary part data X i of the input signal is held by the sixth data holder 26b.

【0083】エラーデータ生成部10から出力されたエ
ラーデータEIは第7のデータ保持器27aによって保
持される一方、エラーデータEQは第8のデータ保持器
27bによって保持される。
The error data EI output from the error data generator 10 is held by the seventh data holder 27a, while the error data EQ is held by the eighth data holder 27b.

【0084】第1のデータ選択器22aは、データ選択
制御信号31に従って、第3のデータ保持器25aによ
って保持された等化係数の実数部データCn,r 及び第4
のデータ保持器25bによって保持された等化係数の虚
数部データCn,i のいずれか一方を選択出力する。第2
のデータ選択器22bは、データ選択制御信号31に従
って、第5のデータ保持器26aによって保持された入
力信号の実数部データXr 及び第6のデータ保持器26
bによって保持された入力信号の虚数部データXi のい
ずれか一方を選択出力する。第3のデータ選択器22c
は、データ選択制御信号31に従って、第7のデータ保
持器27aによって保持されたエラーデータEI及び第
8のデータ保持器27bによって保持されたエラーデー
タEQのいずれか一方を選択出力する。反数データ生成
器13は、外部から与えられたステップサイズαの反数
データを生成して出力する。
The first data selector 22a outputs the real part data C n, r of the equalization coefficient held by the third data holder 25a and the fourth data in accordance with the data selection control signal 31.
And selectively outputs one of the imaginary part data C n, i of the equalization coefficient held by the data holding unit 25b. Second
The data selector 22b, according to the data selection control signal 31, the real part data X r and sixth data cage of the fifth input signal held by the data holding unit 26a of 26
b) selects and outputs one of the imaginary part data X i of the input signal held by b. Third data selector 22c
Selects and outputs one of the error data EI held by the seventh data holder 27a and the error data EQ held by the eighth data holder 27b in accordance with the data selection control signal 31. The reciprocal data generator 13 generates and outputs reciprocal data having a step size α given from the outside.

【0085】第1〜第3のデータ選択器22a〜22c
の出力データ及び反数データ生成器23の出力データ
は、積和手段24に出力される。
First to third data selectors 22a to 22c
And the output data of the reciprocal data generator 23 are output to the product-sum means 24.

【0086】乗算器24aは、第2のデータ選択器22
bの出力データ、第3のデータ選択器22cの出力デー
タ及び反数データ生成器23の出力データを乗算し、そ
の乗算結果をデータ分岐器24bに出力する。データ分
岐器24bは、データ選択制御信号31に従って、入力
されたデータを第1のデータ保持器24c及び第2のデ
ータ保持器24dのいずれかに出力する。
The multiplier 24a is connected to the second data selector 22
b, the output data of the third data selector 22c, and the output data of the reciprocal data generator 23, and outputs the multiplication result to the data branching unit 24b. The data branching unit 24b outputs the input data to one of the first data holding unit 24c and the second data holding unit 24d according to the data selection control signal 31.

【0087】第1のデータ保持器24cは、データ分岐
器24bから出力されたデータを保持した後、加算器2
4fに出力する。第2のデータ保持器24dは、データ
分岐器24bから出力されたデータを保持した後、反数
データ生成器24eに出力する。反数データ生成器24
eは、第2のデータ保持器24dから出力されたデータ
を入力とし、データ選択制御信号31に従って、入力デ
ータの反数データを生成して出力するか又は入力データ
をそのまま出力する。
After holding the data output from the data branching unit 24b, the first data holding unit 24c
Output to 4f. The second data holding unit 24d holds the data output from the data branching unit 24b, and then outputs the data to the reciprocal data generator 24e. Reciprocal data generator 24
“e” receives the data output from the second data holding unit 24 d as input and generates and outputs the reciprocal data of the input data according to the data selection control signal 31 or outputs the input data as it is.

【0088】加算器24fは、第1のデータ選択器22
aの出力データ、第1のデータ保持器24cの出力デー
タ及び反数データ生成器24eの出力データを加算し、
加算結果を新たな等化係数として出力する。
The adder 24f is connected to the first data selector 22
a, the output data of the first data holder 24c and the output data of the reciprocal data generator 24e, and
The addition result is output as a new equalization coefficient.

【0089】具体的には、式(8)及び(9)に従った
等化係数の更新の動作は、以下のようになる。
More specifically, the operation of updating the equalization coefficient according to equations (8) and (9) is as follows.

【0090】まず、信号の実数部データXr を入力する
と共に、エラーデータ生成部10によってエラーデータ
EIを計算する。そして、乗算器24aによって「(−
α)×Xr ×EI」を計算し、計算結果を第1のデータ
保持器24cによって保持する。
[0090] First, while inputting the real part data X r of the signals, calculates the error data EI by the error data generation unit 10. Then, “(−
α) × X r × EI ”is calculated, and the calculation result is held by the first data holding unit 24c.

【0091】次に、信号の虚数部データXi を入力する
と共に、エラーデータ生成部10によってエラーデータ
EQを計算する。そして、乗算器24aによって「(−
α)×Xi ×EQ」を計算し、計算結果を第2のデータ
保持器24dによって保持する。
Next, the imaginary part data X i of the signal is input, and the error data generator 10 calculates the error data EQ. Then, “(−
α) × X i × EQ ”is calculated, and the calculation result is held by the second data holding unit 24d.

【0092】最後に、加算器24fによって「Cn,r
(−α)×Xr ×EI+(−α)×Xi ×EQ」を計算
し、新たな等化係数の実数部データCn+1,r とする。こ
れらの動作により、式(8)に従った等化係数の実数部
データの更新が行われる。
Finally, “C n, r +
(-Α) × X r × EI + (- α) × X i × EQ "is calculated, and the real part data C n + 1, r of the new equalization coefficients. By these operations, the real part data of the equalization coefficient is updated according to the equation (8).

【0093】また、信号の実数部データXr を入力する
と共に、エラーデータ生成部10によってエラーデータ
EQを計算する。そして、乗算器24aによって「(−
α)×Xr ×EQ」を計算し、計算結果を第1のデータ
保持器24cによって保持する。
[0093] In addition, inputs the real part data X r of the signals, calculates the error data EQ by the error data generation unit 10. Then, “(−
α) × X r × EQ ”is calculated, and the calculation result is held by the first data holding unit 24c.

【0094】次に、信号の虚数部データXi を入力する
と共に、エラーデータ生成部10によってエラーデータ
EIを計算する。そして、乗算器24aによって「(−
α)×Xi ×EI」を計算し、計算結果を第2のデータ
保持器24dによって保持し、反数データ生成器24e
によって「α×Xi ×EI」(=−(−α)×Xi ×E
I)を求める。
Next, the imaginary part data X i of the signal is input, and the error data generator 10 calculates the error data EI. Then, “(−
α) × X i × EI ”, the result of the calculation is held by the second data holding unit 24d, and the reciprocal data generating unit 24e
Is given by “α × X i × EI” (= − (− α) × X i × E
Find I).

【0095】最後に、加算器24fによって「Cn,i
(−α)×Xr ×EQ+α×Xi ×EI」を計算し、新
たな等化係数の虚数部データCn+1,i とする。これらの
動作により、式(9)に従った等化係数の虚数部データ
の更新が行われる。
Finally, “C n, i +
(-Α) × X r × EQ + α × X i × EI "is calculated, and the imaginary part data C n + 1, i of the new equalization coefficients. By these operations, the imaginary part data of the equalization coefficient is updated according to the equation (9).

【0096】図7は図4に示す等化係数装置の動作を示
すタイミングチャートである。図7に示すように、第1
のデータ選択器22aはデータ選択制御信号31に従っ
て、等化係数の実数部データ及び虚数部データのいずれ
か一方を適宜選択し、第2のデータ選択器22bはデー
タ選択制御信号31に従って、入力信号の実数部データ
及び虚数部データのいずれか一方を適宜選択し、第3の
データ選択器22cはデータ選択制御信号31に従っ
て、エラーデータEI及びEQのいずれか一方を選択す
る。また、反数データ生成器24eはデータ選択制御信
号31に従って、第2のデータ保持器24dの保持デー
タの反数データを生成するか否かを切り替える。このよ
うな動作によって、等化係数の実数部データ及び虚数部
データが交互に出力される。
FIG. 7 is a timing chart showing the operation of the equalization coefficient device shown in FIG. As shown in FIG.
The data selector 22a selects one of the real part data and the imaginary part data of the equalization coefficient as appropriate according to the data selection control signal 31, and the second data selector 22b selects the input signal according to the data selection control signal 31. , The third data selector 22c selects one of the error data EI and EQ according to the data selection control signal 31. The reciprocal data generator 24e switches whether to generate reciprocal data of the data held in the second data holder 24d according to the data selection control signal 31. By such an operation, the real part data and the imaginary part data of the equalization coefficient are output alternately.

【0097】以上説明したように、本実施形態に係る波
形等化係数生成装置によると、等化係数の実数部データ
又は虚数部データを選択して更新し、また更新する際に
入力信号及びエラーデータを適宜選択することにより、
装置内の乗算器及び加算器の数を大幅に削減することが
できる。
As described above, according to the waveform equalization coefficient generating apparatus according to the present embodiment, the real part data or the imaginary part data of the equalization coefficient is selected and updated, and the input signal and the error when updating are selected. By selecting the data appropriately,
The number of multipliers and adders in the device can be greatly reduced.

【0098】また、エラーデータが所定値になる信号に
対してエラーデータを格納する必要がないので、エラー
データ生成部内のROMの記憶容量を大幅に削減するこ
とができる。
Further, since it is not necessary to store error data for a signal whose error data has a predetermined value, the storage capacity of the ROM in the error data generator can be greatly reduced.

【0099】(第2の実施形態)以下、本発明の第2の
実施形態について図面を参照しながら説明する。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to the drawings.

【0100】図8は本発明の第2の実施形態に係る波形
等化係数生成装置の構成を示すブロック図である。図8
において、図4に示す波形等化係数生成装置と異なるの
は、エラーデータ生成部10内の座標判定器11から出
力されたストップデータ信号30が、複素演算部20内
の乗算器24Aに入力される点である。これ以外の構成
は、図4に示す波形等化係数生成装置と同様であり、共
通する構成要素には同一の符号を付している。
FIG. 8 is a block diagram showing a configuration of a waveform equalization coefficient generator according to the second embodiment of the present invention. FIG.
4 is different from the waveform equalization coefficient generation device shown in FIG. 4 in that the stop data signal 30 output from the coordinate determination unit 11 in the error data generation unit 10 is input to the multiplier 24A in the complex operation unit 20. It is a point. Other configurations are the same as those of the waveform equalization coefficient generation device shown in FIG. 4, and common components are denoted by the same reference numerals.

【0101】図8に示す波形等化係数生成装置につい
て、その動作を説明する。
The operation of the waveform equalization coefficient generator shown in FIG. 8 will be described.

【0102】エラーデータ生成部10については、第1
の実施形態と同様であり、座標判定器11から出力され
たストップデータ信号30が乗算手段24Aにも入力さ
れる点のみ異なる。
The error data generator 10 has the first
This embodiment is the same as the first embodiment except that the stop data signal 30 output from the coordinate determiner 11 is also input to the multiplying means 24A.

【0103】次に、複素演算部20の動作について説明
する。データ分岐器21,データ選択手段22,反数デ
ータ生成器23の動作は、第1の実施形態と同様であ
る。第2のデータ選択器22bの出力データ、第3のデ
ータ選択器22cの出力データ及び反数データ生成器2
3の出力データは、乗算器24Aに入力される。
Next, the operation of the complex operation unit 20 will be described. The operations of the data splitter 21, the data selection means 22, and the reciprocal data generator 23 are the same as in the first embodiment. The output data of the second data selector 22b, the output data of the third data selector 22c, and the reciprocal data generator 2
The output data of No. 3 is input to the multiplier 24A.

【0104】乗算器24Aは、エラーデータ生成部10
内の座標判定器11からストップデータ信号30が出力
されたときは、第3のデータ選択器22cから出力され
たエラーデータが「0」であると判断し、乗算を行わず
にデータとして「0」を出力する。一方、座標判定器1
1からストップデータ信号30が出力されていないとき
は、入力された3つのデータを乗算して、乗算結果を出
力する。積和手段24の他の構成要素の動作は、第1の
実施形態と同様である。
The multiplier 24A includes an error data generator 10
When the stop data signal 30 is output from the coordinate determiner 11 in the above, it is determined that the error data output from the third data selector 22c is “0”, and “0” is output as data without performing multiplication. Is output. On the other hand, the coordinate determiner 1
When the stop data signal 30 is not output from 1, the input data is multiplied and the multiplication result is output. The operation of the other components of the sum of products means 24 is the same as that of the first embodiment.

【0105】以上説明したように、本実施形態に係る波
形等化係数生成装置によると、乗算器24Aは、第3の
データ選択器22cから出力されたエラーデータが
「0」であるとき乗算を行わずに「0」を出力する。し
たがって、装置全体の消費電力を大幅に低減することが
できる。STOP&GOアルゴリズムにおいてフラグf
r又はfi が0になる確率は1/2であるため、ストッ
プデータ信号が出力される確率も1/2であるので、消
費電力も約1/2になる。
As described above, according to the waveform equalization coefficient generator according to the present embodiment, the multiplier 24A performs the multiplication when the error data output from the third data selector 22c is “0”. "0" is output without performing. Therefore, the power consumption of the entire device can be significantly reduced. Flag f in STOP & GO algorithm
Since the probability r or the f i is 0 is 1/2, the probability that the stop data signal is output is also at 1/2, the power consumption becomes about 1/2.

【0106】なお、第1及び第2の実施形態に係る波形
等化係数生成装置は、ディジタルフィルタのタップ毎に
設けてもよいし、各タップに共通して用いるように設け
てもよい。
The waveform equalization coefficient generator according to the first and second embodiments may be provided for each tap of the digital filter, or may be provided so as to be commonly used for each tap.

【0107】なお、第1及び第2の実施形態に係るエラ
ーデータ生成部10は、第1及び第2の実施形態に係る
複素演算部20と共に用いられるだけでなく、他の構成
の複素演算部、例えば等化係数の更新を実数部データと
虚数部データとで別の演算器で行うような複素演算部と
共に用いても構わない。
The error data generation unit 10 according to the first and second embodiments is used not only with the complex operation unit 20 according to the first and second embodiments but also with a complex operation unit having another configuration. For example, it may be used together with a complex operation unit in which the equalization coefficient is updated with the real part data and the imaginary part data by another arithmetic unit.

【0108】なお、入力信号Xr ,Xi の代わりに、等
化されかつAFC/APCが行われてから再びディジタ
ル等化器に戻された信号を用いる場合でも、同様の効果
が得られる。
The same effect can be obtained by using, instead of the input signals X r and X i , a signal that has been equalized and returned to the digital equalizer after AFC / APC has been performed.

【0109】(第1の変形例)図9は本発明の第1及び
第2の実施形態に係る波形等化係数生成装置におけるエ
ラーデータ生成部10の第1の変形例の構成を示すブロ
ック図である。図9に示すように、本変形例に係るエラ
ーデータ生成部10Aは、第1のビット反転器51a及
び第1のデータ選択器51bからなる座標データ選択部
51、誤差評価データ格納器52、並びに第2のビット
反転器53a及び第2のデータ選択器53bからなるエ
ラーデータ選択部53によって構成される。エラーデー
タ生成部10Aはさらに、入力信号の実数部データ(座
標データの実軸成分)Xr 、入力信号の虚数部データ
(座標データの虚軸成分)Xi を一旦保持して順に出力
するバッファ54、及び求められたエラーデータEI及
びEQを一旦保持するバッファ55を備えている。また
図10は誤差評価データ格納器52の内部構成を示すブ
ロック図である。
(First Modification) FIG. 9 is a block diagram showing a configuration of a first modification of the error data generator 10 in the waveform equalization coefficient generator according to the first and second embodiments of the present invention. It is. As shown in FIG. 9, the error data generation unit 10A according to the present modification includes a coordinate data selection unit 51 including a first bit inverter 51a and a first data selector 51b, an error evaluation data storage 52, and The error data selector 53 includes a second bit inverter 53a and a second data selector 53b. Error data generation unit 10A further includes (real axis component of the coordinates data) the real part data of the input signal X r, (imaginary axis component of the coordinate data) imaginary part data of the input signal buffer that outputs the X i once to sequentially hold 54, and a buffer 55 for temporarily storing the obtained error data EI and EQ. FIG. 10 is a block diagram showing the internal configuration of the error evaluation data storage 52.

【0110】第1の実施形態と同様に式(8)及び
(9)にしたがって等化係数の更新を行うものとして、
図9に示すエラーデータ生成部10Aの動作を図11に
示すフローチャートを参照して説明する。ここでは、座
標データの実軸成分Xr からエラーデータEIを求める
場合を例にとって説明する。
As in the first embodiment, assuming that the equalization coefficient is updated in accordance with equations (8) and (9),
The operation of the error data generation unit 10A shown in FIG. 9 will be described with reference to the flowchart shown in FIG. Here, a case of obtaining the error data EI from the real axis component X r coordinate data as an example.

【0111】多値QAM変調のI−Q座標平面におい
て、各座標点の座標データ及び各座標点に対してSTO
P&GOアルゴリズムにより求められるエラーデータ
は、共に2進数表現した場合に、そのビット反転した値
同士も対応する。例えば、座標データ“00”に対応す
るエラーデータが“100”であるとき、座標データ
“11”に対応するエラーデータは“011”となる関
係がある。本実施形態はこのような関係を利用してエラ
ーデータの処理を行うものである。またこのような関係
を利用することによって、誤差評価データ格納器52
は、各多値モードに対して、すべての座標点の中で座標
データの符号が正でありかつエラーフリー領域外にある
ものについての誤差評価データのみを格納しておけばよ
いことになる。
On the IQ coordinate plane of the multilevel QAM modulation, the coordinate data of each coordinate point and the STO
When both error data obtained by the P & GO algorithm are expressed in binary numbers, their bit-inverted values also correspond to each other. For example, when the error data corresponding to the coordinate data “00” is “100”, the error data corresponding to the coordinate data “11” is “011”. In this embodiment, error data is processed using such a relationship. Also, by utilizing such a relationship, the error evaluation data storage 52
Means that, for each multi-valued mode, only the error evaluation data for the coordinate data of which the sign of the coordinate data is positive and out of the error free area among all the coordinate points need be stored.

【0112】まずステップS31においてQAMの多値
モードを選択する。いま図9に示すエラーデータ生成部
10Aは、16QAM、32QAM、64QAM及び2
56QAMのいずれにも対応可能なように構成されてい
るものとする。外部から与えられるモード選択信号SL
は、多値QAMのうち16QAM、32QAM、64Q
AM、256QAMのいずれか1つを選択するよう指示
する信号であり、誤差評価データ格納器52に入力され
る。誤差評価データ格納器52は図10に示すように、
QAMの各多値モードに対応した誤差評価データを記憶
する誤差データ格納バンク52b,52b,…を備えて
おり、誤差評価データを読み出すときに参照する誤差デ
ータ格納バンク52bが、モード選択信号SLの指示に
したがって選択される。各誤差データ格納バンク52b
は、対応する各多値モードについて、すべての座標点の
中で座標データの符号が正でありかつエラーフリー領域
外にあるものについての誤差評価データのみを格納して
いる。
First, in step S31, the multi-value mode of QAM is selected. Now, the error data generation unit 10A shown in FIG.
It is assumed that the configuration is such that it can support any of 56QAM. Mode selection signal SL given from outside
Is 16QAM, 32QAM, 64Q among multi-value QAM
A signal for instructing to select one of AM and 256QAM, and is input to the error evaluation data storage 52. The error evaluation data storage 52 is, as shown in FIG.
Are provided for storing error evaluation data corresponding to each multi-level mode of the QAM. The error data storage bank 52b to be referred to when reading the error evaluation data is provided by the mode selection signal SL. Selected according to instructions. Each error data storage bank 52b
Stores, for each corresponding multi-value mode, only the error evaluation data of the coordinate data of which the sign of the coordinate data is positive and out of the error free area among all the coordinate points.

【0113】座標データXr は座標データ選択部51に
入力され(ステップS32)、第1のビット反転器51
aによってビット反転される。第1のデータ選択器51
bは座標データXr の符号ビットである最上位ビット
(MSB)を選択制御信号として、座標データXr 又は
第1のビット反転器51aから出力された反転座標デー
タ/Xr のいずれか一方を選択出力する(ステップS3
3,S35)と共に、座標データXr を反転したか否か
を示す反転表示信号S1を出力する(ステップS34,
S36)。例えば、選択制御信号が“0”のとき(座標
データXr が正のとき)は座標データXr を選択出力す
ると共に反転表示信号S1として“0”を出力する一
方、選択制御信号が“1”のとき(座標データXr が負
のとき)は反転座標データ/Xr を選択出力すると共に
反転表示信号S1として“1”を出力する。ここまでの
動作は図12に示すI−Q座標平面においてI軸方向の
処理を考えた場合、座標データが正であるか負であるか
を判断していることに相当する。図12において、丸で
囲んだ黒丸はサトーエラーの基準点、黒丸は誤差判定基
準データによってその位置が示される信号点、破線は座
標判定基準データによって示されるスライスレベルに相
当する。このような動作によってステップS32〜S3
6が行われる。
The coordinate data Xr is input to the coordinate data selection section 51 (step S32), and the first bit inverter 51
The bit is inverted by a. First data selector 51
b is the most significant bit (MSB) selecting control signal which is the sign bit of the coordinate data X r, one of the inverted coordinate data / X r outputted from the coordinate data X r or the first bit inverter 51a Selectively output (Step S3
(S3, S35), and outputs an inverted display signal S1 indicating whether or not the coordinate data Xr has been inverted (step S34,
S36). For example, when the selection control signal is "0" (when the coordinate data Xr is positive), the coordinate data Xr is selectively output and "0" is output as the inverted display signal S1, while the selection control signal is "1". (When the coordinate data Xr is negative), the inverted coordinate data / Xr is selectively output and "1" is output as the inverted display signal S1. The operation up to this point corresponds to determining whether the coordinate data is positive or negative when considering processing in the I-axis direction on the IQ coordinate plane shown in FIG. In FIG. 12, a black circle surrounded by a circle corresponds to a reference point of the SATO error, a black circle corresponds to a signal point whose position is indicated by the error judgment reference data, and a broken line corresponds to a slice level indicated by the coordinate judgment reference data. By such an operation, steps S32 to S3
6 is performed.

【0114】誤差評価データ格納器52は、座標データ
選択部51から出力された座標データXr 又は反転座標
データ/Xr を入力とし、モード選択信号SLによって
選択された誤差データ格納バンク52bを参照して、選
択された多値モードに対応するI−Q座標平面を想定し
たときの座標データXr 又は反転座標データ/Xr に対
応する誤差評価データDEを出力する。ただし、座標デ
ータXr 又は反転座標データ/Xr が図13に示す斜線
部分のようなエラーフリー領域に属するとき(S37)
は誤差評価データは“0”であるので、座標認識器52
aは、座標データXr 又は反転座標データ/Xr がエラ
ーフリー領域に属するときはエラーフリー信号S2とし
て“1”を出力する(S38)。このとき、データ選択
器52cは、1つ前の座標データXr 又は反転座標デー
タ/Xr に対して出力された誤差評価データDEを保持
する。一方、座標データXr 又は反転座標データ/Xr
がエラーフリー領域に属さないときは座標認識器52a
はエラーフリー信号S2として“0”を出力し(S4
0)、データ選択器52cは座標データXr 又は反転座
標データ/Xr に対応した誤差評価データDEを出力す
る(S39)。このような動作によってステップS37
〜S40が行われる。
[0114] Error evaluation data storage unit 52 receives as input the coordinate data X r or inverted coordinate data / X r outputted from the coordinate data selecting section 51, referring to the error data storage banks 52b selected by the mode selection signal SL Then , the error evaluation data DE corresponding to the coordinate data Xr or the inverted coordinate data / Xr assuming the IQ coordinate plane corresponding to the selected multi-value mode is output. However, when the coordinate data X r or inverted coordinate data / X r belongs to an error-free region, such as a hatched portion shown in FIG. 13 (S37)
Since the error evaluation data is “0”, the coordinate recognizer 52
a outputs "1" as the error-free signal S2 when the coordinate data Xr or the inverted coordinate data / Xr belongs to the error-free area (S38). At this time, the data selector 52c holds the error evaluation data DE output for the immediately preceding coordinate data Xr or the inverted coordinate data / Xr . On the other hand, coordinate data Xr or inverted coordinate data / Xr
Is not in the error-free area, the coordinate recognizer 52a
Outputs “0” as the error-free signal S2 (S4
0), the data selector 52c outputs the error evaluation data DE that correspond to the coordinate data X r or inverted coordinate data / X r (S39). By such an operation, step S37 is performed.
To S40 are performed.

【0115】誤差評価データDEはエラーデータ選択部
53に入力され、第2のビット反転器53aによってビ
ット反転される。第2のデータ選択器53bは、座標デ
ータ選択部51から出力された反転表示信号S1及び誤
差評価データ格納器52から出力されたエラーフリー信
号S2を選択制御信号として、誤差評価データDE、第
2のビット反転器53aから出力された反転誤差評価デ
ータ/DE、又はデータ“0”のいずれか1つを選択出
力する(ステップS41〜S45)。第2のデータ選択
器53bから選択出力されたデータは、エラーデータE
Iとしてエラーデータ選択部53から出力される。
The error evaluation data DE is input to the error data selection section 53, and the bit is inverted by the second bit inverter 53a. The second data selector 53b uses the inverted display signal S1 output from the coordinate data selection unit 51 and the error-free signal S2 output from the error evaluation data storage 52 as selection control signals, and uses the error evaluation data DE and the second And outputs one of the inversion error evaluation data / DE output from the bit inverter 53a and the data "0" (steps S41 to S45). The data selectively output from the second data selector 53b is the error data E
It is output from the error data selection unit 53 as I.

【0116】エラーフリー信号S2が“1”のとき(座
標データXr 又は反転座標データ/Xr がエラーフリー
領域内にあるとき)は、エラーデータEIとしてデータ
“0”を出力する(ステップS42)。またエラーフリ
ー信号S2が“0”の場合(座標データXr 又は反転座
標データ/Xr がエラーフリー領域外にあるとき)は、
反転表示信号S1が“0”のときは誤差評価データDE
をそのままエラーデータEIとして出力する(ステップ
S45)一方、反転表示信号S2が“1”のときは反転
誤差評価データ/DEをエラーデータEQとして出力す
る(ステップS44)。
When the error free signal S2 is "1" (when the coordinate data Xr or the inverted coordinate data / Xr is in the error free area), data "0" is output as error data EI (step S42). ). When the error free signal S2 is "0" (when the coordinate data Xr or the inverted coordinate data / Xr is outside the error free area),
When the inverted display signal S1 is "0", the error evaluation data DE
Is output as it is as error data EI (step S45), while when the inverted display signal S2 is "1", the inverted error evaluation data / DE is output as error data EQ (step S44).

【0117】ステップS41〜S45に示すようなエラ
ーデータ選択部53の動作は、図12に示すI−Q座標
平面においてI軸方向の処理を考えた場合、反転表示信
号S1が“0”のときは座標平面上の座標データの符号
が正であるため予め誤差評価データ格納器52に格納さ
れていた正の座標データに対する誤差評価データDEを
そのままエラーデータEIとして出力する一方、反転表
示信号S1が“1”のときは座標平面上の座標データの
符号が負であるため予め誤差評価データ格納器52に格
納されていた正の座標データに対する誤差評価データD
Eをビット反転した値/DEをエラーデータEIとして
出力することに相当する。
The operation of the error data selection unit 53 as shown in steps S41 to S45 is performed when the inverted display signal S1 is "0" in consideration of the processing in the I-axis direction on the IQ coordinate plane shown in FIG. Since the sign of the coordinate data on the coordinate plane is positive, the error evaluation data DE for the positive coordinate data previously stored in the error evaluation data storage 52 is output as it is as the error data EI, while the inverted display signal S1 is When the value is “1”, the sign of the coordinate data on the coordinate plane is negative, so that the error evaluation data D for the positive coordinate data stored in advance in the error evaluation data storage 52 is stored.
This corresponds to outputting a value / DE obtained by bit-inverting E as error data EI.

【0118】座標データXi からエラーデータEQを求
める場合も、同様の動作によって行うことができる。
[0118] Also the case of obtaining the error data EQ from the coordinate data X i, can be carried out by the same operation.

【0119】以上のように本変形例によると、エラーフ
リー領域外に存在する座標データに対応する誤差評価デ
ータの絶対値のみを格納しておけばよいので、エラーデ
ータ生成部が要する記憶容量を大幅に削減することがで
き、小規模な回路構成によって波形等化係数生成装置を
実現することができる。
As described above, according to the present modification, only the absolute value of the error evaluation data corresponding to the coordinate data existing outside the error-free area needs to be stored, so that the storage capacity required by the error data generation unit is reduced. The waveform equalization coefficient generation device can be realized by a small-scale circuit configuration.

【0120】(第2の変形例)図14は本発明の第1及
び第2の実施形態に係る波形等化係数生成装置における
エラーデータ生成部10Bの第2の変形例の構成を示す
ブロック図である。図14に示すように、本変形例に係
るエラーデータ生成部10Bは、LMSエラー生成器4
1、サトーエラー生成器42、基準データ格納器43及
びエラーデータ選択部44によって構成される。エラー
データ生成部10Bはさらに、入力信号の実数部データ
(座標データの実軸成分)Xr 、入力信号の虚数部デー
タ(座標データの虚軸成分)Xi を一旦保持して順に出
力するバッファ44、及び求められたエラーデータEI
及びEQを一旦保持するバッファ45を備えている。
(Second Modification) FIG. 14 is a block diagram showing the configuration of a second modification of the error data generator 10B in the waveform equalization coefficient generator according to the first and second embodiments of the present invention. It is. As shown in FIG. 14, the error data generation unit 10B according to the present modification includes the LMS error generator 4
1, a SATO error generator 42, a reference data storage 43, and an error data selector 44. Error data generation unit 10B further (real axis component of the coordinates data) the real part data of the input signal X r, (imaginary axis component of the coordinate data) imaginary part data of the input signal buffer that outputs the X i once to sequentially hold 44, and the obtained error data EI
And a buffer 45 for temporarily holding the EQ.

【0121】図14において、LMSエラー生成器41
は等化信号の座標データXr ,XiからLMSエラーデ
ータSLMSを生成するものであり、第1の反数生成器
41a、第1のデータ選択器41b、座標データ判定器
41c及び第1の加算器41dによって構成されてい
る。サトーエラー生成器42は等化信号の座標データX
r ,Xi からサトーエラーデータを生成し、生成したサ
トーエラーデータの符号ビットである最上位ビットをサ
トーエラー符号信号SATOとして出力するものであ
り、第2の反数生成器42a、第3の反数生成器42
b、第2のデータ選択器42c及び第2の加算器42d
によって構成されている。基準データ格納器43は、サ
トーエラーデータを生成する基準となるサトーエラー基
準データSS、LMSエラーデータSLMSを生成する
基準となる誤差判定基準データSE、及び座標データX
r ,Xi のI−Q座標平面における位置を判定する基準
となる座標判定基準データSCを、モード選択信号SL
によって指定されたQAMの各多値モードに対応した形
で出力する。エラーデータ選択部44は、LMSエラー
生成器41から出力されたLMSエラーデータSLMS
とサトーエラー生成器42から出力されたサトーエラー
符号信号SATOを用いて誤差判定を行いエラーデータ
EI,EQを出力するものであり、第3のデータ選択器
44a及び排他的論理和回路44bによって構成されて
いる。
In FIG. 14, an LMS error generator 41
Coordinate data X r of the equalized signal, which generates an LMS error data SLMS from X i, the first inverse number generator 41a, the first data selector 41b, the coordinate data judging unit 41c and the first It is constituted by an adder 41d. The SATO error generator 42 calculates the coordinate data X of the equalized signal.
r, to generate the Sato error data from X i, the most significant bit is the sign bit of the generated Sato error data to output the result as a Sato error code signals SATO, a second inverse number generator 42a, the third Reciprocal generator 42
b, second data selector 42c and second adder 42d
It is constituted by. The reference data storage 43 stores Sato error reference data SS serving as a reference for generating Sato error data, error determination reference data SE serving as a reference for generating LMS error data SLMS, and coordinate data X.
r, the X i of I-Q coordinate coordinate determination reference data SC which position the determining criterion in the plane, the mode selection signal SL
Is output in a form corresponding to each multi-level mode of QAM specified by. The error data selection unit 44 receives the LMS error data SLMS output from the LMS error generator 41.
And an error determination using the SATO error code signal SATO output from the SATO error generator 42 to output error data EI and EQ, and is constituted by a third data selector 44a and an exclusive OR circuit 44b. Have been.

【0122】第1の実施形態と同様に式(8)及び
(9)にしたがって等化係数の更新を行うものとして、
図14に示すエラーデータ生成部10の動作を図15に
示すフローチャートを参照して説明する。ここでは、座
標データの実軸成分Xr からエラーデータEIを求める
場合を例にとって説明する。
As in the first embodiment, it is assumed that the equalization coefficient is updated in accordance with the equations (8) and (9).
The operation of the error data generator 10 shown in FIG. 14 will be described with reference to the flowchart shown in FIG. Here, a case of obtaining the error data EI from the real axis component X r coordinate data as an example.

【0123】まずステップS11においてQAMの多値
モードを選択する。いま図14に示すエラーデータ生成
部10は、16QAM、32QAM、64QAM及び2
56QAMのいずれにも対応可能なように構成されてい
るものとする。外部から与えられるモード選択信号SL
は、多値QAMのうち16QAM、32QAM、64Q
AM、256QAMのいずれか1つを選択するよう指示
する信号であり、基準データ格納器43に入力される。
First, in step S11, the QAM multi-value mode is selected. The error data generator 10 shown in FIG. 14 now has 16 QAM, 32 QAM, 64 QAM,
It is assumed that the configuration is such that it can support any of 56QAM. Mode selection signal SL given from outside
Is 16QAM, 32QAM, 64Q among multi-value QAM
A signal for instructing to select one of AM and 256QAM, and is input to the reference data storage 43.

【0124】次にステップS12において、サトーエラ
ー基準データSS及び座標判定基準データSCをステッ
プS11で選択した多値モードにしたがって設定する。
基準データ格納器43は表1に示すような各多値モード
に対応したデータを格納しており、モード選択信号SL
によって指示されたQAMの多値モードに応じてサトー
エラー基準データSS及び座標判定基準データSCを選
択出力する。例えば64QAMが指示された場合、座標
判定基準データSCとしては表1に示すような3つのデ
ータが基準データ格納器43から出力される。
Next, in step S12, the Sato error reference data SS and the coordinate determination reference data SC are set according to the multi-value mode selected in step S11.
The reference data storage 43 stores data corresponding to each multi-level mode as shown in Table 1, and a mode selection signal SL
Select and output the SATO error reference data SS and the coordinate determination reference data SC in accordance with the multi-level mode of QAM specified by the above. For example, when 64QAM is specified, three data as shown in Table 1 are output from the reference data storage 43 as the coordinate determination reference data SC.

【0125】[0125]

【表1】 [Table 1]

【0126】次にステップS13において座標データX
r を入力する。以下のステップで座標データXr につい
てLMSエラー及びサトーエラーがそれぞれ生成され
る。
Next, in step S13, the coordinate data X
Enter r . LMS error and Sato error is generated respectively for the coordinate data X r in the following steps.

【0127】(LMSエラー生成工程)LMSエラー生
成器41によってステップS14〜S20からなるLM
Sエラー生成工程が行われる。まず第1の反数生成器4
1aは、基準データ格納器43から出力された座標判定
基準データSCを、これらの各データと絶対値が等しく
正負の符号が反転したデータである反数座標判定基準デ
ータ−SCに変換して出力する。次に第1のデータ選択
器41bは、座標データXr の符号ビットである最上位
ビット(MSB)を選択制御信号として、基準データ格
納器43から出力された座標判定基準データSC又は第
1の反数生成器41aから出力された反数座標判定基準
データ−SCのいずれか一方を選択して出力する。例え
ば、選択制御信号が“0”のとき(座標データXr が正
のとき)座標判定基準データSCを選択出力する一方、
選択制御信号が“1”のとき(座標データXr が負のと
き)、反数座標判定基準データ−SCを選択出力する。
このような動作によって、ステップS14,S15が行
われる。
(LMS Error Generating Step) The LM consisting of steps S14 to S20 is generated by the LMS error generator 41.
An S error generation step is performed. First, the first reciprocal generator 4
1a converts the coordinate determination reference data SC output from the reference data storage 43 into reciprocal coordinate determination reference data -SC, which is data in which the absolute value is equal to each of these data and the sign is inverted, and is output. I do. Next, the first data selector 41b uses the most significant bit (MSB), which is the sign bit of the coordinate data Xr, as a selection control signal and outputs the coordinate determination reference data SC output from the reference data storage 43 or the first counter data. One of the reciprocal coordinate determination reference data-SC output from the number generator 41a is selected and output. For example, when the selection control signal is “0” (when the coordinate data Xr is positive), the coordinate determination reference data SC is selectively output,
When the selection control signal is "1" (when the coordinate data Xr is negative), the reciprocal coordinate determination reference data -SC is selectively output.
Steps S14 and S15 are performed by such an operation.

【0128】座標データ判定器41cは、第1のデータ
選択器41bから選択出力された座標判定基準データS
C又は反数座標判定基準データ−SC及び座標データX
r を入力として、図12に示すようなI−Q座標平面上
において、座標判定基準データSC及び反数座標判定基
準データ−SCによって作られる座標範囲のいずれに属
するかを判定して、判定した結果を座標データ判定信号
SRとして出力する。図12において、丸で囲んだ黒丸
はサトーエラーの基準点、黒丸は誤差判定基準データに
よってその位置が示される信号点、破線は座標判定基準
データによって示されるスライスレベルに相当する。等
化信号の座標が破線で囲まれたどの範囲に含まれるかの
判定(ステップS16)は、各スライスレベルに相当す
る座標判定基準データと等化信号の座標データとを比較
することによって実現される。
The coordinate data judging unit 41c outputs the coordinate judging reference data S selected and output from the first data selector 41b.
C or reciprocal coordinate determination reference data-SC and coordinate data X
Using r as an input, it was determined which of the coordinate range created by the coordinate determination reference data SC and the reciprocal coordinate determination reference data -SC on the IQ coordinate plane as shown in FIG. The result is output as a coordinate data determination signal SR. In FIG. 12, a black circle surrounded by a circle corresponds to a reference point of the SATO error, a black circle corresponds to a signal point whose position is indicated by the error judgment reference data, and a broken line corresponds to a slice level indicated by the coordinate judgment reference data. The determination of the range of the coordinates of the equalized signal included in the broken line (step S16) is realized by comparing the coordinate determination reference data corresponding to each slice level with the coordinate data of the equalized signal. You.

【0129】座標データ判定器41cから出力された座
標データ判定信号SRは基準データ格納器43に入力さ
れ、基準データ格納器43は、座標データ判定信号SR
及びモード選択信号SLにしたがって、格納しているデ
ータの中から座標データ判定信号SRによって示された
座標範囲に対応する誤差判定基準データSEを選択出力
する。このような動作によってステップS17が行われ
る。
The coordinate data judgment signal SR output from the coordinate data judgment unit 41c is input to the reference data storage 43, and the reference data storage 43 outputs the coordinate data judgment signal SR.
In accordance with the mode selection signal SL, the error determination reference data SE corresponding to the coordinate range indicated by the coordinate data determination signal SR is selectively output from the stored data. Step S17 is performed by such an operation.

【0130】第1の反数生成器41aは、基準データ格
納器43から出力された誤差判定基準データSEを絶対
値が等しく正負の符号が反転したデータである反数誤差
判定基準データ−SEに変換して出力する。第1のデー
タ選択器41bは、座標データXr の符号ビットである
最上位ビット(MSB)を選択制御信号として、基準デ
ータ格納器43から出力された誤差判定基準データSE
又は第1の反数生成器41aから出力された反数誤差判
定基準データ−SEのいずれか一方を選択して出力す
る。例えば、選択制御信号が“0”のとき(座標データ
r が正のとき)誤差判定基準データSEを選択出力す
る一方、選択制御信号が“1”のとき(座標データXr
が負のとき)反数誤差判定基準データ−SEを選択出力
する。このような動作によって、ステップS18,S1
9が行われる。
The first reciprocal generator 41a converts the error judging reference data SE output from the reference data storage 43 into reciprocal error judging reference data -SE, which is data having the same absolute value and inverted signs. Convert and output. The first data selector 41b uses the most significant bit (MSB), which is the sign bit of the coordinate data Xr, as a selection control signal and outputs the error determination reference data SE output from the reference data storage 43.
Alternatively, one of the reciprocal error determination reference data -SE output from the first reciprocal generator 41a is selected and output. For example, when the selection control signal is "0" (when the coordinate data Xr is positive), the error determination reference data SE is selectively output, while when the selection control signal is "1" (the coordinate data Xr).
Is negative), the reciprocal error determination reference data -SE is selected and output. By such an operation, steps S18 and S1 are performed.
9 is performed.

【0131】第1の加算器41dは、第1のデータ選択
器41bから出力された誤差判定基準データSE又は反
数誤差判定基準データ−SEとサトーエラー生成器42
から出力された反数座標データ/Xr (座標データXr
と絶対値が等しく正負の符号が反転したデータ)とを加
算して、加算結果をLMSエラーデータSLMSとして
出力する。このような動作によってステップS20が行
われる。
The first adder 41d is connected to the error judgment reference data SE or the reciprocal error judgment reference data -SE output from the first data selector 41b and the Sato error generator 42.
Number counter output from the coordinate data / X r (coordinate data X r
And data having the same absolute value and the positive and negative signs inverted) and outputs the addition result as LMS error data SLMS. Step S20 is performed by such an operation.

【0132】(サトーエラー生成工程)サトーエラー生
成器42によってステップS21〜S23からなるサト
ーエラー生成工程が行われる。まず第2の反数生成器4
2aは、基準データ格納器43から出力されたサトーエ
ラー基準データSSを絶対値が等しく正負の符号が反転
したデータである反数サトーエラー基準データ−SSに
変換して出力する。次に第2のデータ選択器42cは、
座標データXr の符号ビットである最上位ビット(MS
B)を選択制御信号として、基準データ格納器43から
出力されたサトーエラー基準データSS又は第2の反数
生成器42aから出力された反数サトーエラー基準デー
タ−SSのいずれか一方を選択出力する。例えば、選択
制御信号が“0”のとき(座標データXr が正のとき)
サトーエラー基準データSSを選択出力する一方、選択
制御信号が“1”のとき(座標データXr が負のとき)
反数サトーエラー基準データ−SSを選択出力する。こ
のような動作によって、ステップS21,S22が行わ
れる。
(Sato error generation step) The Sato error generator 42 performs a Sato error generation step consisting of steps S21 to S23. First, the second reciprocal generator 4
2a converts the Sato error reference data SS output from the reference data storage 43 into reciprocal Sato error reference data -SS, which is data having the same absolute value and inverted signs. Next, the second data selector 42c
Most significant bit is the sign bit of the coordinate data X r (MS
Using B) as a selection control signal, one of the Sato error reference data SS output from the reference data storage 43 and the reciprocal Sato error reference data -SS output from the second reciprocal generator 42a is selectively output. I do. For example, when the selection control signal is “0” (when the coordinate data Xr is positive)
When the SATO error reference data SS is selectively output and the selection control signal is "1" (when the coordinate data Xr is negative)
Selectively output the reciprocal Sato error reference data -SS. Steps S21 and S22 are performed by such an operation.

【0133】第3の反数生成器42bは、反数座標デー
タ−Xr (座標データXr と絶対値が等しく正負の符号
が反転したデータ)を生成出力する。第2の加算器42
dは、第2のデータ選択器42cから選択出力されたサ
トーエラー基準データSS又は反数サトーエラー基準デ
ータ−SSと第3の反数生成器42bから出力された反
数座標データ−Xr とを加算してサトーエラーデータを
求め(ステップS23)、求めたサトーエラーデータの
符号を示す最上位ビットMSBをサトーエラー符号信号
SATOとして出力する。
The third reciprocal generator 42b generates and outputs reciprocal coordinate data -X r (data having the same absolute value as the coordinate data X r but with the positive and negative signs inverted). Second adder 42
d is Sato and error reference data SS or counter number Sato error criterion data -SS and inverse number coordinate data -X r output from the third inverse number generator 42b selectively output from the second data selector 42c Are added to obtain Sato error data (step S23), and the MSB indicating the sign of the obtained Sato error data is output as a Sato error code signal SATO.

【0134】(エラーデータ選択工程)エラーデータ選
択部44によってステップS24〜S26からなるエラ
ーデータ選択工程が行われる。
(Error Data Selection Step) The error data selection section 44 performs an error data selection step including steps S24 to S26.

【0135】排他的論理和回路44bは、LMSエラー
生成器41から出力されたLMSエラーデータSLMS
の最上位ビットMSBとサトーエラー符号信号SATO
との排他的論理和をとり、この排他的論理和信号を第3
のデータ選択器44aに選択制御信号として出力する。
第3のデータ選択器44aは排他的論理和回路44bか
ら出力された選択制御信号にしたがってLMSエラーデ
ータSLMS又は定数データ“0”のいずれか一方をエ
ラーデータEIとして選択出力する。選択制御信号が
“0”のとき(LMSエラーデータとサトーエラーデー
タとの符号が同じであるとき)はLMSエラーデータS
LMSをエラーデータEIとして出力する一方、選択制
御信号が“1”のとき(LMSエラーデータとサトーエ
ラーデータとの符号が異なるとき)は定数データ“0”
をエラーデータEIとして出力する。このような動作に
よってステップS24〜S26が行われる。
The exclusive OR circuit 44b is configured to output the LMS error data SLMS output from the LMS error generator 41.
MSB and SATO error signal SATO
And the exclusive-OR signal is output to the third
As a selection control signal to the data selector 44a.
The third data selector 44a selects and outputs one of the LMS error data SLMS and the constant data "0" as the error data EI according to the selection control signal output from the exclusive OR circuit 44b. When the selection control signal is “0” (when the sign of the LMS error data and the sign of the SATO error data are the same), the LMS error data S
While the LMS is output as error data EI, when the selection control signal is "1" (when the sign of the LMS error data is different from the sign of the Sato error data), the constant data is "0".
Is output as error data EI. Steps S24 to S26 are performed by such an operation.

【0136】座標データXi からエラーデータEQを求
める場合も、同様の動作によって行うことができる。
[0136] Also the case of obtaining the error data EQ from the coordinate data X i, can be carried out by the same operation.

【0137】以上のように本変形例によると、各多値モ
ードに対応した座標判定基準データ、誤差判定基準デー
タ、及びサトーエラー基準データの絶対値のみを格納し
ておくだけで、全ての座標データからエラーデータを計
算することができるため、エラーデータ生成部が要する
記憶容量を大幅に削減することができ、小規模な回路構
成によって波形等化係数生成装置を実現することができ
る。
As described above, according to this modification, only the absolute values of the coordinate determination reference data, the error determination reference data, and the Sato error reference data corresponding to each multi-value mode are stored, and all the coordinate values are stored. Since error data can be calculated from the data, the storage capacity required by the error data generator can be significantly reduced, and a waveform equalization coefficient generator can be realized with a small-scale circuit configuration.

【0138】なお、第1及び第2の変形例に係るエラー
データ生成部10A,10Bは、第1及び第2の実施形
態に示すエラーデータ生成部10の代わりに用いられる
だけでなく、例えば、等化係数の更新を実数部データと
虚数部データとで別の演算器によって行うような複素演
算部と共に用いてもかまわない。
Note that the error data generators 10A and 10B according to the first and second modifications are used not only in place of the error data generator 10 shown in the first and second embodiments, but also, for example, The update of the equalization coefficient may be used together with a complex operation unit in which the real part data and the imaginary part data are updated by different operation units.

【0139】[0139]

【発明の効果】以上のように、本発明によると、エラー
データを記憶する記憶手段の記憶容量を大幅に削減する
ことができる。また、等化係数の実数部データ及び虚数
部データの更新を共通の演算器によって行うことができ
る。さらに、エラーデータが所定値のとき、等化係数更
新の演算を停止することができる。したがって、回路規
模が小さく消費電力の小さい波形等化係数生成装置を実
現することができる。
As described above, according to the present invention, the storage capacity of the storage means for storing error data can be significantly reduced. Also, the real part data and the imaginary part data of the equalization coefficient can be updated by a common computing unit. Further, when the error data has a predetermined value, the calculation for updating the equalization coefficient can be stopped. Therefore, it is possible to realize a waveform equalization coefficient generation device having a small circuit size and low power consumption.

【図面の簡単な説明】[Brief description of the drawings]

【図1】波形等化器を含む信号復調用LSIの構成を示
すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a signal demodulation LSI including a waveform equalizer.

【図2】本発明の実施形態に係る波形等化係数生成装置
の位置づけを示すための図であり、ディジタル等化器の
構成を表すブロック図である。
FIG. 2 is a diagram illustrating a position of a waveform equalization coefficient generation device according to an embodiment of the present invention, and is a block diagram illustrating a configuration of a digital equalizer.

【図3】QAMにおけるLMSエラー及びサトーエラー
を説明するための図である。
FIG. 3 is a diagram for explaining an LMS error and a Sato error in QAM.

【図4】本発明の第1の実施形態に係る波形等化係数生
成装置の構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a waveform equalization coefficient generation device according to the first embodiment of the present invention.

【図5】64QAMにおける信号点位置、スライスレベ
ル及びサトーエラーの基準点を示す位相図である。
FIG. 5 is a phase diagram showing signal point positions, slice levels, and reference points of Sato error in 64QAM.

【図6】図4に示す位相図のI軸データの正方向の部分
を示す図であり、フラグfr が0になる範囲を示す図で
ある。
6 is a diagram illustrating a positive direction portion of the I-axis data of the phase diagram illustrated in FIG. 4, and is a diagram illustrating a range where a flag fr is 0.

【図7】図4に示す波形等化係数生成装置の動作を示す
フローチャートである。
7 is a flowchart showing an operation of the waveform equalization coefficient generation device shown in FIG.

【図8】本発明の第2の実施形態に係る波形等化係数生
成装置の構成を示すブロック図である。
FIG. 8 is a block diagram illustrating a configuration of a waveform equalization coefficient generation device according to a second embodiment of the present invention.

【図9】本発明の第1の変形例に係るエラーデータ生成
部の構成を示すブロック図である。
FIG. 9 is a block diagram illustrating a configuration of an error data generation unit according to a first modification of the present invention.

【図10】図9に示すエラーデータ生成部における誤差
評価データ格納器の内部構成を示すブロック図である。
FIG. 10 is a block diagram showing an internal configuration of an error evaluation data storage in the error data generator shown in FIG.

【図11】図9に示すエラーデータ生成部の動作を示す
フローチャートである。
11 is a flowchart showing the operation of the error data generation unit shown in FIG.

【図12】64QAMにおける信号点位置、スライスレ
ベル及びサトーエラーの基準点を示す位相図である。
FIG. 12 is a phase diagram showing signal point positions, slice levels, and reference points for Sato error in 64QAM.

【図13】エラーフリー領域を示す図である。FIG. 13 is a diagram illustrating an error-free area.

【図14】本発明の第2の変形例に係るエラーデータ生
成部の構成を示すブロック図である。
FIG. 14 is a block diagram illustrating a configuration of an error data generation unit according to a second modification of the present invention.

【図15】図14に示すエラーデータ生成部の動作を示
すフローチャートである。
FIG. 15 is a flowchart showing an operation of the error data generation unit shown in FIG.

【図16】伝送路及びその等化のモデルを表す図であ
る。
FIG. 16 is a diagram illustrating a model of a transmission path and its equalization.

【図17】ディジタルフィルタの構成の一例を示す図で
ある。
FIG. 17 is a diagram illustrating an example of a configuration of a digital filter.

【符号の説明】[Explanation of symbols]

10 エラーデータ生成部 11 座標判定器 12 ROM 13 データ選択器 14 データ分岐器 20 複素演算部 21 データ分岐器 22 データ選択手段 22a 第1のデータ選択器 22b 第2のデータ選択器 22c 第3のデータ選択器 23 反数データ生成器 24 積和手段 24a 乗算器 24A 乗算器 24b データ分岐器 24c 第1のデータ保持器 24d 第2のデータ保持器 24e 反数データ生成器 24f 加算器 30 ストップデータ信号 31 データ選択制御信号 41 LMSエラー生成器 42 サトーエラー生成器 43 基準データ格納器 44 エラーデータ選択部 SS サトーエラー基準データ SC 座標判定基準データ SE 誤差判定基準データ Xr ,Xi 座標データ SLMS LMSエラーデータ SATO サトーエラーデータの符号ビット SL モード選択信号 EI,EQ エラーデータ 51 座標データ選択部 52 誤差評価データ格納器 53 エラーデータ選択部 S1 反転表示信号 S2 エラーフリー信号 DE 誤差評価データ DESCRIPTION OF SYMBOLS 10 Error data generation part 11 Coordinate determiner 12 ROM 13 Data selector 14 Data brancher 20 Complex operation part 21 Data brancher 22 Data selection means 22a First data selector 22b Second data selector 22c Third data Selector 23 reciprocal data generator 24 sum of products means 24a multiplier 24A multiplier 24b data branching unit 24c first data holder 24d second data holder 24e reciprocal data generator 24f adder 30 stop data signal 31 Data selection control signal 41 LMS error generator 42 Sato error generator 43 Reference data storage 44 Error data selector SS Sato error reference data SC Coordinate determination reference data SE Error determination reference data Xr, Xi coordinate data SLMS LMS error data SATO Sato Error data Sign bit SL mode selection signal EI, EQ error data 51 coordinate data selection unit 52 the error evaluation data storage unit 53 the error data selection portion S1 highlight signal S2 error-free signal DE error evaluation data

─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成9年4月7日[Submission date] April 7, 1997

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0120[Correction target item name]

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0120】(第2の変形例)図14は本発明の第1及
び第2の実施形態に係る波形等化係数生成装置における
エラーデータ生成部10Bの第2の変形例の構成を示す
ブロック図である。図14に示すように、本変形例に係
るエラーデータ生成部10Bは、LMSエラー生成器4
1、サトーエラー生成器42、基準データ格納器43及
びエラーデータ選択部44によって構成される。エラー
データ生成部10Bはさらに、入力信号の実数部データ
(座標データの実軸成分)Xr 、入力信号の虚数部デー
タ(座標データの虚軸成分)Xi を一旦保持して順に出
力するバッファ45、及び求められたエラーデータEI
及びEQを一旦保持するバッファ46を備えている。
(Second Modification) FIG. 14 is a block diagram showing the configuration of a second modification of the error data generator 10B in the waveform equalization coefficient generator according to the first and second embodiments of the present invention. It is. As shown in FIG. 14, the error data generation unit 10B according to the present modification includes the LMS error generator 4
1, a SATO error generator 42, a reference data storage 43, and an error data selector 44. Error data generation unit 10B further (real axis component of the coordinates data) the real part data of the input signal X r, (imaginary axis component of the coordinate data) imaginary part data of the input signal buffer that outputs the X i once to sequentially hold 45 and the obtained error data EI
And a buffer 46 for temporarily holding the EQ.

【手続補正2】[Procedure amendment 2]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図14[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図14】 FIG. 14

【手続補正3】[Procedure amendment 3]

【補正対象書類名】図面[Document name to be amended] Drawing

【補正対象項目名】図15[Correction target item name] FIG.

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【図15】 FIG.

フロントページの続き (51)Int.Cl.6 識別記号 FI H04L 27/38 H04L 27/00 G Continued on the front page (51) Int.Cl. 6 Identification code FI H04L 27/38 H04L 27/00 G

Claims (27)

【特許請求の範囲】[Claims] 【請求項1】 多値QAM変調され伝送された信号の波
形を伝送前の信号の波形に等化するディジタル等化器に
おいて、信号波形を等化するディジタルフィルタの各タ
ップの等化係数を生成する波形等化係数生成装置であっ
て、 等化係数の更新を実数部データと虚数部データとに分け
て行い、実数部データ及び虚数部データの更新の演算
を、演算に要するデータを適宜選択することによって共
通の演算器によって行うことを特徴とする波形等化係数
生成装置。
1. A digital equalizer for equalizing a waveform of a signal transmitted after being subjected to multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. A waveform equalization coefficient generation device that performs updating of equalization coefficients into real part data and imaginary part data, and appropriately selects data required for the calculation for updating the real part data and the imaginary part data. A waveform equalization coefficient generation apparatus characterized in that the waveform equalization coefficient generation apparatus is performed by a common arithmetic unit.
【請求項2】 請求項1記載の波形等化係数生成装置に
おいて、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータを生成するエラーデータ生成部と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータに基づいて、等化係数を実数部デ
ータと虚数部データとに分けて更新する複素演算部とを
備え、 前記エラーデータ生成部は、前記エラーデータをI軸方
向エラーデータとQ軸方向エラーデータとに分けて生成
するものであり、 前記複素演算部は、等化係数の実数部データ及び虚数部
データの更新のための演算を、前記入力された信号の実
数部データ及び虚数部データのいずれか一方を適宜選択
することによって,並びに前記I軸方向エラーデータ及
びQ軸方向エラーデータのいずれか一方を適宜選択する
ことによって、共通の演算器によって行うものであるこ
とを特徴とする波形等化係数生成装置。
2. The waveform equalization coefficient generation device according to claim 1, wherein: an error data generation unit that generates error data necessary for updating an equalization coefficient for the input signal; A complex operation unit that updates the equalization coefficient into real part data and imaginary part data based on the error data output from the error data generation unit, and wherein the error data generation unit includes the error data Is divided into I-axis direction error data and Q-axis direction error data, and the complex operation unit performs an operation for updating the real part data and the imaginary part data of the equalization coefficient by the input operation. By appropriately selecting either one of the real part data and the imaginary part data of the signal, and appropriately selecting one of the I-axis direction error data and the Q-axis direction error data. By-option, waveform equalizing coefficient generating device, characterized in that is performed by a common calculator.
【請求項3】 請求項2記載の波形等化係数生成装置に
おいて、 前記複素演算部は、 更新前の等化係数の実数部データ及び虚数部データのい
ずれか一方、前記入力された信号の実数部データ及び虚
数部データのいずれか一方、並びに前記エラーデータ生
成器から出力されたI軸方向エラーデータ及びQ軸方向
エラーデータのいずれか一方を、与えられたデータ選択
制御信号の指示に従って選択出力するデータ選択手段
と、 前記データ選択手段から出力された,前記入力された信
号の実数部データ又は虚数部データと前記I軸方向エラ
ーデータ又はQ軸方向エラーデータとを乗算し、この乗
算結果に基づき得たデータを加算することによって、前
記データ選択手段から出力された更新前の等化係数の実
数部データ又は虚数部データを更新する積和手段とを備
えていることを特徴とする波形等化係数生成装置。
3. The waveform equalization coefficient generation device according to claim 2, wherein the complex operation unit includes one of a real part data and an imaginary part data of the equalization coefficient before update, and a real number of the input signal. One of the partial data and the imaginary part data, and one of the I-axis direction error data and the Q-axis direction error data output from the error data generator in accordance with an instruction of a given data selection control signal. Multiplying the real part data or the imaginary part data of the input signal output from the data selecting means by the I-axis direction error data or the Q-axis direction error data; A product for updating the real part data or the imaginary part data of the equalization coefficient before update output from the data selection means by adding the data obtained based on the data. A waveform equalization coefficient generation device, comprising: a summing means.
【請求項4】 請求項3記載の波形等化係数生成装置に
おいて、 前記データ選択手段は、 更新前の等化係数の実数部データ及び虚数部データを入
力とし、前記データ選択制御信号に従って、前記更新前
の等化係数の実数部データ及び虚数部データのいずれか
一方を選択出力する第1のデータ選択器と、 前記入力された信号の実数部データ及び虚数部データを
入力とし、前記データ選択制御信号に従って、前記入力
された信号の実数部データ及び虚数部データのいずれか
一方を選択出力する第2のデータ選択器と、 前記I軸方向エラーデータ及びQ軸方向エラーデータを
入力とし、前記データ選択制御信号に従って、前記I軸
方向エラーデータ及びQ軸方向エラーデータのいずれか
一方を選択出力する第3のデータ選択器とを備えたこと
を特徴とする波形等化係数生成装置。
4. The waveform equalization coefficient generation device according to claim 3, wherein the data selection unit receives real part data and imaginary part data of an equalization coefficient before updating and receives the data in accordance with the data selection control signal. A first data selector for selecting and outputting one of the real part data and the imaginary part data of the equalization coefficient before update; and inputting the real part data and the imaginary part data of the input signal and selecting the data A second data selector for selecting and outputting one of the real part data and the imaginary part data of the input signal according to a control signal; and inputting the I-axis direction error data and the Q-axis direction error data, A third data selector for selecting and outputting one of the I-axis direction error data and the Q-axis direction error data in accordance with a data selection control signal. Waveform equalizing coefficient generating device to.
【請求項5】 請求項3記載の波形等化係数生成装置に
おいて、 前記積和手段は、 等化係数の更新度合を示すステップサイズの反数データ
と、前記データ選択手段から出力された前記入力された
信号の実数部データ又は虚数部データと、前記データ選
択手段から出力された前記I軸方向エラーデータ又はQ
軸方向エラーデータとを乗算し、乗算結果を出力する乗
算器と、 前記乗算器の乗算結果データを保持する第1及び第2の
データ保持器と、 前記乗算器の乗算結果データを、前記データ選択制御信
号に従って、前記第1及び第2のデータ保持器のいずれ
か一方に入力するデータ分岐器と、 前記第2のデータ保持器から出力されたデータを、前記
データ選択制御信号に従って、そのまま又は反数データ
に変換して出力する反数データ生成器と、 前記データ選択手段から出力された更新前の等化係数の
実数部データ又は虚数部データと、前記第1のデータ保
持器から出力されたデータと、前記反数データ生成器か
ら出力されたデータとを加算し、加算結果を当該積和手
段の出力データとして出力する加算器とを備えたことを
特徴とする波形等化係数生成装置。
5. The waveform equalization coefficient generation device according to claim 3, wherein the product-sum unit includes step-number reciprocal data indicating a degree of update of the equalization coefficient, and the input output from the data selection unit. Part data or imaginary part data of the output signal and the I-axis direction error data or Q output from the data selection means.
A multiplier that multiplies the axial error data and outputs a multiplication result; first and second data holders that hold the multiplication result data of the multiplier; According to a selection control signal, a data branching unit input to one of the first and second data holding units, and data output from the second data holding unit, according to the data selection control signal, A reciprocal data generator that converts the data into reciprocal data and outputs the data; real part data or imaginary part data of the equalization coefficient before update output from the data selection unit; and output from the first data holder. Waveform adder for adding the data output from the reciprocal data generator and the data output from the reciprocal data generator, and outputting an addition result as output data of the product-sum means. Number generator.
【請求項6】 請求項2記載の波形等化係数生成装置に
おいて、 前記エラーデータ生成部は、入力された信号に対し、等
化係数の更新に必要であるエラーデータをSTOP&G
O関数を用いるLMS(Least Mean Square )アルゴリ
ズムであるSTOP&GOアルゴリズムに基づき生成す
るものであることを特徴とする波形等化係数生成装置。
6. The waveform equalization coefficient generation device according to claim 2, wherein the error data generation unit generates error data necessary for updating the equalization coefficient for the input signal using STOP & G.
A waveform equalization coefficient generation device, which is generated based on a STOP & GO algorithm which is an LMS (Least Mean Square) algorithm using an O function.
【請求項7】 請求項6記載の波形等化係数生成装置に
おいて、 前記エラーデータ生成部は、 入力された信号が多値QAM変調の位相図において占め
る位置を示す座標データを求め、求めた座標データに従
って、エラーデータの出力停止を指示するストップデー
タ信号及び前記座標データに対応するアドレスデータの
いずれか一方を出力する座標判定器と、 各座標データに対応するエラーデータを記憶しており、
前記座標判定器から出力されたアドレスデータが指定す
るアドレスに格納されたエラーデータを出力する記憶手
段と、 前記座標判定器からストップデータ信号が出力されたと
きは所定値を出力する一方、前記座標判定器からストッ
プデータ信号が出力されないときは前記記憶手段から出
力されたエラーデータを出力するデータ選択器とを備え
たことを特徴とする波形等化係数生成装置。
7. The waveform equalization coefficient generating device according to claim 6, wherein the error data generating unit obtains coordinate data indicating a position occupied by the input signal in a phase diagram of the multilevel QAM modulation, and obtains the obtained coordinate. According to the data, a coordinate determination unit that outputs one of address data corresponding to the coordinate data and a stop data signal instructing the stop of output of error data, and stores error data corresponding to each coordinate data,
A storage unit that outputs error data stored at an address specified by the address data output from the coordinate determiner, and outputs a predetermined value when a stop data signal is output from the coordinate determiner, while outputting the predetermined value. A waveform selector for outputting error data output from the storage means when the stop data signal is not output from the determiner.
【請求項8】 請求項6記載の波形等化係数生成装置に
おいて、 前記座標判定器からストップデータ信号が出力されたと
き、前記複素演算部において等化係数の更新のための演
算は停止されることを特徴とする波形等化係数生成装
置。
8. The waveform equalization coefficient generation device according to claim 6, wherein when a stop data signal is output from the coordinate determiner, the operation for updating the equalization coefficient is stopped in the complex operation unit. An apparatus for generating a waveform equalization coefficient, characterized in that:
【請求項9】 請求項6記載の波形等化係数生成装置に
おいて、 前記エラーデータ生成部は、 前記入力された信号が多値QAM変調の位相図において
占める位置を示す座標データの正負を判断し、前記座標
データが正であるときは前記座標データをそのまま判定
用座標データとして出力する一方,前記座標データが負
であるときは前記座標データをビット反転した上で判定
用座標データとして出力すると共に、前記判定用座標デ
ータが前記座標データをビット反転したものであるか否
かを示す反転表示信号を出力する座標データ選択部と、 正の座標データにそれぞれ対応する複数の誤差評価デー
タを格納しており、前記座標データ選択部から出力され
た判定用座標データに対応する誤差評価データを、格納
している複数の誤差評価データの中から選択出力する誤
差評価データ格納器と、 前記座標データ選択部から出力された反転表示信号が前
記判定用座標データが前記座標データをビット反転した
ものでないことを示すときは,前記誤差評価データ格納
器から出力された誤差評価データをそのままエラーデー
タとして出力する一方、前記反転表示信号が前記判定用
座標データが前記座標データをビット反転したものであ
ることを示すときは,前記誤差評価データをビット反転
した上でエラーデータとして出力するエラーデータ選択
部とを備えていることを特徴とする波形等化係数生成装
置。
9. The waveform equalization coefficient generation device according to claim 6, wherein the error data generation unit determines whether the coordinate data indicating the position occupied by the input signal in the phase diagram of the multilevel QAM modulation is positive or negative. When the coordinate data is positive, the coordinate data is output as it is as the determination coordinate data. On the other hand, when the coordinate data is negative, the coordinate data is bit-inverted and output as the determination coordinate data. A coordinate data selection unit that outputs an inverted display signal indicating whether the coordinate data for determination is bit-inverted from the coordinate data, and stores a plurality of error evaluation data respectively corresponding to the positive coordinate data. The error evaluation data corresponding to the determination coordinate data output from the coordinate data selection unit is stored in a plurality of stored error evaluation data. An error evaluation data storage unit selectively outputting the error evaluation data storage unit when the inverted display signal output from the coordinate data selection unit indicates that the determination coordinate data is not bit-inverted of the coordinate data. While the error evaluation data output from the device is output as it is as error data, when the inverted display signal indicates that the determination coordinate data is a bit-inverted version of the coordinate data, the error evaluation data is output as a bit. A waveform equalization coefficient generation device, comprising: an error data selection unit that outputs the inverted data as error data.
【請求項10】 請求項6記載の波形等化係数生成装置
において、 前記エラーデータ生成部は、 多値QAM変調の位相図におけるサトーエラー基準点の
座標を示すサトーエラー基準データ、多値QAM変調の
位相図におけるスライスレベルの値を示す座標判定基準
データ、及び多値QAM変調の位相図における信号基準
点の座標を示す誤差判定基準データを格納する基準デー
タ格納器と、 前記入力された信号が多値QAM変調の位相図において
占める位置を表す座標データ及び前記基準データ格納器
から出力された座標判定基準データを基にして、前記入
力された信号が多値QAM変調の位相図において各スラ
イスレベルによって区切られた領域のいずれに属するか
を判定すると共に、判定した領域における信号基準点の
座標を示す前記基準データ格納器から出力された誤差判
定基準データ及び前記座標データを基にして、前記入力
された信号に対するLMSエラーデータを生成するLM
Sエラー生成器と、 前記基準データ格納器から出力されたサトーエラー基準
データ及び前記座標データを基にして、前記入力された
信号に対するサトーエラーデータを生成するサトーエラ
ー生成器と、 前記LMSエラー生成器によって生成されたLMSエラ
ーデータ、及び前記サトーエラー生成器によって生成さ
れたサトーエラーデータの符号ビットを入力とし、前記
LMSエラーデータの符号ビットと前記サトーエラーデ
ータの符号ビットとが、等しいときは前記LMSエラー
データをエラーデータとして選択出力する一方、異なる
ときは所定の値のデータをエラーデータとして選択出力
するエラーデータ選択部とを備えていることを特徴とす
る波形等化係数生成装置。
10. The waveform equalization coefficient generating device according to claim 6, wherein the error data generating unit includes: a Sato error reference data indicating a coordinate of a Sato error reference point in a multi-level QAM modulation phase diagram; A reference data storage for storing coordinate determination reference data indicating a slice level value in the phase diagram of the above, and error determination reference data indicating coordinates of a signal reference point in the phase diagram of the multi-level QAM modulation; Based on the coordinate data representing the position occupied in the phase diagram of the multilevel QAM modulation and the coordinate determination reference data output from the reference data storage, the input signal is converted into each slice level in the phase diagram of the multilevel QAM modulation. And the reference indicating the coordinates of the signal reference point in the determined area. An LM for generating LMS error data for the input signal based on the error determination reference data and the coordinate data output from the data storage;
An S error generator; a Sato error generator that generates Sato error data for the input signal based on the Sato error reference data and the coordinate data output from the reference data storage; Input the LMS error data generated by the transmitter and the sign bit of the Sato error data generated by the Sato error generator, and when the sign bit of the LMS error data is equal to the sign bit of the Sato error data, A waveform equalization coefficient generation device, comprising: an error data selection unit that selectively outputs the LMS error data as error data and, when different, outputs data of a predetermined value as error data.
【請求項11】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成装置であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータをSTOP&GO関数を用いるLMS(Leas
t Mean Square )アルゴリズムであるSTOP&GOア
ルゴリズムに基づき生成するエラーデータ生成部と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータに基づいて等化係数を更新する複
素演算部とを備え、 前記エラーデータ生成部は、 入力された信号が多値QAM変調の位相図において占め
る位置を示す座標データを求め、求めた座標データに従
って、エラーデータの出力停止を指示するストップデー
タ信号及び前記座標データに対応するアドレスデータの
いずれか一方を出力する座標判定器と、 各座標データに対応するエラーデータを記憶しており、
前記座標判定器から出力されたアドレスデータが指定す
るアドレスに格納されたエラーデータを出力する記憶手
段と、 前記座標判定器からストップデータ信号が出力されたと
きは所定値を出力する一方、前記座標判定器からストッ
プデータ信号が出力されないときは前記記憶手段から出
力されたエラーデータを出力するデータ選択器とを備え
たことを特徴とする波形等化係数生成装置。
11. A digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. An LMS (Leas (Leas) function using a STOP & GO function for an input signal to generate error data necessary for updating an equalization coefficient.
t Mean Square) An error data generation unit that generates based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generation unit. The error data generation unit obtains coordinate data indicating a position occupied by the input signal in the phase diagram of the multilevel QAM modulation, and according to the obtained coordinate data, a stop data signal for instructing to stop outputting the error data; It stores a coordinate determiner that outputs one of address data corresponding to coordinate data, and error data corresponding to each coordinate data.
A storage unit that outputs error data stored at an address specified by the address data output from the coordinate determiner, and outputs a predetermined value when a stop data signal is output from the coordinate determiner, while outputting the predetermined value. A waveform selector for outputting error data output from the storage means when the stop data signal is not output from the determiner.
【請求項12】 請求項11記載の波形等化係数生成装
置において、 前記エラーデータ生成部は、 前記データ選択器から出力されたエラーデータを入力と
し、入力したエラーデータをI軸方向エラーデータとQ
軸方向エラーデータとに分けて出力するデータ分岐器を
備えたことを特徴とする波形等化係数生成装置。
12. The waveform equalization coefficient generation device according to claim 11, wherein the error data generation unit receives the error data output from the data selector as input, and sets the input error data as I-axis direction error data. Q
A waveform equalization coefficient generation device, comprising: a data splitter that outputs data separately from axial error data.
【請求項13】 請求項11記載の波形等化係数生成装
置において、 前記座標判定器は、 エラーデータが所定値であるエラーフリー領域を多値Q
AM変調の位相図上に予め設定しており、求めた座標デ
ータの示す位置がエラーフリー領域内にあるときは前記
ストップデータ信号を出力する一方、エラーフリー領域
内にないときは前記座標データに対応するアドレスデー
タを出力することを特徴とする波形等化係数生成装置。
13. The waveform equalization coefficient generating device according to claim 11, wherein the coordinate determination unit determines an error-free area in which error data is a predetermined value as a multi-valued Q.
It is set in advance on the phase diagram of the AM modulation, and outputs the stop data signal when the position indicated by the obtained coordinate data is within the error-free area, and outputs the stop data signal when the position is not within the error-free area. A waveform equalization coefficient generation device for outputting corresponding address data.
【請求項14】 請求項13記載の波形等化係数生成装
置において、 前記座標判定器は、 与えられた通信モード選択信号の指示に従って多値QA
M変調のモードを選択し、選択したモードに応じてエラ
ーフリー領域を設定する機能を有することを特徴とする
波形等化係数生成装置。
14. The waveform equalization coefficient generating device according to claim 13, wherein the coordinate determination unit performs multi-level QA according to an instruction of a given communication mode selection signal.
A waveform equalization coefficient generation device having a function of selecting an M modulation mode and setting an error-free area according to the selected mode.
【請求項15】 請求項11記載の波形等化係数生成装
置において、 前記記憶手段は、 エラーフリー領域外の座標データに対するエラーデータ
のみを記憶するものであることを特徴とする波形等化係
数生成装置。
15. The waveform equalization coefficient generating apparatus according to claim 11, wherein said storage means stores only error data for coordinate data outside an error-free area. apparatus.
【請求項16】 請求項11記載の波形等化係数生成装
置において、 前記座標判定器からストップデータ信号が出力されたと
き、前記複素演算部において等化係数の更新のための演
算は停止されることを特徴とする波形等化係数生成装
置。
16. The waveform equalization coefficient generation device according to claim 11, wherein when a stop data signal is output from the coordinate determiner, the operation for updating the equalization coefficient is stopped in the complex operation unit. An apparatus for generating a waveform equalization coefficient, characterized in that:
【請求項17】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成装置であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータをSTOP&GO関数を用いるLMS(Leas
t Mean Square )アルゴリズムであるSTOP&GOア
ルゴリズムに基づき生成するエラーデータ生成部と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータに基づいて等化係数を更新する複
素演算部とを備え、 前記エラーデータ生成部は、 前記入力された信号が多値QAM変調の位相図において
占める位置を示す座標データの正負を判断し、前記座標
データが正であるときは前記座標データをそのまま判定
用座標データとして出力する一方,前記座標データが負
であるときは前記座標データをビット反転した上で判定
用座標データとして出力すると共に、前記判定用座標デ
ータが前記座標データをビット反転したものであるか否
かを示す反転表示信号を出力する座標データ選択部と、 正の座標データにそれぞれ対応する複数の誤差評価デー
タを格納しており、前記座標データ選択部から出力され
た判定用座標データに対応する誤差評価データを、格納
している複数の誤差評価データの中から選択出力する誤
差評価データ格納器と、 前記座標データ選択部から出力された反転表示信号が前
記判定用座標データが前記座標データをビット反転した
ものでないことを示すときは,前記誤差評価データ格納
器から出力された誤差評価データをそのままエラーデー
タとして出力する一方、前記反転表示信号が前記判定用
座標データが前記座標データをビット反転したものであ
ることを示すときは,前記誤差評価データをビット反転
した上でエラーデータとして出力するエラーデータ選択
部とを備えていることを特徴とする波形等化係数生成装
置。
17. A digital equalizer for equalizing a waveform of a multi-level QAM-modulated transmitted signal to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. An LMS (Leas (Leas) function using a STOP & GO function for an input signal to generate error data necessary for updating an equalization coefficient.
t Mean Square) An error data generation unit that generates based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generation unit. The error data generator determines whether the coordinate data indicating the position occupied by the input signal in the phase diagram of the multilevel QAM modulation is positive or negative, and when the coordinate data is positive, the coordinate data is determined as it is On the other hand, when the coordinate data is negative, the coordinate data is output as determination coordinate data after bit inversion of the coordinate data, and the determination coordinate data is obtained by bit inversion of the coordinate data. A coordinate data selector for outputting an inverted display signal indicating whether or not there is an Error evaluation data corresponding to the determination coordinate data output from the coordinate data selecting unit, and selectively outputting the error evaluation data from the stored plurality of error evaluation data. A data storage; and an error output from the error evaluation data storage when the inverted display signal output from the coordinate data selection unit indicates that the coordinate data for determination is not bit-inverted of the coordinate data. While the evaluation data is output as it is as error data, when the inverted display signal indicates that the determination coordinate data is a bit-inverted version of the coordinate data, the error evaluation data is bit-inverted and the error data is output. And an error data selection unit that outputs the waveform equalization coefficient.
【請求項18】 請求項17記載の波形等化係数生成装
置において、 前記誤差評価データ格納器は、 多値QAMの位相図において前記判定用座標データの示
す位置がエラーデータが所定値であるエラーフリー領域
内にあるか否かを判定し、前記判定用座標データの示す
位置がエラーフリー領域にあるか否かを示すエラーフリ
ー信号を出力するものであり、 前記エラーデータ選択部は、 前記誤差評価データ格納器から出力されたエラーフリー
信号が前記判定用座標データの示す位置がエラーフリー
領域内にあることを示すときは、所定の値のデータをエ
ラーデータとして出力するものであることを特徴とする
波形等化係数生成装置。
18. The waveform equalization coefficient generation device according to claim 17, wherein the error evaluation data storage is configured such that an error in which a position indicated by the determination coordinate data in the phase diagram of the multi-valued QAM indicates that the error data is a predetermined value. It is determined whether or not the position is within the free area, and outputs an error-free signal indicating whether or not the position indicated by the determination coordinate data is within the error-free area. When the error-free signal output from the evaluation data storage indicates that the position indicated by the coordinate data for determination is within the error-free area, data of a predetermined value is output as error data. A waveform equalization coefficient generator.
【請求項19】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成装置であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータをSTOP&GO関数を用いるLMS(Leas
t Mean Square )アルゴリズムであるSTOP&GOア
ルゴリズムに基づき生成するエラーデータ生成部と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータに基づいて等化係数を更新する複
素演算部とを備え、 前記エラーデータ生成部は、 多値QAM変調の位相図におけるサトーエラー基準点の
座標を示すサトーエラー基準データ、多値QAM変調の
位相図におけるスライスレベルの値を示す座標判定基準
データ、及び多値QAM変調の位相図における信号基準
点の座標を示す誤差判定基準データを格納する基準デー
タ格納器と、 前記入力された信号が多値QAM変調の位相図において
占める位置を表す座標データ及び前記基準データ格納器
から出力された座標判定基準データを基にして、前記入
力された信号が多値QAM変調の位相図において各スラ
イスレベルによって区切られた領域のいずれに属するか
を判定すると共に、判定した領域における信号基準点の
座標を示す前記基準データ格納器から出力された誤差判
定基準データ及び前記座標データを基にして、前記入力
された信号に対するLMSエラーデータを生成するLM
Sエラー生成器と、 前記基準データ格納器から出力されたサトーエラー基準
データ及び前記座標データを基にして、前記入力された
信号に対するサトーエラーデータを生成するサトーエラ
ー生成器と、 前記LMSエラー生成器によって生成されたLMSエラ
ーデータ、及び前記サトーエラー生成器によって生成さ
れたサトーエラーデータの符号ビットを入力とし、前記
LMSエラーデータの符号ビットと前記サトーエラーデ
ータの符号ビットとが、等しいときは前記LMSエラー
データをエラーデータとして選択出力する一方、異なる
ときは所定の値のデータをエラーデータとして選択出力
するエラーデータ選択部とを備えていることを特徴とす
る波形等化係数生成装置。
19. A digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. An LMS (Leas (Leas) function using a STOP & GO function for an input signal to generate error data necessary for updating an equalization coefficient.
t Mean Square) An error data generation unit that generates based on a STOP & GO algorithm, and a complex operation unit that updates an equalization coefficient based on the input signal and error data output from the error data generation unit. The error data generation unit includes: Sato error reference data indicating coordinates of a Sato error reference point in a multi-level QAM modulation phase diagram; coordinate determination reference data indicating a slice level value in a multi-level QAM modulation phase diagram; A reference data storage for storing error determination reference data indicating coordinates of a signal reference point in a phase diagram of the multi-level QAM modulation; and coordinate data indicating a position of the input signal in the phase diagram of the multi-level QAM modulation; Based on the coordinate determination reference data output from the reference data storage, the input signal is In the phase diagram of the value QAM modulation, it is determined which of the areas divided by each slice level belongs, and the error determination reference data output from the reference data storage indicating the coordinates of the signal reference point in the determined area; LM for generating LMS error data for the input signal based on the coordinate data
An S error generator; a Sato error generator that generates Sato error data for the input signal based on the Sato error reference data and the coordinate data output from the reference data storage; Input the LMS error data generated by the transmitter and the sign bit of the Sato error data generated by the Sato error generator, and when the sign bit of the LMS error data is equal to the sign bit of the Sato error data, A waveform equalization coefficient generation device, comprising: an error data selection unit that selectively outputs the LMS error data as error data and, when different, outputs data of a predetermined value as error data.
【請求項20】 請求項19記載の波形等化係数生成装
置において、 前記基準データ格納器は、前記サトーエラー基準デー
タ、座標判定基準データ及び誤差判定基準データの絶対
値を格納しており、 前記LMSエラー生成器は、前記座標データが負である
ときは、前記座標判定基準データ及び誤差判定基準デー
タの正負を反転したものを基にしてLMSエラーデータ
を生成するものであり、 前記サトーエラー生成器は、前記座標データが負である
ときは、前記サトーエラー基準データの正負を反転した
ものを基にしてサトーエラーデータを生成するものであ
ることを特徴とする波形等化係数生成装置。
20. The waveform equalization coefficient generator according to claim 19, wherein the reference data storage stores absolute values of the SATO error reference data, coordinate determination reference data, and error determination reference data, When the coordinate data is negative, the LMS error generator generates LMS error data based on the sign determination reference data and the error determination reference data obtained by inverting the sign. A waveform generator for generating the Sato error data based on the Sato error reference data obtained by inverting the sign when the coordinate data is negative.
【請求項21】 請求項19記載の波形等化係数生成装
置において、 前記基準データ格納器は、 QAMの複数の多値モードにそれぞれ対応する,サトー
エラー基準データ、座標判定基準データ及び誤差判定基
準データを格納しており、外部から与えられたモード選
択信号によって指示されたQAMの多値モードに応じた
サトーエラー基準データ、座標判定基準データ及び誤差
判定基準データを、格納しているデータの中から選択出
力するものであることを特徴とする波形等化係数生成装
置。
21. The waveform equalization coefficient generation device according to claim 19, wherein the reference data storage includes: a Sato error reference data, a coordinate determination reference data, and an error determination reference respectively corresponding to a plurality of multilevel modes of QAM. Data is stored, and Sato error reference data, coordinate determination reference data, and error determination reference data corresponding to the multi-value mode of QAM specified by a mode selection signal given from outside are stored in the stored data. A waveform equalization coefficient generation device for selectively outputting a waveform equalization coefficient.
【請求項22】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成方法であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータを、STOP&GO関数を用いるLMS(Le
ast Mean Square )アルゴリズムであるSTOP&GO
アルゴリズムに基づき生成するエラーデータ生成工程
と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータを用いて、等化係数を更新する複
素演算工程とを備え、 前記エラーデータ生成工程は、エラーデータが所定値で
あるエラーフリー領域を多値QAM変調の位相図上に予
め設定しており、且つエラーフリー領域外の各座標デー
タに対応するエラーデータを各々準備しており、 入力された信号が多値QAM変調の位相図において占め
る位置を示す座標データを求める第1の工程と、 前記第1の工程において求めた座標データの示す位置が
エラーフリー領域内にあるとき、エラーデータを所定の
値とする第2の工程と、 前記第1の工程において求めた座標データの示す位置が
エラーフリー領域内にないとき、準備しているエラーデ
ータの中から前記座標データに対応するエラーデータを
選択する第3の工程とを備えたことを特徴とする波形等
化係数生成方法。
22. A digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. A method for generating a waveform equalization coefficient that performs error data necessary for updating an equalization coefficient of an input signal using an LMS (LeS
AST Mean Square) STOP & GO
An error data generation step of generating based on an algorithm; and a complex operation step of updating an equalization coefficient using the input signal and error data output from the error data generation unit. Is to set an error-free area where the error data is a predetermined value on the phase diagram of the multilevel QAM modulation, and prepare error data corresponding to each coordinate data outside the error-free area. A first step of obtaining coordinate data indicating a position occupied by the obtained signal in the phase diagram of the multi-level QAM modulation; and when the position indicated by the coordinate data obtained in the first step is within the error-free area, And a second step of setting the predetermined value as a predetermined value, and when the position indicated by the coordinate data obtained in the first step is not within the error-free area, The third step and the waveform equalizing coefficient generation method characterized by comprising a selecting error data corresponding to the coordinate data from the error data being Bei.
【請求項23】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成方法であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータを、STOP&GO関数を用いるLMS(Le
ast Mean Square )アルゴリズムであるSTOP&GO
アルゴリズムに基づき生成するエラーデータ生成工程
と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータを用いて、等化係数を更新する複
素演算工程とを備え、 エラーデータ生成工程は、 与えられた信号が多値QAM変調の位相図において占め
る位置を示す座標データの正負を判断し、前記座標デー
タが正であるときは前記座標データをそのまま判定用座
標データとして選択する一方、前記座標データが負であ
るときは前記座標データをビット反転した上で判定用座
標データとして選択する座標データ選択工程と、 前記座標データ選択工程によって選択された判定用座標
データに対応する誤差評価データを設定する誤差評価デ
ータ設定工程と、 前記誤差評価データ設定工程によって設定された誤差評
価データを、前記座標データ選択工程において前記座標
データをそのまま判定用座標データとして選択したとき
は,そのままエラーデータとして選択する一方、前記座
標データ選択工程において前記座標データをビット反転
した上で判定用座標データとして選択したときは,ビッ
ト反転した上でエラーデータとして選択するエラーデー
タ選択工程とを備えていることを特徴とする波形等化係
数生成方法。
23. A digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. A method for generating a waveform equalization coefficient that performs error data necessary for updating an equalization coefficient of an input signal using an LMS (LeS
AST Mean Square) STOP & GO
An error data generation step of generating based on an algorithm; anda complex operation step of updating an equalization coefficient using the input signal and error data output from the error data generation unit. Determining whether the given signal occupies the coordinate data indicating the position occupied in the phase diagram of the multi-level QAM modulation, and when the coordinate data is positive, selects the coordinate data as it is as the determination coordinate data; When the coordinate data is negative, the coordinate data is bit-inverted, and the coordinate data selecting step of selecting the coordinate data as the determination coordinate data; andthe error evaluation data corresponding to the determination coordinate data selected in the coordinate data selecting step is executed. An error evaluation data setting step to be set; and the error evaluation data set in the error evaluation data setting step. When the coordinate data is directly selected as determination coordinate data in the coordinate data selecting step, the coordinate data is directly selected as error data, while the coordinate data is bit-inverted in the coordinate data selecting step, and then the determination coordinate data is used. An error data selecting step of inverting the bit and selecting the error data after the bit is inverted.
【請求項24】 請求項23記載の波形等化係数生成方
法において、 前記誤差評価データ設定工程は、多値QAMの位相図に
おいて前記判定用座標データの示す位置がエラーデータ
が所定の値であるエラーフリー領域内にあるか否かを判
定する工程を備えており、 前記エラーデータ選択工程は、前記誤差評価データ設定
工程において前記判定用座標データの示す位置がエラー
フリー領域内にあると判定したとき、所定の値のデータ
をエラーデータとして選択する工程を備えていることを
特徴とする波形等化係数生成方法。
24. The method for generating a waveform equalization coefficient according to claim 23, wherein in the error evaluation data setting step, the position indicated by the determination coordinate data in the phase diagram of the multilevel QAM is a predetermined value of the error data. It is provided with a step of determining whether or not it is in an error-free area, the error data selecting step has determined in the error evaluation data setting step that the position indicated by the determination coordinate data is in the error-free area And a step of selecting data of a predetermined value as error data.
【請求項25】 多値QAM変調され伝送された信号の
波形を伝送前の信号の波形に等化するディジタル等化器
において、信号波形を等化するディジタルフィルタの各
タップの等化係数を生成する波形等化係数生成方法であ
って、 入力された信号に対し、等化係数の更新に必要であるエ
ラーデータを、STOP&GO関数を用いるLMS(Le
ast Mean Square )アルゴリズムであるSTOP&GO
アルゴリズムに基づき生成するエラーデータ生成工程
と、 前記入力された信号及び前記エラーデータ生成部から出
力されたエラーデータを用いて、等化係数を更新する複
素演算工程とを備え、 前記エラーデータ生成工程は、 多値QAM変調の位相図におけるサトーエラー基準点の
座標を示すサトーエラー基準データ、多値QAM変調の
位相図におけるスライスレベルの値を示す座標判定基準
データ、及び多値QAM変調の位相図における信号基準
点の座標を示す誤差判定基準データを設定する基準デー
タ設定工程と、 前記与えられた信号が多値QAM変調の位相図において
占める位置を示す座標データ及び前記座標判定基準デー
タを用いて、前記与えられた信号が多値QAM変調の位
相図において各スライスレベルによって区切られた領域
のいずれに属するかを判定すると共に、判定した領域に
おける信号基準点の座標を示す前記誤差判定基準データ
を用いて、前記与えられた信号に対するLMSエラーデ
ータを生成するLMSエラー生成工程と、 前記座標データ及び前記サトーエラー基準データを用い
て、前記与えられた信号に対するサトーエラーデータを
生成するサトーエラー生成工程と、 前記LMSエラーデータと前記サトーエラーデータとの
符号を比較し、符号がが等しいときは前記LMSエラー
データをエラーデータとして選択する一方、符号が異な
るときは所定の値のデータをエラーデータとして選択す
るエラーデータ選択工程とを備えていることを特徴とす
る波形等化係数生成方法。
25. A digital equalizer for equalizing a waveform of a signal transmitted by multi-level QAM modulation to a waveform of a signal before transmission, wherein an equalization coefficient of each tap of a digital filter for equalizing the signal waveform is generated. A method for generating a waveform equalization coefficient that performs error data necessary for updating an equalization coefficient of an input signal using an LMS (LeS
AST Mean Square) STOP & GO
An error data generation step of generating based on an algorithm; and a complex operation step of updating an equalization coefficient using the input signal and error data output from the error data generation unit. Are the Sato error reference data indicating the coordinates of the Sato error reference point in the multi-level QAM modulation phase diagram, the coordinate determination reference data indicating the slice level value in the multi-level QAM modulation phase diagram, and the multi-level QAM modulation phase diagram A reference data setting step of setting error determination reference data indicating the coordinates of the signal reference point in, using the coordinate determination data and the coordinate determination reference data indicating the position that the given signal occupies in the phase diagram of the multilevel QAM modulation. Where the given signal is divided by each slice level in the phase diagram of the multilevel QAM modulation. And an LMS error generating step of generating LMS error data for the given signal using the error determination reference data indicating the coordinates of the signal reference point in the determined area; and Generating a Sato error data for the given signal using the data and the Sato error reference data; and comparing the sign of the LMS error data with the sign of the Sato error data. An error data selecting step of selecting the LMS error data as error data and selecting data of a predetermined value as error data when the sign is different.
【請求項26】 請求項25記載の波形等化係数生成方
法において、 前記基準データ設定工程は、前記サトーエラー基準デー
タ、座標判定基準データ及び誤差判定基準データの絶対
値を設定するものであり、 前記LMSエラー生成工程は、前記座標データが負であ
るときは、前記座標判定基準データ及び誤差判定基準デ
ータの正負を反転したものを基にしてLMSエラーを生
成するものであり、 前記サトーエラー生成工程は、前記座標データが負であ
るときは、前記サトーエラー基準データの正負を反転し
たものを基にしてサトーエラーデータを生成するもので
あることを特徴とする波形等化係数生成方法。
26. The waveform equalization coefficient generating method according to claim 25, wherein the reference data setting step sets absolute values of the SATO error reference data, coordinate determination reference data, and error determination reference data, The LMS error generating step includes, when the coordinate data is negative, generating an LMS error based on inversion of the positive and negative of the coordinate determination reference data and the error determination reference data. In the method, when the coordinate data is negative, the Sato error data is generated based on the polarity of the Sato error reference data inverted.
【請求項27】 請求項26記載の波形等化係数生成方
法において、 前記基準データ設定工程は、指示されたQAMの多値モ
ードに応じて、前記サトーエラー基準データ、座標判定
基準データ及び誤差判定基準データを設定するものであ
ることを特徴とする波形等化係数生成方法。
27. The waveform equalization coefficient generation method according to claim 26, wherein the reference data setting step is performed in accordance with a designated multilevel mode of QAM, the SATO error reference data, the coordinate determination reference data, and the error determination. A method for generating waveform equalization coefficients, wherein reference data is set.
JP08625797A 1996-04-16 1997-04-04 Apparatus and method for generating waveform equalization coefficient Expired - Fee Related JP3222402B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP08625797A JP3222402B2 (en) 1996-04-16 1997-04-04 Apparatus and method for generating waveform equalization coefficient

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP9391496 1996-04-16
JP8-332479 1996-12-12
JP33247996 1996-12-12
JP8-93914 1996-12-12
JP08625797A JP3222402B2 (en) 1996-04-16 1997-04-04 Apparatus and method for generating waveform equalization coefficient

Publications (2)

Publication Number Publication Date
JPH10229358A true JPH10229358A (en) 1998-08-25
JP3222402B2 JP3222402B2 (en) 2001-10-29

Family

ID=27305136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08625797A Expired - Fee Related JP3222402B2 (en) 1996-04-16 1997-04-04 Apparatus and method for generating waveform equalization coefficient

Country Status (1)

Country Link
JP (1) JP3222402B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818279B1 (en) 2005-12-16 2008-04-01 삼성전자주식회사 Complex number transversal filter and complex frequency converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818279B1 (en) 2005-12-16 2008-04-01 삼성전자주식회사 Complex number transversal filter and complex frequency converter

Also Published As

Publication number Publication date
JP3222402B2 (en) 2001-10-29

Similar Documents

Publication Publication Date Title
US6757525B1 (en) Distortion compensating apparatus
CA2425499C (en) Demodulation apparatus and method in a communication system employing 16-ary qam
JP3865482B2 (en) Signal waveform equalizer
JP2002330188A (en) Method and device for calculating log likelihood ratio of bits in qam signals
AU2002321932A1 (en) Demodulation apparatus and method in a communication system employing 16-ary QAM
JP3859386B2 (en) Waveform equalizer, waveform equalizer, and receiver
JP2009232476A (en) Information processing method and information processing apparatus
US6052413A (en) Apparatus and method for waveform equalization coefficient generation
JP2005503725A (en) Apparatus and method for calculating input softness value of channel decoder in data communication system
US6879630B2 (en) Automatic equalization circuit and receiver circuit using the same
JPWO2007043124A1 (en) Oversampling transversal equalizer
JP2000315968A (en) Adaptive signal estimate system
JP3222402B2 (en) Apparatus and method for generating waveform equalization coefficient
JP5397469B2 (en) Likelihood value calculation device, likelihood value calculation method, and radio system
US20060029162A1 (en) Modular multi-bit symbol demapper
JP3865596B2 (en) Automatic equalization circuit and receiving circuit using the same
JP3774350B2 (en) Multilevel digital modulation signal demodulation circuit
JPH0690265A (en) Sub-synchronous detection demodulation part
JP6009953B2 (en) Optical receiver
JP4303797B2 (en) Data operation apparatus and method
JP4216743B2 (en) Viterbi equalizer
JP4966121B2 (en) Received signal equalizer
JPH06197141A (en) Digital demodulator
JPH0983602A (en) Demodulation device
JP2004172738A (en) Demodulation method and apparatus

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010731

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070817

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080817

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090817

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees