JPH10223990A - Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element - Google Patents

Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element

Info

Publication number
JPH10223990A
JPH10223990A JP2748197A JP2748197A JPH10223990A JP H10223990 A JPH10223990 A JP H10223990A JP 2748197 A JP2748197 A JP 2748197A JP 2748197 A JP2748197 A JP 2748197A JP H10223990 A JPH10223990 A JP H10223990A
Authority
JP
Japan
Prior art keywords
etching
semiconductor
semiconductor optical
optical device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2748197A
Other languages
Japanese (ja)
Inventor
Kazunori Shinoda
和典 篠田
Masaru Miyazaki
勝 宮崎
Kazuhisa Uomi
和久 魚見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2748197A priority Critical patent/JPH10223990A/en
Publication of JPH10223990A publication Critical patent/JPH10223990A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To reduce the residual damages on the surface of a semiconductor and side faces of a waveguide by dividing an etching process into a dry etching process involving ion irradiation and a successive dry etching process involving no ion irradiation. SOLUTION: Steps are formed on the surface of a substrate 1 by reactive ion etching. When the steps are formed on the surface of the substrate 1, damaged layers 7 are formed on the surface of the substrate 1 and side faces of the steps due to shocks from ions. After this first process, radical etching is successively performed by causing glow discharge from a mixed gas of methane and hydrogen. When the radical etching is performed, the substrate 1 is not damaged and the damaged layers 7 formed during the reactive ion etching can be removed, because no shock is given to the substrate 1 from ions. Therefore, the residual damages on the surface of the substrate 1 and side walls of a waveguide can be reduced.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体光素子並びにその製造方法、及
び当該半導体光素子を搭載した光モジュール並びに光応
用システムの技術分野に属する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a technical field of a semiconductor optical device, a method of manufacturing the same, an optical module equipped with the semiconductor optical device, and an optical application system.

【0002】[0002]

【従来の技術】半導体装置の製造方法の一つとしてエッ
チング加工により化合物半導体の導波路構造を形成する
技術は、半導体レーザ、光変調器等様々な導波路型光素
子に用いられている。化合物半導体のエッチングは永ら
く湿式エッチングが用いられてきたが、近年、ウェハ面
内での加工寸法均一性向上への要求が高まり、ドライエ
ッチング技術の研究が進められている。ドライエッチン
グを用いて光導波路を用いた光素子の公知例としては、
例えば炭化水素系ガスの反応性イオンエッチングで光導
波路を形成したFeドープInP埋込み半導体レーザの信頼
性試験結果が1995年電子情報通信学会総合大会C-345に
報告されている。
2. Description of the Related Art As one of the methods for manufacturing a semiconductor device, a technique of forming a waveguide structure of a compound semiconductor by etching is used for various waveguide optical devices such as a semiconductor laser and an optical modulator. The wet etching has long been used for the etching of compound semiconductors. However, in recent years, there has been an increasing demand for improving the processing dimension uniformity within the wafer surface, and research on dry etching technology has been advanced. Known examples of an optical element using an optical waveguide using dry etching include:
For example, a reliability test result of an Fe-doped InP embedded semiconductor laser having an optical waveguide formed by reactive ion etching of a hydrocarbon-based gas was reported in the 1995 IEICE General Conference C-345.

【0003】[0003]

【発明が解決しようとする課題】上記従来のドライエッ
チング技術には以下の問題点がある。
The above conventional dry etching technique has the following problems.

【0004】反応性イオンエッチングや反応性イオンビ
ームエッチング等によりマスクパターン寸法を高精度に
基板に転写できるのは、イオン衝撃の効果による垂直異
方性があるためである。しかし、イオン衝撃は、同時
に、基板表面および導波路側面に損傷をもたらす。高速
電子素子や半導体レーザでは、それぞれ、電気的能動
層、光学的活性層のエッチングが中心であるため、エッ
チング時に生じる損傷は、素子の特性や寿命に関する信
頼性に甚大な悪影響を及ぼす。例えば、上記文献に開示
されているように、半導体レーザの光導波路を炭化水素
系ガスの反応性イオンエッチングで形成した場合、イオ
ン衝撃による活性層側面の損傷層の影響により、通電試
験時の素子劣化の進行が速くなることが知られている。
この損傷層の除去するために、従来はドライエッチング
後に湿式エッチングを追加する方法を採ってきた。しか
し、湿式エッチングを追加するとウェハ面内でのパター
ン寸法の均一性が著しく損なわれた。
The reason why mask pattern dimensions can be transferred to a substrate with high precision by reactive ion etching or reactive ion beam etching is due to the vertical anisotropy due to the effect of ion bombardment. However, ion bombardment simultaneously causes damage to the substrate surface and the waveguide side. In high-speed electronic devices and semiconductor lasers, etching of an electrically active layer and an optically active layer is the center, respectively. Therefore, damage that occurs at the time of etching has a serious adverse effect on the reliability of device characteristics and life. For example, as disclosed in the above document, when an optical waveguide of a semiconductor laser is formed by reactive ion etching of a hydrocarbon-based gas, an element during an energization test is affected by a damaged layer on the side of the active layer due to ion bombardment. It is known that deterioration progresses faster.
In order to remove this damaged layer, conventionally, a method of adding wet etching after dry etching has been adopted. However, the addition of wet etching significantly impaired the uniformity of the pattern dimensions within the wafer surface.

【0005】本発明の第一の目的は、半導体表面および
導波路側面の残留損傷層が少なく、高い信頼性を有する
導波路型半導体光素子の製造方法を提供することであ
る。また、本発明の第二の目的は、本発明の製造方法を
用いて製造した半導体光素子を提供することにある。ま
た、本発明の第三の目的は、本発明の半導体光素子を搭
載した光モジュールを提供することにある。また、本発
明の第四の目的は、本発明の半導体光素子を搭載した光
伝送システムあるいは光情報処理システム等の光応用シ
ステムを提供することにある。
A first object of the present invention is to provide a method for manufacturing a waveguide type semiconductor optical device having a small amount of residual damage layer on a semiconductor surface and a side surface of a waveguide and having high reliability. A second object of the present invention is to provide a semiconductor optical device manufactured by using the manufacturing method of the present invention. A third object of the present invention is to provide an optical module on which the semiconductor optical device of the present invention is mounted. A fourth object of the present invention is to provide an optical application system such as an optical transmission system or an optical information processing system equipped with the semiconductor optical device of the present invention.

【0006】[0006]

【課題を解決するための手段】上記第一の目的は、エッ
チング工程により半導体基板又は半導体積層構造に段差
を形成する半導体装置(例えば、光素子)の製造方法に
おいて、該エッチング工程がイオン照射を伴うドライエ
ッチング工程(以下、第1工程)及びそれに引き続くイ
オン照射を伴わないドライエッチング工程(以下、第2
工程)からなる本発明の半導体装置の製造方法により達
成される。本発明のエッチング工程は、実用的には半導
体基板上(基板主面)に単層又は複数層の半導体膜をエ
ピタキシャル成長等で積層した半導体積層構造に適用さ
れる場合が多い。しかし、以下説明を簡明にするため、
この欄では半導体基板なる言葉に半導体積層構造をも含
める(即ち、半導体基板上面は半導体積層構造の成長表
面も意味する)。
The first object of the present invention is to provide a method of manufacturing a semiconductor device (for example, an optical element) in which a step is formed in a semiconductor substrate or a semiconductor laminated structure by an etching step. Dry etching step (hereinafter referred to as a first step) and a subsequent dry etching step without ion irradiation (hereinafter referred to as a second step).
This is achieved by the method for manufacturing a semiconductor device according to the present invention, comprising: The etching step of the present invention is often applied to a semiconductor laminated structure in which a single layer or a plurality of layers of semiconductor films are stacked on a semiconductor substrate (main surface of the substrate) by epitaxial growth or the like. However, for simplicity,
In this section, the term semiconductor substrate includes the semiconductor multilayer structure (that is, the upper surface of the semiconductor substrate also means the growth surface of the semiconductor multilayer structure).

【0007】上述の第1工程は、半導体基板上面に予め
マスクパターンを形成した(上面を部分的にマスキング
した)後に基板上面にイオンを照射する技術を採用して
も、半導体基板上面をマスキングすることなく収束イオ
ンビームをエッチングすべき領域に選択的に照射する技
術を採用してもよい。前者の技術では、マスクパターン
が形成された半導体基板面をプラズマに対向させ、該基
板面と該プラズマとの間に形成されるイオンシースを介
して該プラズマ中に存在するイオンを該基板面に照射す
るドライ・プロセスを採用できる。
In the above-mentioned first step, the upper surface of the semiconductor substrate is masked even if a mask pattern is previously formed on the upper surface of the semiconductor substrate (the upper surface is partially masked) and then the upper surface of the substrate is irradiated with ions. A technique of selectively irradiating a focused ion beam to a region to be etched without using a focused ion beam may be employed. In the former technique, a semiconductor substrate surface on which a mask pattern is formed is opposed to plasma, and ions present in the plasma are applied to the substrate surface via an ion sheath formed between the substrate surface and the plasma. Irradiation dry process can be adopted.

【0008】上述の第2工程は、イオン照射を伴わない
ドライ・プロセスとして中性粒子(非荷電粒子)による
エッチングを採用する。中性粒子としては、原子や分子
を放電(例えば、プラズマ)、光照射、又は加熱により
励起したものを採用することが望ましい。励起した中性
粒子の一つとしてラジカルがあり、これは原子又は分子
をプラズマや光照射で励起することにより生成され、反
応性に富む。ラジカル以外の中性粒子エッチング方法と
しては、例えば半導体基板の被加工面にノズルでガスを
供給する方法で、このノズルを加熱することを特徴とす
るホット分子ビームエッチングがある。
The above-mentioned second step employs etching by neutral particles (uncharged particles) as a dry process without ion irradiation. As the neutral particles, it is desirable to employ particles or atoms excited by discharge (for example, plasma), light irradiation, or heating. One of the excited neutral particles is a radical, which is generated by exciting atoms or molecules by plasma or light irradiation, and is highly reactive. As a neutral particle etching method other than radicals, for example, there is a hot molecular beam etching method in which a gas is supplied to a surface to be processed of a semiconductor substrate by a nozzle and the nozzle is heated.

【0009】ラジカルをプラズマで形成する場合の望ま
しき一例としては、平行平板型電極(2つの板状電極を
相互の面が対向するように配置される装置)に高周波電
力を印加して発生したプラズマで被加工物を加工するド
ライ・プロセスを採用し、上記平行平板型電極の一方の
電極にマスクパターンを形成した半導体基板を配置させ
て、該電極を陰極として上記第1工程の反応性イオンエ
ッチングを、該電極を陽極として上記第2工程のラジカ
ルエッチングを上記半導体基板に夫々施す。この平行平
板型電極は、プラズマ・プロセッシング装置又はプラズ
マ・エッチング装置とも呼ばれ、上記半導体基板が配置
される電極は加工物保持に好適な、例えば台状に形成さ
れている。光照射によりラジカルを供給する一例として
は、上記半導体基板を筺体中に配置し、該筺体中にラジ
カル生成用ガスを導入した後、このガスに光を照射する
ものがある。ガスへの光照射は、半導体基板の被加工面
に近い方が望ましい。
A desirable example of the case where radicals are formed by plasma is a method in which high-frequency power is applied to a parallel plate-type electrode (a device in which two plate-like electrodes are arranged so that their surfaces face each other). A dry process of processing an object to be processed with the plasma is used, a semiconductor substrate having a mask pattern formed on one of the parallel plate electrodes is disposed, and the reactivity of the first step is determined using the electrode as a cathode. Ion etching and radical etching in the second step are performed on the semiconductor substrate using the electrode as an anode. The parallel plate type electrode is also called a plasma processing apparatus or a plasma etching apparatus, and the electrode on which the semiconductor substrate is arranged is formed in a shape suitable for holding a workpiece, for example, in a trapezoidal shape. As an example of supplying radicals by light irradiation, there is a method in which the semiconductor substrate is arranged in a housing, a gas for generating radicals is introduced into the housing, and the gas is irradiated with light. The light irradiation to the gas is desirably closer to the processing surface of the semiconductor substrate.

【0010】上記イオン照射を伴うドライエッチング工
程(第1工程)およびそれに引き続くイオン照射を伴わ
ないドライエッチング工程(第2工程)は、同一のエッ
チング処理装置内で連続して行われるか、又は大気雰囲
気を経ることがなく他のエッチング処理装置内で行われ
ることが、第1工程のエッチングで露出した半導体表面
の酸化や異物付着防止の観点で望ましい。後者の手法を
採用する場合、第1工程の処理装置と第2工程の処理装
置を半導体基板搬送装置を備えた筺体で結合した複合処
理装置を採用してもよく、又は第1工程の処理装置から
減圧下で半導体基板を機密性を備えた筺体に移し、この
筺体を第2工程の処理装置まで運んだ後に減圧下で半導
体基板を筺体から第2工程の処理装置に移す手段を講じ
てもよい。
The dry etching step (first step) involving ion irradiation and the subsequent dry etching step (second step) without ion irradiation are performed continuously in the same etching apparatus or are performed in the atmosphere. It is desirable that the etching be performed in another etching apparatus without passing through an atmosphere from the viewpoint of preventing oxidation of the semiconductor surface exposed by the etching in the first step and adhesion of foreign substances. In the case of adopting the latter method, a combined processing apparatus in which the processing apparatus of the first step and the processing apparatus of the second step are combined by a housing provided with a semiconductor substrate transfer device, or a processing apparatus of the first step A means for transferring the semiconductor substrate from the housing to the second-stage processing device under reduced pressure after transferring the semiconductor substrate to a confidential housing under reduced pressure and carrying this housing to the second-stage processing device. Good.

【0011】上記本発明の第二の目的は、以上に説明し
た本発明の製造方法を用いて半導体光素子を製造するこ
とにより達成される。また、上記本発明の第三の目的は
上記半導体素子を搭載した光モジュールを製造すること
により、上記本発明の第四の目的は上記半導体光素子を
搭載した光伝送システム、光情報処理システム、光交換
機等の光応用システムを製造することにより夫々達成さ
れる。
The second object of the present invention is achieved by manufacturing a semiconductor optical device by using the manufacturing method of the present invention described above. Further, a third object of the present invention is to manufacture an optical module on which the semiconductor device is mounted, and a fourth object of the present invention is to provide an optical transmission system, an optical information processing system, Each is achieved by manufacturing an optical application system such as an optical switch.

【0012】次に、本発明の半導体装置の製造方法の作
用について説明する。
Next, the operation of the method for manufacturing a semiconductor device according to the present invention will be described.

【0013】本発明のエッチング工程では、イオン衝撃
を伴う異方性ドライエッチングでマスクパターンを基板
に転写して半導体基板上面に凹凸(例えば、光素子のリ
ッジ型導波路)を形成した後、イオン衝撃により発生し
た損傷層を実質的にイオン照射を伴わない中性粒子によ
るエッチングにより除去する工程を追加する。ここで、
イオン衝撃を伴う異方性ドライエッチングとは、例えば
反応性イオンエッチングや反応性イオンビームエッチン
グであり、このプロセスはエッチング速度が速く、加工
制御の面でも優れる。また、中性粒子によるエッチング
とは、中性粒子がエッチャントとして支配的に働くプロ
セスであればよく、その一例としてラジカルエッチング
がある。中性粒子によるエッチングは、エッチング速度
でイオン衝撃を伴うドライエッチングに劣る反面、等方
的、即ちエッチングすべき領域をほぼ均一にエッチング
でき、またエッチング領域周辺(例えば、エッチングに
より露出される表面)への損傷は極めて少ないという利
点を有する。
In the etching step of the present invention, the mask pattern is transferred to the substrate by anisotropic dry etching accompanied by ion bombardment to form irregularities (for example, a ridge-type waveguide of an optical device) on the upper surface of the semiconductor substrate. A step of removing the damaged layer generated by the impact by etching with neutral particles substantially without ion irradiation is added. here,
The anisotropic dry etching accompanied by ion bombardment is, for example, reactive ion etching or reactive ion beam etching. This process has a high etching rate and is excellent in processing control. The etching with neutral particles may be any process in which neutral particles dominantly act as an etchant, and one example is radical etching. Etching by neutral particles is inferior to dry etching accompanied by ion bombardment at an etching rate, but isotropic, that is, can etch the region to be etched almost uniformly, and around the etching region (for example, the surface exposed by etching). This has the advantage that damage to the device is extremely small.

【0014】ラジカルエッチングの例で説明するなら、
イオン衝撃を伴わないため、例えばリッジ型導波路を有
する半導体光素子の製造にて、イオンエッチングで生じ
た導波路側壁や半導体表面の損傷層の除去が可能であ
る。即ち、ラジカルエッチングはエッチング速度が遅い
という欠点を有するものの、これでエッチングすべき損
傷層の厚みを考慮すれば、上述の低損傷エッチングの利
点が強調されるのである。ラジカルエッチングでは、ラ
ジカルによるエッチングが支配的であることが要請さ
れ、ラジカル供給源から微量のイオン又は電子が導波路
側壁や半導体表面に飛来したとしても、これによる損傷
がラジカルエッチングで十分除去できればよい。このよ
うに、本発明では、粗い加工を行う上記第1工程の後に
きめの細かい仕上げを行う上記第2工程を行うことで、
良質の半導体装置を製造するものである。
In the case of radical etching,
Since there is no ion bombardment, for example, in the manufacture of a semiconductor optical device having a ridge-type waveguide, it is possible to remove a damaged side wall of the waveguide and a damaged layer on the semiconductor surface caused by ion etching. That is, although the radical etching has a disadvantage that the etching rate is low, the advantage of the above-mentioned low damage etching is emphasized in consideration of the thickness of the damaged layer to be etched by this. In radical etching, etching by radicals is required to be dominant, and even if a small amount of ions or electrons fly from the radical supply source to the waveguide side wall or the semiconductor surface, it is sufficient that damage due to this is sufficiently removed by radical etching. . As described above, in the present invention, by performing the second step of performing fine finishing after the first step of performing rough processing,
This is for manufacturing a high-quality semiconductor device.

【0015】また、ラジカルエッチングによる損傷層除
去工程(上記第2工程)は、湿式エッチングによる損傷
層除去工程と比較してウェハ面内の加工寸法均一性が高
いため、導波路幅の面内分布を十分低く抑えることがで
きる。この結果、低損傷で、且つ加工寸法の面内均一性
に優れたエッチング加工が可能となる。
Further, in the damage layer removing step by radical etching (the second step), the processing dimension uniformity in the wafer surface is higher than the damage layer removing step by wet etching. Can be kept sufficiently low. As a result, it is possible to perform etching with low damage and excellent in-plane uniformity of processing dimensions.

【0016】さらに、上述のプラズマ・プロセッシング
装置を用い、半導体基板の保持部材(電極)のプラズマ
に対する電位を第1工程と第2工程とで変える方法で
は、エッチング加工の高速化・効率化が図れ、半導体装
置製造のスルー・プットが飛躍的に向上する。
Furthermore, in the above-described method in which the potential of the semiconductor substrate holding member (electrode) with respect to the plasma is changed between the first step and the second step by using the above-mentioned plasma processing apparatus, the etching process can be performed at a higher speed and more efficiently. Thus, the through-put of semiconductor device manufacturing is dramatically improved.

【0017】[0017]

【発明の実施の形態】以下、本発明の望ましき実施形態
を実施例1〜3に例示し、図1〜4を参照して具体的に
説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to Examples 1 to 3, which will be specifically described with reference to FIGS.

【0018】<実施例1>まず、本発明の第一の実施例
を図1を用いて詳細に説明する。図1は、本発明による
製造プロセスの説明をし易くするために、半導体光素子
のチップ段階、即ち半導体のウエハから個々の素子(チ
ップ)を切り出した状態を示す。但し、実際の半導体装
置生産では、図1(a)から(e)に至る工程をウエハ段階、
即ち半導体のウエハ上に複数の素子が形成されている
(素子毎に分離される前の)状態で行う場合が多いであ
るので注意されたい。
Embodiment 1 First, a first embodiment of the present invention will be described in detail with reference to FIG. FIG. 1 shows a chip stage of a semiconductor optical device, that is, a state in which individual devices (chips) are cut out from a semiconductor wafer in order to facilitate description of a manufacturing process according to the present invention. However, in actual semiconductor device production, the steps from FIG. 1A to FIG.
That is, it should be noted that the process is often performed in a state where a plurality of devices are formed on a semiconductor wafer (before each device is separated).

【0019】まず、n型InP基板1上に有機金属気相成長
法により、n型InPバッファ層(厚さ0.3μm)2、アンドー
プ多重量子井戸活性層3、p型InPクラッド層(厚さ2.0μ
m)4、p型InGaAsキャップ層(厚さ0.2μm)5を順次形成
した。多重量子井戸活性層3は、InGaAs井戸層(厚さ60n
m)5層を、InGaAsP障壁層(厚さ100nm、組成波長1.15μ
m)6層で挟んだものである。結晶成長後、通常の熱CVD
法とリソグラフィ技術を用いてSiO2ストライプ(厚さ0.3
μm、幅1.5μm)6を形成した(図1(a))。
First, an n-type InP buffer layer (thickness: 0.3 μm) 2, an undoped multiple quantum well active layer 3, and a p-type InP cladding layer (thickness: 2.0 μm) are formed on an n-type InP substrate 1 by metal organic chemical vapor deposition. μ
m) 4 and a p-type InGaAs cap layer (thickness 0.2 μm) 5 were sequentially formed. The multiple quantum well active layer 3 is an InGaAs well layer (thickness 60 n
m) 5 layers, InGaAsP barrier layer (thickness 100 nm, composition wavelength 1.15μ
m) It is sandwiched between 6 layers. After crystal growth, normal thermal CVD
By using the law and the lithography technology SiO 2 stripe (thickness: 0.3
μm, 1.5 μm in width) 6 (FIG. 1 (a)).

【0020】この試料を平行平板型電極構造を有するエ
ッチング装置の下部電極上に置いたのちメタンと水素の
混合ガスを導入し、下部電極を陰極とする高周波電力を
供給してグロー放電をおこすことにより、通常の反応性
イオンエッチングを行う。このエッチング装置はプラズ
マ・エッチング装置とも呼ばれ、その概略図を図4に示
す。
After placing this sample on the lower electrode of an etching apparatus having a parallel plate type electrode structure, a mixed gas of methane and hydrogen is introduced, and high-frequency power is supplied using the lower electrode as a cathode to cause glow discharge. Performs normal reactive ion etching. This etching apparatus is also called a plasma etching apparatus, and its schematic diagram is shown in FIG.

【0021】ここで図4を参照し、本実施例の製造プロ
セスに係るプラズマ・エッチング装置30を説明する。プ
ラズマ・エッチング装置は筺体31を中心に、該筺体と排
気装置(図示せず)を結び筺体内を排気する排気管29、
該筺体内にガスを供給する配管32,33、平行平板電極を
構成する一対の板状電極34,35、この電極と電気的に導
通した支持材36及びこの支持材と筺体31とを電気的に絶
縁する絶縁材37、板状電極(下部電極)34に高周波電界
を印加する高周波電源38、板状電極(上部電極)35の電
位を制御する直流電源装置39が設けられている。板状電
極34は被加工物を固定できるように構成され、治具28が
他方の板状電極35に対向する面に設けられている。因み
に、図4にはウエハ段階で形成された図1(a)に相当す
る半導体積層構造が被加工物40として板状電極34に固定
されている(図1(a)のSiO2ストライプ6上面は板状電極
35に対向している)。
Referring now to FIG. 4, a description will be given of a plasma etching apparatus 30 according to the manufacturing process of this embodiment. The plasma etching apparatus has an exhaust pipe 29 connected to the casing and an exhaust device (not shown), and an exhaust pipe 29 for exhausting the interior of the casing.
Pipes 32 and 33 for supplying gas into the housing, a pair of plate electrodes 34 and 35 forming a parallel plate electrode, a support member 36 electrically connected to the electrodes, and an electrical connection between the support member and the housing 31. A high-frequency power supply 38 for applying a high-frequency electric field to the plate-like electrode (lower electrode) 34 and a DC power supply 39 for controlling the potential of the plate-like electrode (upper electrode) 35 are provided. The plate-shaped electrode 34 is configured to fix a workpiece, and the jig 28 is provided on a surface facing the other plate-shaped electrode 35. Incidentally, FIG. 4 shows that the semiconductor laminated structure corresponding to FIG. 1A formed at the wafer stage is fixed to the plate electrode 34 as the workpiece 40 (the upper surface of the SiO 2 stripe 6 in FIG. 1A). Is a plate electrode
35).

【0022】上述のメタンガス及び水素ガスは配管32,3
3で別々に導入されて筺体31内で混合され、排気管29か
ら筺体31外へ排気される(図中の矢印は筺体におけるガ
スの流れを示す)。筺体31内でメタン−水素の混合ガス
をグロー放電される場合、筺体31へのガス供給速度と筺
体31からのガス排気速度は筺体31内が減圧状態、即ち大
気圧より希薄なメタン及び水素の混合ガス雰囲気となる
ように調節される。筺体31内の圧力は、10Torr以下が望
ましい。ガス供給は配管32,33の一方を閉止し、他方よ
りメタンと水素の混合ガスを導入しても差し支えない。
The above-mentioned methane gas and hydrogen gas are supplied to the pipes 32, 3
In step 3, they are separately introduced, mixed in the housing 31, and exhausted from the exhaust pipe 29 to the outside of the housing 31 (arrows in the figure indicate gas flows in the housing). When the methane-hydrogen mixed gas is glow-discharged in the housing 31, the gas supply speed to the housing 31 and the gas exhaust speed from the housing 31 are in a reduced pressure state in the housing 31, that is, methane and hydrogen which are leaner than the atmospheric pressure. It is adjusted so as to have a mixed gas atmosphere. The pressure in the housing 31 is desirably 10 Torr or less. For gas supply, one of the pipes 32 and 33 may be closed and a mixed gas of methane and hydrogen may be introduced from the other.

【0023】高周波電源38は、13.56MHzの高周波電力を
発生する水晶発振器型のものである。一方、下部電極34
を陰極とするために上部電極35の電位V+(但し、V+
0)は直流電源装置39において右側の電源にスイッチを
つなぎ、高周波電源38の−VRF〜+VRF(但し、VRF
0)なる電圧振動に対し、V+>VRFなる関係を保つよ
うに制御される。
The high frequency power supply 38 is of a crystal oscillator type that generates high frequency power of 13.56 MHz. On the other hand, the lower electrode 34
Is used as a cathode, the potential V + of the upper electrode 35 (where V + >
0) connects a switch to the power supply on the right side in the DC power supply 39, and −V RF to + V RF (where V RF >
0) is controlled so as to maintain the relationship of V + > V RF with respect to the voltage oscillation of 0).

【0024】上述の筺体内圧力や電極電位の条件設定
は、グロー放電プラズマを利用する本実施例に鑑みたも
のであるが、プラズマを大気圧下での無極放電やアーク
放電で形成する場合では、電極構成も含めて各条件は適
宜変えられ得る。また、グロー放電は直流電界でも発生
するが、実用的に見て高周波電界を採用することが望ま
しい。グロー放電発生のための高周波電界の周波数は、
13.56MHzに限られず、例えば27.12MHzや40MHzを採用し
ても所望の効果を得られる。
The above-mentioned conditions for setting the pressure in the casing and the electrode potential are in view of the present embodiment using glow discharge plasma. However, in the case where the plasma is formed by a non-polar discharge or an arc discharge under atmospheric pressure. Each condition including the electrode configuration can be appropriately changed. Glow discharge is also generated by a DC electric field, but it is desirable to employ a high-frequency electric field in practical terms. The frequency of the high-frequency electric field for glow discharge generation is
It is not limited to 13.56 MHz, and a desired effect can be obtained even if, for example, 27.12 MHz or 40 MHz is adopted.

【0025】再び、本実施例の製造プロセスの説明に戻
る。上述の反応性イオンエッチングにより、基板に3μ
mの段差を形成した。基板への段差形成の際、イオン衝
撃により、基板表面および段差側壁に約0.1μmの損傷
層7が生成した(図1(b))。この図1(a)から(b)に至る加
工工程が、本発明の第1工程である。
Returning again to the description of the manufacturing process of this embodiment. By the above-mentioned reactive ion etching, 3μ
m steps were formed. When a step was formed on the substrate, a damaged layer 7 of about 0.1 μm was formed on the surface of the substrate and the side wall of the step by ion bombardment (FIG. 1 (b)). The processing steps from FIG. 1A to FIG. 1B are the first steps of the present invention.

【0026】この第1工程に引き続き、試料を置いた下
部電極を陽極とする高周波電力を供給してメタンと水素
の混合ガスのグロー放電をおこすことにより、ラジカル
エッチングを行った。ラジカルエッチングでは、イオン
衝撃を伴わないので、基板に損傷を与えることなく、反
応性イオンエッチング時に発生した約0.1μmの損傷層
を除去することができた(図1(c))。この図1(b)から
(c)に至る加工工程が、本発明の第2工程である。
Subsequent to the first step, radical etching was performed by supplying high frequency power using the lower electrode on which the sample was placed as an anode to cause glow discharge of a mixed gas of methane and hydrogen. Since radical etching does not involve ion bombardment, it was possible to remove a damaged layer of about 0.1 μm generated during reactive ion etching without damaging the substrate (FIG. 1 (c)). From this Figure 1 (b)
The processing step leading to (c) is the second step of the present invention.

【0027】なお第2工程では、下部電極34を陽極とす
るために上部電極35の電位V-(但し、V-<0)は直流
電源装置39において左側の電源にスイッチをつなぎ、高
周波電源38の電圧振動に対し、V-<−VRFなる関係を
保つように制御される。現実的には、さらに下部電極34
表面に対するプラズマ41の電位(プラズマ・ポテンシャ
ル)ΔV(但し、ΔV>0)を考慮することが望まし
い。この場合、プローブ等で計測されたΔVに基づき、
-−ΔV<−VRFなる関係を保つようにV-を設定する
とよい。
It should be noted in the second step, the potential of the upper electrode 35 to the lower electrode 34 and the anode V - (where, V - <0) is connecting the switch to the left of the power in the DC power supply device 39, a high frequency power source 38 Is controlled so as to maintain the relationship of V <−V RF with respect to the voltage oscillation of. In reality, the lower electrode 34
It is desirable to consider the potential of the plasma 41 with respect to the surface (plasma potential) ΔV (where ΔV> 0). In this case, based on ΔV measured by a probe or the like,
V - may be set to - - [Delta] V <V so as to keep the -V RF becomes relevant.

【0028】第2工程の後、酸素プラズマアッシングに
よりエッチング中にSiO2ストライプ6上に堆積したポリ
マーを除去し、有機金属気相成長炉内に搬入した。次に
成長温度600℃にてフォスフィンガス、トリメチルイン
ジウム、フェロセン、および塩化メチルを導入してFeド
ープ半絶縁性InP電流狭窄層(成長厚さ3μm)8を成長し
た(図1(d))。
After the second step, the polymer deposited on the SiO 2 stripe 6 during the etching was removed by oxygen plasma ashing, and the resultant was carried into a metal organic chemical vapor deposition furnace. Next, a phosphine gas, trimethylindium, ferrocene, and methyl chloride were introduced at a growth temperature of 600 ° C. to grow a Fe-doped semi-insulating InP current confinement layer (growth thickness: 3 μm) 8 (FIG. 1D). .

【0029】InPのような化合物半導体はSiO2ストライ
プ上には成長しないので、InP層により半導体露出面が
選択的に埋め込まれる。但し、 SiO2ストライプ上にア
モルファスまたは多結晶状に半導体が析出することがあ
るが、本実施例のごとく塩化メチルを微量添加すること
により、そのような析出を抑制することができ、また埋
込み表面を平坦にすることができる。埋込み成長後、 S
iO2ストライプを希フッ酸で除去し、p側電極9を形成
し、基板裏面を研磨により薄くした後、裏面にn側電極1
0を形成した(図1(e))。最後に分割、壁開することによ
り、発光波長1.55μmの半導体レーザを作製した。
Since a compound semiconductor such as InP does not grow on the SiO 2 stripe, the semiconductor exposed surface is selectively buried by the InP layer. However, a semiconductor may be precipitated in an amorphous or polycrystalline state on the SiO 2 stripe, but such a precipitation can be suppressed by adding a small amount of methyl chloride as in this embodiment, and the embedded surface can be suppressed. Can be made flat. After buried growth, S
The iO 2 stripe was removed with diluted hydrofluoric acid to form a p-side electrode 9, and the back surface of the substrate was thinned by polishing.
0 was formed (FIG. 1 (e)). Finally, by dividing and cleaving, a semiconductor laser having an emission wavelength of 1.55 μm was manufactured.

【0030】作製したレーザ素子は、活性層側部に損傷
層がなく、損傷があった場合に発生する非発光再結合に
よる無効電流成分が少ないことを反映して、室温、連続
条件においてしきい値電流10mA、発振効率0.45W/Aと低
しきい値で且つ高効率な特性が得られた。また、50℃、
5mWでの一定光出力通電試験を行った結果、損傷層のな
い高品位な結晶構造を反映して、推定寿命として20万時
間が得られた。本実施例では本発明を1.55μm帯の半導
体レーザに適用した場合について述べたが、1.3μm帯
や他の波長帯の半導体レーザにも適用可能である。
The fabricated laser device has no damage layer on the side of the active layer and has a small threshold current at room temperature under continuous conditions, reflecting a small reactive current component due to non-radiative recombination generated when damage occurs. A low threshold current value of 10 mA and an oscillation efficiency of 0.45 W / A and high efficiency characteristics were obtained. Also, 50 ℃,
As a result of conducting a constant light output current test at 5 mW, an estimated lifetime of 200,000 hours was obtained, reflecting a high-quality crystal structure without a damaged layer. In this embodiment, the case where the present invention is applied to a semiconductor laser in the 1.55 μm band is described, but the present invention is also applicable to a semiconductor laser in the 1.3 μm band and other wavelength bands.

【0031】また、本発明は、半導体レーザのみなら
ず、光変調器やフォトダイオード等の他の半導体光素子
に適用した場合も同様の効果が確認された。また、本実
施例ではイオン照射を伴うドライエッチング工程とイオ
ン照射を伴わないラジカルエッチング工程を同一のエッ
チング装置内で連続して行った例を示したが、ラジカル
エッチング室として、別に設けた処理室で行っても良い
ことは言うまでもない。
The same effect was confirmed when the present invention was applied not only to semiconductor lasers but also to other semiconductor optical devices such as optical modulators and photodiodes. In this embodiment, the dry etching step with ion irradiation and the radical etching step without ion irradiation are performed continuously in the same etching apparatus. However, a separate processing chamber is provided as a radical etching chamber. It goes without saying that you can go there.

【0032】なお、上述の製造プロセスで個々の素子レ
ベルの加工寸法の均一性はもとより、同一のウエハ上に
形成された複数の素子間におけるウエハーレベルでの加
工寸法の均一性(ウェハ面内均一性)も向上した。
In the above-described manufacturing process, not only the uniformity of the processing dimensions at the individual element level but also the uniformity of the processing dimensions at the wafer level among a plurality of elements formed on the same wafer (uniformity within the wafer surface) Sex) also improved.

【0033】<実施例2>次に第二の実施例を図2によ
り詳細に説明する。図2は実施例1の半導体レーザ11を
ヒートシンク12上に実装した後、光学レンズ13、後端面
光出力モニタ用のフォトダイオード14と光ファイバ15と
を一体化した光送信モジュールの構造図である。室温、
連続条件においてしきい値電流10mA、発振効率0.20W/A
であった。また、半導体に与える損傷の少ない作製工程
を反映して、85℃の高温においてもしきい値電流25mA、
発振効率0.13W/Aと良好な発振特性を得た。
<Embodiment 2> Next, a second embodiment will be described in detail with reference to FIG. FIG. 2 is a structural diagram of an optical transmission module in which an optical lens 13, a photodiode 14 for monitoring the optical output of a rear end face, and an optical fiber 15 are integrated after mounting the semiconductor laser 11 of Example 1 on a heat sink 12. . room temperature,
Under continuous conditions, threshold current is 10mA, oscillation efficiency is 0.20W / A
Met. In addition, reflecting the manufacturing process with less damage to the semiconductor, the threshold current is 25 mA even at a high temperature of 85 ° C.
The oscillation efficiency was 0.13W / A and good oscillation characteristics were obtained.

【0034】<実施例3>次に第三の実施例を図3によ
り詳細に説明する。図3は、実施例2の送信モジュール
16を用いた幹線系光通信システムである。送信装置17は
送信モジュール16とこのモジュールを駆動するための駆
動系18とを有する。モジュール16からの光信号がファイ
バ19を通って受信装置内20の受光部21で検出される。本
実施例に係る光通信システムによれば100km以上の無中
継光伝送が容易に実現できる。これはチャーピングが著
しく低減される結果、ファイバの分散による信号劣化が
やはり著しく低減されることに基づく。
<Embodiment 3> Next, a third embodiment will be described in detail with reference to FIG. FIG. 3 illustrates a transmission module according to the second embodiment.
This is a trunk optical communication system using the No. 16. The transmission device 17 has a transmission module 16 and a drive system 18 for driving the module. An optical signal from the module 16 passes through the fiber 19 and is detected by the light receiving unit 21 in the receiving device 20. According to the optical communication system of this embodiment, repeaterless optical transmission over 100 km can be easily realized. This is based on the fact that the chirping is significantly reduced, which also results in significantly reduced signal degradation due to fiber dispersion.

【0035】[0035]

【発明の効果】本発明によれば、低損傷で且つ加工寸法
のウェハ面内均一性に優れた半導体導波路構造を容易な
手法で実現できる。本発明を用いれば、半導体光素子の
性能が飛躍的に向上するだけでなく、この素子を搭載し
た光モジュールおよび光応用システムの長寿命化に効果
がある。
According to the present invention, it is possible to realize a semiconductor waveguide structure having low damage and excellent in-wafer uniformity of processing dimensions by an easy method. The use of the present invention not only dramatically improves the performance of a semiconductor optical device, but also has the effect of extending the life of an optical module and an optical application system equipped with this device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例1を説明する図である。FIG. 1 is a diagram illustrating a first embodiment of the present invention.

【図2】本発明の実施例2を説明する図である。FIG. 2 is a diagram illustrating a second embodiment of the present invention.

【図3】本発明の実施例3を説明する図である。FIG. 3 is a diagram illustrating a third embodiment of the present invention.

【図4】本発明の実施例1で用いたエッチング装置の概
略図である。
FIG. 4 is a schematic diagram of an etching apparatus used in Embodiment 1 of the present invention.

【符号の説明】[Explanation of symbols]

1…n型InP半導体基板、2…n型InPバッファ層、3…多重
量子井戸活性層、4…p型InPクラッド層、5…p型InGaAs
キャップ層、6…SiO2ストライプ、7…損傷層、8… Feド
ープ半絶縁性InP電流狭窄層、9…p側電極、10…n側電
極、11…半導体レーザ、12…ヒートシンク、13…光学レ
ンズ、14…フォトダイオード、15…光ファイバ、16…送
信モジュール、17…送信装置、18…駆動系、19…光ファ
イバ、20…受信装置、21…受光部。
1 ... n-type InP semiconductor substrate, 2 ... n-type InP buffer layer, 3 ... multi-quantum well active layer, 4 ... p-type InP cladding layer, 5 ... p-type InGaAs
Cap layer, 6 ... SiO 2 stripe, 7 ... damaged layer, 8 ... Fe doped semi-insulating InP current blocking layer, 9 ... p-side electrode, 10 ... n-side electrode, 11 ... semiconductor laser, 12 ... heat sink, 13 ... optical Lens, 14 photodiode, 15 optical fiber, 16 transmitting module, 17 transmitting device, 18 driving system, 19 optical fiber, 20 receiving device, 21 light receiving unit.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上にあらかじめマスクパターン
を形成したのち、エッチング工程により半導体基板に段
差を形成する半導体光素子の製造方法において、該エッ
チング工程が、イオン照射を伴うドライエッチング工程
およびそれに引き続くイオン照射を伴わないドライエッ
チング工程からなることを特徴とする半導体光素子の製
造方法。
In a method of manufacturing a semiconductor optical device, wherein a mask pattern is formed on a semiconductor substrate in advance and then a step is formed on the semiconductor substrate by an etching step, the etching step includes a dry etching step involving ion irradiation and a subsequent step. A method for manufacturing a semiconductor optical device, comprising a dry etching step without ion irradiation.
【請求項2】請求項1に記載の半導体光素子の製造方法
において、上記イオン照射を伴うドライエッチング工程
およびそれに引き続くイオン照射を伴わないドライエッ
チング工程が、同一のエッチング処理装置内で連続して
行われるか、もしくは大気雰囲気を経ることがなく他の
エッチング処理装置内で行われることを特徴とする半導
体光素子の製造方法。
2. The method of manufacturing a semiconductor optical device according to claim 1, wherein the dry etching step with ion irradiation and the subsequent dry etching step without ion irradiation are continuously performed in the same etching apparatus. A method for manufacturing a semiconductor optical device, wherein the method is performed or performed in another etching processing apparatus without passing through an air atmosphere.
【請求項3】請求項1乃至2に記載の半導体光素子の製
造方法において、上記イオン照射を伴うドライエッチン
グ工程が、高周波電力を印加する平行平板型電極の陰極
側電極上に上記マスクパターンを形成した半導体基板を
配置して行う反応性イオンエッチングであり、且つ上記
イオン照射を伴わないドライエッチング工程が、上記マ
スクパターンを形成した半導体基板を配置した電極を陽
極側として上記平行平板型電極に高周波電力を印加して
行うラジカルエッチングであることを特徴とする半導体
光素子の製造方法。
3. The method of manufacturing a semiconductor optical device according to claim 1, wherein said dry etching step involving ion irradiation comprises applying said mask pattern on a cathode side electrode of a parallel plate type electrode to which high-frequency power is applied. The reactive ion etching performed by arranging the formed semiconductor substrate, and the dry etching step without ion irradiation is performed on the parallel plate type electrode with the electrode on which the semiconductor substrate on which the mask pattern is formed is disposed as the anode side. A method of manufacturing a semiconductor optical device, which is radical etching performed by applying high-frequency power.
【請求項4】請求項1乃至3に記載の半導体光素子の製
造方法を用いて製造したことを特徴とする半導体光素
子。
4. A semiconductor optical device manufactured by using the method for manufacturing a semiconductor optical device according to claim 1.
【請求項5】請求項4に記載の半導体光素子を搭載する
ことを特徴とする光モジュール。
5. An optical module comprising the semiconductor optical device according to claim 4.
【請求項6】請求項4に記載の半導体光素子を搭載する
ことを特徴とする光応用システム。
6. An optical application system comprising the semiconductor optical device according to claim 4.
JP2748197A 1997-02-12 1997-02-12 Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element Pending JPH10223990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2748197A JPH10223990A (en) 1997-02-12 1997-02-12 Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2748197A JPH10223990A (en) 1997-02-12 1997-02-12 Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element

Publications (1)

Publication Number Publication Date
JPH10223990A true JPH10223990A (en) 1998-08-21

Family

ID=12222327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2748197A Pending JPH10223990A (en) 1997-02-12 1997-02-12 Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element

Country Status (1)

Country Link
JP (1) JPH10223990A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027481A1 (en) * 2009-09-04 2011-03-10 パナソニック株式会社 Semiconductor device and method for manufacturing same
JP2017518646A (en) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ Method for randomly texturing a semiconductor substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011027481A1 (en) * 2009-09-04 2011-03-10 パナソニック株式会社 Semiconductor device and method for manufacturing same
JP2011054878A (en) * 2009-09-04 2011-03-17 Panasonic Corp Semiconductor device and method of manufacturing the same
JP2017518646A (en) * 2014-06-04 2017-07-06 ユニバーシティ ド エクス‐マルセイユ Method for randomly texturing a semiconductor substrate

Similar Documents

Publication Publication Date Title
US7687291B2 (en) Laser facet passivation
US6812152B2 (en) Method to obtain contamination free laser mirrors and passivation of these
JPH09162496A (en) Semiconductor laser and its manufacture
US7142576B2 (en) Semiconductor laser
CN103545714B (en) A kind of semiconductor laser and manufacture method with novel nearly chamber surface current non-injection region structure
JP2005079406A (en) Manufacturing method of semiconductor laser
US6703254B2 (en) Method for manufacturing semiconductor laser device
Horie et al. Reliability improvement of 980-nm laser diodes with a new facet passivation process
US20060215719A1 (en) High Power Diode Lasers
JPH10223990A (en) Manufacture of semiconductor optical element, semiconductor optical element manufactured by it, and optical applied system using the element
JPH0964453A (en) Manufacture of semiconductor laser
JP2002033305A (en) Manufacturing method of semiconductor device, and semiconductor device manufactured by the method
JP2001102675A (en) Semiconductor light-emitting element
JPH10303179A (en) Manufacture of semiconductor optical element, semiconductor optical element manufactured by the same, and light applied system
JP4033626B2 (en) Manufacturing method of semiconductor laser device
JP2007013057A (en) Film forming method and electrode forming method for semiconductor laser device
JPH1126863A (en) Semiconductor laser and its manufacture
JPH05299769A (en) Manufacture of semiconductor laser
JPH11354507A (en) Dry etching method and semiconductor device
JP4630596B2 (en) Manufacturing method of semiconductor laser device
JPH11283968A (en) Dry etching and semiconductor device thereof
Watanabe et al. Large-hole anode-type fast atom beam (LA-FAB) source and its application to high-aspect-ratio GaAs etching
JP2004260058A (en) Nitride-based semiconductor element
JPH11283959A (en) Manufacture of semiconductor device
JP2002270966A (en) Method for manufacturing semiconductor element