JPH10154973A - Communication equipment - Google Patents

Communication equipment

Info

Publication number
JPH10154973A
JPH10154973A JP8311893A JP31189396A JPH10154973A JP H10154973 A JPH10154973 A JP H10154973A JP 8311893 A JP8311893 A JP 8311893A JP 31189396 A JP31189396 A JP 31189396A JP H10154973 A JPH10154973 A JP H10154973A
Authority
JP
Japan
Prior art keywords
transmission data
voltage
oscillator
output
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8311893A
Other languages
Japanese (ja)
Inventor
Yuichi Taku
裕一 多久
Nobuari Mori
伸有 守
Toshiki Yokoyama
俊樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP8311893A priority Critical patent/JPH10154973A/en
Publication of JPH10154973A publication Critical patent/JPH10154973A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make a relation station hold the phase synchronization of a basic frequency even when a transmitting station intermittently operates by holding an input voltage to a voltage control oscillator when in data propagation and applying a hold input voltage to the oscillator when in non-propagation. SOLUTION: A flip-flop circuit 16 samples transmission data 100 by the output signal of the voltage control oscillator 14, synchronizes it with a synchronizing frequency, and generates reproducing transmission data 102a. In this state, if the propagation of the transmission data 100 is stopped on a transmission path 3, the output of a multivibrator 8 keeps a high level, so that both switch circuits 9 and 12 are kept being switched on a II and a IV sides, respectively. Thus, like the output signal of a circuit 12, a constant voltage which is charged in a capacity 11 is applied to the oscillator 14. Since this constant voltage is an input voltage to the voltage control oscillator 14 at the time when phase synchronization is performed based on the transmission data propagated before, the output of the voltage control oscillator 14 maintains the phase synchronization state even if transmission data is not inputted.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、送信局からの伝送
データの中継を行う通信装置に関し、特に送信局が間欠
動作等する場合に中継局における基本周波数の位相同期
を保持することが可能な通信装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a communication apparatus for relaying transmission data from a transmitting station, and more particularly to a relay station capable of maintaining phase synchronization of a fundamental frequency in an intermittent operation of the transmitting station. Related to a communication device.

【0002】[0002]

【従来の技術】従来の通信装置は送信局から伝送路を伝
播してきた伝送データの基準クロックから中継局内の同
期周波数を前記送信局の基本周波数に位相同期させ、こ
の同期周波数に基づき前記伝送データを再生して他の中
継局や受信局等に伝送路を用いて伝播させる。
2. Description of the Related Art A conventional communication apparatus synchronizes a synchronization frequency in a relay station with a fundamental frequency of the transmission station from a reference clock of transmission data transmitted from a transmission station on a transmission line, and based on the synchronization frequency, transmits the transmission data. Is reproduced and propagated to other relay stations, receiving stations, and the like using a transmission path.

【0003】図3はこのような従来の通信装置の一例を
示す構成ブロック図である。図3において1a及び1b
は基本周波数発振器、2a及び2bは伝送データの送信
器、3及び6は伝送路、4は位相同期回路、5は伝送デ
ータ再生回路、52は受信局、100及び101は伝送
データ、102は再生伝送データである。
FIG. 3 is a configuration block diagram showing an example of such a conventional communication device. In FIG. 3, 1a and 1b
Is a fundamental frequency oscillator, 2a and 2b are transmission data transmitters, 3 and 6 are transmission lines, 4 is a phase synchronization circuit, 5 is a transmission data reproduction circuit, 52 is a receiving station, 100 and 101 are transmission data, and 102 is reproduction. This is transmission data.

【0004】また、1a及び2aは送信局50aを、1
b及び2bは送信局50bを、4及び5は中継局51を
それぞれ構成している。
[0004] Further, 1a and 2a designate a transmitting station 50a as 1
b and 2b constitute a transmitting station 50b, and 4 and 5 constitute a relay station 51, respectively.

【0005】基本周波数発振器1aの出力は送信器2a
に接続され、基本周波数発振器1bの出力は送信器2b
に接続される。また、送信器2a及び2bの出力は伝送
路3の一端に接続される。
The output of the fundamental frequency oscillator 1a is a transmitter 2a
And the output of the fundamental frequency oscillator 1b is
Connected to. The outputs of the transmitters 2a and 2b are connected to one end of the transmission path 3.

【0006】伝送路3の他端は中継局51に接続され、
中継局51の出力は伝送路6の一端に接続され、伝送路
6の他端は受信局52に接続される。
The other end of the transmission line 3 is connected to a relay station 51,
The output of the relay station 51 is connected to one end of the transmission line 6, and the other end of the transmission line 6 is connected to the receiving station 52.

【0007】ここで、図3に示す従来例の動作を説明す
る。送信局50aにおいて送信器2aは基本周波数発振
器1aの出力周波数”F1”に基づき基本クロック”f
1”成分を含む伝送データ100を生成して伝送路3に
伝播させる。
Here, the operation of the conventional example shown in FIG. 3 will be described. In the transmitting station 50a, the transmitter 2a uses the fundamental clock "f" based on the output frequency "F1" of the fundamental frequency oscillator 1a.
The transmission data 100 including the 1 ″ component is generated and propagated to the transmission path 3.

【0008】中継局51は位相同期回路4において伝送
路3を伝播してきた伝送データ100に含まれる基本ク
ロック”f1”成分に基づき同期周波数”F2”を前記
基本周波数”F1”に位相同期させる。
The relay station 51 causes the phase synchronization circuit 4 to synchronize the phase of the synchronization frequency “F2” with the basic frequency “F1” based on the basic clock “f1” component included in the transmission data 100 propagated on the transmission line 3.

【0009】そして、伝送データ再生回路5は位相同期
回路4からの同期周波数”F2”に同期させて伝送デー
タを再生して再生伝送データ102を伝送路6に伝播さ
せる。また、受信局52は伝送路6を伝播してきた再生
伝送データ102を受信する。
The transmission data reproducing circuit 5 reproduces the transmission data in synchronization with the synchronization frequency “F2” from the phase synchronization circuit 4 and propagates the reproduction transmission data 102 to the transmission line 6. In addition, the receiving station 52 receives the reproduced transmission data 102 transmitted through the transmission path 6.

【0010】同様に、送信局50bにおいて送信器2b
は基本周波数発振器1bの出力周波数”F1”に基づき
基本クロック”f2”成分を含む伝送データ101を生
成して伝送路3に伝播させる。
Similarly, in the transmitting station 50b, the transmitter 2b
Generates transmission data 101 including a basic clock “f2” component based on the output frequency “F1” of the basic frequency oscillator 1 b and propagates the transmission data 101 to the transmission line 3.

【0011】中継局51は位相同期回路4において伝送
路3を伝播してきた伝送データ101に含まれる基本ク
ロック”f2”成分に基づき同期周波数”F2”を前記
基本周波数”F1”に位相同期させる。
The relay station 51 synchronizes the phase of the synchronization frequency “F2” with the basic frequency “F1” based on the basic clock “f2” component included in the transmission data 101 transmitted through the transmission line 3 in the phase synchronization circuit 4.

【0012】そして、伝送データ再生回路5は位相同期
回路4からの同期周波数”F2”に位相同期させて伝送
データを再生して再生伝送データ102を伝送路6に伝
播させる。また、受信局52は伝送路6を伝播してきた
再生伝送データ102を受信する。
The transmission data reproducing circuit 5 reproduces the transmission data by synchronizing the phase with the synchronizing frequency "F2" from the phase synchronizing circuit 4 and propagates the reproduction transmission data 102 to the transmission line 6. In addition, the receiving station 52 receives the reproduced transmission data 102 transmitted through the transmission path 6.

【0013】この結果、中継局51で基本周波数”F
1”に同期した同期周波数”F2”に基づき再生伝送デ
ータを生成102して受信局52に伝播させることによ
り、伝送データの中継を行うことが可能になる。
As a result, the fundamental frequency "F"
By generating 102 the reproduced transmission data based on the synchronization frequency “F2” synchronized with “1” and transmitting it to the receiving station 52, the transmission data can be relayed.

【0014】[0014]

【発明が解決しようとする課題】しかし、従来例では送
信局50aからの伝送データ100が伝播してこない場
合に、中継局51内の同期周波数”F2”が基本周波
数”F1”と位相同期しなくなりデータエラーが発生し
易く、通信の品質を保てないと言った問題がある。
However, in the prior art, when the transmission data 100 from the transmitting station 50a does not propagate, the synchronization frequency "F2" in the relay station 51 is phase-synchronized with the fundamental frequency "F1". There is a problem that data errors easily occur and communication quality cannot be maintained.

【0015】また、上述のような状況下では基本クロッ
ク成分”f1”を含む信号を常時伝走路3に伝播させて
おけば中継局51内の同期周波数”F2”の位相同期を
保持することが出来る。
In the above situation, if the signal including the basic clock component "f1" is always propagated on the transmission path 3, the phase synchronization of the synchronization frequency "F2" in the relay station 51 can be maintained. I can do it.

【0016】但し、図3の従来例に示すように送信局5
0a及び50bの複数の送信局で伝送路3を共有する場
合には、送信局が切り換わる毎に伝送路3内には伝送デ
ータが間欠的に伝播する。
However, as shown in the conventional example of FIG.
When the transmission path 3 is shared by a plurality of transmission stations 0a and 50b, the transmission data intermittently propagates in the transmission path 3 every time the transmission station is switched.

【0017】このため、伝送データが常時伝送路3に伝
播しなくなり、中継局51内の同期周波数”F2”が基
本周波数”F1”と位相同期せずデータエラーが発生し
易く通信の品質を保てないと言った問題がある。従って
本発明が解決しようとする課題は、送信局が間欠動作等
しても中継局で基本周波数の位相同期を保持することが
可能な通信装置を実現することにある。
As a result, the transmission data does not always propagate to the transmission line 3, the synchronization frequency "F2" in the relay station 51 is not phase-synchronized with the fundamental frequency "F1", and a data error is likely to occur, so that the communication quality is maintained. There is a problem that I did not say. Therefore, an object of the present invention is to realize a communication device capable of maintaining phase synchronization of a fundamental frequency at a relay station even when a transmitting station intermittently operates.

【0018】[0018]

【課題を解決するための手段】このような課題を達成す
るために、本発明では、送信局からの伝送データの中継
を行う通信装置において、前記伝送データに基づき電圧
制御発振器の発振周波数を基本周波数に位相同期させる
位相同期手段と、前記伝送データの入力時に前記電圧制
御発振器への入力電圧を保持し、前記伝送データの非入
力時に前記保持した入力電圧を前記電圧制御発振器に印
加する保持手段と、前記位相同期手段の出力に同期させ
て前記伝送データを再生させて出力する伝送データ再生
手段とを備えたことを特徴とするものである。
According to the present invention, there is provided a communication apparatus for relaying transmission data from a transmitting station, wherein the oscillation frequency of a voltage controlled oscillator is determined based on the transmission data. Phase synchronization means for performing phase synchronization with a frequency, and holding means for holding an input voltage to the voltage-controlled oscillator when the transmission data is input, and applying the held input voltage to the voltage-controlled oscillator when the transmission data is not input And transmission data reproducing means for reproducing and outputting the transmission data in synchronization with the output of the phase synchronization means.

【0019】[0019]

【発明の実施の形態】以下本発明を図面を用いて詳細に
説明する。図1は本発明に係る通信装置の一実施例を示
す構成ブロック図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of a communication device according to the present invention.

【0020】図1において1a,2a,3,6,50a
及び100は図3と同一符号を付してあり、7及び16
はフリップフロップ回路、8はモノマルチバイブレー
タ、9及び12はスイッチ回路、10は抵抗、11及び
13は容量、14は電圧制御発振器,15はインバータ
回路、102aは再生伝送データである。
In FIG. 1, 1a, 2a, 3, 6, 50a
And 100 have the same reference numerals as in FIG.
Is a flip-flop circuit, 8 is a monomultivibrator, 9 and 12 are switch circuits, 10 is a resistor, 11 and 13 are capacitors, 14 is a voltage controlled oscillator, 15 is an inverter circuit, and 102a is reproduced transmission data.

【0021】また、7〜16は中継局51aを、7,1
3及び14は位相同期手段53を、8,9,10,11
及び12は保持手段54を、15及び16は伝送データ
再生手段55をそれぞれ構成している。
Reference numerals 7 to 16 denote relay stations 51a and 7, 1
Reference numerals 3 and 14 denote the phase synchronization means 53, 8, 9, 10, 11
And 12 constitute a holding means 54, and 15 and 16 constitute a transmission data reproducing means 55, respectively.

【0022】基本周波数発振器1aの出力は送信器2a
に接続され、送信器2aの出力は伝送路3の一端に接続
される。
The output of the fundamental frequency oscillator 1a is a transmitter 2a
, And the output of the transmitter 2 a is connected to one end of the transmission line 3.

【0023】伝送路3の他端はフリップフロップ回路7
のクロック端子、モノマルチバイブレータ8の入力端子
及びフリップフロップ回路16の入力端子にそれぞれ接
続される。
The other end of the transmission line 3 is connected to a flip-flop circuit 7
, The input terminal of the monomultivibrator 8 and the input terminal of the flip-flop circuit 16.

【0024】フリップフロップ回路7の出力はスイッチ
回路9の入力端子及びスイッチ回路12の一方の入力端
子に接続され、スイッチ回路9の一方の出力端子は抵抗
10の一端に接続される。
The output of the flip-flop circuit 7 is connected to the input terminal of the switch circuit 9 and one input terminal of the switch circuit 12, and one output terminal of the switch circuit 9 is connected to one end of the resistor 10.

【0025】抵抗10の他端は容量11の一端及びスイ
ッチ回路12の他方の入力回路に接続され、スイッチ回
路12の出力は容量13の一端及び電圧制御発振器14
の入力端子に接続される。
The other end of the resistor 10 is connected to one end of the capacitor 11 and the other input circuit of the switch circuit 12, and the output of the switch circuit 12 is connected to one end of the capacitor 13 and the voltage controlled oscillator 14
Is connected to the input terminal.

【0026】電圧制御発振器14の出力はフリップフロ
ップ回路7の入力端子及びインバータ回路15の入力端
子に接続され、インバータ回路15の出力はフリップフ
ロップ回路16のクロック端子に接続される。
The output of the voltage controlled oscillator 14 is connected to the input terminal of the flip-flop circuit 7 and the input terminal of the inverter circuit 15, and the output of the inverter circuit 15 is connected to the clock terminal of the flip-flop circuit 16.

【0027】また、フリップフロップ回路16の出力は
再生伝送データ102aとして伝送路6に接続され、モ
ノマルチバイブレータ8の出力はスイッチ回路9及び1
2の制御端子にそれぞれ接続される。さらに、容量11
及び13の他端は接地され、スイッチ回路9の他の出力
端子は開放される。
The output of the flip-flop circuit 16 is connected to the transmission line 6 as reproduced transmission data 102a, and the output of the monomultivibrator 8 is connected to the switch circuits 9 and 1.
2 control terminals. Further, the capacity 11
And 13 are grounded, and the other output terminals of the switch circuit 9 are opened.

【0028】ここで、図1に示す実施例の動作を図2を
用いて説明する。図2は実施例の動作を示すタイミング
図である。
The operation of the embodiment shown in FIG. 1 will now be described with reference to FIG. FIG. 2 is a timing chart showing the operation of the embodiment.

【0029】図2において(a)は電圧制御発振器14
の出力信号、(b)は伝送データ100、(c)はモノ
マルチバイブレータ8の出力信号、(d)はフリップフ
ロップ7の出力信号、(e)はスイッチ回路12の出力
信号、(f)は再生伝送データ102aであるフリップ
フロップ回路16の出力信号、(g)は伝送路3に伝送
データ100が伝播していない場合のスイッチ回路12
の出力信号である。
FIG. 2A shows a voltage-controlled oscillator 14.
(B) is the transmission data 100, (c) is the output signal of the mono-multi vibrator 8, (d) is the output signal of the flip-flop 7, (e) is the output signal of the switch circuit 12, and (f) is The output signal of the flip-flop circuit 16 which is the reproduction transmission data 102a, and (g) is the switch circuit 12 when the transmission data 100 is not propagated to the transmission path 3.
Is the output signal.

【0030】また、(a)電圧制御発振器14の出力信
号は基本周波数”F1”に位相同期する同期周波数”F
2”であり、その周波数は伝送データの基準クロック”
f1”の10〜20倍程度である。
(A) The output signal of the voltage controlled oscillator 14 has a synchronizing frequency "F" which is phase-synchronized with the fundamental frequency "F1".
2 "and its frequency is the reference clock of the transmission data"
f1 ″ is about 10 to 20 times.

【0031】モノマルチバイブレータ8は(b)伝送デ
ータ100の立ち上がりのタイミングで狭い負パルスを
発生させる。スイッチ回路9及び11は(c)モノマル
チバイブレータ8の出力信号がローレベルの場合に図1
中”イ”及び”ハ”の側に切り換わり、ハイレベルの場
合には図1中”ロ”及び”ニ”の側に切り換わる。
The mono-multivibrator 8 generates (b) a narrow negative pulse at the rising timing of the transmission data 100. When the output signal of the mono multivibrator 8 is at a low level, the switch circuits 9 and 11
It switches to the middle "i" and "c" sides, and in the case of the high level, switches to the "b" and "d" sides in FIG.

【0032】このため、(d)フリップフロップ回路7
の出力信号は(c)モノマルチバイブレータ8の出力信
号がローレベルの場合にはスイッチ回路9及び抵抗10
を介して容量11に印加されると同時にスイッチ回路1
2を介して容量13及び電圧制御発振器14に印加され
る。
Therefore, (d) flip-flop circuit 7
(C) When the output signal of the monomultivibrator 8 is at a low level, the switch circuit 9 and the resistor 10
And the switch circuit 1
2 is applied to the capacitor 13 and the voltage-controlled oscillator 14.

【0033】この時、容量11には現在電圧制御発振器
14に印加されている電圧値が保持されることになる。
At this time, the voltage value currently applied to the voltage controlled oscillator 14 is held in the capacitor 11.

【0034】一方、ハイレベルの場合には(d)フリッ
プフロップ回路7の出力信号はどこにも印加されず、容
量11に充電された一定電圧がスイッチ回路12を介し
て容量13及び電圧制御発振器14に印加される。
On the other hand, in the case of the high level, (d) the output signal of the flip-flop circuit 7 is not applied anywhere, and the constant voltage charged in the capacitor 11 is supplied via the switch circuit 12 to the capacitor 13 and the voltage controlled oscillator 14. Is applied to

【0035】電圧制御発振器14はスイッチ回路12か
ら印加され、容量13で平滑された電圧に基づきその発
振周波数を変化させる。すなわち、前記電圧が上昇すれ
ば発振周波数を上げ、前記電圧が下降すれば発振周波数
を下げる。
The voltage controlled oscillator 14 changes its oscillation frequency based on the voltage applied from the switch circuit 12 and smoothed by the capacitor 13. That is, when the voltage increases, the oscillation frequency increases, and when the voltage decreases, the oscillation frequency decreases.

【0036】ここで、(d)フリップフロップ回路7の
出力信号は(b)伝送データ100の立ち上がりのタイ
ミングで(a)電圧制御発振器14の出力信号をサンプ
リングしたものである。
Here, (d) the output signal of the flip-flop circuit 7 is obtained by sampling (b) the output signal of the voltage-controlled oscillator 14 at the rising timing of the transmission data 100.

【0037】例えば、同期周波数”F2”が基本周波
数”F1”に位相同期している場合、図2”イ”に示す
ように(d)フリップフロップ回路7の出力信号がハイ
レベルになると”ロ”に示すようにスイッチ回路12か
ら狭パルスのハイレベル電圧が電圧制御発振器14に印
加され発振周波数を上げさせる。
For example, when the synchronization frequency "F2" is phase-synchronized with the fundamental frequency "F1", (d) when the output signal of the flip-flop circuit 7 goes high as shown in FIG. As shown in "", a high level voltage of a narrow pulse is applied from the switch circuit 12 to the voltage controlled oscillator 14 to increase the oscillation frequency.

【0038】次に、図2中”ハ”に示すタイミングで
(a)電圧制御発振器14の出力信号をサンプリングす
ると、前述のハイレベル電圧で発振周波数が上がり位相
がずれているので(d)フリップフロップ回路7の出力
信号は”ニ”に示すようにローレベルになる。
Next, when the output signal of the voltage-controlled oscillator 14 is sampled at the timing shown by "c" in FIG. 2, the oscillation frequency rises at the high-level voltage and the phase is shifted. The output signal of the loop circuit 7 becomes low level as shown by "d".

【0039】このため、スイッチ回路12から図2中”
ホ”に示す狭パルスのローレベル電圧が電圧制御発振器
14に印加されるので、電圧制御発振器14は発振周波
数を下げ、同期周波数”F2”を位相同期状態に戻す。
For this reason, the switch circuit 12 outputs “
Since the low-level voltage of the narrow pulse indicated by "e" is applied to the voltage controlled oscillator 14, the voltage controlled oscillator 14 lowers the oscillation frequency and returns the synchronization frequency "F2" to the phase synchronization state.

【0040】また、フリップフロップ回路16は(a)
電圧制御発振器14の出力信号で(b)伝送データ10
0をサンプリングするので同期周波数”F2”に同期し
て(f)フリップフロップ回路16の出力信号に示すよ
うな再生伝送データ102aが生成される。
The flip-flop circuit 16 is composed of (a)
(B) the transmission data 10 by the output signal of the voltage controlled oscillator 14
Since 0 is sampled, (f) reproduced transmission data 102a as shown in the output signal of the flip-flop circuit 16 is generated in synchronization with the synchronization frequency "F2".

【0041】この状態で伝送路3上の伝送データ100
の伝播がなくなるとモノマルチバイブレータ8の出力は
ハイレベルを維持するのでスイッチ回路9及び12は何
れも”ロ”及び”ニ”の側に切り換わったままになる。
In this state, the transmission data 100 on the transmission path 3
When the propagation of the signal ceases, the output of the mono-multivibrator 8 maintains the high level, so that both the switch circuits 9 and 12 remain switched to the "low" and "d" sides.

【0042】このため、図2(g)スイッチ回路12の
出力信号のように電圧制御発振器14には容量11に充
電された一定電圧が印加されることになる。
For this reason, a constant voltage charged in the capacitor 11 is applied to the voltage controlled oscillator 14 like the output signal of the switch circuit 12 in FIG.

【0043】この一定電圧は以前伝播してきた伝送デー
タ100に基づき位相同期した時の電圧制御発振器14
への入力電圧であるので、電圧制御発振器14の出力は
伝送データが入力されなくても位相同期状態を維持する
ことになる。
This constant voltage is applied to the voltage controlled oscillator 14 at the time of phase synchronization based on the transmission data 100 that has propagated previously.
Therefore, the output of the voltage controlled oscillator 14 maintains the phase-synchronous state even when transmission data is not input.

【0044】この結果、伝送データの伝播時に電圧制御
発振器14への入力電圧を保持し、非伝播時に保持した
入力電圧を電圧制御発振器に印加することにより、送信
局側50aからの伝送データが間欠的に入力されても中
継局51aで基本周波数の位相同期を保持することがで
き、データエラーの発生を防止し、通信の品質を保つこ
とが可能になる。
As a result, the transmission voltage from the transmitting station 50a is intermittent by maintaining the input voltage to the voltage controlled oscillator 14 during transmission of transmission data and applying the input voltage maintained during non-propagation to the voltage control oscillator. The relay station 51a can maintain the phase synchronization of the fundamental frequency even if it is input in a random manner, preventing the occurrence of a data error and maintaining the communication quality.

【0045】また、複数の送信局で伝送路を共有する場
合であっても、中継局51aの同期周波数”F2”が基
本周波数”F1”との位相同期状態を維持するのでデー
タエラーの発生を防止し、通信の品質を保つことが出来
る。
Even when a plurality of transmitting stations share a transmission line, a data error occurs because the synchronization frequency "F2" of the relay station 51a maintains the phase synchronization state with the fundamental frequency "F1". Prevention and maintain communication quality.

【0046】[0046]

【発明の効果】以上説明したことから明らかなように、
本発明によれば次のような効果がある。伝送データの伝
播時に電圧制御発振器への入力電圧を保持し、非伝播時
に保持した入力電圧を電圧制御発振器に印加することに
より、送信局が間欠動作しても中継局で基本周波数の位
相同期を保持することが可能な通信装置が実現できる。
As is apparent from the above description,
According to the present invention, the following effects can be obtained. By holding the input voltage to the voltage-controlled oscillator during transmission of transmission data and applying the input voltage to the voltage-controlled oscillator during non-propagation, the relay station can synchronize the phase of the fundamental frequency even if the transmitting station operates intermittently. A communication device that can be held can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る通信装置の一実施例を示す構成ブ
ロック図である。
FIG. 1 is a configuration block diagram showing an embodiment of a communication device according to the present invention.

【図2】実施例の動作を示すタイミング図である。FIG. 2 is a timing chart showing the operation of the embodiment.

【図3】従来の通信装置の一例を示す構成ブロック図で
ある。
FIG. 3 is a configuration block diagram illustrating an example of a conventional communication device.

【符号の説明】[Explanation of symbols]

1a,1b 基本周波数発振器 2a,2b 送信器 3,6 伝送路 4 位相同期回路 5 伝送データ再生回路 7,16 フリップフロップ回路 8 モノマルチバイブレータ 9,12 スイッチ回路 10 抵抗 11,13 容量 14 電圧制御発振器 15 インバータ回路 50a,50b 送信局 51,51a 中継局 52 受信局 53 位相同期手段 54 保持手段 55 伝送データ再生手段 100,101 伝送データ 102,102a 再生伝送データ 1a, 1b Fundamental frequency oscillator 2a, 2b Transmitter 3, 6 Transmission line 4 Phase synchronization circuit 5 Transmission data reproduction circuit 7, 16 Flip-flop circuit 8 Monomultivibrator 9, 12 Switch circuit 10 Resistance 11, 13 Capacitance 14 Voltage controlled oscillator 15 Inverter circuit 50a, 50b Transmitting station 51, 51a Relay station 52 Receiving station 53 Phase synchronization means 54 Holding means 55 Transmission data reproducing means 100, 101 Transmission data 102, 102a Reproduced transmission data

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】送信局からの伝送データの中継を行う通信
装置において、 前記伝送データに基づき電圧制御発振器の発振周波数を
基本周波数に位相同期させる位相同期手段と、 前記伝送データの入力時に前記電圧制御発振器への入力
電圧を保持し、前記伝送データの非入力時に前記保持し
た入力電圧を前記電圧制御発振器に印加する保持手段
と、 前記位相同期手段の出力に同期させて前記伝送データを
再生させて出力する伝送データ再生手段とを備えたこと
を特徴とする通信装置。
1. A communication device for relaying transmission data from a transmitting station, comprising: phase synchronization means for phase-locking an oscillation frequency of a voltage controlled oscillator to a fundamental frequency based on the transmission data; Holding means for holding the input voltage to the control oscillator, applying the held input voltage to the voltage controlled oscillator when the transmission data is not input, and reproducing the transmission data in synchronization with the output of the phase synchronization means. And a transmission data reproducing means for outputting the transmission data.
JP8311893A 1996-11-22 1996-11-22 Communication equipment Pending JPH10154973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8311893A JPH10154973A (en) 1996-11-22 1996-11-22 Communication equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8311893A JPH10154973A (en) 1996-11-22 1996-11-22 Communication equipment

Publications (1)

Publication Number Publication Date
JPH10154973A true JPH10154973A (en) 1998-06-09

Family

ID=18022689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8311893A Pending JPH10154973A (en) 1996-11-22 1996-11-22 Communication equipment

Country Status (1)

Country Link
JP (1) JPH10154973A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156077A1 (en) * 2014-04-09 2015-10-15 ザインエレクトロニクス株式会社 Receiving device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015156077A1 (en) * 2014-04-09 2015-10-15 ザインエレクトロニクス株式会社 Receiving device
JP2015201779A (en) * 2014-04-09 2015-11-12 ザインエレクトロニクス株式会社 receiving apparatus
CN106165299A (en) * 2014-04-09 2016-11-23 哉英电子股份有限公司 Receive device
US10148418B2 (en) 2014-04-09 2018-12-04 Thine Electronics, Inc. Receiving device

Similar Documents

Publication Publication Date Title
US4845709A (en) Data transfer control system
EP0735715B1 (en) Radio communication terminal station
JPH10154973A (en) Communication equipment
JPS6333030A (en) Clock signal synchronizer and method and apparatus for compensating delay time
JPS619059A (en) Regenerative repeater
JP2809141B2 (en) PLL circuit
JPS58130653A (en) Duplex type data transmitter
JP2754970B2 (en) Data Synchronization Method for Mobile Satellite Communication System
JP2609582B2 (en) Clock synchronization method in transmission system
JP2929837B2 (en) Signal synchronization circuit
US5233608A (en) Method of and a device for receiving data packet form
JP2003143119A (en) Communication apparatus and communication method
JPH09261787A (en) Clock synchronization circuit in pll circuit
JP2001223683A (en) Transmission system
JP2971001B2 (en) Frequency tracking device for burst communication device
JPS6046907B2 (en) Reference carrier regenerator
JP2974390B2 (en) Frame signal reproduction circuit
JPS5923502B2 (en) loop transmission system
JP3551096B2 (en) Digital signal processor
JP2556169B2 (en) Clock switching circuit
JP3097737B2 (en) Memory circuit for burst clock
JPH0618339B2 (en) Satellite communication synchronization network system
JPH04239833A (en) Timing generator for repeater
JP3316905B2 (en) Data relay device
JPS601952A (en) Frequency synchronizing system