JPH10135500A - Manufacture of thin film semiconductor, solar cell and light emission element - Google Patents

Manufacture of thin film semiconductor, solar cell and light emission element

Info

Publication number
JPH10135500A
JPH10135500A JP5335497A JP5335497A JPH10135500A JP H10135500 A JPH10135500 A JP H10135500A JP 5335497 A JP5335497 A JP 5335497A JP 5335497 A JP5335497 A JP 5335497A JP H10135500 A JPH10135500 A JP H10135500A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
porous layer
porosity
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5335497A
Other languages
Japanese (ja)
Inventor
Hiroshi Inakanaka
博士 田舎中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5335497A priority Critical patent/JPH10135500A/en
Publication of JPH10135500A publication Critical patent/JPH10135500A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/546Polycrystalline silicon PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/548Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To perform easy and sure lead-out of a terminal with low resistance by adopting a process of growing a semiconductor film on the surface of a porous layer and a process or peeling a semiconductor film from a substrate through a porous layer. SOLUTION: After forming a porous layer 12, firstly a heat-treatment, that is anneal treatment of a semiconductor 11 is performed inside a normal atmosphere Si epitaxial growth device in an H2 atmosphere at 1100 deg.C. Thereby, the surface of the porous layer 12 is smoothed thus more weakening a strength near the interface between a middle porous layer and a high porous layer 12H inside the porous layer 12. Then, on the surface of the porous layer 12, an epitaxial semiconductor film 13 with a thickness of about 5μm due to a single crystal Si is formed. In this condition, the epitaxial semiconductor film 13 is peeled from the semiconductor substrate 11. Because of thus peeling, an adhesive material 14 is applied respectively to the surface of the epitaxial semiconductor film 13 and to the back of the semiconductor substrate 11 so as to paste a flexible supporting substrate 15 of a PEt resin sheet by means of these adhesive material 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、薄膜半導体、太陽
電池および発光素子の製造方法に関する。
The present invention relates to a method for manufacturing a thin film semiconductor, a solar cell, and a light emitting device.

【0002】[0002]

【従来の技術】太陽電池材料としては種々の材料が検討
されているが、資源量が豊富で公害の心配がないシリコ
ンSiが中心であり、世界の太陽電池の生産量も90%
以上がSi太陽電池である。ところで、太陽電池の課題
は、低コスト、高い光−電気変換効率、高信頼性、短エ
ネルギー回収年数である。高変換効率、高信頼性の要求
に対しては、単結晶Siが最も適しているが、この単結
晶Siは低コスト化に問題がある。そこで、現在太陽電
池、特に高面積の太陽電池においては、薄型多結晶Si
による太陽電池や、薄膜アモルファスSiによる太陽電
池の研究、開発が活発に行われている。
2. Description of the Related Art Various materials have been studied as solar cell materials. However, silicon Si is mainly used because of its abundant resources and no fear of pollution, and the global production of solar cells is 90%.
The above is the Si solar cell. By the way, the issues of the solar cell are low cost, high light-to-electricity conversion efficiency, high reliability, and short energy recovery years. Single crystal Si is most suitable for high conversion efficiency and high reliability requirements, but this single crystal Si has a problem in cost reduction. Therefore, at present, solar cells, especially high-area solar cells, use thin polycrystalline Si.
Research and development of solar cells based on thin films and solar cells based on thin film amorphous Si are being actively conducted.

【0003】薄型多結晶Si太陽電池は、プラズマなど
を用いた金属級Siからの精製技術によりSiを高純度
化し、キャスト法でインゴットを作製し、マルチワイヤ
ー等の高速スライス技術によってウエハーすなわち薄型
多結晶Siが作製される。ところが、このような金属級
Siからのボロンやリンの除去処理や、キャスト法によ
る良質な結晶のインゴットの作製とウエハーの大面積
化、マルチワイヤー等の高速スライス技術は、極めて高
度な技術を要することから、未だ充分安価で良質な薄型
多結晶Siを製造することができていない。また、この
ようにして作製する薄型多結晶Siの厚さは、約200
μm程度であってフレキシブル性を有するものではな
い。
[0003] Thin polycrystalline Si solar cells are made by purifying Si from metal-grade Si using a plasma or the like, and then purifying the Si by casting. An ingot is manufactured by a casting method. Crystalline Si is produced. However, such high-speed slicing techniques as removal of boron and phosphorus from metal-grade Si, production of high-quality crystal ingots by a casting method and enlargement of wafers, and high-speed slicing techniques such as multi-wire require high technology. For this reason, it has not yet been possible to produce sufficiently low-cost and high-quality thin polycrystalline Si. The thickness of the thin polycrystalline Si fabricated in this manner is about 200
It is about μm and does not have flexibility.

【0004】一方、アモルファスSiは、CVD(化学
的気相成長)法により樹脂基体面に成膜することができ
るので、フレキシブルな薄膜アモルファスSiとして形
成することができるものであり、このため用途の広い太
陽電池を形成できるが、変換効率が多結晶Siや、単結
晶Siに比し低いものであり、また使用中における変換
効率の劣化に問題がある。
On the other hand, since amorphous Si can be formed on a resin substrate surface by a CVD (chemical vapor deposition) method, it can be formed as a flexible thin-film amorphous Si. Although a wide solar cell can be formed, the conversion efficiency is lower than that of polycrystalline Si or single crystal Si, and there is a problem in deterioration of the conversion efficiency during use.

【0005】単結晶Siは、高変換効率、高信頼性が期
待できる。薄膜単結晶Siは、集積回路等の製造技術で
あるSOI(Silicon On Insulator)技術により製作が
可能であるが、生産性が低く、製造コストがかなり高く
なり、太陽電池への適用に問題がある。また、単結晶S
iの作製においては、そのプロセス温度が比較的高いこ
とから、耐熱性の低いプラスチック基体やガラス基体上
に形成することが困難である。このようにプラスチック
基体への単結晶Siの形成が困難であることから、フレ
キシブルな薄膜単結晶Siの製造は難しい状況にある。
[0005] Single crystal Si can be expected to have high conversion efficiency and high reliability. Thin-film single-crystal Si can be manufactured by SOI (Silicon On Insulator) technology, which is a manufacturing technology for integrated circuits and the like, but has low productivity, considerably high manufacturing costs, and has problems in application to solar cells. . In addition, single crystal S
In the production of i, it is difficult to form it on a plastic substrate or a glass substrate having low heat resistance because the process temperature is relatively high. Since it is difficult to form single-crystal Si on a plastic substrate as described above, it is difficult to produce flexible thin-film single-crystal Si.

【0006】ところが、太陽電池においては、窓ガラス
表面に太陽電池が配置された太陽電池付き窓ガラスと
か、屋根などに太陽電池を配置したソーラーカー等を構
成する場合、フレキシブル太陽電池を用いることが、そ
の製造の簡易化、および受光面積を大とする合理的な配
置を容易に行うことができるなどの点から望ましい。と
ことが、このようなフレキシブル太陽電池を構成できる
半導体Siは、現在アモルファスSiがあるに過ぎな
い。
However, in the case of a solar cell, such as a windowpane with a solar cell in which the solar cell is disposed on the surface of the windowpane or a solar car in which the solar cell is disposed on a roof or the like, a flexible solar cell is used. This is desirable from the viewpoints of simplification of its manufacture and easy arrangement of a rational arrangement with a large light receiving area. However, there is currently only amorphous Si as semiconductor Si that can constitute such a flexible solar cell.

【0007】[0007]

【発明が解決しようとする課題】本発明は、単体半導
体、集積回路等の各種半導体装置を構成するための薄膜
半導体、例えば薄膜単結晶Siを、確実に、量産的に製
造することができ、これによってコストの低廉化をはか
ることができる薄膜半導体の製造方法と、太陽電池にお
いては、光−電気変換効率が高い太陽電池を確実、容易
に低コストをもって製造することができるようにした太
陽電池を得ることができるようにし、また発光素子にお
いては、発光効率の高い発光素子を容易かつ確実に得る
ことができる各製造方法を提供するものである。
SUMMARY OF THE INVENTION According to the present invention, a thin-film semiconductor for forming various semiconductor devices such as a single semiconductor and an integrated circuit, for example, a thin-film single-crystal Si can be surely mass-produced. A method of manufacturing a thin film semiconductor which can reduce the cost by this, and a solar cell capable of reliably and easily manufacturing a solar cell having high light-to-electric conversion efficiency at a low cost. And, in the case of a light-emitting element, a method for producing a light-emitting element having high luminous efficiency easily and reliably.

【0008】また、本発明は、太陽電池において、これ
の外部への端子導出を、容易、確実に、また低抵抗をも
って行うことができるようにした太陽電池の製造方法を
提供する。
Further, the present invention provides a method of manufacturing a solar cell in which a terminal of the solar cell can be easily and reliably led out with low resistance.

【0009】[0009]

【課題を解決するための手段】本発明による薄膜半導体
の製造方法においては、半導体基体表面を変化させて多
孔率が異なる2層以上の層から構成される多孔質層を形
成する工程と、この多孔質層の表面に半導体膜を成長さ
せる工程と、この半導体膜を上記多孔質層を介して半導
体基体から剥離する工程とを採って薄膜半導体を得る。
In a method of manufacturing a thin film semiconductor according to the present invention, a step of forming a porous layer composed of two or more layers having different porosity by changing the surface of a semiconductor substrate; A thin film semiconductor is obtained by a step of growing a semiconductor film on the surface of the porous layer and a step of peeling the semiconductor film from the semiconductor substrate via the porous layer.

【0010】また、本発明による太陽電池の製造方法に
おいては、半導体基体表面を変化させて多孔率が異なる
2層以上の層から構成される多孔質層を形成する工程
と、この多孔質層の表面に、太陽電池を構成する複層の
半導体膜を成膜する工程と、この複層エピタキシャル半
導体膜を多孔質層を介して半導体基体から剥離する工程
とを採って太陽電池を製造する。
In the method for manufacturing a solar cell according to the present invention, a step of changing the surface of the semiconductor substrate to form a porous layer composed of two or more layers having different porosity, A solar cell is manufactured by adopting a step of forming a multilayer semiconductor film constituting a solar cell on the surface and a step of separating the multilayer epitaxial semiconductor film from a semiconductor substrate via a porous layer.

【0011】また、本発明による発光素子の製造方法
は、半導体基体表面を変化させて基体表面側の発光部を
構成する多孔質層と、基体内部側の多孔率が高い分離層
とを含む2層以上の層から構成される多孔質層を形成す
る工程と、上記発光部を構成する多孔質層を上記分離層
を介して半導体基体から剥離する工程とを採って発光素
子を作製する。
Further, a method for manufacturing a light emitting device according to the present invention includes a porous layer forming a light emitting portion on the substrate surface side by changing the surface of the semiconductor substrate, and a separation layer having a high porosity inside the substrate. A light emitting element is manufactured by adopting a step of forming a porous layer composed of at least two layers and a step of peeling the porous layer constituting the light emitting portion from the semiconductor substrate via the separation layer.

【0012】上述したように、本発明製造方法によれ
ば、半導体基体表面自体を変化させて多孔質層を形成
し、これの上に半導体膜を成膜し、この半導体膜を、多
孔質層におけるあるいは多孔質層との界面における破断
によって半導体基体から剥離して各種半導体装置等を構
成する目的とする薄膜半導体、あるいは太陽電池を構成
するものであるので、薄膜半導体は、これを構成する半
導体膜の成膜厚さの選定によって任意の充分薄い厚さに
形成できる。またその半導体基体からの剥離は、多孔質
層における例えば多孔率の選定によってその強度を適当
に選定することによって確実に行うことができる。ま
た、本発明方法によれば、薄膜半導体を構成する、半導
体薄膜はエピタキシャル成長によって構成できるもので
あり、かつ、充分薄い任意の厚さで、歩留り良く得るこ
とができる。したがって、太陽電池の製造においては、
この半導体薄膜によって構成する活性部を充分薄く構成
できることと、この半導体薄膜をエピタキシャル成長半
導体による単結晶化された薄膜として構成することがで
きることから充分光−電気変換効率の高い太陽電池を構
成できる。さらにフレキシブル構成とすることが可能と
なることから、各種使用態様、例えば太陽電池付き窓ガ
ラス、ソーラーカー等への適用が容易となる。
As described above, according to the manufacturing method of the present invention, a porous layer is formed by changing the surface of a semiconductor substrate itself, a semiconductor film is formed thereon, and the semiconductor film is The thin film semiconductor is intended to constitute various semiconductor devices and the like or to constitute a solar cell by being peeled from the semiconductor substrate by breaking at the interface with the porous layer or the thin film semiconductor. The thickness can be arbitrarily small by selecting the thickness of the film. Further, the peeling from the semiconductor substrate can be reliably performed by appropriately selecting the strength of the porous layer by, for example, selecting the porosity. Further, according to the method of the present invention, the semiconductor thin film which forms the thin film semiconductor can be formed by epitaxial growth, and can be obtained with a sufficiently thin and arbitrary thickness with good yield. Therefore, in the manufacture of solar cells,
Since the active portion formed by the semiconductor thin film can be configured to be sufficiently thin and the semiconductor thin film can be configured as a single crystallized thin film of an epitaxially grown semiconductor, a solar cell having sufficiently high light-to-electric conversion efficiency can be configured. Furthermore, since it is possible to have a flexible configuration, application to various usage modes, for example, a window glass with a solar cell, a solar car, and the like becomes easy.

【0013】また、本発明による発光素子は、多孔率の
異なる多孔質層の形成によって超格子構造を形成するこ
とができ、発光効率の向上をはかることができる。
Further, in the light emitting device according to the present invention, a superlattice structure can be formed by forming porous layers having different porosity, and luminous efficiency can be improved.

【0014】[0014]

【発明の実施の形態】本発明の実施の形態を説明する。
本発明においては、半導体基体表面を例えば陽極化成に
よって変化させて、互いに多孔率(ポロシティ)が異な
る2層以上の層からなる多孔質層を形成する。そして、
この多孔質層の表面に半導体膜を例えばエピタキシャル
成長による単結晶膜、あるいは多結晶膜、非晶質膜とし
て成膜する。その後この半導体膜を多孔質層を介して、
半導体基体から剥離して目的とする薄膜半導体を製造す
る。
Embodiments of the present invention will be described.
In the present invention, the surface of the semiconductor substrate is changed, for example, by anodization to form a porous layer composed of two or more layers having different porosity (porosity). And
A semiconductor film is formed on the surface of the porous layer as, for example, a single crystal film, a polycrystalline film, or an amorphous film formed by epitaxial growth. After that, this semiconductor film is interposed through a porous layer,
The target thin film semiconductor is manufactured by peeling from the semiconductor substrate.

【0015】一方、残された半導体基体は、再び上述し
た薄膜半導体の製造に繰り返して使用される。また、こ
の繰り返し使用されて薄くなった半導体基体は、これ自
体を薄膜半導体として用いることができる。
On the other hand, the remaining semiconductor substrate is repeatedly used in the above-mentioned thin film semiconductor production. Further, the semiconductor substrate thinned by repeated use can itself be used as a thin film semiconductor.

【0016】多孔質層の形成工程においては、その表面
に面して多孔率が低い層を形成し、多孔質層と半導体基
体との界面(本明細書において半導体基体との界面とは
多孔質化の最深面、すなわち多孔質化がなされなかった
半導体基体の表面を指称する)側、すなわち表面から内
側に入り込んだ位置に多孔率が高い層を形成する。
In the step of forming the porous layer, a layer having a low porosity is formed facing the surface, and the interface between the porous layer and the semiconductor substrate (in this specification, the interface between the semiconductor substrate and the A layer having a high porosity is formed on the deepest surface of the semiconductor substrate (that is, the surface of the semiconductor substrate that has not been made porous), that is, on a position inward from the surface.

【0017】また、多孔質層形成工程において、例えば
多孔率が低い表面層と、この表面層と半導体基体との間
に形成され多孔率が表面層のそれより高い中間多孔率層
と、この中間多孔率層内もしくはこの中間多孔率層の下
層すなわち半導体基体との界面に形成され中間多孔率層
より高い多孔率を有する高多孔率層とを形成することが
できる。
In the porous layer forming step, for example, a surface layer having a low porosity, an intermediate porosity layer formed between the surface layer and the semiconductor substrate and having a porosity higher than that of the surface layer, A high porosity layer having a higher porosity than the intermediate porosity layer can be formed in the porosity layer or at the lower layer of the intermediate porosity layer, that is, at the interface with the semiconductor substrate.

【0018】多孔質層の形成は、陽極化成によって行う
ことができる。この陽極化成は、少くとも電流密度を異
にする2段階以上とする。すなわち、少くとも半導体基
体表面を低電流密度で陽極化成する工程と、その後、こ
れより高い電流密度で陽極化成する工程とを採る。
The formation of the porous layer can be carried out by anodization. This anodization is performed in at least two or more steps having different current densities. That is, at least a step of anodizing the surface of the semiconductor substrate with a low current density and a step of subsequently anodizing with a higher current density are employed.

【0019】例えば陽極化成において、半導体基体表面
を低電流密度で陽極化成する工程と、更にこの低電流密
度よりも少し高い中間低電流密度で陽極化成する工程
と、更にこれより高電流密度で陽極化成する工程とを採
ることができる。
For example, in anodization, a step of anodizing the surface of a semiconductor substrate at a low current density, a step of anodizing at an intermediate low current density slightly higher than the low current density, and a step of further anodizing at a higher current density And a step of chemical formation.

【0020】また、陽極化成において、その高電流密度
での陽極化成は、高電流密度の通電を間欠的に行うよう
にすることができる。
In the anodization, the anodization at a high current density can be performed intermittently at a high current density.

【0021】また、多孔質層を形成する陽極化成におけ
る、中間低電流密度での陽極化成において、その電流密
度を漸次もしくは階段的に大きくすることができる。
In the anodization at an intermediate low current density in the anodization for forming the porous layer, the current density can be increased gradually or stepwise.

【0022】陽極化成は、フッ化水素とエタノールを含
有する電解溶液中、あるいはフッ化水素とメタノールを
含有する電解溶液中で行うことができる。
The anodization can be performed in an electrolytic solution containing hydrogen fluoride and ethanol, or in an electrolytic solution containing hydrogen fluoride and methanol.

【0023】また、陽極化成工程において、電流密度を
変更するに際して、電解溶液の組成も変更することがで
きる。
In the anodization step, when changing the current density, the composition of the electrolytic solution can also be changed.

【0024】多孔質層を形成した後は、常圧あるいは減
圧における水素ガス雰囲気中あるいは真空中で加熱する
とか、He,Ne,Ar,K等の第8族元素ガス中で加
熱することが好ましい。また、この加熱工程の前に、多
孔質層を熱酸化することが好ましい。
After the porous layer is formed, it is preferable to heat in a hydrogen gas atmosphere at normal pressure or reduced pressure or in a vacuum, or to heat in a Group 8 element gas such as He, Ne, Ar, or K. . It is preferable that the porous layer is thermally oxidized before the heating step.

【0025】半導体基体の形状は、種々の構成を採るこ
ができる。例えば円板状等のウェファ状、あるいは単結
晶引上げによる円柱体状インゴットを用いてその周面を
基体表面とするなど、種々の形状とすることができる。
The shape of the semiconductor substrate can take various configurations. For example, it can be formed into various shapes such as a wafer shape such as a disk shape, or a cylindrical ingot obtained by pulling a single crystal, and a peripheral surface thereof serving as a substrate surface.

【0026】半導体基体は、シリコンSiの単結晶基
体、或る場合はSi多結晶基体、あるいはGaAs,G
aP,GaN,SiGe単結晶等の化合物半導体基体な
ど種々の半導体基体によって構成することができるが、
Si単結晶薄膜や、Si単結晶薄膜による太陽電池など
の製造には、Si単結晶基体を用いることが好ましい。
The semiconductor substrate may be a single crystal substrate of silicon Si, a polycrystalline substrate of Si in some cases, or GaAs, G
Although it can be constituted by various semiconductor substrates such as a compound semiconductor substrate such as aP, GaN, and SiGe single crystal,
It is preferable to use a Si single crystal substrate for manufacturing a Si single crystal thin film or a solar cell using the Si single crystal thin film.

【0027】また、半導体基体は、n型もしくはp型の
不純物がドープされた半導体基体あるいは、不純物を含
まない半導体基体によって構成することができる。しか
し、陽極化成を行う場合は、p型の不純物が高濃度にド
ープされた低比抵抗の半導体基体いわゆるp+ Si基体
を用いることが望ましい。この半導体基体としてp
Si基体を用いるときは、p型不純物の例えばボロンB
が、約1019atoms/cm程度にドープさ
れ、その抵抗が0.01〜0.02Ωcm程度のSi基
板を用いることが望ましい。そして、このp+ 型Si基
体を陽極化成すると、基板表面とほぼ垂直方向に細長く
伸びた微細孔が形成され、結晶性を維持したまま多孔質
するため、望ましい多孔質層が形成される。
Further, the semiconductor substrate can be constituted by a semiconductor substrate doped with n-type or p-type impurities or a semiconductor substrate containing no impurities. However, in the case of performing anodization, it is desirable to use a so-called p + Si substrate, which is a low-resistivity semiconductor substrate doped with p-type impurities at a high concentration. When ap + -type Si substrate is used as the semiconductor substrate, a p-type impurity such as boron B
However, it is desirable to use a Si substrate doped at about 10 19 atoms / cm 3 and having a resistance of about 0.01 to 0.02 Ωcm. Then, when the p + -type Si substrate is anodized, fine pores elongated in a direction substantially perpendicular to the surface of the substrate are formed, and the p + -type Si substrate becomes porous while maintaining the crystallinity. Thus, a desirable porous layer is formed.

【0028】このように結晶性を維持したまま多孔質さ
れた多孔質層上に、半導体膜を成膜する。この場合、多
孔質層が結晶性を維持していることにより、半導体膜を
エピタキシャル成長させることができる。半導体膜の成
膜は、MOCVD(有機金属化学的気相成長法)、CV
D(化学的気相成長)法、MBE(分子線エピタキシ
ー)法、スパッタリング等によることができ、単結晶、
多結晶、非晶質の各膜として形成することができるし、
更に、例えば非晶質膜として形成して後、アニールによ
って、多結晶もしくは単結晶化することができる。ま
た、この半導体膜は、単層の半導体膜によって構成する
こともできるが、太陽電池を構成する場合等において
は、2層以上の複層半導体膜とすることができる。
A semiconductor film is formed on the porous layer while maintaining the crystallinity. In this case, since the porous layer maintains the crystallinity, the semiconductor film can be epitaxially grown. The semiconductor film is formed by MOCVD (metal organic chemical vapor deposition), CV
D (chemical vapor deposition), MBE (molecular beam epitaxy), sputtering, etc.
It can be formed as a polycrystalline or amorphous film,
Furthermore, for example, after being formed as an amorphous film, it can be polycrystal or single crystal by annealing. In addition, this semiconductor film can be formed of a single-layer semiconductor film, but can be a multilayer semiconductor film of two or more layers in the case of forming a solar cell or the like.

【0029】このように、半導体基体上にエピタキシャ
ル成長した半導体膜半導体基体から剥離するが、この剥
離に先立って半導体膜上に、例えば支持基板フレキシブ
ル樹脂シート等による支持基板を接合してこの支持基板
と半導体膜とを一体化した後、半導体膜を支持基板と共
に、半導体基体から、この半導体基体に形成した多孔質
層を介して剥離することができる。
As described above, the semiconductor film epitaxially grown on the semiconductor substrate is separated from the semiconductor substrate. Prior to the separation, a support substrate such as a support substrate flexible resin sheet is bonded to the semiconductor film to form a contact with the support substrate. After the integration with the semiconductor film, the semiconductor film and the supporting substrate can be separated from the semiconductor substrate via the porous layer formed on the semiconductor substrate.

【0030】この支持基板は、フレキシブルシートに限
られるものでなくガラス基板、樹脂基板あるいは例えば
所要のプリント配線がなされたフレキシブル、もしくは
剛性、いわゆる堅い(リジッド)な透明プリント基板に
よって構成することもできるものである。
The support substrate is not limited to a flexible sheet, but may be a glass substrate, a resin substrate, or a flexible or rigid, so-called rigid (rigid) transparent printed board on which, for example, required printed wiring is formed. Things.

【0031】半導体基体表面は、多孔率を異にする2層
以上からなる多孔質層を形成するものであるが、最表面
の多孔質層は、その多孔率が比較的小さく緻密な多孔質
層として形成し、この多孔質層上に良好にエピタキシャ
ル半導体膜を成長させることができるようにし、この表
面層より内側、すなわち下層側において比較的多孔率の
高い多孔質層を基体面に沿って形成することによってこ
れ自体の高多孔率化による機械的強度の低下、あるいは
この多孔質層と他との格子定数の相違に基く歪みによっ
て脆弱化し、この層においてエピタキシャル半導体膜の
剥離、すなわち分離を容易に行うことができる。例え
ば、超音波印加によって分離させることができる程度に
弱い多孔質層を形成することも可能となる。
On the surface of the semiconductor substrate, a porous layer composed of two or more layers having different porosity is formed. The outermost porous layer has a relatively small porosity and a dense porous layer. And a porous layer having a relatively high porosity is formed along the substrate surface inside the surface layer, that is, on the lower layer side, so that the epitaxial semiconductor film can be favorably grown on the porous layer. This reduces the mechanical strength due to its own high porosity, or weakens due to the strain due to the difference in lattice constant between this porous layer and the other layers, and facilitates the separation, ie, separation, of the epitaxial semiconductor film in this layer. Can be done. For example, it is possible to form a porous layer that is weak enough to be separated by application of ultrasonic waves.

【0032】多孔質層の表面より内側に形成する多孔率
を大きくした高多孔率層は、その多孔率が大きいほど上
述の剥離が容易になるが、この多孔率が余り大きいと、
上述したエピタキシャル半導体膜の剥離処理前に、剥離
を発生させたり、多孔質層に破損を来すおそれがあるこ
とから、この高多孔率層における多孔率は、40%以上
70%以下とする。
In a high porosity layer formed on the inner side of the surface of the porous layer and having a high porosity, the larger the porosity, the easier the above-mentioned peeling becomes. However, if the porosity is too large,
Before the above-described epitaxial semiconductor film peeling treatment, peeling may occur or the porous layer may be damaged. Therefore, the porosity of the high porosity layer is set to 40% or more and 70% or less.

【0033】また、多孔質層に高多孔率層を形成する場
合、その多孔率が大きくなるにつれ歪みが大きくなり、
この歪の影響が多孔質層の表面層にまで大きく及ぶと、
表面層に亀裂を発生させるおそれが生じてくる。また、
このように多孔質層の表面にまで歪の影響が生じると、
これの上にエピタキシャル成長させる半導体膜に結晶欠
陥を発生させる。そこで、多孔質層には、その多孔率が
高い層と多孔率の低い表面層との間に、歪みを緩和する
バッファ層として、表面層よりは多孔率が高く、かつ高
多孔率層に比しては多孔率が低い中間多孔率を有する中
間多孔率層を形成する。このようにすることにより、高
多孔率層の多孔率を、上述のエピタキシャル半導体膜の
剥離を確実に行うことができる程度に大きくし、しかも
結晶性にすぐれたエピタキシャル半導体膜の形成を可能
にする。
When a high porosity layer is formed on the porous layer, the strain increases as the porosity increases.
When the effect of this strain greatly extends to the surface layer of the porous layer,
There is a possibility that cracks are generated in the surface layer. Also,
In this way, when the influence of strain occurs up to the surface of the porous layer,
Crystal defects are generated in a semiconductor film epitaxially grown thereon. Therefore, the porous layer has a higher porosity than the surface layer and a buffer layer between the high porosity layer and the low porosity surface layer. As a result, an intermediate porosity layer having a low porosity and an intermediate porosity is formed. By doing so, the porosity of the high porosity layer is increased to such an extent that the above-mentioned epitaxial semiconductor film can be reliably separated, and an epitaxial semiconductor film having excellent crystallinity can be formed. .

【0034】上述した半導体基体表面の多孔質化の陽極
化成は、公知の方法、例えば伊藤らによる表面技術Vo
l.46,No.5,pp.8〜13,1995〔多孔
質Siの陽極化成〕に示された方法によることができ
る。すなわち、例えば図1にその概略構成図を示す2重
セル法で行うことができる。この方法は、第1および第
2の槽1Aおよび1Bを有する2槽構造の電解溶液槽1
が用いられる。そして、両槽1Aおよび1B間に多孔質
層を形成すべき半導体基体11を配置し、両槽1Aおよ
び1B内に、直流電源2が接続された対の白金電極3A
および3Bの各一方が配置される。電解溶液槽1の第1
および第2の槽1Aおよび1B内には、それぞれ例えば
フッ化水素HFとエタノールC2 5 OHとを含有する
電解溶液4、あるいはフッ化水素HFとメタノールCH
3 OHとを含有する電解溶液4が収容され、第1および
第2の槽1Aおよび1Bにおいて電解溶液4に半導体基
体11の両面が接触するように配置され、かつ両電極3
Aおよび3Bが電解溶液4に浸漬配置される。そして、
半導体基体11の多孔質層を形成すべき表面側の槽1A
内の電解溶液4に浸漬されている電極3A側を負極側と
して、直流電源2が接続されて両電極3Aおよび3B間
に通電がなされる。このようにすると、半導体基体11
側を陽極側、電極3Aを陰極側とする給電がなされ、こ
れにより、半導体基体11の電極3A側に対向する表面
が侵蝕されて多孔質化する。
The anodization for making the surface of the semiconductor substrate porous is performed by a known method, for example, the surface technology Vo by Ito et al.
l. 46, no. 5, pp. 8-13, 1995 [Anodic formation of porous Si]. That is, for example, it can be performed by a double cell method whose schematic configuration diagram is shown in FIG. This method comprises a two-cell electrolytic solution tank 1 having first and second tanks 1A and 1B.
Is used. Then, a semiconductor substrate 11 on which a porous layer is to be formed is arranged between the two tanks 1A and 1B, and a pair of platinum electrodes 3A to which a DC power supply 2 is connected is provided in both tanks 1A and 1B.
And 3B are arranged. First of electrolytic solution tank 1
In the second tanks 1A and 1B, an electrolytic solution 4 containing, for example, hydrogen fluoride HF and ethanol C 2 H 5 OH, or hydrogen fluoride HF and methanol CH
An electrolytic solution 4 containing 3 OH is accommodated, arranged in the first and second tanks 1A and 1B so that both surfaces of the semiconductor substrate 11 are in contact with the electrolytic solution 4 and both electrodes 3
A and 3B are immersed in the electrolytic solution 4. And
A tank 1A on the front side of the semiconductor substrate 11 on which a porous layer is to be formed.
With the electrode 3A side immersed in the electrolytic solution 4 inside as the negative electrode side, the DC power supply 2 is connected and electricity is supplied between the electrodes 3A and 3B. Thus, the semiconductor substrate 11
Power is supplied with the side facing the anode and the electrode 3A facing the cathode, whereby the surface of the semiconductor substrate 11 facing the electrode 3A is eroded and made porous.

【0035】この2槽セル法によるときは、オーミック
電極を半導体基体に被着形成することが不要となり、こ
のオーミック電極から不純物が半導体基体に導入するこ
とが回避される。
According to the two-cell method, it is not necessary to form an ohmic electrode on the semiconductor substrate, and it is possible to prevent impurities from being introduced from the ohmic electrode into the semiconductor substrate.

【0036】陽極化成は、上述した2槽セル法による場
合に限られるものではなく、例えば図29に概略構成図
を示す単槽セル法によることもできる。この例では単槽
の電解溶液槽1が設けられ、その例えば底面に設けた開
口1Hに対向して、陽極化成を行う半導体基体11が、
Oリング5を介して液密に衝合して配置される。電解溶
液槽1内には電解溶液4が収容されて、底部に配置され
た半導体基体11の陽極構成を行う面に電解溶液4が接
触するようになされる。槽1内の電解溶液4中には、例
えはPt電極板より成る一方の電極3Aが浸漬される。
半導体基体11の裏面には例えばカーボン電極より成る
他方の電極3Bが、できるだけ陽極化成を行う面の全域
に亘って対向するように面接触して配置される。そし
て、電解溶液4中に浸漬された電極3A側を負極側とし
て、両電極3Aおよび3B間に直流電源2が挿入され
て、通電がなされる。このようにする場合においても、
半導体基体11の電極3Aと対向する側の面が陽極化成
される。
The anodization is not limited to the above-described two-cell method, but may be, for example, a single-cell method schematically shown in FIG. In this example, a single electrolytic solution tank 1 is provided, and for example, a semiconductor substrate 11 for anodizing is opposed to an opening 1H provided on a bottom surface thereof.
They are arranged in a liquid-tight manner via an O-ring 5. The electrolytic solution 4 is accommodated in the electrolytic solution tank 1 so that the electrolytic solution 4 comes into contact with the surface of the semiconductor substrate 11 disposed at the bottom, on which the anode is formed. One electrode 3A made of, for example, a Pt electrode plate is immersed in the electrolytic solution 4 in the tank 1.
On the back surface of the semiconductor substrate 11, the other electrode 3B made of, for example, a carbon electrode is placed in surface contact so as to face as much as possible over the entire surface on which anodization is performed. Then, the DC power supply 2 is inserted between the electrodes 3A and 3B with the electrode 3A immersed in the electrolytic solution 4 serving as the negative electrode side, and electricity is supplied. Even in this case,
The surface of the semiconductor substrate 11 on the side facing the electrode 3A is anodized.

【0037】そしてこの陽極化成における条件の選定に
より、形成される多孔質層の構造が変化するものであ
り、これによってこれの上に形成する半導体膜の結晶性
および剥離性が変化する。
The selection of the conditions for the anodization changes the structure of the porous layer to be formed, thereby changing the crystallinity and removability of the semiconductor film formed thereon.

【0038】本発明方法においては、前述したように、
多孔率を異にする2層以上の層からなる多孔質層を形成
するものであり、この場合、陽極化成処理において、電
流密度が異なる2段階以上の多段階陽極化成法を採用す
る。具体的には、表面に多孔率が低いすなわち口径の小
さい微細孔による比較的緻密な低多孔率の多孔質層を作
製するため、まず、低電流密度で第1陽極化成を施す。
多孔質層の膜厚は時間に比例するので、所望する膜厚に
なるような時間で陽極化成を行う。その後、かなり高い
電流密度で第2陽極化成を行えば、最初に形成された低
多孔率の多孔質層によって少くとも表面層が形成され、
これより下側(内側)に多孔率の大きい高多孔率の多孔
層が形成される。すなわち、少くとも多孔率の低い低多
孔率質層と、多孔率の高い高多孔率層を有する多孔質層
が形成される。
In the method of the present invention, as described above,
A porous layer composed of two or more layers having different porosity is formed. In this case, in the anodizing treatment, a multi-step anodizing method of two or more steps having different current densities is employed. Specifically, first anodization is performed at a low current density in order to produce a relatively dense porous layer having a low porosity on the surface, that is, a fine pore having small pores.
Since the thickness of the porous layer is proportional to the time, the anodization is performed for such a time that the desired thickness is obtained. Thereafter, if the second anodization is performed at a considerably high current density, at least the surface layer is formed by the low-porosity porous layer formed first,
On the lower side (inside), a porous layer having a high porosity and a high porosity is formed. That is, a porous layer having at least a low porosity layer having a low porosity and a high porosity layer having a high porosity is formed.

【0039】そして、この場合、低多孔率の多孔質層
と、高多孔率の多孔質層との界面付近には、両者の格子
定数の違いにより大きな歪みが生じる。この歪みがある
値以上になると、多孔質層は2つに分離する。したがっ
て、この歪みによる分離あるいは、多孔率による機械的
強度の低下による分離が生じるか、生じないかという境
界条件付近の陽極化成条件で多孔質層を形成すれば、こ
の多孔質層上にエピタキシャル成長された半導体膜は、
この多孔質層を介して容易に分離することができる。
In this case, near the interface between the porous layer having a low porosity and the porous layer having a high porosity, a large strain is generated due to a difference in lattice constant between the two. When this distortion exceeds a certain value, the porous layer separates into two. Therefore, if a porous layer is formed under anodizing conditions near the boundary condition of whether separation due to this strain or separation due to reduction in mechanical strength due to porosity occurs or not, epitaxial growth will occur on this porous layer. Semiconductor film
Separation can be easily performed through this porous layer.

【0040】この場合の、低電流密度の第1陽極化成
は、例えば0.01〜0.02Ωcmのp型シリコン単
結晶基体を用い、電解溶液として、例えば弗酸(HF)
とエタノール(C2 5 OH)の混合液を用い、HF
(47〜50%溶液):C2 OH(工業用エタノー
ル(約95%溶液))=1:1(体積比)とするとき、
0.5〜10mA/cm程度の低電流密度で数分間
から数十分間行う。また、高電流密度の第2陽極化成
は、例えば40〜300mA/cm2 程度の電流密度
で、1〜10秒間、好ましくは3秒間前後の時間で行
う。
In this case, the first anodization at a low current density uses, for example, a p-type silicon single crystal substrate of 0.01 to 0.02 Ωcm, and uses, for example, hydrofluoric acid (HF) as an electrolytic solution.
And a mixture of ethanol (C 2 H 5 OH) and HF
(47-50% solution): C 2 H 5 OH (industrial ethanol (approximately 95% solution)) = 1: When 1 (volume ratio),
This is performed at a low current density of about 0.5 to 10 mA / cm 2 for several minutes to several tens minutes. The second anodization with a high current density is performed at a current density of, for example, about 40 to 300 mA / cm 2 for 1 to 10 seconds, preferably about 3 seconds.

【0041】上述した第1および第2の2段階の陽極化
成によって多孔質層を形成する場合、この上に半導体膜
を良好に成膜するために多孔質層表面を低多孔率化する
と、この多孔質層内部の高多孔質層との間で発生する歪
みがかなり大きくなるため、多孔質層の表面までこの歪
みの影響が及び、この場合、前述したように、亀裂の発
生や、これの上に形成するエピタキシャル半導体膜に結
晶欠陥を発生させるおそれが生じる。そこで、多孔質層
において、低多孔率の表面層と高多孔率層との間に、こ
れらによって発生する歪みを緩和するバッファー層とし
て、表面層よりは多孔率が高く、かつ高多孔率層に比し
ては多孔率が低い中間多孔率層を形成する。具体的に
は、最初に低電流密度の第1陽極化成を行い、次いで第
1陽極化成よりもやや高い電流密度の第2陽極化成を行
って、その後それらよりもかなり高い電流密度で第3陽
極化成を行う。第1陽極化成の条件は、特に制限されな
いが、例えば0.01〜0.02Ωcmのp型シリコン
単結晶基体を用い、電解溶液として上述のHF:C2
5 OH=1:1を用いるとき、0.5〜3mA/cm2
未満程度、第2陽極化成の電流密度は例えば3〜20m
A/cm2 程度、第3陽極化成の電流密度は、例えば4
0〜300mA/cm2 程度で行うことが好ましい。例
えば1mA/cm2 の電流密度で陽極化成を行うと、多
孔率は約16%程度、7mA/cm2 の電流密度で陽極
化成を行うと、多孔率は約26%、200mA/cm2
の電流密度で陽極化成を行うと、多孔率は約40〜70
%程度になる。このような陽極化成を行った多孔質層上
にエピタキシャル成長を行うと、結晶性のよいエピタキ
シャル半導体膜が成膜できる。
In the case where the porous layer is formed by the first and second two-stage anodization, if the surface of the porous layer is reduced in porosity in order to form a good semiconductor film thereon, Since the strain occurring between the porous layer and the highly porous layer inside the porous layer becomes considerably large, the influence of the strain extends to the surface of the porous layer, and in this case, as described above, cracks are generated and There is a possibility that crystal defects may occur in the epitaxial semiconductor film formed thereon. Therefore, in the porous layer, between the low porosity surface layer and the high porosity layer, as a buffer layer for relaxing the strain generated by these, the porosity is higher than the surface layer, and the high porosity layer An intermediate porosity layer having a relatively low porosity is formed. Specifically, a first anodization at a low current density is first performed, a second anodization at a current density slightly higher than the first anodization is performed, and then the third anode is formed at a much higher current density than those. Perform chemical conversion. The conditions for the first anodization are not particularly limited. For example, a p-type silicon single crystal substrate of 0.01 to 0.02 Ωcm is used, and the above-mentioned HF: C 2 H is used as an electrolytic solution.
When using 5 OH = 1: 1, 0.5 to 3 mA / cm 2
, The current density of the second anodization is, for example, 3 to 20 m
A / cm 2 , and the current density of the third anodization is, for example, 4
It is preferable to perform the process at about 0 to 300 mA / cm 2 . For example, when anodizing is performed at a current density of 1 mA / cm 2 , the porosity is about 16%. When anodizing is performed at a current density of 7 mA / cm 2 , the porosity is about 26% and 200 mA / cm 2.
When anodizing is carried out at a current density of about 40 to 70 porosity,
%. When epitaxial growth is performed on such an anodized porous layer, an epitaxial semiconductor film having good crystallinity can be formed.

【0042】また、上述したように電流密度を3段階と
する陽極化成を行う場合、第1陽極化成で形成される多
孔率が低い表面層はそのまま低い多孔率を保ち、第2陽
極化成で多孔率がやや高い中間多孔率層、すなわちバッ
ファー層が、表面層より下側(内側)、すなわち多孔質
層の表面から半導体基体との界面寄り側に形成されて、
多孔質層は表面層と中間多孔率層との2層構造となる。
そして、上述の第3陽極化成で形成される多孔率の高い
高多孔率層は、その電流密度を90mA/cm2 程度以
上とすると、第2陽極化成で形成した中間多孔率層内に
すなわち中間多孔質層の厚さ方向の中間部に形成され
る。
When the anodization is performed at three current densities as described above, the low porosity surface layer formed by the first anodization maintains the low porosity as it is, and the second anodization forms the porous layer. An intermediate porosity layer having a slightly higher rate, ie, a buffer layer, is formed below (inside) the surface layer, that is, on the side closer to the interface with the semiconductor substrate from the surface of the porous layer,
The porous layer has a two-layer structure of a surface layer and an intermediate porosity layer.
When the current density of the high porosity layer formed by the third anodization is about 90 mA / cm 2 or more, the high porosity layer formed by the third anodization has an intermediate porosity in the intermediate porosity layer formed by the second anodization. It is formed at an intermediate portion in the thickness direction of the porous layer.

【0043】また中間多孔率層の形成において、この中
間多孔率層を形成する陽極酸化を多段階もしくは漸次例
えば通電電流密度を変化する条件下で行うことによっ
て、低多孔率表面層と、高多孔率層との間に階段的にも
しくは傾斜的にその多孔率を、表面層から高多孔率層側
に向かって高めた中間多孔率層を形成する。このように
すれば、表面層と高多孔率層との間の歪みは、より緩和
されて、さらに確実に結晶性のよいエピタキシャル半導
体膜をエピタキシャル成長することができる。
In the formation of the intermediate porosity layer, the low porosity surface layer and the high porosity can be obtained by performing the anodic oxidation for forming the intermediate porosity layer in multiple stages or gradually, for example, under conditions in which the current density is changed. An intermediate porosity layer whose porosity is increased stepwise or inclined from the surface layer toward the high porosity layer side is formed between the porosity layer and the porosity layer. By doing so, the strain between the surface layer and the high porosity layer is further alleviated, and an epitaxial semiconductor film having good crystallinity can be more reliably epitaxially grown.

【0044】ところで、分離面は、高多孔率層の剥離層
(分離層)とその直前に行う多孔率の小さいバッファー
層との界面で格子定数の違いによる歪みが大きくかかる
ことによって形成されるが、この分離層形成の陽極化成
を行うときに工夫をすると、分離面がより分離しやすく
なる。それは、多孔率分離層形成の高電流密度の陽極化
成で、例えば時間を3秒間一定に通電するのではなく、
1秒間の通電の後陽極化成を停止し、所要時間経過後、
例えば1分程度放置した後、同じまたは異なる高電流密
度でまた1分間通電してその後陽極化成を停止し、また
所要時間経過後、例えば1分程度放置した後、再度同じ
または異なる高電流密度で1秒間通電して陽極化成を停
止するという間欠的に通電する方法である。この方法を
使用して適当な陽極化成条件を選ぶと、多孔質層による
剥離層が半導体基体との界面に、すなわち多孔質層の最
下面に形成される。すなわちこの場合、分離面は上記の
ような中間多孔質層すなわちバッファー層の内部ではな
く、多孔質層の半導体基板との界面側となる。
The separation surface is formed by a large strain caused by a difference in lattice constant at the interface between the release layer (separation layer) of the high porosity layer and the buffer layer having a small porosity immediately before the separation layer. If a device is devised when performing the anodization for forming the separation layer, the separation surface is more easily separated. It is a high current density anodization for forming a porosity separation layer. For example, instead of applying a constant current for 3 seconds,
Anodization is stopped after 1 second of energization, and after the required time has elapsed,
For example, after standing for about 1 minute, energizing again at the same or different high current density for another minute, then stopping anodization, and after elapse of a required time, for example, leaving for about 1 minute, again at the same or different high current density This is an intermittent energization method in which anodization is stopped by energizing for one second. When an appropriate anodizing condition is selected by using this method, a release layer of the porous layer is formed at the interface with the semiconductor substrate, that is, on the lowermost surface of the porous layer. That is, in this case, the separation surface is not at the inside of the intermediate porous layer, that is, the buffer layer as described above, but at the interface side of the porous layer with the semiconductor substrate.

【0045】このように、バッファー層、すなわち中間
多孔率層が、高多孔率層の表面層側にのみ形成されるよ
うにするときは、多孔質層における歪みが生じる高多孔
質層と表面とが最大限に離間することになって中間多孔
率層によるバッファー効果が最大限に発揮されることに
なり、良好な結晶性を有する半導体膜を形成することが
できる。また、このように中間多孔質層が表面側にのみ
形成されるときは、多孔質層の全体の厚さを小さくする
ことができ、この多孔質層を形成するための半導体基体
の消費厚さを減らすことができて、この半導体基体の繰
り返し使用回数を大とすることができる。
As described above, when the buffer layer, ie, the intermediate porosity layer is formed only on the surface layer side of the high porosity layer, the high porosity layer and the surface where distortion occurs in the porous layer are formed. Are maximized, the buffer effect of the intermediate porosity layer is maximized, and a semiconductor film having good crystallinity can be formed. Further, when the intermediate porous layer is formed only on the surface side as described above, the overall thickness of the porous layer can be reduced, and the thickness of the semiconductor substrate consumed for forming the porous layer can be reduced. Can be reduced, and the number of repeated use of the semiconductor substrate can be increased.

【0046】このように、陽極化成条件の選定により、
分離面においては、歪が大きく掛かるようにし、しかも
この歪みの影響が半導体膜のエピタキシャル成長面に与
えられないようにすることができる。
Thus, by selecting the anodizing conditions,
On the separation surface, a large strain can be applied, and the influence of the strain can be prevented from being exerted on the epitaxial growth surface of the semiconductor film.

【0047】また、多孔質層上に、結晶性良く半導体の
エピタキシャル成長を行うには、多孔質層の表面層の結
晶成長の種となる微細孔を小さくすることが望まれる。
このように表面層の微細孔を小さくする手段の一つとし
ては、陽極化成にあたって電解液中のHF濃度を濃くす
る方法がある。すなわち、この場合、まず表面層を形成
する低電流陽極化成では、HF濃度の濃い電解溶液を使
用する。次にバッファー層となる中間多孔率層を形成
し、その後、電解溶液のHF濃度を下げてから、最後に
高電流密度の陽極化成を行う。このようにすることによ
って、表面層の微細孔の微細化をはかることができるこ
とによって、これの上に結晶性の良いエピタキシャル半
導体膜を形成することができるものであり、しかも高多
孔率層においては、多孔率を必要充分に高くできるの
で、エピタキシャル半導体膜の剥離は良好に行うことが
できる。
In order to epitaxially grow a semiconductor with good crystallinity on the porous layer, it is desired to reduce the size of micropores which are seeds for crystal growth on the surface layer of the porous layer.
As one of means for reducing the fine pores in the surface layer, there is a method of increasing the HF concentration in the electrolytic solution during anodization. That is, in this case, in the low current anodization for forming the surface layer, an electrolytic solution having a high HF concentration is used. Next, an intermediate porosity layer serving as a buffer layer is formed. After that, the HF concentration of the electrolytic solution is reduced, and finally anodization with a high current density is performed. By doing so, the fine pores in the surface layer can be reduced, so that an epitaxial semiconductor film with good crystallinity can be formed thereon, and in the high porosity layer, Since the porosity can be made sufficiently high, the epitaxial semiconductor film can be satisfactorily peeled off.

【0048】この多孔質層の陽極化成における電解溶液
の変更は、例えば表面層の形成においては、電解溶液と
して、例えばHF:C2 5 OH=2:1による電解溶
液を使用した陽極化成を行い、バッファー層としての中
間多孔率層の形成においては、やや薄いHF濃度の電解
溶液、例えばHF:C2 5 OH=1:1による電解溶
液を使用した陽極化成を行い、さらに高多孔率層を形成
においては、電解溶液は、さらにHF濃度を薄くして、
例えばHF:C2 5 OH=1:1〜1:2の電解溶液
を用いた高電流密度の陽極化成を行う。
The change of the electrolytic solution in the anodization of the porous layer may be performed, for example, in the formation of the surface layer by anodization using an electrolytic solution of HF: C 2 H 5 OH = 2: 1 as the electrolytic solution. In the formation of the intermediate porosity layer as the buffer layer, anodization using an electrolytic solution having a slightly lower HF concentration, for example, an electrolytic solution with HF: C 2 H 5 OH = 1: 1 is performed to further increase the porosity. In forming the layer, the electrolytic solution further reduces the HF concentration,
For example, high current density anodization is performed using an electrolytic solution of HF: C 2 H 5 OH = 1: 1 to 1: 2.

【0049】なお、上述した多孔質層の形成において、
表面層の形成から中間多孔率層の形成にかけて、電流密
度を変化させるとき、一旦陽極化成を停止してから、次
の陽極化成を行う通電を開始する手順によることもでき
るし、一旦陽極化成を停止することなくすなわち通電を
停止することなく、連続して電流密度を変化させて行う
こともできる。
In the formation of the porous layer described above,
When changing the current density from the formation of the surface layer to the formation of the intermediate porosity layer, it is possible to temporarily stop the anodization and then start the energization for the next anodization, or to perform the anodization once. The current density can be continuously changed without stopping, that is, without stopping energization.

【0050】また、陽極化成を行う際に、光を遮断した
暗所で行うことにより多孔質層の表面の凹凸を小とし、
これの上にエピタキシャル成長させる半導体膜の結晶性
を上げることができる。
When the anodization is performed in a dark place where light is blocked, the irregularities on the surface of the porous layer are reduced.
The crystallinity of a semiconductor film epitaxially grown thereon can be improved.

【0051】なお、陽極化成されたシリコンの多孔質層
は、可視発光素子として利用できる。この場合は光を照
射しながら陽極化成することが好ましく、これにより発
光効率が上昇する。更に、酸化させると、波長にブルー
シフトが起こる。また、半導体基体は、p型でもn型で
もよいが、不純物を導入しない高抵抗のものの方が好ま
しい。
The porous layer of anodized silicon can be used as a visible light emitting device. In this case, it is preferable to perform anodization while irradiating light, thereby increasing luminous efficiency. Further, when oxidized, a blue shift occurs in the wavelength. The semiconductor substrate may be p-type or n-type, but is preferably a high-resistance semiconductor with no impurity introduced.

【0052】以上の工程により、表面(片面または両
面)に多孔質層が形成された半導体基板を得ることがで
きる。なお、多孔質層全体の膜厚は、特に制限されない
が、1〜50μm、好適には3〜15μm、通常8μm
程度の厚さとすることができる。多孔質層全体の厚さ
は、半導体基板をできる限り繰り返し使用できるように
するためにできるだけ薄くすることが好ましい。
Through the above steps, a semiconductor substrate having a porous layer formed on its surface (one or both surfaces) can be obtained. The thickness of the entire porous layer is not particularly limited, but is 1 to 50 μm, preferably 3 to 15 μm, and usually 8 μm.
It can be about as thick. It is preferable that the thickness of the entire porous layer be as small as possible so that the semiconductor substrate can be used as repeatedly as possible.

【0053】また、多孔質層上に、半導体をエピタキシ
ャル成長するに先立って、例えば水素ガス雰囲気中での
アニールを行うときは、多孔質層の表面に形成された自
然酸化膜の完全な除去、および多孔質層中の酸素原子を
極力除去することができ、多孔質層の表面が滑らかにな
り、例えば良好な結晶性を有するエピタキシャル半導体
膜を形成することができる。また、前述した水素中、そ
のほかのアニールによる前処理によって、高多孔率層と
中間多孔率層との界面の強度を一層弱めることができ
て、エピタキシャル半導体膜の基板からの分離をより容
易に行うことができる。この場合の水素アニールは、例
えば950℃〜1150℃程度の温度範囲で行う。
In addition, prior to epitaxially growing a semiconductor on the porous layer, for example, when annealing is performed in a hydrogen gas atmosphere, the natural oxide film formed on the surface of the porous layer is completely removed, and Oxygen atoms in the porous layer can be removed as much as possible, the surface of the porous layer becomes smooth, and an epitaxial semiconductor film having good crystallinity, for example, can be formed. In addition, the above-described pretreatment by annealing in hydrogen can further reduce the strength of the interface between the high porosity layer and the intermediate porosity layer, thereby making it easier to separate the epitaxial semiconductor film from the substrate. be able to. In this case, the hydrogen annealing is performed in a temperature range of, for example, about 950 ° C. to 1150 ° C.

【0054】また、水素アニールの前に、多孔質層を低
温酸化させると、多孔質層の内部は酸化されるので、水
素ガス雰囲気中での熱アニールを施しても多孔質層には
大きな構造変化が生じない。つまり、多孔質層の表面へ
の剥離層からの歪みが伝わりにくくなり、良質な結晶性
のエピタキシャル半導体膜を成膜することができる。こ
の場合の低温酸化は、例えばドライ酸化雰囲気中で40
0℃で1時間程度で行うことができる。
If the porous layer is oxidized at a low temperature before hydrogen annealing, the inside of the porous layer is oxidized. Therefore, even if thermal annealing is performed in a hydrogen gas atmosphere, the porous layer has a large structure. No change occurs. That is, distortion from the peeling layer to the surface of the porous layer is not easily transmitted, and a high-quality crystalline epitaxial semiconductor film can be formed. In this case, the low-temperature oxidation is performed, for example, in a dry oxidation atmosphere at 40.degree.
It can be performed at 0 ° C. for about 1 hour.

【0055】そして、上述したように多孔質層表面に半
導体のエピタキシャル成長を行う。この半導体のエピタ
キシャル成長は、単結晶半導体基板の表面に形成された
多孔質層は、多孔質ながら結晶性を保っていることか
ら、この多孔質層上へのエピタキシャル成長は可能であ
る。この多孔質層表面へのエピタキシャル成長は、例え
ばCVD法により、例えば700℃〜1200℃の温度
で行うことができる。
Then, as described above, the semiconductor is epitaxially grown on the surface of the porous layer. In the epitaxial growth of this semiconductor, since the porous layer formed on the surface of the single crystal semiconductor substrate maintains the crystallinity while being porous, the epitaxial growth on the porous layer is possible. The epitaxial growth on the surface of the porous layer can be performed by, for example, a CVD method at a temperature of, for example, 700 ° C. to 1200 ° C.

【0056】また、上述したアニール、および半導体膜
の成膜時のいずれにおいても、半導体基体を所定の基体
温度に加熱する方法としては、いわゆるサセプタ加熱方
式によることもできるし、半導体基体自体に直接電流を
流して加熱する通電加熱方式等を採ることができる。
In any of the above-described annealing and the formation of the semiconductor film, the semiconductor substrate may be heated to a predetermined substrate temperature by a so-called susceptor heating method, or may be directly applied to the semiconductor substrate itself. It is possible to adopt an electric heating method or the like in which an electric current is applied to heat.

【0057】多孔質層上にエピタキシャル成長する半導
体膜は、単層半導体膜とすることも複数の半導体層の積
層による複層半導体膜とすることができる。また、この
半導体膜は半導体基体と同じ物質でもよいし、異なる物
質でもよい。例えば、単結晶Si半導体基体を用い、そ
の表面に形成した多孔質層にSi、あるいはGaAs等
の化合物半導体、またはSi化合物、例えばSi1-y
y をエピタキシャル成長するとか、これらを適宜組み
合わせ積層する等、種々のエピタキシャル成長を行うこ
とができる。
The semiconductor film epitaxially grown on the porous layer may be a single-layer semiconductor film or a multi-layer semiconductor film formed by laminating a plurality of semiconductor layers. The semiconductor film may be the same material as the semiconductor substrate, or may be a different material. For example, a single crystal Si semiconductor substrate is used, and a porous semiconductor layer formed on the surface thereof is made of Si or a compound semiconductor such as GaAs, or a Si compound such as Si 1-y G
Toka an e y is epitaxially grown, they equal to appropriately combined lamination, can make various epitaxial growth.

【0058】一方、化合物半導体による薄膜半導体を形
成する場合においては、半導体基体として化合物半導体
基体を用いることができ、この場合においてもこれに陽
極化成を行えば、同様に表面に多孔質層を有する半導体
基体を構成することができる。そして、その多孔質層上
に化合物半導体をエピタキシャル成長させれば、例えば
Si半導体基体上に化合物半導体をエピタキシャル成長
させる場合よりも格子不整合を小さくすることができる
ことから良好な結晶性をもつ薄膜化合物半導体を形成す
ることができる。
On the other hand, when a thin film semiconductor made of a compound semiconductor is formed, a compound semiconductor substrate can be used as a semiconductor substrate. In this case, if anodization is performed on the substrate, a porous layer is similarly formed on the surface. A semiconductor substrate can be configured. When a compound semiconductor is epitaxially grown on the porous layer, a lattice mismatch can be reduced as compared with, for example, the case where the compound semiconductor is epitaxially grown on a Si semiconductor substrate. Therefore, a thin film compound semiconductor having good crystallinity can be obtained. Can be formed.

【0059】また、多孔質層に成膜する半導体膜には、
その成膜、例えばエピタキシャル成長に際してn型もし
くはp型の不純物を導入することができる。あるいは、
半導体膜の成膜後に、イオン注入、拡散等によって不純
物の導入を全面もしくは選択的に行うこともできる。こ
の場合、その使用目的に応じて、導電型、不純物の濃
度、種類の選択がなされる。
The semiconductor film formed on the porous layer includes:
An n-type or p-type impurity can be introduced during the film formation, for example, during epitaxial growth. Or,
After the formation of the semiconductor film, the introduction of impurities can be performed entirely or selectively by ion implantation, diffusion, or the like. In this case, the conductivity type, impurity concentration, and type are selected according to the purpose of use.

【0060】また、半導体膜の厚さも、薄膜半導体の用
途に応じて適宜選択することができる。例えば、半導体
集積回路を薄膜半導体に形成する場合、半導体素子の動
作層は数μm程度の厚さであるので、例えば5μm程度
の厚さに形成することができる。
The thickness of the semiconductor film can also be appropriately selected according to the use of the thin film semiconductor. For example, when a semiconductor integrated circuit is formed on a thin film semiconductor, the operating layer of the semiconductor element has a thickness of about several μm, and thus can be formed to a thickness of about 5 μm, for example.

【0061】単結晶シリコンによる半導体膜をエピタキ
シャル成長等によって成膜して薄膜半導体を形成し、こ
れにより太陽電池を構成する場合は、半導体膜として
は、例えば多孔質層側から順に、例えばp型の高不純物
濃度のp+ 半導体層、p型の低不純物濃度のp- 半導体
層、およびn型の高不純物濃度のn+ 半導体層の順にエ
ピタキシャル成長させた複層半導体膜とすることができ
る。これらの層の不純物濃度、膜厚は特に制限されない
が、例えばp+ 型半導体層は、膜厚が0〜1μmの範
囲、典型的には0.5μm程度、ボロンBの濃度が10
18〜1020atoms/cm3 の範囲、典型的には約1019atom
s/cm3 程度、p型半導体層は、膜厚が1〜30μmの範
囲、典型的には5μm程度、ボロン濃度が1014〜10
17atoms/cm3の範囲、典型的には約1016atoms/cm3
度、n+ 型半導体層は、膜厚が0.1〜1μmの範囲、
典型的には0.5μm程度、リンPまたは砒素Asの濃
度が1018〜1020atoms/cm3 の範囲、典型的には約1
19atoms/cm3 程度とすることが好ましい。
When a thin film semiconductor is formed by forming a semiconductor film of single crystal silicon by epitaxial growth or the like to form a solar cell, the semiconductor film is, for example, a p-type semiconductor film in order from the porous layer side. A multi-layer semiconductor film can be formed by epitaxially growing a p + semiconductor layer having a high impurity concentration, a p semiconductor layer having a low p-type impurity concentration, and an n + semiconductor layer having an n-type high impurity concentration. Although the impurity concentration and the film thickness of these layers are not particularly limited, for example, the p + type semiconductor layer has a film thickness in the range of 0 to 1 μm, typically about 0.5 μm, and a boron B concentration of 10 μm.
18 ~10 20 atoms / cm 3 range, typically about 10 19 the atom
s / cm 3 , the p-type semiconductor layer has a thickness of 1 to 30 μm, typically about 5 μm, and a boron concentration of 10 14 to 10
The thickness of the n + type semiconductor layer is in the range of 0.1 to 1 μm, in the range of 17 atoms / cm 3 , typically about 10 16 atoms / cm 3 ,
Typically, the concentration of phosphorus P or arsenic As is in the range of 10 18 to 10 20 atoms / cm 3 , typically about 1 μm.
It is preferable to be about 0 19 atoms / cm 3 .

【0062】また、半導体膜を、多孔質層側からp+
Si層、p型Si1-x Gex グレーディッド層、アンド
ープのSi1-y Gey 層、n型Si1-x Gex グレーデ
ィッド層、およびn+ 型シリコン層の順にエピタキシャ
ル成長させた半導体膜とし、これによってダブルヘテロ
構造の太陽電池を作製することができる。このダブルヘ
テロ構造を構成する各層の典型的な例示としては、p+
型Si層としては、不純物濃度が1019atoms/cm3
度、膜厚が0.5μm程度、p型Si1-x Gexグレー
ディッド層としては、不純物濃度が1016atoms/cm3
度、膜厚が1μm程度、アンドープのSi1-y Gey
としては、yが0.7、膜厚が1μm程度、n型Si
1-x Gex グレーディッド層としては、不純物濃度が1
16atoms/cm3 程度、膜厚が1μm程度、およびn+
Si層としては、不純物濃度が1010cm-3程度、膜厚
が0.5μm程度とすることが好ましい。なお、p型、
n型Si1-x Gex グレーディッド層中のGeの組成比
xは、それぞれ両側に存する層のx=0からアンドープ
のSi1-y Gey のyまで、漸次増大するようにするこ
とが好ましい。これにより、各界面において格子定数が
整合することから、良好な結晶性を得ることができる。
Further, the semiconductor film is formed by forming a p + -type Si layer, a p-type Si 1-x Ge x graded layer, an undoped Si 1-y Ge y layer, and an n-type Si 1-x Ge x from the porous layer side. A semiconductor film is formed by epitaxially growing a graded layer and an n + -type silicon layer in this order, whereby a double heterostructure solar cell can be manufactured. A typical example of each layer constituting the double hetero structure is p +
The type Si layer, about impurity concentration 10 19 atoms / cm 3, thickness of 0.5μm or so, as the p-type Si 1-x Ge x graded layers, the impurity concentration is 10 16 atoms / cm 3 or so, The thickness of the undoped Si 1-y Ge y layer is about 0.7 μm, the thickness is about 1 μm, and the thickness of the n-type Si
1-x Ge as the x graded layer, an impurity concentration of 1
0 16 atoms / cm 3 or so, the thickness is 1μm or so, as the and n + -type Si layer, an impurity concentration of 10 10 cm -3 or so, it is preferable that the film thickness is set to about 0.5 [mu] m. In addition, p-type,
The composition ratio x of Ge in the n-type Si 1-x Ge x graded layer may be gradually increased from x = 0 of each of the layers present on both sides to y of undoped Si 1-y Ge y. preferable. Thereby, since lattice constants are matched at each interface, good crystallinity can be obtained.

【0063】このようなダブルヘテロ構造の太陽電池で
は、その中央のアンドープのSi1-y Gey 層にキャリ
アおよび光を有効に閉じこめることができるため、高い
変換効率を得ることができる。
In such a solar cell having a double hetero structure, carriers and light can be effectively confined in the undoped Si 1-y Ge y layer at the center thereof, so that high conversion efficiency can be obtained.

【0064】上述の半導体膜は、半導体基体から剥離
し、そのまま薄膜半導体として使用することが可能であ
る。
The above-described semiconductor film can be peeled off from the semiconductor substrate and used as it is as a thin-film semiconductor.

【0065】あるいは、半導体膜を、多孔質層を介して
半導体基体に弱く固着させた状態のまま、この半導体膜
に、例えば太陽電池として必要な処理を行い、その後支
持基板を半導体膜に貼合せて、この支持基板と半導体膜
とを一体化させた後、この支持基板とともに半導体膜を
半導体基体から剥離する。
Alternatively, while the semiconductor film is weakly fixed to the semiconductor substrate via the porous layer, the semiconductor film is subjected to necessary processing, for example, as a solar cell, and then the supporting substrate is bonded to the semiconductor film. Then, after the support substrate and the semiconductor film are integrated, the semiconductor film is separated from the semiconductor substrate together with the support substrate.

【0066】太陽電池における支持基板は、例えば窓ガ
ラスなどのガラス板、金属基板、セラミック基板、ある
いは透明樹脂フィルムもしくはシート(以下単にシート
という)等によるフレキシブル基板など種々の基板によ
って構成することができる。
The support substrate in the solar cell can be constituted by various substrates such as a glass plate such as a window glass, a metal substrate, a ceramic substrate, or a flexible substrate made of a transparent resin film or sheet (hereinafter simply referred to as a sheet). .

【0067】次に、太陽電池を構成する工程を説明す
る。この工程は、上述した半導体基体から半導体膜を剥
離した後に行うこともできるし、半導体基体と一体化し
た状態のままで行うこともできる。
Next, steps for constructing a solar cell will be described. This step can be performed after the semiconductor film is separated from the semiconductor substrate described above, or can be performed while being integrated with the semiconductor substrate.

【0068】上述した多孔質層が表面に形成された半導
体基体上に、上述したように、複層シリコン半導体膜を
例えばエピタキシャル成長によって成膜する。その後、
例えば熱酸化処理を行って表面に10〜200nm程度
の膜厚の酸化膜を形成する。そして、必要に応じて、半
導体膜表面の酸化膜をフォトリソグラフィ技術を用いて
配線層のパターンに形成する。あるいは、半導体膜との
接続が必要な個所にだけ、開口させてもよい。その後、
例えば最終的に電極および配線層を構成する導電層、例
えばAl等の単層金属層あるいは複数の金属層の積層に
よる多層金属層をそれぞれを蒸着等によって全面的に形
成し、これをフォトリソグラフィによるエッチングによ
って所要の電極および配線パターンにパターニングす
る。また、この電極および配線パターニングの形成は、
例えば印刷法によることもできる。
As described above, a multilayer silicon semiconductor film is formed on the semiconductor substrate having the above-described porous layer formed on the surface, for example, by epitaxial growth. afterwards,
For example, a thermal oxidation process is performed to form an oxide film having a thickness of about 10 to 200 nm on the surface. Then, if necessary, an oxide film on the surface of the semiconductor film is formed in a pattern of a wiring layer using a photolithography technique. Alternatively, an opening may be formed only at a place where connection with the semiconductor film is necessary. afterwards,
For example, a conductive layer constituting an electrode and a wiring layer, for example, a single-layer metal layer such as Al or a multilayer metal layer formed by laminating a plurality of metal layers is entirely formed by vapor deposition or the like, and this is formed by photolithography. It is patterned into required electrodes and wiring patterns by etching. Also, the formation of this electrode and wiring patterning
For example, a printing method can be used.

【0069】また、例えば透明樹脂シートに、所要の電
極および配線パターン、いわゆるプリント配線が形成さ
れたいわゆるプリント基板を予め用意しておき、このプ
リント基板と、上述の半導体基体の表面の多孔質層上に
成膜した半導体膜に、対応する部分を電気的に接合して
貼り合わせる。このとき、両者の電極間相互は、例えば
半田により接合する。また、電極以外の部分は、エポキ
シ樹脂などの透明接着剤を用いて接着できる。
Further, for example, a so-called printed board on which required electrodes and wiring patterns, so-called printed wiring are formed, is prepared in advance on a transparent resin sheet, and this printed board and the porous layer on the surface of the semiconductor substrate described above are prepared. Corresponding portions are electrically bonded and bonded to the semiconductor film formed thereon. At this time, the electrodes are connected to each other by, for example, soldering. Further, portions other than the electrodes can be bonded using a transparent adhesive such as an epoxy resin.

【0070】このように、プリント基板と薄膜単結晶シ
リコン(Si)とを貼り合わせることは、従来不可能で
あったが、本発明においては、極めて容易に行うことが
できる。また、プリント基板に限らず、透明樹脂シート
を貼り合わせてもよい。プリント基板あるいは透明樹脂
シート等の支持基板を貼り合わせた後、半導体基体との
間に引っ張り応力を加えることにより、多孔質層の高多
孔率層、もしくは高多孔率層と中間多孔質層との界面、
あるいは高多孔率層と半導体基体との界面等において破
壊を生じさせて、エピタキシャル半導体膜をプリント基
板等の支持基板側に貼り合わせた状態で半導体基体から
容易に剥離することができる。このようにして、プリン
ト基板等のき支持基板面に薄膜半導体による太陽電池が
形成された、例えばフレキシブル太陽電池を得ることが
できる。
As described above, it has been conventionally impossible to bond a printed circuit board and a thin film single crystal silicon (Si), but in the present invention, it can be performed very easily. The invention is not limited to a printed circuit board, and a transparent resin sheet may be attached. After bonding a supporting substrate such as a printed circuit board or a transparent resin sheet, a tensile stress is applied between the substrate and the semiconductor substrate to form a porous layer having a high porosity or a high porosity layer and an intermediate porous layer. interface,
Alternatively, destruction occurs at the interface between the high porosity layer and the semiconductor substrate or the like, and the epitaxial semiconductor film can be easily peeled off from the semiconductor substrate in a state where the epitaxial semiconductor film is bonded to a supporting substrate such as a printed circuit board. In this manner, for example, a flexible solar cell in which a thin-film semiconductor solar cell is formed on the surface of a supporting substrate such as a printed circuit board can be obtained.

【0071】この場合、半導体膜の支持基板例えばプリ
ント基板が接合された側とは反対側の裏面には、半導体
基体からの剥離によって多孔質層が残る場合がある。こ
の場合、例えばエッチングによってこの多孔質層の除去
を行うこともできるが、この多孔質層が残された状態
で、これに例えば銀ペースト等の金属膜を形成し、太陽
電池の他方のオーミック電極とするとか、光反射面とし
て、光の利用率を高めることによって、実効的に光ー電
気変換効率の向上をはかることができる。更に、この面
に金属板を貼り合せるとか樹脂層を形成することによっ
て保護層とすることもできる。
In this case, a porous layer may remain on the back surface of the semiconductor film opposite to the side where the printed circuit board is bonded, for example, due to peeling from the semiconductor substrate. In this case, the porous layer can be removed by, for example, etching, but in a state where the porous layer is left, a metal film such as a silver paste is formed on the porous layer, and the other ohmic electrode of the solar cell is formed. In other words, by increasing the light utilization rate as the light reflecting surface, it is possible to effectively improve the photoelectric conversion efficiency. Furthermore, a protective layer can be formed by laminating a metal plate or forming a resin layer on this surface.

【0072】一方、半導体膜が剥離された半導体基体
は、その表面を研磨して再び同様の作業が繰り返しなさ
れて、太陽電池等の形成がなされる。半導体基体の厚さ
は、例えば200〜300μm程度とすることができ、
一方、例えば1回の太陽電池の製作に消費される半導体
基体の厚さは、約3〜20μm程度であるため、10回
の繰り返し使用でも消費される厚さは約30〜200μ
mであるので半導体基体は充分繰り返し利用が可能であ
る。したがって、本発明方法によれば、高価な単結晶の
半導体基体を繰り返し使用できるので、コストの低減
化、かつ低エネルギーで太陽電池を製造することができ
る。また、この繰返し作業によって厚さが充分薄くなっ
た半導体基体は、これ自体で太陽電池を構成することが
できる。
On the other hand, the surface of the semiconductor substrate from which the semiconductor film has been peeled is polished and the same operation is repeated again to form a solar cell or the like. The thickness of the semiconductor substrate can be, for example, about 200 to 300 μm,
On the other hand, for example, the thickness of the semiconductor substrate consumed for one solar cell fabrication is about 3 to 20 μm, and therefore, the thickness consumed even for ten repeated uses is about 30 to 200 μm.
m, the semiconductor substrate can be used sufficiently repeatedly. Therefore, according to the method of the present invention, an expensive single crystal semiconductor substrate can be repeatedly used, so that the cost can be reduced and the solar cell can be manufactured with low energy. Further, the semiconductor substrate whose thickness has been sufficiently reduced by this repetitive operation can constitute a solar cell by itself.

【0073】次に、本発明の実施例を挙げて説明する。
しかしながら、本発明は、この実施例に限定されるもの
ではない。まず、本発明による薄膜半導体の製造方法の
実施例について説明する。各実施例における電解溶液を
構成するHFは49%溶液、C2 5 OHは工業エタノ
ールを用いた。
Next, an embodiment of the present invention will be described.
However, the invention is not limited to this embodiment. First, an embodiment of a method for manufacturing a thin film semiconductor according to the present invention will be described. In each example, the HF constituting the electrolytic solution was a 49% solution, and the C 2 H 5 OH was industrial ethanol.

【0074】尚、各実施例における温度はパイカメータ
を用いて測定したものである。
The temperature in each embodiment was measured using a picometer.

【0075】〔実施例1〕図2および図3は、この実施
例1の製造工程図を示す。先ず、高濃度にボロンBがド
ープされて、比抵抗例えば0.01〜0.02Ωcmと
された単結晶Siによるウエファ状の半導体基体11を
用意した(図2A)。
[Embodiment 1] FIGS. 2 and 3 show a manufacturing process of this embodiment 1. FIG. First, a wafer-shaped semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 2A).

【0076】そして、この半導体基体11の表面を暗所
中で陽極化成して半導体基体11の表面に多孔質層を形
成した。この実施例においては、図1で説明した2槽構
造の陽極化成装置を用いて陽極化成を行った。すなわ
ち、第1および第2の各槽1Aおよび1B間に単結晶S
iによる半導体基体11を配置し、両槽1Aおよび1B
には、共にHF:C2 5 OH=1:1による電解溶液
を注入した。そして各電解溶液槽1Aおよび1Bの電解
溶液中に浸漬配置したPt電極3Aおよび3B間に直流
電源2によって電流を流した。
Then, the surface of the semiconductor substrate 11 was anodized in a dark place to form a porous layer on the surface of the semiconductor substrate 11. In this example, anodization was performed using the anodizing apparatus having the two-tank structure described with reference to FIG. That is, the single crystal S is placed between the first and second tanks 1A and 1B.
i, a semiconductor substrate 11 is arranged, and both tanks 1A and 1B
In each case, an electrolytic solution of HF: C 2 H 5 OH = 1: 1 was injected. Then, a current was supplied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B.

【0077】先ず、電流密度7mA/cm2 の低電流で
13分間通電させた。これにより約多孔率26%、厚さ
約10μmの表面層12Sが形成された(図2B)。
First, a current was applied for 13 minutes at a low current of 7 mA / cm 2 . As a result, a surface layer 12S having a porosity of about 26% and a thickness of about 10 μm was formed (FIG. 2B).

【0078】一旦通電を止めた後、200mA/cm2
の高電流密度で3秒間通電させた。これにより、表面層
12S内に、すなわち先に形成した表面層12Sによっ
て挟み込まれた状態で、これに比し高い多孔率を有する
多孔率約60%の高多孔率層12Hが表面層12Sの面
に沿って形成された(図2C)。このようにして、表面
層12Sと高多孔率層12Hとの重ね合せによる多孔質
層12が形成された。
After the energization is stopped once, the current is reduced to 200 mA / cm 2
At a high current density for 3 seconds. As a result, the high porosity layer 12H having a high porosity of about 60% and having a higher porosity than the surface layer 12S is sandwiched between the surface layer 12S, that is, the surface layer 12S. (FIG. 2C). Thus, the porous layer 12 was formed by superimposing the surface layer 12S and the high porosity layer 12H.

【0079】このように形成された多孔質層12は、表
面層12Sと高多孔率層12Hとが多孔率が大きく異な
るので、これら表面層12Sと高多孔率層12Hの界面
および界面近傍において大きな歪みがかかり、この付近
の強度が極端に弱くなる。
The porous layer 12 thus formed has a large difference in porosity between the surface layer 12S and the high porosity layer 12H. Distortion is applied, and the strength near this becomes extremely weak.

【0080】このようにして、多孔質層12の形成後、
常圧Siエピタキシャル成長装置内で先ず、半導体基体
11をH2 雰囲気中で1100℃に加熱処理すなわちア
ニール処理を行った。この加熱工程は、室温から110
0℃までの加熱昇温時間を約20分とし、その後この1
100℃に約30分間保持して行った。このH2 中アニ
ールにより、多孔質層12の表面は滑らかになり、多孔
質層12内部の中間多孔率層12Mと、高多孔率層12
Hとの界面付近における強度は、一層脆弱化された。
Thus, after the formation of the porous layer 12,
First, the semiconductor substrate 11 was subjected to a heat treatment, that is, an annealing treatment at 1100 ° C. in an H 2 atmosphere in a normal pressure Si epitaxial growth apparatus. This heating step is performed from room temperature to 110
The heating time to 0 ° C. was about 20 minutes, and then this 1
The test was carried out by maintaining the temperature at 100 ° C. for about 30 minutes. By the annealing in H 2 , the surface of the porous layer 12 becomes smooth, and the intermediate porosity layer 12M inside the porous layer 12 and the high porosity layer 12
The strength near the interface with H was further weakened.

【0081】その後、H2 雰囲気中1100℃のアニー
ル温度から、1030℃に降温して、SiH4 ガスを原
料ガスとしてSiのエピタキシャル成長を17分間行っ
た。このようにすると、多孔質層12の表面上に、厚さ
約5μmの単結晶Siによるエピタキシャル半導体膜1
3が形成された(図3A)。
Thereafter, the temperature was lowered from an annealing temperature of 1100 ° C. in an H 2 atmosphere to 1030 ° C., and epitaxial growth of Si was performed for 17 minutes using SiH 4 gas as a source gas. Thus, the epitaxial semiconductor film 1 of single crystal Si having a thickness of about 5 μm is formed on the surface of the porous layer 12.
3 was formed (FIG. 3A).

【0082】この状態でエピタキシャル半導体膜13
を、半導体基体11から剥離する。この剥離は、エピタ
キシャル半導体膜13の表面と半導体基体11の裏面
に、それぞれ接着剤14を塗布し、これら接着剤14に
よってPET(ポリエチレンテレフタレート)樹脂シー
トによるフレキシブル支持基板15を貼着する(図3
B)。この接着剤14による支持基板15の接着強度
は、多孔質層12おける分離強度より強い強度に選定し
た。
In this state, the epitaxial semiconductor film 13
Is peeled off from the semiconductor substrate 11. This peeling is performed by applying an adhesive 14 to each of the front surface of the epitaxial semiconductor film 13 and the back surface of the semiconductor substrate 11, and attaching a flexible support substrate 15 made of a PET (polyethylene terephthalate) resin sheet with the adhesive 14 (FIG. 3).
B). The adhesive strength of the support substrate 15 by the adhesive 14 was selected to be stronger than the separation strength of the porous layer 12.

【0083】両基板15に、互いに引き離す外力を加え
る。このようにすると、脆弱な多孔質層12において、
高多孔率層12Hまたはこれとの界面ないしはその近傍
で剥離が生じ、エピタキシャル半導体膜13が、半導体
基体11より分離される(図3C)。
An external force for separating the two substrates 15 from each other is applied. In this way, in the fragile porous layer 12,
Peeling occurs at or near the high porosity layer 12H or the interface with the high porosity layer 12H, and the epitaxial semiconductor film 13 is separated from the semiconductor substrate 11 (FIG. 3C).

【0084】このようにして、分離されたエピタキシャ
ル半導体膜13によって薄膜半導体23が構成される
(図3D)。この例においては、薄膜半導体23に付着
された多孔質層をエッチングによって除去した。
Thus, a thin film semiconductor 23 is constituted by the separated epitaxial semiconductor film 13 (FIG. 3D). In this example, the porous layer attached to the thin film semiconductor 23 was removed by etching.

【0085】〔実施例2〕図4および図5は、この実施
例2の製造工程図を示す。先ず、実施例1と同様に、高
濃度にボロンBがドープされて、比抵抗例えば0.01
〜0.02Ωcmとされた単結晶Siによるウエファ状
の半導体基体11を用意した(図4A)。
[Embodiment 2] FIGS. 4 and 5 show a manufacturing process of this embodiment 2. FIG. First, similarly to the first embodiment, boron B is doped at a high concentration and the specific resistance is, for example, 0.01.
A wafer-like semiconductor substrate 11 made of single-crystal Si having a thickness of about 0.02 Ωcm was prepared (FIG. 4A).

【0086】そして、この半導体基体11の表面を暗所
中で陽極化成して半導体基体11の表面に多孔質層を形
成した。この実施例2においても、実施例1と同様に図
1で説明した2槽構造の陽極化成装置を用い、第1およ
び第2の各槽1Aおよび1B、共にHF:C2 5 OH
=1:1による電解溶液を注入した。そして各電解溶液
槽1Aおよび1Bの電解溶液中に浸漬配置したPt電極
3Aおよび3B間に直流電源2によって電流を流した。
Then, the surface of the semiconductor substrate 11 was anodized in a dark place to form a porous layer on the surface of the semiconductor substrate 11. In the second embodiment, as in the first embodiment, the anodizing apparatus having the two-tank structure described with reference to FIG. 1 is used, and the first and second tanks 1A and 1B are both HF: C 2 H 5 OH.
= 1: 1 electrolyte solution was injected. Then, a current was supplied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B.

【0087】この実施例2においては、先ず、電流密度
1mA/cm2 の低電流で8分間通電した。このように
すると、実施例1における表面層12Sに比し、その微
細孔の口径が小さい緻密な多孔率約16%、厚さ1.7
μmの表面層12Sが形成される(図4B)。一旦通電
を止めた後、電流密度7mA/cm2 で8分間通電し
た。このようにすると、表面層12Sの微細孔に比し口
径が大きい多孔率約26%、厚さ6.3μmの中間多孔
率層12Mが、表面層12Sの下層すなわち表面層12
Sより内側に表面層12Sの面に沿って形成された(図
4C)。更に、一旦通電を止めた後、200mA/cm
2 の高電流密度で3秒間通電させた。このようにする
と、中間多孔率層12M内に、すなわち中間多孔率層1
2Mによって上下に挟み込まれた位置にこの中間多孔率
層12Mに比して高い多孔率とされた、すなわち多孔率
約60%、厚さ0.05μmの高多孔率層12Hが中間
層12Mの面方向に沿って形成された(図4D)。この
ようにして、表面層12Sと、中間多孔率層12Mと、
高多孔率層12Hとの重ね合せによる多孔質層12が形
成された。
In Example 2, first, a current was supplied for 8 minutes at a low current density of 1 mA / cm 2 . In this case, compared to the surface layer 12S in the first embodiment, the fine porosity is smaller, the dense porosity is about 16%, and the thickness is 1.7.
A μm surface layer 12S is formed (FIG. 4B). After the current was once stopped, current was applied at a current density of 7 mA / cm 2 for 8 minutes. In this way, the intermediate porosity layer 12M having a porosity of about 26%, which has a larger diameter than the micropores of the surface layer 12S, and a thickness of 6.3 μm is formed below the surface layer 12S, that is, the surface layer 12S.
It was formed along the surface of the surface layer 12S inside S (FIG. 4C). Further, after the current is once stopped, the current is reduced to 200 mA / cm.
A current was passed for 3 seconds at a high current density of 2 . By doing so, the intermediate porosity layer 12M, that is, the intermediate porosity layer 1
The porosity of the intermediate porosity layer is higher than that of the intermediate porosity layer 12M at the position sandwiched by the 2M, that is, the high porosity layer 12H having a porosity of about 60% and a thickness of 0.05 μm is a surface of the intermediate layer 12M. It was formed along the direction (FIG. 4D). In this way, the surface layer 12S, the intermediate porosity layer 12M,
The porous layer 12 was formed by overlapping with the high porosity layer 12H.

【0088】このように形成された多孔質層12は、中
間多孔率層12Mと高多孔率層12Hとが多孔率が大き
く異なるので、これら中間多孔率層12Mと高多孔率層
12Hの界面および界面近傍において大きな歪みがかか
り、この付近の強度が極端に弱くなる。
In the porous layer 12 thus formed, the porosity of the intermediate porosity layer 12M and that of the high porosity layer 12H are significantly different. A large strain is applied in the vicinity of the interface, and the strength in the vicinity becomes extremely weak.

【0089】このようにして、多孔質層12の形成して
後は、実施例1と同様にアニールを行い、Siのエピタ
キシャル成長を行い、剥離処理を行う。
After the formation of the porous layer 12 in this manner, annealing is performed in the same manner as in Example 1, epitaxial growth of Si is performed, and peeling treatment is performed.

【0090】すなわち、常圧Siエピタキシャル成長装
置内で先ず、半導体基体11をH2雰囲気中でアニール
した。このアニールすなわち加熱工程は、室温から11
00℃までの加熱昇温時間を約20分とし、その後この
1100℃に約30分間保持して行った。このH2 アニ
ールは、多孔質層の微細孔が小さいとより滑らかになる
ことからこのH2 中アニールにより、多孔質層12の微
細孔が小さい表面層12Sは、より滑らかになり、多孔
質層12内部の中間多孔率層12Mと、高多孔率層12
Hとの界面付近における強度は、いっそう脆弱化され
た。
That is, first, the semiconductor substrate 11 was annealed in a normal pressure Si epitaxial growth apparatus in an H 2 atmosphere. This annealing or heating step is performed from room temperature to 11
The heating and heating time to 00 ° C. was set to about 20 minutes, and then the temperature was kept at 1100 ° C. for about 30 minutes. Since the H 2 annealing becomes smoother when the micropores in the porous layer are small, the surface layer 12S in which the micropores in the porous layer 12 are small becomes smoother by the annealing in H 2. 12, an intermediate porosity layer 12M and a high porosity layer 12
The strength near the interface with H was further weakened.

【0091】その後、H2 中1100℃のアニール温度
から、1030℃に降温して、SiH4 ガスを原料ガス
としてSiのエピタキシャル成長を17分間行った。こ
のようにすると、多孔質層12の表面層12S上に、厚
さ約5μmの単結晶Siによるエピタキシャル半導体膜
13が形成された(図5A)。
Thereafter, the temperature was lowered from an annealing temperature of 1100 ° C. in H 2 to 1030 ° C., and epitaxial growth of Si was performed for 17 minutes using SiH 4 gas as a source gas. In this way, an epitaxial semiconductor film 13 of single-crystal Si having a thickness of about 5 μm was formed on the surface layer 12S of the porous layer 12 (FIG. 5A).

【0092】この状態で半導体膜13の表面と半導体基
体11の裏面に、それぞれ接着剤14を塗布し、これら
接着剤14によってPETシート(図示せず)を多孔質
層12おける分離強度より強い接着強度で貼着し、実施
例1と同様に互いに引き離す外力を加える。このように
すると、脆弱な多孔質層12において、高多孔質層12
Hあるいは中間多孔率層12Mと高多孔率層12Hとの
界面ないしはその近傍で剥離が生じ、エピタキシャル半
導体膜13が、半導体基体11より分離される(図5
B)。
In this state, an adhesive 14 is applied to the front surface of the semiconductor film 13 and the back surface of the semiconductor substrate 11, respectively, and a PET sheet (not shown) is bonded by the adhesive 14 to a strength higher than the separation strength of the porous layer 12. Adhesion is applied with high strength, and an external force for pulling apart each other is applied in the same manner as in Example 1. By doing so, the highly porous layer 12
H or the interface between the intermediate porosity layer 12M and the high porosity layer 12H or in the vicinity thereof, separation occurs, and the epitaxial semiconductor film 13 is separated from the semiconductor substrate 11 (FIG. 5).
B).

【0093】このようにして分離されたエピタキシャル
半導体膜13によって薄膜半導体23が構成される。こ
の例においては、薄膜半導体23に付着された多孔質層
をエッチングによって除去した。
The thin film semiconductor 23 is constituted by the epitaxial semiconductor film 13 thus separated. In this example, the porous layer attached to the thin film semiconductor 23 was removed by etching.

【0094】この実施例2においては、多孔率が小さ
い、すなわちより緻密な表面層12Sを形成したもので
あり、これが、上述のH2 中でのアニールによって、よ
り滑らかになることから、これの上にエピタキシャル成
長した半導体膜13、すなわちこれによって形成された
薄膜半導体23は、より結晶性すぐれた半導体として形
成される。
In Example 2, the surface layer 12S having a small porosity, that is, a denser surface layer 12S was formed. Since the surface layer 12S became smoother by the above-described annealing in H 2 , The semiconductor film 13 epitaxially grown thereon, that is, the thin film semiconductor 23 formed by this, is formed as a semiconductor having more excellent crystallinity.

【0095】また、このように、多孔率が小さい表面層
12Sを形成するにもかかわらず、高多孔率層12Hと
表面層12Sとの間に、その多孔率が中間の中間多孔率
層12Mを設けるようにしたことにより、これが表面層
にかかる歪のバッファー層として作用することから、高
多孔率層12の存在による歪の多孔質層12のエピタキ
シャル成長がなされる表面への影響を効果的に減少させ
ることができる。
Further, despite the formation of the surface layer 12S having a small porosity, an intermediate porosity layer 12M having an intermediate porosity is provided between the high porosity layer 12H and the surface layer 12S. With this arrangement, since this acts as a buffer layer for the strain applied to the surface layer, the effect of the presence of the high porosity layer 12 on the surface on which the porous layer 12 is epitaxially grown is effectively reduced. Can be done.

【0096】〔実施例3〕図6および図7は、この実施
例3の製造工程図を示す。先ず、実施例1および2と同
様に、高濃度にボロンBがドープされて、比抵抗例えば
0.01〜0.02Ωcmとされた単結晶Siによるウ
エファ状の半導体基体11を用意した(図6A)。
[Embodiment 3] FIGS. 6 and 7 show a manufacturing process of this embodiment 3. FIG. First, similarly to Examples 1 and 2, a wafer-like semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 6A). ).

【0097】そして、この半導体基体11の表面を暗所
中で陽極化成して半導体基体11の表面に多孔質層を形
成する。この実施例3においても、実施例1および2と
同様に図1で説明した2槽構造の陽極化成装置を用い、
第1および第2の各槽1Aおよび1B、共にHF:C2
5 OH=1:1による電解溶液を注入した。そして各
電解溶液槽1Aおよび1Bの電解溶液中に浸漬配置した
Pt電極3Aおよび3B間に直流電源2によって電流を
流した。
Then, the surface of the semiconductor substrate 11 is anodized in a dark place to form a porous layer on the surface of the semiconductor substrate 11. In Example 3, as in Examples 1 and 2, the anodizing apparatus having the two-tank structure described in FIG.
The first and second tanks 1A and 1B are both HF: C 2
H 5 OH = 1: electrolytic solution was injected by 1. Then, a current was supplied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B.

【0098】この実施例3においても、先ず、電流密度
1mA/cm2 の低電流で8分間通電した。このように
すると、実施例2と同様にその微細孔の口径が小さい緻
密な表面層12Sが形成される(図6B)。
[0098] Also in Example 3, first, current was supplied for 8 minutes at a low current of 1 mA / cm 2 . In this manner, a dense surface layer 12S having a small diameter of the fine holes is formed as in the second embodiment (FIG. 6B).

【0099】一旦通電を停止した後、この実施例3にお
いては、電流密度4mA/cm2 で3分間通電した。こ
のようにすると、表面層12Sの微細孔に比し口径が大
きい多孔率22%、厚さ1.8μmの第1の中間多孔率
層12M1 が、表面層12Sの下層すなわち表面層12
Sより内側に表面層12Sの面に沿って形成された(図
6C)。
After the current was once stopped, in Example 3, the current was supplied at a current density of 4 mA / cm 2 for 3 minutes. In this way, the surface layer having a large diameter porosity 22% compared to the micropores of the 12S, the first intermediate porosity layer 12M 1 thick 1.8μm is lower in the surface layer 12S or surface layer 12
It was formed along the surface of the surface layer 12S inside S (FIG. 6C).

【0100】再び一旦通電を停止した後、更に電流密度
10mA/cm2 で6分間通電した。このようにする
と、第1の中間多孔率層12M1 の下層すなわち第1の
中間多孔率層12M1 より更に内側に多孔率約30%、
厚さ6.6μmの第2の中間多孔率層12M2 が第1の
中間層12M1 の面に沿って形成された(図6D)。
After the current supply was once stopped, the current was further supplied at a current density of 10 mA / cm 2 for 6 minutes. In this way, further porosity of about 30% inward from the lower or first intermediate porosity layer 12M 1 first intermediate porosity layer 12M 1,
The thickness second intermediate porosity layer 12M second 6.6μm is formed along the first surface of the intermediate layer 12M 1 (Figure 6D).

【0101】更に、一旦通電を止めた後、200mA/
cm2 の高電流密度で3秒間通電させた。このようにす
ると、第2の中間多孔率層12M2 内に、すなわち第2
の中間多孔率層12M2 によって上下に挟み込まれた位
置に、この中間多孔率層12M2 に比して高い多孔率の
多孔率約60%、厚さ約0.5μmの高多孔率層12H
が各層の面に沿って形成された(図6E)。このように
して、表面層12Sと、第1および第2の中間多孔率層
12M1 および12M2 と、高多孔率層12Hとの重ね
合せによる多孔質層12が形成された。
Further, after the current was once stopped, the current was reduced to 200 mA /
A current was passed for 3 seconds at a high current density of cm 2 . In this way, the second intermediate porosity layer 12M 2, i.e. the second
The high porosity layer 12H having a porosity of about 60% and a thickness of about 0.5 μm having a higher porosity than the intermediate porosity layer 12M 2 is provided at a position sandwiched by the middle porosity layer 12M 2.
Was formed along the surface of each layer (FIG. 6E). In this way, the surface layer 12S, the first and second intermediate porosity layer 12M 1 and 12M 2, the porous layer 12 is formed by superposition of the high porosity layer 12H.

【0102】このように形成された多孔質層12におい
ても、中間多孔率層12M2 と高多孔率層12Hとが多
孔率が大きく異なるので、これら中間多孔率層12M1
と高多孔率層12Hの界面および界面近傍において大き
な歪みがかかり、この付近の強度が極端に弱くなる。
[0102] Also in the thus formed porous layer 12, since the intermediate porosity layer 12M 2 and the high porosity layer 12H is porosity greatly differs, these intermediate porosity layer 12M 1
A large strain is applied at the interface between and the high porosity layer 12H and the vicinity of the interface, and the strength near this interface is extremely weakened.

【0103】このようにして、多孔質層12の形成して
後は、実施例1および2と同様にアニールを行い、Si
のエピタキシャル成長によってエピタキシャル半導体膜
13を形成し(図7A)、支持基板としてのPETシー
トの接合(図示せず)を行い、エピタキシャル半導体膜
13と半導体基体11とを多孔質層12の高多孔率12
Hもしくはその近傍の破壊によって剥離処理を行う(図
7B)。
After forming the porous layer 12 in this manner, annealing is performed in the same manner as in Examples 1 and 2,
An epitaxial semiconductor film 13 is formed by epitaxial growth of (FIG. 7A), and a PET sheet as a support substrate is joined (not shown), and the epitaxial semiconductor film 13 and the semiconductor substrate 11 are connected to each other by a high porosity 12 of the porous layer 12.
A peeling process is performed by destruction of H or its vicinity (FIG. 7B).

【0104】このようにして、エピタキシャル半導体膜
13によって薄膜半導体23を形成する。
Thus, the thin film semiconductor 23 is formed by the epitaxial semiconductor film 13.

【0105】この実施例3においては、高多孔率層12
Hと表面層12Sとの間に、その多孔率が両者の中間で
高多孔率層12Hに向かって多孔率が高められた第1お
よび第2の2層の中間多孔率層12M1 およびM2 を設
けるようにしたことにより、これが表面層にかかる歪の
バッファー層として作用することから、高多孔率層12
の存在による歪の多孔質層12のエピタキシャル成長が
なされる表面への影響を、より効果的に減少させること
ができる。
In the third embodiment, the high porosity layer 12
H and the surface layer 12S, the first and second two-layer intermediate porosity layers 12M 1 and M 2 whose porosity is increased toward the high porosity layer 12H between the two. Is provided, which acts as a buffer layer for the strain applied to the surface layer.
Can more effectively reduce the influence of strain on the surface on which the porous layer 12 is epitaxially grown.

【0106】〔実施例4〕この実施例においては、図4
および図5で説明した実施例2と同様に、単結晶Si半
導体基体11の表面に暗所中での陽極化成によって、表
面層12Sと、中間多孔率層12Mと、この中間多孔率
層12M内に形成された高多孔率層12Hとによって多
孔質層12を形成してこれの上に目的とする薄膜半導体
を構成するエピタキシャル半導体膜をエピタキシャル成
長するものであるが、この実施例においては、その表面
層12Sと中間多孔率層12Mの形成を連続的通電によ
って通電量を変化させて形成した。
[Embodiment 4] In this embodiment, FIG.
Similarly to Example 2 described with reference to FIG. 5, the surface layer 12S, the intermediate porosity layer 12M, and the inside of the intermediate porosity layer 12M are formed by anodizing the surface of the single crystal Si semiconductor substrate 11 in a dark place. The porous layer 12 is formed by the high porosity layer 12H formed on the substrate, and an epitaxial semiconductor film constituting a target thin film semiconductor is epitaxially grown thereon. The layer 12S and the intermediate porosity layer 12M were formed by changing the amount of current by continuous energization.

【0107】この実施例においても、実施例1および2
と同様に、ボロンBがドープされた比抵抗が0.01〜
0.02Ωcmの単結晶Siによる半導体基体11を用
意する(図4A)。
In this embodiment, the first and second embodiments are also described.
Similarly, the boron B-doped resistivity is 0.01 to
A semiconductor substrate 11 made of single-crystal Si of 0.02 Ωcm is prepared (FIG. 4A).

【0108】そして、この半導体基体11に対して、実
施例1および2と同様に図1で説明した2槽構造の陽極
化成装置を用い、第1および第2の各槽1Aおよび1
B、共にHF:C2 5 OH=1:1の電解溶液を注入
した。そして各電解溶液槽1Aおよび1Bの電解溶液中
に浸漬配置したPt電極3Aおよび3B間に直流電源2
によって電流を流した。
Then, the first and second tanks 1A and 1A are applied to the semiconductor substrate 11 by using the two-tank anodizing apparatus described with reference to FIG.
B, in both cases, an electrolyte solution of HF: C 2 H 5 OH = 1: 1 was injected. A DC power source 2 is connected between the Pt electrodes 3A and 3B immersed in the electrolytic solution of the electrolytic solution tanks 1A and 1B.
Caused the current to flow.

【0109】この実施例4においても、先ず、電流密度
1mA/cm2 の低電流で8分間通電した。このように
すると、多孔率16%、厚さ1.7μmの表面層12S
が形成される(図4B)。
Also in Example 4, first, a current was applied for 8 minutes at a low current density of 1 mA / cm 2 . Thus, the surface layer 12S having a porosity of 16% and a thickness of 1.7 μm is formed.
Is formed (FIG. 4B).

【0110】そして、この実施例においては、この表面
層12Sの形成後に、一旦通電を停止させることなく、
その通電量を上記1mA/cm2 から10mA/cm2
へと徐々に16分間で変化させて陽極化成を行って多孔
率が16%から30%程度へと変化する厚さ約6.8μ
mの中間多孔率層12Mを形成した(図4C)。
In this embodiment, after the formation of the surface layer 12S, the current is not stopped once,
The amount of current is changed from 1 mA / cm 2 to 10 mA / cm 2.
The thickness is about 6.8 μm at which the porosity changes from about 16% to about 30% by gradually changing the porosity in 16 minutes.
m of the intermediate porosity layer 12M was formed (FIG. 4C).

【0111】その後、一旦通電を停止した後、200m
A/cm2 の高電流密度で3秒間通電させた。このよう
にすると、中間多孔率層12M内に、すなわち中間多孔
率層12Mによって上下に挟み込まれた位置にこの中間
多孔率層12Mに比して高い多孔率の、多孔率約60
%、厚さ約0.5μmの高多孔率層12Hが形成された
(図4D)。このようにして、表面層12Sと、中間多
孔率層12Mと、高多孔率層12Hとの重ね合せによる
多孔質層12が形成された。
Then, after the power supply is stopped once,
A current was applied at a high current density of A / cm 2 for 3 seconds. By doing so, a porosity of about 60, which is higher in porosity than the intermediate porosity layer 12M, is provided in the intermediate porosity layer 12M, that is, at a position sandwiched by the intermediate porosity layer 12M.
%, And a high porosity layer 12H having a thickness of about 0.5 μm was formed (FIG. 4D). Thus, the porous layer 12 was formed by laminating the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0112】このように形成された多孔質層12は、中
間多孔率層12Mと高多孔率層12Hとが多孔率が大き
く異なるので、これら中間多孔率層12Mと高多孔率層
12Hの界面および界面近傍において大きな歪みがかか
り、この付近の強度が極端に弱くなる。
In the porous layer 12 thus formed, the porosity of the intermediate porosity layer 12M and that of the high porosity layer 12H are significantly different. A large strain is applied in the vicinity of the interface, and the strength in the vicinity becomes extremely weak.

【0113】このようにして、多孔質層12の形成して
後は、実施例1および2と同様のアニールを常圧Siエ
ピタキシャル成長装置内でH2 雰囲気中で行って多孔質
層12の表面層12Sを滑らかにし、また多孔質層12
内部の中間多孔率層12Mと、高多孔率層12Hとの界
面付近における強度の脆弱化をはかる。
After the formation of the porous layer 12 in this manner, the same annealing as in Examples 1 and 2 is performed in a normal pressure Si epitaxial growth apparatus in an H 2 atmosphere to form the surface layer of the porous layer 12. 12S is smoothed and the porous layer 12
The strength is weakened near the interface between the inner middle porosity layer 12M and the high porosity layer 12H.

【0114】その後、実施例1および2におけると同様
にアニールを行った常圧Siエピタキシャル成長装置内
で、Siのエピタキシャル成長を17分間行って厚さ約
5μmの単結晶Siによるエピタキシャル半導体膜13
を形成した(図5A)。
Thereafter, in a normal-pressure Si epitaxial growth apparatus annealed in the same manner as in Examples 1 and 2, Si was epitaxially grown for 17 minutes to obtain an epitaxial semiconductor film 13 of single-crystal Si having a thickness of about 5 μm.
Was formed (FIG. 5A).

【0115】この状態で実施例2におけると同様に、P
ETシートによる支持基板を貼着(図示せず)、および
剥離(図5B)等を行って目的とする薄膜半導体23を
得る。この場合においても、その剥離は、多孔質層にお
ける破壊、すなわち高多孔率層12Hまたはその近傍の
破壊によってなされる。
In this state, as in the second embodiment, P
A target thin film semiconductor 23 is obtained by attaching (not shown) a support substrate using an ET sheet, peeling (FIG. 5B), and the like. Also in this case, the peeling is performed by breaking the porous layer, that is, breaking the high porosity layer 12H or its vicinity.

【0116】この実施例4においても、多孔率が小さ
い、すなわちより緻密な表面層12Sを形成したもので
あり、これが、上述のH2 中でのアニールによって、よ
り滑らかになることから、これの上にエピタキシャル成
長したエピタキシャル半導体膜13すなわちこれによっ
て形成された薄膜半導体23は、より結晶性すぐれた半
導体として形成される。
Also in Example 4, the porosity is small, that is, the denser surface layer 12S is formed. Since the surface layer 12S becomes smoother by the above-described annealing in H 2 , The epitaxial semiconductor film 13 epitaxially grown thereon, that is, the thin film semiconductor 23 formed by the epitaxial semiconductor film 13 is formed as a semiconductor having better crystallinity.

【0117】そしてこの実施例4においては、多孔質層
12の形成において、その表面12Sから中間多孔率層
12Mの形成において電流密度を傾斜的に増加して形成
したことから、高多孔率層12Hから表面層12Sの間
における多孔率は漸次変化することから両者間で生ずる
歪みの中間多孔率層12Mによる緩和すなわちバッファ
ーが効果的になされ、H2 雰囲気中アニールを行った後
は、より平坦で滑らかな表面を形成することができる。
したがって、これの上に形成するエピタキシャル半導体
膜、したがって、最終的に得られる薄膜半導体は、より
結晶性に優れ、信頼性の高い薄膜半導体として形成する
ことができる。
In the fourth embodiment, since the current density is gradually increased in the formation of the intermediate porosity layer 12M from the surface 12S in the formation of the porous layer 12, the high porosity layer 12H is formed. from porosity between the surface layer 12S is relaxed ie buffer by intermediate porosity layer 12M strain occurring between them is effectively made from changing gradually, after an H 2 atmosphere during annealing, flatter A smooth surface can be formed.
Therefore, the epitaxial semiconductor film formed thereon, that is, the finally obtained thin film semiconductor can be formed as a highly reliable thin film semiconductor having more excellent crystallinity.

【0118】〔実施例5〕図8は、この実施例の工程図
を示すもので、この実施例においては、多孔質層12に
おいて、その高多孔率層を、多孔質層12の、半導体基
体11との界面すなわち基体11の多孔質化されなかっ
た部分との界面側に形成した。
[Embodiment 5] FIG. 8 shows a process chart of this embodiment. In this embodiment, in the porous layer 12, the high porosity layer is replaced with the semiconductor substrate of the porous layer 12. 11, that is, on the side of the interface with the nonporous portion of the substrate 11.

【0119】この実施例においても、実施例1および2
と同様に、ボロンBがドープされた比抵抗が0.01〜
0.02Ωcmの単結晶Siによる半導体基体11を用
意する(図8A)。
Also in this embodiment, the first and second embodiments are described.
Similarly, the boron B-doped resistivity is 0.01 to
A semiconductor substrate 11 made of single-crystal Si of 0.02 Ωcm is prepared (FIG. 8A).

【0120】そして、この半導体基体11に対して、実
施例1および2と同様に暗所中で、図1で説明した2槽
構造の陽極化成装置を用い、第1および第2の各槽1A
および1B、共にHF:C2 5 OH=1:1による電
解溶液を注入した。そして各電解溶液槽1Aおよび1B
の電解溶液中に浸漬配置したPt電極3Aおよび3B間
に直流電源2によって電流を流した。
Then, the semiconductor substrate 11 is placed in a dark place in the same manner as in Examples 1 and 2, using the two-tank anodizing apparatus described with reference to FIG.
1B and 1B, an electrolyte solution of HF: C 2 H 5 OH = 1: 1 was injected. And each electrolytic solution tank 1A and 1B
An electric current was passed between the Pt electrodes 3A and 3B immersed and arranged in the electrolytic solution by the DC power supply 2.

【0121】この実施例5においては、実施例2と同様
に、先ず、電流密度1mA/cm2の低電流で8分間通
電した。このようにすると、多孔率16%、厚さ約1.
7μmの表面層12Sが形成される(図8B)。そし
て、実施例2と同様に、一旦通電を停止さてその通電量
を7mA/cm28分間の陽極化成を行って多孔率が2
6%厚さ6.3μmの中間多孔率層12Mを表面層12
S下にした(図8C)。
In the fifth embodiment, as in the second embodiment, first, a current was applied for 8 minutes at a low current of 1 mA / cm 2 . By doing so, the porosity is 16% and the thickness is about 1.
A 7 μm surface layer 12S is formed (FIG. 8B). Then, in the same manner as in Example 2, the energization was temporarily stopped, and the energization amount was changed to 7 mA / cm 2 for 8 minutes to form an anodized film.
A 6% -thick 6.3 μm-thick intermediate porosity layer 12M is
S (FIG. 8C).

【0122】その後、一旦通電を停止した後、この実施
例においては、200mA/cm2の高電流密度を間欠
的に給電した。すなわち、先ず200mA/cm2 を、
0.7秒間通電させ、再び通電を停止して1分間保持
し、その後200mA/cm2を、0.7秒間通電さ
せ、更に通電を停止して1分間保持し、その後200m
A/cm2 を、0.7秒間通電させた。すなわち、3回
の間欠的高電流密度の給電を行って陽極化成を行った。
このようにすると、中間多孔率層12M下に中間多孔率
層12Mに比して高い多孔率の、多孔率約60%、厚さ
約50nmのと高多孔率層12Hが形成された(図8
D)。このようにして、表面層12Sと、中間多孔率層
12Mと、高多孔率層12Hとの重ね合せによる多孔質
層12が形成される。
Thereafter, after the current supply was once stopped, in this embodiment, a high current density of 200 mA / cm 2 was intermittently supplied. That is, first, 200 mA / cm 2
Energize for 0.7 seconds, stop energizing again and hold for 1 minute, then apply 200 mA / cm 2 for 0.7 seconds, stop energizing again and hold for 1 minute, then 200 m / cm 2
A / cm 2 was energized for 0.7 seconds. That is, anodization was performed by supplying power three times at an intermittent high current density.
In this way, a high porosity layer 12H having a higher porosity than the intermediate porosity layer 12M, a porosity of about 60%, and a thickness of about 50 nm was formed below the intermediate porosity layer 12M (FIG. 8).
D). Thus, the porous layer 12 is formed by laminating the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0123】このようにして形成された多孔質層12に
おいては、高多孔率層12Hと、中間多孔率層12Mと
の間と、更に基体11との間の多孔率が大きく異なるの
で、これら界面および界面近傍において大きな歪みがか
かり、この付近の強度が極端に弱くなる。
In the porous layer 12 thus formed, the porosity between the high porosity layer 12H and the intermediate porosity layer 12M and between the high porosity layer 12M and the base 11 are greatly different. In addition, a large strain is applied in the vicinity of the interface, and the strength in the vicinity becomes extremely weak.

【0124】このようにして、多孔質層12の形成して
後は、実施例2で説明したと同様に、アニールを常圧S
iエピタキシャル成長装置内でH2 雰囲気中で行って多
孔質層12の表面層12Sを滑らかにし、同時に高多孔
率層12Hの脆弱化をはかる。
After the formation of the porous layer 12 in this manner, annealing is performed at normal pressure S, as described in the second embodiment.
This is performed in an H 2 atmosphere in an i-epitaxial growth apparatus to smooth the surface layer 12S of the porous layer 12 and at the same time to weaken the high porosity layer 12H.

【0125】その後、実施例2におけると同様に、アニ
ールを行った常圧Siエピタキシャル成長装置内で、S
iのエピタキシャル成長を17分間行って厚さ約5μm
の単結晶Siによるエピタキシャル半導体膜13が形成
した(図8E)。
Then, in the same manner as in Example 2, the annealing was performed in the annealed normal-pressure Si epitaxial growth apparatus.
The epitaxial growth of i is performed for about 17 minutes to obtain a thickness of about 5 μm.
The epitaxial semiconductor film 13 of single crystal Si was formed (FIG. 8E).

【0126】そして、前述の各実施例と同様に、エピタ
キシャル半導体膜13と半導体基体11とを分離する
(図8F)。
Then, as in the above-described embodiments, the epitaxial semiconductor film 13 and the semiconductor substrate 11 are separated (FIG. 8F).

【0127】このように、間欠的大電流通電によって形
成した高多孔率層12Hは、半導体基体11との界面、
ないしは界面近傍に形成されるものであり、またその多
孔率はきわめて高く形成することができ、H2 雰囲気中
アニールによって高多孔質層12Hの多孔率は著しく高
まる。したがって、この方法によって形成した多孔質層
12におけるエピタキシャル半導体膜12の剥離は、高
多孔率層12Hもしくはその近傍で、きわめて容易にな
される。
As described above, the high porosity layer 12H formed by the intermittent high-current application allows the interface with the semiconductor substrate 11
Alternatively, the porosity can be extremely high, and the porosity of the highly porous layer 12H can be significantly increased by annealing in an H 2 atmosphere. Therefore, peeling of the epitaxial semiconductor film 12 in the porous layer 12 formed by this method is very easily performed in or near the high porosity layer 12H.

【0128】図23および図24は、この実施例におけ
る多孔質層の中間多孔質層12Mと高多孔質層12Hと
に渡る断面の上述のH2 雰囲気中のアニールを行う前
と、行った後の各10万倍の顕微鏡写真に基く模式図
で、これらを比較して明らかなようにH2 中アニールに
よって結晶粒の成長が生じ、特に高多孔質層12Hにお
いては孔部の拡大成長が著しく生じて、霜柱状(図24
では柱が存在しない部分での断面)の極めて粗なる層を
形成し、この部分における脆弱性が著しくなる。
FIGS. 23 and 24 show before and after annealing in the above-described H 2 atmosphere of the cross section of the porous layer in the present embodiment between the intermediate porous layer 12M and the highly porous layer 12H. These are schematic diagrams based on microphotographs of 100,000 times each. As can be clearly understood from these comparisons, annealing in H 2 causes crystal grains to grow, and particularly in the highly porous layer 12H, the growth of the pores is remarkable. The frost column shape (Fig. 24
In this case, a very rough layer (cross section at a portion where no column exists) is formed, and the brittleness in this portion becomes remarkable.

【0129】実施例5においては、間欠的大電流通電に
よって半導体基体11との界面に高多孔率層12Hを形
成した場合であるが、このような間欠的大電流通電によ
ることなく、同様に、高多孔率層12Hを、半導体基体
11との界面に形成することもできる。この場合の実施
例を実施例6、7および実施例8において示す。
In the fifth embodiment, the case where the high porosity layer 12H is formed at the interface with the semiconductor substrate 11 by intermittent high-current application is performed. The high porosity layer 12H can be formed at the interface with the semiconductor substrate 11. Embodiments in this case are shown in Embodiments 6, 7 and 8.

【0130】〔実施例6〕この実施例においても、図8
の工程図を参照して説明する。この実施例においては、
多孔質層12の表面層12Sおよび中間多孔率層の形成
は、実施例2で説明したと同様の方法によった。
[Embodiment 6] In this embodiment as well, FIG.
A description will be given with reference to the process chart of FIG. In this example,
The formation of the surface layer 12S and the intermediate porosity layer of the porous layer 12 was performed in the same manner as described in Example 2.

【0131】すなわち、この実施例においても、実施例
2におけると同様に、高濃度にボロンBがドープされ
て、比抵抗例えば0.01〜0.02Ωcmとされた単
結晶Siによるウエファ状の半導体基体11を用意した
(図8A)。
That is, in this embodiment, similarly to the second embodiment, a wafer-like semiconductor made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm. A substrate 11 was prepared (FIG. 8A).

【0132】そして、この場合においても、暗所中で図
1で説明した2槽構造の陽極化成装置を用い、第1およ
び第2の各槽1Aおよび1Bに、共にHF:C2 5
H=1:1の電解溶液を注入した。そして各電解溶液槽
1Aおよび1Bの電解溶液中に浸漬配置したPt電極3
Aおよび3B間に直流電源2によって電流を流した。
Also in this case, both the first and second tanks 1A and 1B are made of HF: C 2 H 5 O in the dark place by using the two-tank anodizing apparatus described with reference to FIG.
An electrolyte solution of H = 1: 1 was injected. And the Pt electrode 3 immersed and arranged in the electrolytic solution of each electrolytic solution tank 1A and 1B
A current was passed between A and 3B by DC power supply 2.

【0133】先ず、電流密度1mA/cm2 の低電流で
8分間通電した。このようにすると、実施例2における
と同様の表面層12Sが形成される(図8B)。一旦通
電を止めた後、電流密度7mA/cm2 で8分間通電し
て表面層12Sの下層すなわち表面層12Sより内側に
実施例2におけると同様の中間多孔率層12Mが形成さ
れる(図8C)。更に、一旦通電を止めた後、この実施
例においては、実施例2において通電した大電流に比し
ては低く、表面層12Sや、中間多孔率層12Mの形成
時の通電電流に比しては高い、いわゆる中電流の60m
A/cm2 を1.9秒間通電した。このようにすると、
実施例5におけると同様に、中間多孔率層12M下の半
導体基体11の表面との界面に、多孔率約60%で厚さ
約50nmの高多孔率層12Hが形成される(図8
D)。このようにして、表面層12Sと、中間多孔率層
12Mと、高多孔率層12Hとが積層された多孔質層1
2が形成される。
First, a current was applied for 8 minutes at a low current density of 1 mA / cm 2 . By doing so, the same surface layer 12S as in Example 2 is formed (FIG. 8B). After the current is stopped once, the current is applied at a current density of 7 mA / cm 2 for 8 minutes to form an intermediate porosity layer 12M similar to that in Example 2 below the surface layer 12S, that is, inside the surface layer 12S (FIG. 8C). ). Further, after the current is once stopped, in this embodiment, the current is lower than the large current passed in the second embodiment, and is lower than the current passed when the surface layer 12S and the intermediate porosity layer 12M are formed. Is high, so-called medium current of 60m
A / cm 2 was supplied with electricity for 1.9 seconds. This way,
As in Example 5, a high porosity layer 12H having a porosity of about 60% and a thickness of about 50 nm is formed at the interface with the surface of the semiconductor substrate 11 under the intermediate porosity layer 12M (FIG. 8).
D). Thus, the porous layer 1 in which the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H are laminated
2 are formed.

【0134】このようにして形成された多孔質層12に
おいても、高多孔率層12Hと、中間多孔率層12Mお
よび基体11との間の多孔率が大きく異なるので、これ
ら界面および界面近傍において大きな歪みがかかり、こ
の付近の強度が極端に弱くなる。
Also in the porous layer 12 thus formed, the porosity between the high porosity layer 12H and the intermediate porosity layer 12M and the substrate 11 is greatly different, so that the porosity is large at these interfaces and near the interfaces. Distortion is applied, and the strength near this becomes extremely weak.

【0135】このようにして、多孔質層12の形成して
後は、実施例2で説明したと同様に、アニールを常圧S
iエピタキシャル成長装置内でH2 雰囲気中で行って多
孔質層12の表面層12Sを滑らかにし、同時に多孔質
層12内部の中間多孔率層12Mと、高多孔率層12H
との界面付近における強度の脆弱化をはかる。
After the formation of the porous layer 12 in this manner, the annealing is performed at normal pressure S, as described in the second embodiment.
This is performed in an H 2 atmosphere in an i-epitaxial growth apparatus to smooth the surface layer 12S of the porous layer 12, and at the same time, the intermediate porosity layer 12M inside the porous layer 12 and the high porosity layer 12H
The weakness of the strength near the interface with the steel is measured.

【0136】その後、実施例2におけると同様に、アニ
ールを行った常圧Siエピタキシャル成長装置内で、S
iのエピタキシャル成長を17分間行って厚さ約5μm
の単結晶Siによるエピタキシャル半導体膜13が形成
した(図8E)。
Thereafter, in the same manner as in Example 2, the annealing was performed in the annealed normal-pressure Si epitaxial growth apparatus.
The epitaxial growth of i is performed for about 17 minutes to obtain a thickness of about 5 μm.
The epitaxial semiconductor film 13 of single crystal Si was formed (FIG. 8E).

【0137】そして、上述の各実施例におけると同様に
エピタキシャル半導体膜13の半導体基板11からの剥
離を行って目的とする薄膜半導体23を得る(図8
F)。
Then, the epitaxial semiconductor film 13 is peeled off from the semiconductor substrate 11 in the same manner as in the above-described embodiments to obtain the desired thin film semiconductor 23 (FIG. 8).
F).

【0138】〔実施例7〕この実施例においても、図8
の工程図を参照して説明する。この実施例においても、
実施例2におけると同様に、高濃度にボロンBがドープ
されて、比抵抗例えば0.01〜0.02Ωcmとされ
た単結晶Siによるウエファ状の半導体基体11を用意
した(図8A)。
[Embodiment 7] In this embodiment as well, FIG.
A description will be given with reference to the process chart of FIG. Also in this example,
As in Example 2, a wafer-shaped semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 8A).

【0139】この場合においても、暗所中で図1で説明
した2槽構造の陽極化成装置を用い、第1および第2の
各槽1Aおよび1B、共にHF:C2 5 OH=1:1
の電解溶液を注入した。そして各電解溶液槽1Aおよび
1Bの電解溶液中に浸漬配置したPt電極3Aおよび3
B間に直流電源2によって電流を流した。
Also in this case, in the dark place, the anodizing apparatus having the two-tank structure described with reference to FIG. 1 was used, and the first and second tanks 1A and 1B were both HF: C 2 H 5 OH = 1: 1. 1
Was injected. Then, Pt electrodes 3A and 3 immersed and arranged in the electrolytic solution of each electrolytic solution tank 1A and 1B
A current was passed between B by the DC power supply 2.

【0140】そして、先ず、この実施例においては、電
流密度1mA/cm2 の低電流で6分間通電した。この
ようにすると、多孔率16%、厚さ1.7μmの表面層
12Sが形成された(図8B)。一旦通電を止めた後、
電流密度4mA/cm2 で10分間通電を行った。この
ようにすると、表面層12Sの下層すなわち表面層12
Sより内側に、多孔率22%、厚さ約5.8μmの中間
多孔率層12Mが形成される(図8C)。更に、一旦通
電を止めた後、この実施例においては、中電流の60m
A/cm2 を2秒間通電した。このようにすると、中間
多孔率層12M下の半導体基体11との界面に、多孔率
約60%で厚さ約50nmの高多孔率層12Hが形成さ
れる(図8D)。このようにして、表面層12Sと、中
間多孔率層12Mと、高多孔率層12Hとの重ね合せに
よる多孔質層12が形成される。
First, in this example, a current was supplied at a low current of 1 mA / cm 2 for 6 minutes. In this way, a surface layer 12S having a porosity of 16% and a thickness of 1.7 μm was formed (FIG. 8B). After turning off the power once,
Energization was performed at a current density of 4 mA / cm 2 for 10 minutes. In this way, the lower layer of the surface layer 12S, that is, the surface layer 12S
An intermediate porosity layer 12M having a porosity of 22% and a thickness of about 5.8 μm is formed inside S (FIG. 8C). Further, once the energization is stopped, in this embodiment, the medium current of 60 m
A / cm 2 was applied for 2 seconds. In this manner, a high porosity layer 12H having a porosity of about 60% and a thickness of about 50 nm is formed at the interface with the semiconductor substrate 11 below the intermediate porosity layer 12M (FIG. 8D). Thus, the porous layer 12 is formed by laminating the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0141】このようにして形成された多孔質層12に
おいても、高多孔率層12Hと、中間多孔率層12Mお
よび基体11との間の多孔率が大きく異なるので、これ
ら界面および界面近傍において大きな歪みがかかり、こ
の付近の強度が極端に弱くなる。
Also in the porous layer 12 thus formed, the porosity between the high porosity layer 12H and the intermediate porosity layer 12M and the substrate 11 is greatly different. Distortion is applied, and the strength near this becomes extremely weak.

【0142】このようにして、多孔質層12の形成して
後は、実施例2で説明したと同様にアニールを常圧Si
エピタキシャル成長装置内でH2 雰囲気中で行って多孔
質層12の表面層12Sを滑らかにし、また多孔質層1
2内部の中間多孔率層12Mと、高多孔率層12Hとの
界面付近における強度の脆弱化をはかる。
After the formation of the porous layer 12 in this manner, annealing is performed at normal pressure Si as described in the second embodiment.
This is performed in an H 2 atmosphere in an epitaxial growth apparatus to smooth the surface layer 12S of the porous layer 12,
The strength is weakened near the interface between the intermediate porosity layer 12M and the high porosity layer 12H inside 2.

【0143】その後、実施例2におけると同様にアニー
ルを行った常圧Siエピタキシャル成長装置内で、Si
のエピタキシャル成長を17分間行って厚さ約5μmの
単結晶Siによるエピタキシャル半導体膜13が形成し
(図8E)、エピタキシャル半導体膜13の半導体基体
11からの剥離を行って薄膜半導体23を得る(図8
F)。
Thereafter, in the normal pressure Si epitaxial growth apparatus where annealing was performed in the same manner as in Example 2, Si
Is epitaxially grown for 17 minutes to form an epitaxial semiconductor film 13 of single crystal Si having a thickness of about 5 μm (FIG. 8E), and the epitaxial semiconductor film 13 is separated from the semiconductor substrate 11 to obtain a thin film semiconductor 23 (FIG. 8).
F).

【0144】〔実施例8〕この実施例においても、図8
の工程図を参照して説明する。この実施例においても、
実施例2におけると同様に、高濃度にボロンBがドープ
されて、比抵抗例えば0.01〜0.02Ωcmとされ
た単結晶Siによるウエファ状の半導体基体11を用意
した(図8A)。
[Embodiment 8] In this embodiment as well, FIG.
A description will be given with reference to the process chart of FIG. Also in this example,
As in Example 2, a wafer-shaped semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 8A).

【0145】そして、この場合においても、暗所中で図
1で説明した2槽構造の陽極化成装置を用いて、陽極化
成を行うものであるが、この実施例においては、第1の
槽1AにHF:C2 5 OH=1.2:1の電解溶液を
注入し、第2の槽1BにHF:C2 5 OH=1:1の
電解溶液を注入した。そして各電解溶液槽1Aおよび1
Bの電解溶液中に浸漬配置したPt電極3Aおよび3B
間に直流電源2によって電流を流した。
Also in this case, anodization is performed in a dark place using the anodizing apparatus having the two-tank structure described with reference to FIG. 1, but in this embodiment, the first tank 1A is used. the HF: C 2 H 5 OH = 1.2: 1 in the electrolyte solution was injected, HF in a second tank 1B: C 2 H 5 OH = 1: injected with 1 of the electrolytic solution. And each electrolytic solution tank 1A and 1
Pt electrodes 3A and 3B immersed in the electrolytic solution of B
During this time, a current was supplied by the DC power supply 2.

【0146】先ず、電流密度1mA/cm2 の低電流で
5分間通電した。このようにすると、多孔率13%で、
厚さ1.5μmの表面層12Sが形成された(図8
B)。一旦通電を止めた後、電流密度5mA/cm2
5分間通電した。このようにすると、表面層12S下
に、多孔率18%で、厚さ5μmの中間多孔率層12M
が形成された(図8C)。更に、一旦通電を止めた後、
中電流の80mA/cm2 を3秒間通電した。このよう
にすると、中間多孔率層12M下の多孔質化がなされな
かった半導体基板11の表面との界面に、多孔率約60
%で厚さ約50nmの高多孔率層12Hが形成された
(図8D)。このようにして、表面層12Sと、中間多
孔率層12Mと、高多孔率層12Hとの重ね合せによる
多孔質層12が形成される。
First, a current was supplied for 5 minutes at a low current of a current density of 1 mA / cm 2 . By doing so, the porosity is 13%,
A surface layer 12S having a thickness of 1.5 μm was formed.
B). After the current supply was once stopped, current was supplied at a current density of 5 mA / cm 2 for 5 minutes. By doing so, the intermediate porosity layer 12M having a porosity of 18% and a thickness of 5 μm is provided below the surface layer 12S.
Was formed (FIG. 8C). Furthermore, once the power supply is stopped,
A middle current of 80 mA / cm 2 was applied for 3 seconds. By doing so, the interface with the surface of the semiconductor substrate 11 that has not been made porous under the intermediate porosity layer 12M has a porosity of about 60%.
%, A high porosity layer 12H having a thickness of about 50 nm was formed (FIG. 8D). Thus, the porous layer 12 is formed by laminating the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0147】このようにして形成された多孔質層12に
おいても、高多孔率層12Hと、中間多孔率層12Mお
よび基体11との間の多孔率が大きく異なるので、これ
ら界面および界面近傍において大きな歪みがかかり、こ
の付近の強度が極端に弱くなる。
Also in the porous layer 12 thus formed, the porosity between the high porosity layer 12H and the intermediate porosity layer 12M and the substrate 11 is greatly different, so that the porosity is large at these interfaces and near the interfaces. Distortion is applied, and the strength near this becomes extremely weak.

【0148】このようにして、多孔質層12の形成して
後は、実施例2で説明したと同様に、アニールを常圧S
iエピタキシャル成長装置内でH2 雰囲気中で行って多
孔質層12の表面層12Sを滑らかにし、多孔質層12
内部の中間多孔率層12Mと、高多孔率層12Hとの界
面付近における強度の脆弱化をはかる。
After the formation of the porous layer 12 in this manner, annealing is performed at normal pressure S, as described in the second embodiment.
The surface layer 12S of the porous layer 12 is smoothed by performing the process in an H 2 atmosphere in an i-epitaxial growth apparatus, and the porous layer 12
The strength is weakened near the interface between the inner middle porosity layer 12M and the high porosity layer 12H.

【0149】その後、実施例2におけると同様にアニー
ルを行った常圧Siエピタキシャル成長装置内で、Si
のエピタキシャル成長を17分間行って厚さ約5μmの
単結晶Siによるエピタキシャル半導体膜13が形成し
た(図8E)。
Thereafter, in the normal pressure Si epitaxial growth apparatus where annealing was performed in the same manner as in Example 2, Si
Was epitaxially grown for 17 minutes to form an epitaxial semiconductor film 13 of single crystal Si having a thickness of about 5 μm (FIG. 8E).

【0150】そして、この場合においても例えばPET
シート(図示せず)の接着、エピタキシャル半導体膜1
2の半導体基体11からの剥離を行って目的とする薄膜
半導体23を得る(図8F)。
Also in this case, for example, PET
Adhesion of sheet (not shown), epitaxial semiconductor film 1
The target thin film semiconductor 23 is obtained by peeling off the semiconductor substrate 11 of FIG. 2 (FIG. 8F).

【0151】〔実施例9〕この実施例は、実施例2と同
様の方法によるものの、多孔質層12に対するH2 雰囲
気中での熱処理に先立って酸化処理工程を経るものであ
る。図4および5を参照して説明する。この実施例にお
いても、実施例2におけると同様に、高濃度にボロンB
がドープされて、比抵抗例えば0.01〜0.02Ωc
mとされた単結晶Siによるウエファ状の半導体基体1
1を用意した(図4A)。
[Embodiment 9] In this embodiment, a method similar to that of Embodiment 2 is used, but an oxidizing step is performed prior to heat treatment of the porous layer 12 in an H 2 atmosphere. This will be described with reference to FIGS. In this embodiment, as in the second embodiment, boron B
Is doped, and the specific resistance is, for example, 0.01 to 0.02 Ωc.
wafer-like semiconductor substrate 1 of single crystal Si
1 was prepared (FIG. 4A).

【0152】また、図1で説明した2槽構造の陽極化成
装置を用い、第1および第2の各槽1Aおよび1B、共
に電解溶液のHF:C2 5 OH=1:1を注入した。
そして暗所中で各電解溶液槽1Aおよび1Bの電解溶液
中に浸漬配置したPt電極3Aおよび3B間に直流電源
2によって電流を流した。
Using the anodizing apparatus having a two-tank structure described in FIG. 1, an electrolytic solution of HF: C 2 H 5 OH = 1: 1 was injected into both the first and second tanks 1A and 1B. .
Then, a current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B in a dark place.

【0153】先ず、電流密度1mA/cm2 で8分間通
電して表面層12Sが形成した(図4B)。一旦通電を
止めた後、電流密度7mA/cm2 で8分間通電して表
面層12S下に中間多孔率層12Mが形成した(図4
C)。更に、一旦通電を止めた後、200mA/cm2
を3秒間通電して中間多孔率層12M内に高多孔率層1
2Hを形成し、表面層12Sと、中間多孔率層12M
と、高多孔率層12Hによる多孔質層12を形成する
(図4D)。
First, a current was applied at a current density of 1 mA / cm 2 for 8 minutes to form a surface layer 12S (FIG. 4B). After the current supply was once stopped, a current density of 7 mA / cm 2 was supplied for 8 minutes to form an intermediate porosity layer 12M under the surface layer 12S (FIG. 4).
C). Furthermore, after the current supply was once stopped, 200 mA / cm 2
For 3 seconds, the high porosity layer 1 in the intermediate porosity layer 12M.
2H, a surface layer 12S and an intermediate porosity layer 12M.
Then, the porous layer 12 is formed by the high porosity layer 12H (FIG. 4D).

【0154】その後、この実施例においては、酸化処理
工程を行う。この酸化処理は、酸素雰囲気中で、400
℃に加熱するドライ酸化によった。この処理により、多
孔質層12の内部が酸化され、後のH2 雰囲気中での加
熱処理すなわちアニールによっても多孔質層に大きな構
造変化が生じないようにすることができ、高多孔率層1
2Hの界面近傍に生じる歪みの表面層12Sへの影響を
効果的に回避することができる。
After that, in this embodiment, an oxidation treatment step is performed. This oxidation treatment is performed in an oxygen atmosphere at 400
By dry oxidation heating to ° C. By this treatment, the inside of the porous layer 12 is oxidized, and it is possible to prevent a large structural change from occurring in the porous layer even by a subsequent heat treatment, that is, annealing in an H 2 atmosphere.
It is possible to effectively avoid the effect of the strain generated near the interface of 2H on the surface layer 12S.

【0155】その後は、実施例2におけると同様の方法
によって、常圧Siエピタキシャル成長装置によって基
体11をH2 雰囲気中で熱処理し、続いてSiのエピタ
キシャル成長を行い(図5A)、例えばPETシートに
よる支持基板の貼着、剥離等を行って目的とする薄膜半
導体23を得る(図5B)。
Thereafter, in the same manner as in Example 2, the substrate 11 is heat-treated in an H 2 atmosphere by a normal-pressure Si epitaxial growth apparatus, followed by epitaxial growth of Si (FIG. 5A). The target thin film semiconductor 23 is obtained by attaching and detaching the substrate (FIG. 5B).

【0156】〔実施例10〕この実施例においては、多
孔質層12の陽極化成において、電解溶液の濃度を変更
するようした場合である。この場合においても図4およ
び図5を参照して説明する。この実施例においても、高
濃度にボロンBがドープされて比抵抗が0.01〜0.
02Ωcmとされた単結晶Siによるウエファ状の半導
体基体11を用意した(図4A)。
[Embodiment 10] In this embodiment, the case where the concentration of the electrolytic solution is changed in the anodization of the porous layer 12 is described. This case will be described with reference to FIGS. Also in this embodiment, boron B is doped at a high concentration and the specific resistance is 0.01 to 0.5.
A wafer-like semiconductor substrate 11 made of single-crystal Si having a thickness of 02 Ωcm was prepared (FIG. 4A).

【0157】そして、この場合においても、図1で説明
した2槽構造の陽極化成装置を用いて、暗所中で陽極化
成を行ったがこの場合、第1の槽1AにHF:C2 5
OH=2:1の電解溶液を注入し、第2の槽1Bに、H
F:C2 5 OH=1:1の電解溶液を注入し、これら
の電解溶液槽でSi基板をはさみ、それぞれの電解溶液
槽1Aおよび1B内に電極として設置したPt電極3A
および3B間に電流を流した。
Also in this case, the anodization was performed in a dark place using the anodizing apparatus having the two-tank structure described with reference to FIG. 1. In this case, HF: C 2 H was added to the first tank 1A. Five
An electrolytic solution of OH = 2: 1 was injected, and H 2 was introduced into the second tank 1B.
F: An electrolytic solution of C 2 H 5 OH = 1: 1 was injected, a Si substrate was sandwiched between these electrolytic solution tanks, and a Pt electrode 3A provided as an electrode in each of the electrolytic solution tanks 1A and 1B.
And a current was passed between 3B.

【0158】先ず、電流密度1mA/cm2 で8分間通
電した。これによって、多孔率が16%で、厚さ1.7
μmの表面層12Sが形成された(図4B)。一旦通電
を停止し、7mA/cm2 で8分間通電した。これによ
って、多孔率が26%で、厚さ6.3μmの中間多孔率
層12Mが形成された(図4C)。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes. This gives a porosity of 16% and a thickness of 1.7
A μm surface layer 12S was formed (FIG. 4B). The energization was stopped once, and the energization was performed at 7 mA / cm 2 for 8 minutes. As a result, an intermediate porosity layer 12M having a porosity of 26% and a thickness of 6.3 μm was formed (FIG. 4C).

【0159】次に、この実施例においては、第1の槽1
Aの電解溶液の濃度を、HF:C25 OH=1:1に
変化させた。そして電流密度を200mA/cm2 と高
くして3秒間通電を行った。このようにすると、中間多
孔率層12M内に、多孔率約60%、厚さ約0.5μm
の高多孔率層12Hが形成された(図4D)。このよう
にして、表面層12S、中間多孔率層12Mおよび高多
孔率層12Hとの重ね合せよりなる多孔質層12が形成
される。
Next, in this embodiment, the first tank 1
The concentration of the electrolytic solution of A was changed to HF: C 2 H 5 OH = 1: 1. Then, the current density was increased to 200 mA / cm 2, and energization was performed for 3 seconds. By doing so, the porosity is about 60% and the thickness is about 0.5 μm in the intermediate porosity layer 12M.
Was formed (FIG. 4D). Thus, the porous layer 12 formed by superimposing the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H is formed.

【0160】その後は、実施例2におけると同様の方法
によって、常圧Siエピタキシャル成長装置によって基
体11をH2 雰囲気中で熱処理し、続いてSiのエピタ
キシャル成長を行い(図5A)、PETシートによる支
持基板(図示せず)の貼着、剥離(図5B)等を行って
薄膜半導体23を得る。
Thereafter, in the same manner as in Example 2, the substrate 11 is heat-treated in an H 2 atmosphere by a normal-pressure Si epitaxial growth apparatus, followed by epitaxial growth of Si (FIG. 5A), and the supporting substrate by a PET sheet. A thin film semiconductor 23 is obtained by attaching and detaching (not shown) and peeling (FIG. 5B).

【0161】この実施例においては、多孔質層12の表
面側すなわち表面層12Sおよび中間多孔率層12Mの
形成において、HF濃度を高めるものであるが、このよ
うに、電解溶液のHF濃度を高くすると多孔質層の多孔
率は小さくなるという性質をもつので、この場合、多孔
質層12の表面には、極めて微細な口径をもつ多孔質層
が形成されることから、これの上にエピタキシャル成長
されるエピタキシャル半導体膜は、結晶性にすぐれた膜
として形成される。
In this embodiment, the HF concentration is increased on the surface side of the porous layer 12, that is, in the formation of the surface layer 12S and the intermediate porosity layer 12M. Thus, the HF concentration of the electrolytic solution is increased. Then, the porosity of the porous layer is reduced, and in this case, a porous layer having an extremely small diameter is formed on the surface of the porous layer 12. The epitaxial semiconductor film is formed as a film having excellent crystallinity.

【0162】そして、この場合、高多孔率層12Hの形
成においては、その電解溶液のHF濃度が高いと、電流
密度200mA/cm2 、3秒間程度の通電では、充分
な多孔率が得られないが、この実施例においては、高多
孔率層12Hの生成においては、電解溶液のHF濃度を
低くするものであるので、充分多孔率の高い高多孔率層
12Hを生成できる。
In this case, in forming the high porosity layer 12H, if the HF concentration of the electrolytic solution is high, a sufficient porosity cannot be obtained with a current density of 200 mA / cm 2 and an electric current of about 3 seconds. However, in this embodiment, since the HF concentration of the electrolytic solution is reduced in forming the high porosity layer 12H, the high porosity layer 12H having a sufficiently high porosity can be generated.

【0163】〔実施例11〕この実施例においても、多
孔質層12の陽極化成において、電解溶液の濃度を変更
するようした場合である。図6および図7を参照して説
明する。この実施例においても、高濃度にボロンBがド
ープされて比抵抗が0.01〜0.02Ωcmとされた
単結晶Siによるウエファ状の半導体基体11を用意し
た(図6A)。
[Embodiment 11] This embodiment is also a case where the concentration of the electrolytic solution is changed in the anodization of the porous layer 12. This will be described with reference to FIGS. Also in this example, a wafer-like semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of 0.01 to 0.02 Ωcm was prepared (FIG. 6A).

【0164】そして、この実施例においても、図1で説
明した2槽構造の陽極化成装置を用いて、第1の槽1A
にHF:C2 5 OH=2:1の電解溶液を注入し、第
2の槽1Bに、HF:C2 5 OH=1:1の電解溶液
を注入し、これらの電解溶液槽1Aおよび1BでSi基
板をはさみ、暗所中でそれぞれの電解溶液槽1Aおよび
1B内に電極として設置したPt電極3Aおよび3B間
に電流を流した。
Also in this embodiment, the first tank 1A is formed using the two-tank anodizing apparatus described with reference to FIG.
HF: C 2 H 5 OH = 2: 1 electrolytic solution is injected into the second tank 1B, and HF: C 2 H 5 OH = 1: 1 electrolytic solution is injected into the second tank 1B. And 1B, the Si substrate was sandwiched, and a current was passed between Pt electrodes 3A and 3B provided as electrodes in the respective electrolytic solution tanks 1A and 1B in a dark place.

【0165】先ず、電流密度1mA/cm2 で8分間通
電した。これによって、多孔率が約14%で、厚さ約
2.0μmの表面層12Sが形成された(図6B)。一
旦通電を停止し、7mA/cm2 で6分間通電した。こ
れによって、多孔率が約20%で、厚さ約6.4μmの
第1の中間多孔率層12M1 が形成された(図6C)。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes. As a result, a surface layer 12S having a porosity of about 14% and a thickness of about 2.0 μm was formed (FIG. 6B). The energization was temporarily stopped, and the energization was performed at 7 mA / cm 2 for 6 minutes. Thus, porosity of about 20%, the first intermediate porosity layer 12M 1 having a thickness of approximately 6.4μm is formed (FIG. 6C).

【0166】次に、第1の槽1Aの電解溶液の濃度を、
HF:C2 5 OH=1:1に変化させた。そして、再
び、7mA/cm2 で2分間通電した。このようにする
と、多孔率約26%で、厚さ約1.7μmの第2の中間
多孔率層12M2 が形成された(図6D)。
Next, the concentration of the electrolytic solution in the first tank 1A was
HF: C 2 H 5 OH was changed to 1: 1. Then, electricity was supplied again at 7 mA / cm 2 for 2 minutes. In this way, about 26% porosity, the second intermediate porosity layer 12M 2 having a thickness of approximately 1.7μm is formed (FIG. 6D).

【0167】その後、一旦通電を停止し、更に第1の槽
1Aの電解溶液の濃度を、HF:C2 5 OH=1:
1.5に変化させて、更に電解溶液の濃度を低めた。こ
の状態で、電流密度を200mA/cm2 と高くして2
秒間通電を行った。このようにすると、第2の中間多孔
率層12M2 内に、多孔率約60%、厚さ約0.5μm
の高多孔率層12Hが形成された(図6E)。このよう
にして、表面層12S、中間多孔率層12Mおよび高多
孔率層12Hとの重ね合せによる多孔質層12が形成さ
れた。
Thereafter, the energization was temporarily stopped, and the concentration of the electrolytic solution in the first tank 1A was further adjusted to HF: C 2 H 5 OH = 1:
The concentration was changed to 1.5 to further lower the concentration of the electrolytic solution. In this state, the current density was increased to 200 mA / cm 2 and 2
Energization was performed for seconds. In this way, the second intermediate porosity layer 12M 2, about 60% porosity, thickness of about 0.5μm
Was formed (FIG. 6E). Thus, the porous layer 12 was formed by overlapping the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0168】その後は、実施例2および3等におけると
同様の方法によって、常圧Siエピタキシャル成長装置
によって基体11をH2 雰囲気中で熱処理し、続いてS
iのエピタキシャル成長を行ってエピタキシャル半導体
膜13を形成し(図7A)、エピタキシャル半導体13
の半導体基体11からの剥離等を行った目的とする薄膜
半導体23を得る(図7B)。この例においても、薄膜
半導体23に付着された多孔質層をエッチングによって
除去した。
Thereafter, in the same manner as in Examples 2 and 3, etc., the substrate 11 is heat-treated in an H 2 atmosphere by a normal pressure Si epitaxial growth apparatus,
i to form an epitaxial semiconductor film 13 by epitaxial growth (FIG. 7A).
The target thin film semiconductor 23 is obtained by peeling the semiconductor substrate 11 from the semiconductor substrate 11 (FIG. 7B). Also in this example, the porous layer attached to the thin film semiconductor 23 was removed by etching.

【0169】この実施例においては、第1および第2の
中間多孔率層12M1 および12M2 を形成し、第2の
中間多孔率層12M2 の生成においては、電解溶液の濃
度を低め、更に高多孔率層12Hの生成において電解溶
液の濃度を低めたことから、表面層12Sから高多孔率
層12Hに向かって多孔率を階段的に上げるようにした
ことから、高多孔率層12Hによる歪の多孔質層12の
表面への影響を効果的に緩和することができて、多孔質
層12上にエピタキシャル成長されるエピタキシャル半
導体膜13の結晶性をより高めることができる。
In this embodiment, the first and second intermediate porosity layers 12M 1 and 12M 2 are formed, and in forming the second intermediate porosity layer 12M 2 , the concentration of the electrolytic solution is reduced. Since the concentration of the electrolytic solution was lowered in the formation of the high porosity layer 12H, the porosity was increased stepwise from the surface layer 12S toward the high porosity layer 12H, so that the strain caused by the high porosity layer 12H was increased. Can be effectively mitigated on the surface of the porous layer 12, and the crystallinity of the epitaxial semiconductor film 13 epitaxially grown on the porous layer 12 can be further improved.

【0170】また、高多孔率層12Hの陽極化成におい
て、更に電解溶液の濃度を低めたことから、更にこの高
多孔率層12Hの脆弱性を高めることができ、此処にお
ける分離すなわち基体11からのエピタキシャル半導体
膜13の剥離性を上げることができる。
In addition, in the anodization of the high porosity layer 12H, since the concentration of the electrolytic solution was further reduced, the fragility of the high porosity layer 12H could be further increased, and the separation, that is, The peelability of the epitaxial semiconductor film 13 can be improved.

【0171】〔実施例12〕この実施例においては、エ
ピタキシャル半導体膜、すなわち薄膜半導体が多層構
造、この例では、p+ −p- −n+ 構造とした場合であ
る。図9および図10は、この実施例の工程図を示す。
この実施例においても、高濃度にボロンBがドープされ
て、比抵抗例えば0.01〜0.02Ωcmとされた単
結晶Siによるウエファ状の半導体基体11を用意した
(図9A)。
[Embodiment 12] In this embodiment, the epitaxial semiconductor film, that is, the thin film semiconductor has a multilayer structure, in this example, a p + -p -- n + structure. 9 and 10 show a process chart of this embodiment.
Also in this example, a wafer-like semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared (FIG. 9A).

【0172】そして、この場合においても、図1で説明
した2槽構造の陽極化成装置を用いて、第1および第2
の槽1Aおよび1Bに共にHF:C2 5 OH=1:1
の電解溶液を注入し、暗所中で各電解溶液槽1Aおよび
1Bの電解溶液中に浸漬配置したPt電極3Aおよび3
B間に直流電源2によって電流を流した。
Also in this case, the first and second anodizing apparatuses having the two-tank structure described with reference to FIG.
HF: C 2 H 5 OH = 1: 1 in both tanks 1A and 1B
Pt electrodes 3A and 3 are immersed and placed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B in a dark place.
A current was passed between B by the DC power supply 2.

【0173】先ず、電流密度1mA/cm2 で8分間通
電して表面層12Sを形成した(図9B)。一旦通電を
止めた後、電流密度7mA/cm2 で8分間通電して中
間多孔率層12Mを形成した(図9C)。更に、一旦通
電を止めた後、200mA/cm2 を3秒間通電した。
このようにすると、中間多孔率層12M内に高多孔率層
12Hが形成された(図9D)。このようにして、表面
層12Sと、中間多孔率層12Mと、高多孔率層12H
とによる多孔質層12が形成される。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes to form a surface layer 12S (FIG. 9B). After the current supply was stopped once, current supply was performed at a current density of 7 mA / cm 2 for 8 minutes to form an intermediate porosity layer 12M (FIG. 9C). Further, after the current supply was once stopped, 200 mA / cm 2 was supplied for 3 seconds.
In this way, a high porosity layer 12H was formed in the intermediate porosity layer 12M (FIG. 9D). Thus, the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H
Thus, the porous layer 12 is formed.

【0174】このようにして、多孔質層12の形成して
後は、実施例2で説明したと同様に、アニールを常圧S
iエピタキシャル成長装置内でH2 雰囲気中で行って多
孔質層12の表面層12Sを滑らかにし、多孔質層12
内部の中間多孔率層12Mと、高多孔率層12Hとの界
面付近における強度の脆弱化をはかる。
After the formation of the porous layer 12 in this manner, the annealing is performed at normal pressure S, as described in the second embodiment.
The surface layer 12S of the porous layer 12 is smoothed by performing the process in an H 2 atmosphere in an i-epitaxial growth apparatus, and the porous layer 12
The strength is weakened near the interface between the inner middle porosity layer 12M and the high porosity layer 12H.

【0175】その後、アニールを行った常圧Siエピタ
キシャル成長装置に、SiH4 ガスとB2 6 ガスとを
用いたエピタキシャル成長を2分間行って、高濃度にボ
ロンBをドープしたp+ Siによる第1の半導体層13
1を形成した(図10A)。
Thereafter, in the annealed normal pressure Si epitaxial growth apparatus, epitaxial growth using SiH 4 gas and B 2 H 6 gas was performed for 2 minutes, and the first epitaxial growth was performed using p + Si doped with boron B at a high concentration. Semiconductor layer 13
1 was formed (FIG. 10A).

【0176】次に、B2 6 ガスの流量を変更して、S
iエピタキシャル成長を17分間行い、低濃度ボロンド
ープのp- Siによる第2の半導体層132を形成した
(図10B)。
Next, by changing the flow rate of the B 2 H 6 gas,
i-epitaxial growth was performed for 17 minutes to form a second semiconductor layer 132 of low-concentration boron-doped p - Si (FIG. 10B).

【0177】その後、B2 6 ガスに換えてPH3 ガス
を供給して、p- エピタキシャル半導体層132上に、
高濃度リンドープのSiエピタキシャル成長を2分間行
ってn+ Siによる第3のエピタキシャル半導体膜13
3を形成する(図10C)。このようにして、第1〜第
3の半導体層131〜133よりなるp+ −p- −n+
構造の半導体膜13を構成する。
[0177] Then, by supplying PH 3 gas in place of B 2 H 6 gas, p - on the epitaxial semiconductor layer 132,
Third epitaxial semiconductor film 13 of n + Si by performing high concentration phosphorus-doped Si epitaxial growth for 2 minutes
3 is formed (FIG. 10C). Thus, the p + -p -- n + composed of the first to third semiconductor layers 131 to 133 is provided.
A semiconductor film 13 having a structure is formed.

【0178】その後は、上述した各実施例におけると同
様に、半導体膜13の基体11からの剥離等を行って目
的とする薄膜半導体23を得る(図10D)。この例に
おいても、薄膜半導体23に付着された多孔質層をエッ
チングによって除去した。このp+ −n- −p+ 3層構
造による薄膜半導体23は、太陽電池を構成することが
できる。
Thereafter, the semiconductor film 13 is peeled off from the base 11 in the same manner as in the above-described embodiments to obtain the desired thin film semiconductor 23 (FIG. 10D). Also in this example, the porous layer attached to the thin film semiconductor 23 was removed by etching. The thin film semiconductor 23 having the p + -n -- p + three-layer structure can constitute a solar cell.

【0179】〔実施例13〕この実施例においては、実
施例12の製造方法において、半導体膜13を、GaA
sによるエピタキシャル半導体膜とする。すなわち、こ
の場合、図9A〜図9Dの工程において、実施例12と
同様の工程を採り、その後エピタキシャル半導体膜13
のエピタキシャル成長において、MOCVD法によっ
て、TMGa(トリ・メチル・ガリウム)と、AsH3
とを原料ガスとして用いて、常圧MOCVD装置によっ
て基体温度720℃、1時間のヘテロエピタキシャル成
長を行って膜厚約3μmのGaAsによるエピタキシャ
ル半導体膜13を形成した。
[Embodiment 13] In this embodiment, in the manufacturing method of Embodiment 12, the semiconductor film 13 is
s to form an epitaxial semiconductor film. That is, in this case, in the steps of FIGS. 9A to 9D, the same steps as those of the twelfth embodiment are employed, and thereafter, the epitaxial semiconductor film 13 is formed.
In the epitaxial growth of TMGa, trimethyl gallium (TMGa) and AsH 3
Using the above as a source gas, heteroepitaxial growth was performed at a substrate temperature of 720 ° C. for 1 hour using a normal pressure MOCVD apparatus to form an epitaxial semiconductor film 13 of GaAs having a thickness of about 3 μm.

【0180】その後は、エピタキシャル半導体膜13の
半導体基体11からの剥離を行い、エピタキシャル半導
体膜13による薄膜半導体23を得た。
Thereafter, the epitaxial semiconductor film 13 was separated from the semiconductor substrate 11 to obtain a thin film semiconductor 23 of the epitaxial semiconductor film 13.

【0181】〔実施例14〕この実施例においては、太
陽電池を製造する場合である。図11〜図14はその工
程図を示す。この実施例においても、実施例12と同様
の方法によってp+ −p- −n+ 3層構造によるエピタ
キシャル半導体膜を形成する。すなわち、この実施例に
おいても、高濃度にボロンBがドープされて、比抵抗が
例えば0.01〜0.02Ωcmとされた単結晶Siに
よるウエファ状の半導体基体11を用意した。
[Embodiment 14] In this embodiment, a solar cell is manufactured. 11 to 14 show the process diagrams. In this embodiment, an epitaxial semiconductor film having a p + -p -- n + three-layer structure is formed in the same manner as in the twelfth embodiment. That is, also in this example, a wafer-like semiconductor substrate 11 made of single crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared.

【0182】そして、この場合においても、図1で説明
した2槽構造の陽極化成装置を用いて、第1および第2
の槽1Aおよび1Bに共にHF:C2 5 OH=1:1
の電解溶液を注入し、各電解溶液槽1Aおよび1Bの電
解溶液中に浸漬配置したPt電極3Aおよび3B間に直
流電源2によって電流を流した。
Also in this case, the first and second anodizing apparatuses having the two-tank structure described with reference to FIG.
HF: C 2 H 5 OH = 1: 1 in both tanks 1A and 1B
Was injected, and a current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B.

【0183】先ず、電流密度1mA/cm2 で8分間通
電して表面層12Sを形成した(図11A)。一旦通電
を停止して後、電流密度7mA/cm2 で8分間通電し
て中間多孔率層12Mを形成した(図11B)。更に、
一旦通電を停止して後、200mA/cm2 を3秒間通
電した。このようにすると、中間多孔率層12M内に高
多孔率層12Hが形成された(図11C)。このように
して、表面層12Sと、中間多孔率層12Mと、高多孔
率層12Hとが積層された多孔質層12が形成される。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes to form a surface layer 12S (FIG. 11A). After the current supply was once stopped, current supply was performed at a current density of 7 mA / cm 2 for 8 minutes to form an intermediate porosity layer 12M (FIG. 11B). Furthermore,
After the current supply was stopped once, 200 mA / cm 2 was supplied for 3 seconds. Thus, a high porosity layer 12H was formed in the intermediate porosity layer 12M (FIG. 11C). Thus, the porous layer 12 in which the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H are laminated is formed.

【0184】この多孔質層12の形成後、実施例2で説
明したと同様の方法によって、常圧Siエピタキシャル
成長装置内でH2 雰囲気中でのアニールを行う。このよ
うにすると、多孔質層12の表面層12Sを滑らかとさ
れ、また、多孔質層12内部の中間多孔率層12Mと、
高多孔率層12Hとの界面付近における強度の脆弱化が
なされる。
After the formation of the porous layer 12, annealing is performed in a normal pressure Si epitaxial growth apparatus in an H 2 atmosphere by the same method as described in the second embodiment. By doing so, the surface layer 12S of the porous layer 12 is made smooth, and the intermediate porosity layer 12M inside the porous layer 12 is
The strength is weakened near the interface with the high porosity layer 12H.

【0185】その後、アニールを行った常圧Siエピタ
キシャル成長装置に、SiH4 ガスとB2 6 ガスとを
用いたエピタキシャル成長を2分間行って、厚さ0.5
μmの、ボロンBが1019atoms/cm3 にドープされたp
+ Siによる第1の半導体層131を形成し、次に、B
2 6 ガスの流量を変更して、Siエピタキシャル成長
を17分間行って、厚さ5μmの、ボロンBが1016at
oms/cm3 にドープされた低濃度のp- Siによる第2の
半導体層132を形成し、更にB2 6 ガスに換えてP
3 ガスを供給して、エピタキシャル成長を2分間行っ
て、p- 半導体層132上に、リンPが1019atoms/cm
3 の高濃度にドープされたn+ Siによる第3の半導体
層133を形成して、第1〜第3の半導体層131〜1
33よりなるp+ −p- −n+ 構造の半導体膜13を形
成した(図12A)。
Thereafter, in the annealed normal pressure Si epitaxial growth apparatus, epitaxial growth using SiH 4 gas and B 2 H 6 gas was performed for 2 minutes to obtain a thickness of 0.5 mm.
μm of p doped with boron 19 to 10 19 atoms / cm 3
+ First Si layer 131 is formed, and then B
By changing the flow rate of 2 H 6 gas, Si epitaxial growth was performed for 17 minutes, and boron B having a thickness of 5 μm was 10 16 at.
forming a second semiconductor layer 132 of low-concentration p - Si doped to oms / cm 3 , and further replacing P 2 with B 2 H 6 gas;
By supplying H 3 gas and performing epitaxial growth for 2 minutes, phosphorus P is formed on the p semiconductor layer 132 by 10 19 atoms / cm 2.
3 to form a third semiconductor layer 133 of n + Si doped at a high concentration,
A semiconductor film 13 having ap + -p -- n + structure made of 33 was formed (FIG. 12A).

【0186】次に、この実施例においては、半導体膜1
3上に表面熱酸化によってSiO2膜すなわち透明の絶
縁膜16を形成し、フォトリソグラフィによるパターン
エッチングを行って電極ないしは配線とのコンタクトを
行う開口16Wを形成する(図12B)。この開口16
Wは、所要の間隔を保持して図においては紙面と直交す
る方向に延長するストライプ状に平行配列して形成する
ことができる。このように形成したSiO2 膜により、
界面でのキャリア発生や再結合を極力少なくすることが
可能である。
Next, in this embodiment, the semiconductor film 1
An SiO 2 film, that is, a transparent insulating film 16 is formed on the surface 3 by thermal oxidation, and pattern etching is performed by photolithography to form an opening 16W for making contact with an electrode or a wiring (FIG. 12B). This opening 16
W can be formed in parallel with each other in a stripe shape extending in a direction perpendicular to the sheet of the drawing while maintaining a required interval. With the SiO 2 film thus formed,
It is possible to minimize carrier generation and recombination at the interface.

【0187】そして、全面的に金属膜の蒸着を行い、フ
ォトリソグラフィによるパターンエッチングを行って受
光面側の電極ないしは配線17を、ストライプ状開口1
6Wに沿って形成する(図13A)。この電極ないしは
配線17を形成する金属膜は、例えば厚さ30nmのT
i膜、厚さ50nmのPd、厚さ100nmのAgを順
次蒸着し、さらにこれの上にAgメッキを行うことによ
って形成した多層構造膜によって構成し得る。その後4
00℃で20〜30分間のアニールを行った。
Then, a metal film is vapor-deposited on the entire surface, and pattern etching is performed by photolithography to form electrodes or wirings 17 on the light receiving surface side in the stripe-shaped openings 1.
6W (FIG. 13A). The metal film forming the electrode or the wiring 17 is, for example, a 30 nm thick T
An i-film, Pd with a thickness of 50 nm, and Ag with a thickness of 100 nm are sequentially deposited, and a multilayer structure film formed by subjecting this to Ag plating can be used. Then 4
Annealing was performed at 00 ° C. for 20 to 30 minutes.

【0188】一方、例えばフレキシブル樹脂シートより
なる透明基板18上に、所要の回路の配線19が形成さ
れてなるフレキシブルプリント基板20を構成して置
き、このプリント基板20を、絶縁膜16が形成された
半導体膜13上に重ね合わせて、透明かつ絶縁性を有す
る接着剤21によって接着する。このとき、互いに接続
されるべき配線19と電極ないしは配線17とが互いに
衝合するようになされ、これら間に半田を介在させるこ
とによって、電気的接合がなされるようにする(図13
B)。このとき、接着剤21の強度は、多孔質層の分離
強度よりもやや強いものを使用した。
On the other hand, on a transparent substrate 18 made of, for example, a flexible resin sheet, a flexible printed circuit board 20 in which wiring 19 of a required circuit is formed is arranged and the printed circuit board 20 is formed with an insulating film 16. And overlaid on the semiconductor film 13 with a transparent and insulating adhesive 21. At this time, the wiring 19 and the electrode or the wiring 17 to be connected to each other are made to abut each other, and solder is interposed between them so that electrical connection is made (FIG. 13).
B). At this time, the strength of the adhesive 21 was slightly higher than the separation strength of the porous layer.

【0189】その後、半導体基体11と、プリント基板
20とを互いに引き離す外力を与える。このようにする
と、多孔質層12の脆弱な高多孔率層12Hもしくはそ
の近傍で半導体基体11と、半導体膜13とが分離さ
れ、プリント基板20上に、半導体膜13が接合された
薄膜半導体23が得られる(図14A)。
Thereafter, an external force is applied to separate the semiconductor substrate 11 and the printed circuit board 20 from each other. In this manner, the semiconductor substrate 11 and the semiconductor film 13 are separated from each other at or near the fragile high porosity layer 12H of the porous layer 12, and the thin film semiconductor 23 on which the semiconductor film 13 is bonded is formed on the printed circuit board 20. Is obtained (FIG. 14A).

【0190】この場合、薄膜半導体23の裏面には、多
孔質層12が残存するが、これの上に銀ペーストを塗布
し、更に金属板を接合して他方の裏面電極24を構成す
る。このようにして、プリント基板20にp+ −p-
+ 構造の薄膜半導体23が形成された太陽電池が構成
される(図14B)。そして、この場合、金属電極24
は、太陽電池裏面の素子層保護膜としても機能する。
In this case, the porous layer 12 remains on the back surface of the thin-film semiconductor 23, and a silver paste is applied on the porous layer 12, and a metal plate is further joined to form the other back electrode 24. In this manner, the printed circuit board 20 p + -p - -
A solar cell on which the thin film semiconductor 23 having the n + structure is formed (FIG. 14B). In this case, the metal electrode 24
Functions also as an element layer protective film on the back surface of the solar cell.

【0191】尚、上述の実施例14においては、フレキ
シブルプリント基板に、同様にフレキシブル構成とし得
る太陽電池を一体化した構成とした場合であるが、ガラ
ス基板等の剛性を有する基板に太陽電池を一体化した構
成とすることもできる。
In the fourteenth embodiment, a flexible printed circuit board is integrated with a solar cell, which can also have a flexible structure. However, the solar cell is mounted on a rigid substrate such as a glass substrate. An integrated configuration can also be used.

【0192】次に、薄膜半導体もしくは太陽電池を製造
方法において、その多孔質層の特に分離層となる高多孔
率層を形成する陽極化成条件を変更した場合の実施例を
挙げる。
Next, an example in which the anodizing conditions for forming a high porosity layer serving as a separation layer of the porous layer in the method of manufacturing a thin film semiconductor or a solar cell are changed will be described.

【0193】〔実施例15〕図15および図16の工程
図を参照して説明する。この場合においても、実施例2
と同様に、ボロンBがドープされた比抵抗が0.01〜
0.02Ωcmの単結晶Siによる半導体基体11を用
意する(図15A)。
[Embodiment 15] Description will be made with reference to the process charts of FIGS. 15 and 16. Also in this case, the second embodiment
Similarly, the boron B-doped resistivity is 0.01 to
A semiconductor substrate 11 made of single-crystal Si of 0.02 Ωcm is prepared (FIG. 15A).

【0194】半導体基体11に対して、図1で説明した
2槽構造の陽極化成装置を用い、第1および第2の各層
1Aおよび1Bに電解溶液としてHF:C2 5 OH=
1:1を注入した。暗所中で各層1Aおよび1Bの電解
溶液中に浸漬配置したPt電極3Aおよび3B間に直流
電源2によって電流を流した。
For the semiconductor substrate 11, an anodizing apparatus having a two-tank structure described with reference to FIG. 1 was used, and HF: C 2 H 5 OH was used as an electrolytic solution in the first and second layers 1A and 1B.
1: 1 was injected. A current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solution of each layer 1A and 1B in a dark place.

【0195】先ず、電流密度1mA/cm2 、8分間通
電した。このようにして低多孔率の表面層12Sを形成
した(図15B)。一旦通電を停止した後、7mA/c
2 、8分間通電した。このようにして中間多孔率層1
2Mを形成した(図15C)。更に、一旦通電を停止し
た後、この実施例においては、90mA/cm2 、5秒
間の通電を行った。このようにすると、中間多孔率層1
2M内に高多孔率層12Hが生成された(図15D)。
その後、7mA/cm2 、8分間の通電を行った。この
ようにして、表面層12Sと、中間多孔率層12Mと、
高多孔率層12Hよりなる多孔質層12が形成される。
First, current was supplied at a current density of 1 mA / cm 2 for 8 minutes. Thus, the surface layer 12S having a low porosity was formed (FIG. 15B). After the current is stopped once, 7mA / c
m 2 for 8 minutes. Thus, the intermediate porosity layer 1
2M was formed (FIG. 15C). Further, after the current supply was once stopped, in this example, current supply was performed at 90 mA / cm 2 for 5 seconds. By doing so, the intermediate porosity layer 1
A high porosity layer 12H was generated within 2M (FIG. 15D).
Thereafter, energization was performed at 7 mA / cm 2 for 8 minutes. In this way, the surface layer 12S, the intermediate porosity layer 12M,
The porous layer 12 composed of the high porosity layer 12H is formed.

【0196】その後、実施例2おけると同様のアニール
を行い、多孔質層12上にSiのエピタキシャル成長を
17分行って厚さ約5μmの単結晶Siによるエピタキ
シャル半導体膜13を形成した(図16A)。
Thereafter, the same annealing as in Example 2 was performed, and epitaxial growth of Si was performed on the porous layer 12 for 17 minutes to form an epitaxial semiconductor film 13 of single-crystal Si having a thickness of about 5 μm (FIG. 16A). .

【0197】そして、エピタキシャル半導体膜13と、
半導体基体11とに、互いに引き離す方向の外力を与え
る。このようにするとエピタキシャル半導体膜13が、
多孔質層12の高多孔率層12Hもしくはその近傍でで
分離されて、薄膜半導体23が得られる(図16B)。
Then, the epitaxial semiconductor film 13 and
An external force is applied to the semiconductor substrate 11 in a direction in which they are separated from each other. By doing so, the epitaxial semiconductor film 13 becomes
The thin film semiconductor 23 is obtained by being separated at or near the high porosity layer 12H of the porous layer 12 (FIG. 16B).

【0198】〔実施例16〕図17の工程図を参照して
説明する。この場合においても、実施例6と同様に、ボ
ロンBがドープされた比抵抗が0.01〜0.02Ωc
mの単結晶Siによる半導体基体11を用意する(図1
7A)。
[Embodiment 16] This will be described with reference to the process chart of FIG. Also in this case, similarly to the sixth embodiment, the boron B-doped specific resistance is 0.01 to 0.02 Ωc.
A semiconductor substrate 11 made of m single crystal Si is prepared (FIG. 1).
7A).

【0199】半導体基体11に対して、図1で説明した
2槽構造の陽極化成装置を用い、第1および第2の各層
1Aおよび1Bに電解溶液としてHF:C2 5 OH=
1:1を注入した。暗所中で各層1Aおよび1Bの電解
溶液中に浸漬配置したPt電極3Aおよび3B間に直流
電源2によって電流を流した。
For the semiconductor substrate 11, an anodizing apparatus having a two-tank structure described with reference to FIG. 1 was used, and HF: C 2 H 5 OH was used as an electrolytic solution in each of the first and second layers 1A and 1B.
1: 1 was injected. A current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solution of each layer 1A and 1B in a dark place.

【0200】先ず、電流密度1mA/cm2 、8分間通
電した。このようにして低多孔率の表面層12Sを形成
した(図17B)。一旦通電を停止した後、7mA/c
2 、8分間通電した。このようにして中間多孔率層1
2Mを形成した(図17C)。更に、一旦通電を停止し
た後、この実施例においては、30mA/cm2 、15
秒間の通電を行った。このようにすると、中間多孔率層
12M下に高多孔率層12Hが生成された(図17
D)。その後、7mA/cm2 、8分間の通電を行っ
た。このようにして、表面層12Sと、中間多孔率層1
2Mと、高多孔率層12Hとの積層による多孔質層12
が形成される。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes. Thus, a low porosity surface layer 12S was formed (FIG. 17B). After the current is stopped once, 7mA / c
m 2 for 8 minutes. Thus, the intermediate porosity layer 1
2M was formed (FIG. 17C). Further, after the energization is once stopped, in this embodiment, 30 mA / cm 2 , 15 mA
The energization was performed for seconds. In this way, a high porosity layer 12H was generated below the intermediate porosity layer 12M.
D). Thereafter, energization was performed at 7 mA / cm 2 for 8 minutes. Thus, the surface layer 12S and the intermediate porosity layer 1
Porous layer 12 formed by laminating 2M and high porosity layer 12H
Is formed.

【0201】その後、実施例2おけると同様のアニール
を行い、多孔質層12上にSiのエピタキシャル成長を
17分行って厚さ約5μmの単結晶Siによる半導体膜
13を形成した(図17E)。
Thereafter, the same annealing as in Example 2 was performed, and epitaxial growth of Si was performed on the porous layer 12 for 17 minutes to form a semiconductor film 13 of single-crystal Si having a thickness of about 5 μm (FIG. 17E).

【0202】そして、エピタキシャル半導体膜13と、
半導体基体11とに、互いに引き離す方向の外力を与え
た。しかしながら、この場合、半導体膜13が、半導体
基体11から必ずしも良好に分離できない場合が生じ
た。
Then, the epitaxial semiconductor film 13 and
An external force was applied to the semiconductor substrate 11 in a direction to separate them from each other. However, in this case, the semiconductor film 13 may not always be able to be separated from the semiconductor substrate 11 satisfactorily.

【0203】〔実施例17〕図18の工程図を参照して
説明する。この場合においても、実施例6と同様に、ボ
ロンBがドープされた比抵抗が0.01〜0.02Ωc
mの単結晶Siによる半導体基体11を用意する(図1
8A)。
[Embodiment 17] This will be described with reference to the process chart of FIG. Also in this case, similarly to the sixth embodiment, the boron B-doped specific resistance is 0.01 to 0.02 Ωc.
A semiconductor substrate 11 made of m single crystal Si is prepared (FIG. 1).
8A).

【0204】半導体基体11に対して、図1で説明した
2槽構造の陽極化成装置を用い、第1および第2の各層
1Aおよび1Bに電解溶液としてHF:C2 5 OH=
1:1を注入した。各層1Aおよび1Bの電解溶液中に
浸漬配置したPt電極3Aおよび3B間に直流電源2に
よって電流を流した。
Using the two-tank anodizing apparatus described with reference to FIG. 1 for the semiconductor substrate 11, the first and second layers 1A and 1B are used as electrolytic solutions of HF: C 2 H 5 OH =
1: 1 was injected. An electric current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solution of each layer 1A and 1B.

【0205】先ず、電流密度1mA/cm2 、8分間通
電した。このようにして低多孔率の表面層12Sを形成
した(図18B)。一旦通電を停止した後、7mA/c
2 、8分間通電した。このようにして中間多孔率層1
2Mを形成した(図18C)。更に、一旦通電を停止し
た後、この実施例においては、80mA/cm2 、5秒
間の通電を行った。このようにすると、中間多孔率層1
2M内と、中間多孔率層12M下すなわち半導体基体1
1との界面とにそれぞれ高多孔率層12Hが生成された
(図18D)。その後、7mA/cm2 、8分間の通電
を行った。このようにして、表面層12S−中間多孔率
層12M−高多孔率層12H−中間多孔率層12M−高
多孔率層12Hの積層による多孔質層12が形成され
る。
First, current was supplied at a current density of 1 mA / cm 2 for 8 minutes. Thus, a low porosity surface layer 12S was formed (FIG. 18B). After the current is stopped once, 7mA / c
m 2 for 8 minutes. Thus, the intermediate porosity layer 1
2M was formed (FIG. 18C). Further, after the current supply was once stopped, in this example, current supply was performed at 80 mA / cm 2 for 5 seconds. By doing so, the intermediate porosity layer 1
2M and below the intermediate porosity layer 12M, that is, the semiconductor substrate 1
The high porosity layers 12H were generated at the interface with the surface 1 (FIG. 18D). Thereafter, energization was performed at 7 mA / cm 2 for 8 minutes. Thus, the porous layer 12 is formed by laminating the surface layer 12S, the intermediate porosity layer 12M, the high porosity layer 12H, the intermediate porosity layer 12M, and the high porosity layer 12H.

【0206】その後、実施例2おけると同様のアニール
を行い、多孔質層12上にSiのエピタキシャル成長を
17分行って厚さ約5μmの単結晶Siによるエピタキ
シャル半導体膜13を形成した(図18E)。
Thereafter, the same annealing as in Example 2 was performed, and epitaxial growth of Si was performed on the porous layer 12 for 17 minutes to form an epitaxial semiconductor film 13 of single-crystal Si having a thickness of about 5 μm (FIG. 18E). .

【0207】そして、エピタキシャル半導体膜13と、
半導体基体11とに、互いに引き離す方向の外力を与え
る。このようにするとエピタキシャル半導体膜13が、
多孔質層12のいづれかの高多孔率層12Hで分離され
て、エピタキシャル半導体膜13による薄膜半導体が得
られた。
Then, the epitaxial semiconductor film 13 and
An external force is applied to the semiconductor substrate 11 in a direction in which they are separated from each other. By doing so, the epitaxial semiconductor film 13 becomes
Separated by one of the high porosity layers 12H of the porous layer 12, a thin film semiconductor made of the epitaxial semiconductor film 13 was obtained.

【0208】上述したように、実施例6(図8)、実施
例15(図15および図16)、実施例16(図1
7)、実施例17(図18)、更に実施例5(図8)を
比較して明らかなように、高多孔率層12Hの生成にお
いて、その陽極化成の通電量の選定、更にその通電態様
によって高多孔率層12Hの形成位置が変化する。例え
ば陽極化成の電解溶液を、HF:C2 5 OH=1:1
とする場合において、40〜70mA/cm2 程度とす
るときは、その通電時間の選定によって、高多孔率層1
2Hを、多孔質層の最下層すなわち半導体基体11の界
面に形成することができ、90mA/cm2 以上の高電
流範囲の例えば300mA/cm2 程度以下では、上記
界面より表面側の中間多孔率層12M内に形成すること
ができた。そして、高電流範囲においても、この通電を
間欠的に短時間通電するときは、同様に中間多孔率層1
2Mの最下層の半導体基体11との界面に形成すること
ができる。そしてこの高多孔率層の形成位置の選定は、
再現性良く設計どうりに行うことができるものであるこ
とを確認した。
As described above, the sixth embodiment (FIG. 8), the fifteenth embodiment (FIGS. 15 and 16), and the sixteenth embodiment (FIG. 1)
7), Example 17 (FIG. 18) and Example 5 (FIG. 8) clearly show the selection of the amount of electricity for the anodization and the manner of energization in the formation of the high porosity layer 12H. Thus, the position at which the high porosity layer 12H is formed changes. For example, an anodizing electrolytic solution is prepared by using HF: C 2 H 5 OH = 1: 1.
When it is set to about 40 to 70 mA / cm 2 , the high porosity layer 1
2H can be formed at the lowermost layer of the porous layer, that is, at the interface of the semiconductor substrate 11, and in a high current range of 90 mA / cm 2 or more, for example, about 300 mA / cm 2 or less, the intermediate porosity on the surface side from the interface is higher. It could be formed in layer 12M. Even in the high current range, when the current is intermittently supplied for a short time, the intermediate porosity layer 1
It can be formed at the interface with the lowermost semiconductor substrate 11 of 2M. And the selection of the formation position of this high porosity layer,
It was confirmed that the design could be performed with good reproducibility.

【0209】更に、本発明による太陽電池の製造方法の
実施例を説明する。 〔実施例18〕この実施例においては、受光面側電極か
らの端子導出、すなわち導電線の導出を、容易に行うこ
とができるようにしたものである。図11、図12、図
19、図20を参照して説明する。この実施例において
も、実施例14の図11A〜C、図12AおよびB、図
13Aで説明したと同様の工程を採った。また、この実
施例においても、実施例12と同様の方法によってp+
−p- −n+ 3層構造によるエピタキシャル半導体膜を
形成する。すなわち、高濃度にボロンBがドープされ
て、比抵抗が例えば0.01〜0.02Ωcmとされた
単結晶Siによるウエファ状の半導体基体11を用意し
た。
Further, an embodiment of a method for manufacturing a solar cell according to the present invention will be described. [Embodiment 18] In this embodiment, the terminals can be easily derived from the light-receiving surface side electrode, that is, the conductive wires can be easily derived. This will be described with reference to FIGS. 11, 12, 19, and 20. Also in this example, the same steps as those described in Example 14 with reference to FIGS. 11A to 11C, 12A and 12B, and 13A were employed. Also in this embodiment, p +
An epitaxial semiconductor film having a -p -- n + three-layer structure is formed. That is, a wafer-like semiconductor substrate 11 made of single-crystal Si doped with boron B at a high concentration and having a specific resistance of, for example, 0.01 to 0.02 Ωcm was prepared.

【0210】そして、この場合においても、図1で説明
した2槽構造の陽極化成装置を用いて、第1および第2
の槽1Aおよび1Bに共にHF:C2 5 OH=1:1
の電解溶液を注入し、各電解溶液槽1Aおよび1Bの電
解溶液中に浸漬配置したPt電極3Aおよび3B間に直
流電源2によって電流を流した。
Also in this case, the first and second anodizing apparatuses having the two-tank structure described with reference to FIG.
HF: C 2 H 5 OH = 1: 1 in both tanks 1A and 1B
Was injected, and a current was applied by the DC power supply 2 between the Pt electrodes 3A and 3B immersed in the electrolytic solutions of the electrolytic solution tanks 1A and 1B.

【0211】先ず、電流密度1mA/cm2 で8分間通
電して表面層12Sを形成した(図11A)。一旦通電
を停止して後、電流密度7mA/cm2 で8分間通電し
て中間多孔率層12Mを形成した(図11B)。更に、
一旦通電を停止して後、200mA/cm2 を3秒間通
電した。このようにすると、中間多孔率層12M内に高
多孔率層12Hが形成された(図11C)。このように
して、表面層12Sと、中間多孔率層12Mと、高多孔
率層12Hとによる多孔質層12が形成される。
First, current was applied at a current density of 1 mA / cm 2 for 8 minutes to form a surface layer 12S (FIG. 11A). After the current supply was once stopped, current supply was performed at a current density of 7 mA / cm 2 for 8 minutes to form an intermediate porosity layer 12M (FIG. 11B). Furthermore,
After the current supply was stopped once, 200 mA / cm 2 was supplied for 3 seconds. Thus, a high porosity layer 12H was formed in the intermediate porosity layer 12M (FIG. 11C). Thus, the porous layer 12 including the surface layer 12S, the intermediate porosity layer 12M, and the high porosity layer 12H is formed.

【0212】この多孔質層12の形成後、実施例2で説
明したと同様の方法によって、常圧Siエピタキシャル
成長装置内でH2 雰囲気中でのアニールを行う。このよ
うにすると、多孔質層12の表面層12Sを滑らかとさ
れ、また、多孔質層12内部の中間多孔率層12Mと、
高多孔率層12Hとの界面付近における強度の脆弱化が
なされる。
After the formation of the porous layer 12, annealing is performed in a normal pressure Si epitaxial growth apparatus in an H 2 atmosphere by the same method as described in the second embodiment. By doing so, the surface layer 12S of the porous layer 12 is made smooth, and the intermediate porosity layer 12M inside the porous layer 12 is
The strength is weakened near the interface with the high porosity layer 12H.

【0213】その後、アニールを行った常圧Siエピタ
キシャル成長装置に、SiH4 ガスとB2 6 ガスとを
用いたエピタキシャル成長を2分間行って、厚さ0.5
μmの、ボロンBが1019atoms/cm3 にドープされたp
+ Siによる第1のエピタキシャル半導体層131を形
成し、次に、B2 6 ガスの流量を変更して、Siエピ
タキシャル成長を17分間行って、厚さ5μmの、ボロ
ンBが1016atoms/cm3 にドープされた低濃度のp-
iによる第2のエピタキシャル半導体層132を形成
し、更にB2 6 ガスに換えてPH3 ガスを供給して、
エピタキシャル成長を2分間行って、p- エピタキシャ
ル半導体膜132上に、リンPが1019atoms/cm3 の高
濃度にドープされたn+ Siによる第3のエピタキシャ
ル半導体層133を形成して、第1〜第3のエピタキシ
ャル半導体層131〜133よりなるp+ −p- −n+
構造のエピタキシャル半導体膜13を形成した(図12
A)。
After that, the annealed normal-pressure Si epitaxial growth apparatus was subjected to epitaxial growth using SiH 4 gas and B 2 H 6 gas for 2 minutes to obtain a thickness of 0.5 mm.
μm of p doped with boron 19 to 10 19 atoms / cm 3
Forming a first epitaxial semiconductor layer 131 of + Si, and then changing the flow rate of the B 2 H 6 gas and performing Si epitaxial growth for 17 minutes to obtain a boron nitride of 5 μm in thickness of 10 16 atoms / cm 2 Lightly doped p - S doped to 3
i, forming a second epitaxial semiconductor layer 132, and further supplying PH 3 gas instead of B 2 H 6 gas,
Epitaxial growth is performed for 2 minutes to form a third epitaxial semiconductor layer 133 of n + Si doped with phosphorus P at a high concentration of 10 19 atoms / cm 3 on the p epitaxial semiconductor film 132, ~ P + -p -- n + composed of third epitaxial semiconductor layers 131 to 133
An epitaxial semiconductor film 13 having a structure was formed (FIG. 12).
A).

【0214】次に、この実施例においては、エピタキシ
ャル半導体膜13上に表面熱酸化によってSiO2 膜す
なわち透明の絶縁膜16を形成し、フォトリソグラフィ
によるパターンエッチングを行って電極ないしは配線と
のコンタクトを行う開口16Wを形成する(図12
B)。この開口16Wは、所要の間隔を保持して図にお
いて紙面と直交する方向に延びるストライプ状に平行配
列して形成することができる。このように形成したSi
2 膜により、界面でのキャリア発生や再結合を極力少
なくすることが可能である。
Next, in this embodiment, a SiO 2 film, that is, a transparent insulating film 16 is formed on the epitaxial semiconductor film 13 by surface thermal oxidation, and pattern etching is performed by photolithography to make contact with an electrode or a wiring. The opening 16W to be formed is formed (FIG. 12).
B). The openings 16W can be formed in parallel with each other in a stripe shape extending in a direction perpendicular to the paper surface in the drawing while maintaining a required interval. The Si thus formed
The O 2 film makes it possible to minimize carrier generation and recombination at the interface.

【0215】そして、全面的に金属膜の蒸着を行い、フ
ォトリソグラフィによるパターンエッチングを行って所
要のパターン、この例では、ストライプ状の開口16W
に沿ってストライプ状の電極ないしは配線17を形成す
る(図13A、図19A)。この電極ないしは配線17
を形成する金属膜は、例えば厚さ30nmのTi膜、厚
さ50nmのPd、厚さ100nmのAgを順次蒸着
し、さらにこれの上にAgメッキを行って形成した多層
構造膜によって構成し得る。その後、400℃で20〜
30分間のアニールを行った。
Then, a metal film is vapor-deposited on the entire surface and pattern etching is performed by photolithography to obtain a required pattern, in this example, a stripe-shaped opening 16W.
A striped electrode or wiring 17 is formed along (FIG. 13A, FIG. 19A). This electrode or wiring 17
Can be composed of a multilayer structure film formed by sequentially depositing, for example, a 30-nm-thick Ti film, a 50-nm-thick Pd, and a 100-nm-thick Ag, and further performing Ag plating thereon. . After that, at 400 ° C for 20 ~
Annealing was performed for 30 minutes.

【0216】次に、この実施例においては、ストライプ
状の電極ないしは配線17上に、それぞれこれらに沿っ
て導電線41、この実施例では金属ワイヤを接合し、こ
れの上に透明の接着剤21によって、透明基板42を接
合する(図19B)。電極ないしは配線17への導電線
41の接合は、半田付けによることができる。そして、
これら導電線41は、その一端もしくは両端を、電極な
いしは配線17よりそれぞれ長くして外方に導出する。
Next, in this embodiment, a conductive wire 41, in this embodiment, a metal wire is joined along the stripe-shaped electrodes or wirings 17 along these, respectively, and a transparent adhesive 21 is placed thereon. Thereby, the transparent substrate 42 is joined (FIG. 19B). The connection of the conductive line 41 to the electrode or the wiring 17 can be performed by soldering. And
One end or both ends of each of the conductive lines 41 is longer than the electrode or the wiring 17 and is led out.

【0217】その後、半導体基体11と透明基板42と
に、互いに引き離す外力を与える。このようにすると、
多孔質層12の脆弱な高多孔率層12Hもしくはその近
傍で半導体基体11と、エピタキシャル半導体膜13と
が分離され、透明基板42上に、エピタキシャル半導体
膜13が接合された薄膜半導体23が得られる(図20
A)。
Thereafter, an external force for separating the semiconductor substrate 11 and the transparent substrate 42 from each other is applied. This way,
The semiconductor substrate 11 and the epitaxial semiconductor film 13 are separated at or near the fragile high porosity layer 12H of the porous layer 12, and the thin film semiconductor 23 with the epitaxial semiconductor film 13 bonded to the transparent substrate 42 is obtained. (FIG. 20
A).

【0218】この場合、薄膜半導体23の裏面には、多
孔質層12が残存するが、これの上に銀ペーストを塗布
し、更に金属板を接合して他方の裏面電極24を構成す
る。このようにして、プリント基板20にp+ −p-
+ 構造の薄膜半導体23が形成された太陽電池が構成
される(図20B)。この金属電極24は、太陽電池裏
面の素子層保護膜としても機能する。
In this case, the porous layer 12 remains on the back surface of the thin-film semiconductor 23. A silver paste is applied on the porous layer 12, and a metal plate is further joined to form the other back electrode 24. In this manner, the printed circuit board 20 p + -p - -
A solar cell on which the thin film semiconductor 23 having the n + structure is formed (FIG. 20B). This metal electrode 24 also functions as an element layer protective film on the back surface of the solar cell.

【0219】このようにして形成した太陽電池は、受光
側電極ないしは配線17が、透明基板42によって覆わ
れているにもかかわらず、これからの電気的外部導出が
導電線41によってなされていることから、外部との電
気的接続が容易になされる。また、例えば上述の実施例
におけるように、エピタキシャル半導体膜13に対し、
すなわち太陽電池の活性部に対しそれぞれコンタクトさ
れた複数の各電極ないしは配線17からそれぞれ導電線
41の導出を行うようにしたことから、太陽電池の直列
抵抗を充分小とすることができる。
In the solar cell formed in this manner, the light-receiving-side electrode or wiring 17 is covered with the transparent substrate 42, but is electrically led to the outside by the conductive wire 41. The electrical connection with the outside is easily made. Further, for example, as in the above-described embodiment,
That is, since the conductive line 41 is led out from each of the plurality of electrodes or wirings 17 that are in contact with the active portion of the solar cell, the series resistance of the solar cell can be sufficiently reduced.

【0220】また、このように導電線41を外部に導出
したことから、複数の太陽電池を相互に接続する場合、
この接続を容易に行うことができる。次に、共通の基板
に複数の太陽電池を相互に接続して配列形成する場合の
実施例を説明する。
Further, since the conductive wire 41 is led out as described above, when a plurality of solar cells are connected to each other,
This connection can be easily made. Next, an embodiment in which a plurality of solar cells are connected to each other on a common substrate to form an array will be described.

【0221】〔実施例19〕図21および図22にこの
実施例の工程図を示すが、実施例18の図19Bの工程
までは実施例18と同様の工程を採ることから、この工
程までの実施例18と重複する工程の説明を省略する。
図21および図22において、図19および図20と対
応する部分には同一符号を付して重複説明を省略する。
[Embodiment 19] FIGS. 21 and 22 show process charts of this embodiment. Since the same steps as those of Embodiment 18 are employed up to the step of FIG. The description of the steps overlapping with those of the eighteenth embodiment will be omitted.
In FIGS. 21 and 22, parts corresponding to those in FIGS. 19 and 20 are denoted by the same reference numerals, and redundant description is omitted.

【0222】しかしながら、この実施例においては、そ
れぞれ図19Bで示したと同様の、表面に多孔質層12
が形成され、これの上にp+ −p- −n+ 構造のエピタ
キシャル半導体膜13が形成され、これの所定部に電極
ないしは配線17がコンタクトされ、これに導電線41
が接合された半導体基体11を複数個用意し、これら
を、それぞれ透明接着21によって共通の透明基板42
に接着する。この場合においても、各半導体基体11か
ら複数の導電線41の端部が外部に導出される(図21
A)。
However, in this embodiment, the surface of the porous layer 12 was the same as that shown in FIG. 19B.
Is formed thereon, and an epitaxial semiconductor film 13 having ap + -p -- n + structure is formed thereon. An electrode or wiring 17 is contacted to a predetermined portion of the epitaxial semiconductor film 13, and a conductive line 41 is
Are prepared, and a plurality of semiconductor substrates 11 to which a common transparent substrate 42
Glue to Also in this case, the ends of the plurality of conductive wires 41 are led out from each semiconductor substrate 11 (FIG. 21).
A).

【0223】その後、各半導体基体11と共通の透明基
板42とに、互いに引き離す方向の外力を与える。この
ようにすると、多孔質層12の脆弱な高多孔率層12H
もしくはその近傍で半導体基体11と、半導体膜13と
が分離され、共通の透明基板42上に、それぞれ半導体
膜13による薄膜半導体23が配列形成される(図21
B)。
Thereafter, an external force is applied to each of the semiconductor substrates 11 and the common transparent substrate 42 in a direction of separating them from each other. In this way, the fragile high porosity layer 12H of the porous layer 12 is formed.
Alternatively, the semiconductor substrate 11 and the semiconductor film 13 are separated in the vicinity thereof, and the thin film semiconductors 23 of the semiconductor films 13 are arranged and formed on the common transparent substrate 42 (FIG. 21).
B).

【0224】これら薄膜半導体23の各裏面には、多孔
質層12が残存するが、これの上に銀ペーストを塗布
し、更に金属板を接合して他方の裏面電極24を構成す
る。このようにして、共通の透明基板42上に、それぞ
れp+ −p- −n+ 構造の薄膜半導体23によって太陽
電池の活性部が形成され、受光面側電極ないしは配線1
7が形成され、裏面に電極24が形成された複数の太陽
電池素子Sが配列形成される(図21C)。
The porous layer 12 remains on the back surface of each of the thin film semiconductors 23. A silver paste is applied on the porous layer 12, and a metal plate is joined to form the other back electrode 24. In this manner, the active portion of the solar cell is formed on the common transparent substrate 42 by the thin film semiconductor 23 having the p + -p -- n + structure, and the light receiving surface side electrode or the wiring 1 is formed.
7 are formed, and a plurality of solar cell elements S having electrodes 24 formed on the back surface are arranged and formed (FIG. 21C).

【0225】そして、所要の電極24に、導電線41の
一端を半田付けし、各太陽電池素子間に樹脂等の絶縁材
43を充填して相互の絶縁を図る(図22A)。この場
合、絶縁材43外に相互に接続すべき太陽電池素子Sの
受光面側の導電線41の遊端を外部に導出し、この遊端
を例えば隣り合う太陽電池素子Sの裏面電極24に半田
付け等によって接続する。
Then, one end of the conductive wire 41 is soldered to a required electrode 24, and an insulating material 43 such as a resin is filled between the solar cell elements to achieve mutual insulation (FIG. 22A). In this case, the free end of the conductive wire 41 on the light receiving surface side of the solar cell element S to be mutually connected to the outside of the insulating material 43 is led out, and this free end is connected to, for example, the back electrode 24 of the adjacent solar cell element S. Connected by soldering or the like.

【0226】複数の相互に連結された太陽電池素子S
の、最前段と最終段の各導電線41の遊端を外部に導出
し、かつ透明基板42側を外部に露呈して、各太陽電池
Sを覆って保護絶縁層44を、樹脂モールド等によって
被覆する。このようにして複数の太陽電池素子Sが共通
の透明基板42上に配列され、相互に直列接続された太
陽電池を構成する(図22B)。この太陽電池に対する
太陽光等の入射光は、いうまでもなく透明基板42側か
らなされる。
A plurality of interconnected solar cell elements S
The free ends of the first and last conductive lines 41 are led out, and the transparent substrate 42 side is exposed to the outside to cover each solar cell S and form a protective insulating layer 44 by resin molding or the like. Cover. In this way, the plurality of solar cell elements S are arranged on the common transparent substrate 42, and constitute a solar cell connected in series with each other (FIG. 22B). Needless to say, incident light such as sunlight on the solar cell is emitted from the transparent substrate 42 side.

【0227】尚、上述した各例において、導電線41
は、金属ワイヤに限られるものではなく、例えば帯状金
属線等によって構成することもできる。
In each of the above examples, the conductive wire 41
Is not limited to a metal wire, and may be constituted by, for example, a strip-shaped metal wire.

【0228】また、透明基板42は、ガラス基板等の剛
性を有する基板によって構成することもできるし、樹脂
シートによるフレキシブル基板によって構成することも
できる。このようにフレキシブル基板によって構成する
場合は、太陽電池全体をフレキシブルに構成することが
できる。
The transparent substrate 42 can be formed of a rigid substrate such as a glass substrate or a flexible substrate formed of a resin sheet. In the case of using a flexible substrate as described above, the entire solar cell can be configured flexibly.

【0229】このようにして、太陽電池の製造を行う場
合、その受光面に透明基板が配置されているにも係わら
ず、導電線の導出を、各電極17からそれぞれ導出する
ことができるので、直列抵抗の低減化をはかることがで
きるものであり、またその導電線の接続は、薄膜太陽電
池として分離される前の、半導体基板11上に形成され
た状態の機械的に強固で、かつ安定した状態でなされる
ので、確実、容易に量産的に行うことができ、またこの
ように、導電線の導出により、複数の太陽電池を相互に
容易に接続することができる。
In the case where the solar cell is manufactured in this manner, the conductive wires can be led out from the respective electrodes 17 irrespective of the fact that the transparent substrate is disposed on the light receiving surface. The series resistance can be reduced, and the connection of the conductive line is mechanically strong and stable in a state formed on the semiconductor substrate 11 before being separated as a thin-film solar cell. In this state, the mass production can be performed reliably and easily, and a plurality of solar cells can be easily connected to each other by conducting the conductive wires.

【0230】図21および図22においては、2つの太
陽電池素子Sのみを示したが2以上配列接続できること
はいうまでもない。
In FIGS. 21 and 22, only two solar cell elements S are shown, but it goes without saying that two or more solar cell elements S can be arranged and connected.

【0231】また、太陽電池においてその薄膜半導体の
裏面に多孔質層12が残っている場合、この多孔質層1
2は、半導体基体11が高不純物濃度である場合、これ
も高不純物濃度であることから光起電力を吸収する不都
合がある場合は、これを例えばエッチングによって除去
することができる。次に、本発明による発光素子の製造
方法の実施例を説明する。
When the porous layer 12 is left on the back surface of the thin film semiconductor in the solar cell, the porous layer 1
2. If the semiconductor substrate 11 has a high impurity concentration, and if the semiconductor substrate 11 also has a high impurity concentration and there is a problem of absorbing photovoltaic power, it can be removed by, for example, etching. Next, an embodiment of a method for manufacturing a light emitting device according to the present invention will be described.

【0232】〔実施例20〕図25〜図28を参照して
説明する。この実施例においては、p型のSi単結晶半
導体基体11を用意した(図25A)。その一主面にn
型の不純物のリンを拡散してn型半導体層101を形成
した(図25B)。
[Embodiment 20] Description will be made with reference to FIGS. In this example, a p-type Si single crystal semiconductor substrate 11 was prepared (FIG. 25A). One of the main faces is n
The n-type semiconductor layer 101 was formed by diffusing the phosphorus of the type impurity (FIG. 25B).

【0233】図1の陽極化成装置を用いて、光照射の下
で、50mA/cm2 、30分間の通電を行って陽極化
成を行って、半導体層101の表面に、多孔率が比較的
高い第1の高多孔率層12H1 を形成した(図25
C)。次に、光照射を行うことなく、7mA/cm2
10分間の通電による陽極化成を行って中間多孔率12
Mを半導体層101を横切る深さに形成した(図25
D)。次に、同様に光照射することなく、200mA/
cm2 、7秒間の陽極化成を行って分離層となる第2の
高多孔率層12H2 を中間多孔率層12M内に形成した
(図25E)。
Using the anodizing apparatus shown in FIG. 1, anodizing is performed by applying a current of 50 mA / cm 2 for 30 minutes under light irradiation, and the surface of the semiconductor layer 101 has a relatively high porosity. to form a first high porosity layer 12H 1 (FIG. 25
C). Next, 7 mA / cm 2 ,
Anodization was performed by applying a current for 10 minutes to obtain an intermediate porosity of 12
M is formed to a depth that crosses the semiconductor layer 101 (FIG. 25).
D). Next, similarly, 200 mA /
forming cm 2, 7 seconds anodizing the performed second as a separating layer of high porosity layer 12H 2 to intermediate porosity layer 12M (Fig. 25E).

【0234】表面の高多孔率層12H1 上に、例えば図
26において紙面と直交する方向に延在するストライプ
状の電極102を例えばAu蒸着によって平行に配列形
成した(図26A)。基体11の電極102を形成した
面に、透明の接着剤103を塗布し(図26B)、透明
基板104を貼着する(図26C)。
[0234] On the high porosity layer 12H 1 on the surface, and parallel arrangement formed by the stripe electrodes 102, for example, Au deposition extending in a direction perpendicular to the paper surface in FIG. 26 for example (FIG. 26A). A transparent adhesive 103 is applied to the surface of the base 11 on which the electrodes 102 are formed (FIG. 26B), and a transparent substrate 104 is attached (FIG. 26C).

【0235】次に、第2の高多孔率層12H2 を分離層
として、半導体基体11の透明基板104が接合された
表面側を、基体11から分離して発光素子基板111を
構成する(図26D)。このようにして構成された基板
111は、p型半導体基体11の多孔質化による中間多
孔率層12Mによって形成されたp型の半導体層105
と、これの上に形成されたn型の半導体層101の表面
に形成されたp型の高多孔率層12H1 とによるp−n
接合を有する。
Next, using the second high porosity layer 12H 2 as a separation layer, the surface of the semiconductor substrate 11 to which the transparent substrate 104 is bonded is separated from the substrate 11 to form the light emitting element substrate 111 (FIG. 26D). The substrate 111 thus configured is a p-type semiconductor layer 105 formed by the intermediate porosity layer 12M obtained by making the p-type semiconductor substrate 11 porous.
When, p-n by the high porosity layer 12H 1 of p-type formed in the formed n-type surface of the semiconductor layer 101 on top of this
With bonding.

【0236】基板111の裏面(分離面)に、ストライ
プ状の電極102と対向して同様に例えばAu蒸着層に
よるストライプ状の裏面の電極106を形成する(図2
7A)。基板111の電極106の形成面に透明の接着
剤103を塗布し(図27B)、透明基板104を接合
する(図27C)。基板111を、例えば各対向電極1
02および106毎に分断し(図28A)、目的とする
発光素子107を得る(図28B)。このようにして構
成した発光素子いわゆるELは、図28Bに矢印で示す
ように、発光がなされるが、その主たる発光部は、高多
孔率層12H1 となり、その発光効率は高い。これはそ
の活性層が、充分薄く形成される高多孔率層12H
よって超格子構造が構成されることによる。上述の実施
例においては、半導体層101を不純物の拡散によって
形成した場合であるが、これを不純物のイオン注入によ
るか、エピタキシャル成長半導体層によって構成すると
か固相成長、CVD等によって形成することもできる。
また、半導体層101は全面的に形成する場合に限ら
ず、選択的拡散、イオン注入等によって所定部分に形成
することもできる。また半導体基体11は、n型とする
こともでき、高抵抗基体を用いることによって発光効率
を高めることができる。また、基板111を酸素雰囲気
中で熱酸化してから分離するときは、発光波長のブルー
シフトすなわち短波長化を図ることができる。
On the back surface (separation surface) of the substrate 111, a stripe-shaped back surface electrode 106 of, for example, an Au vapor-deposited layer is formed similarly to the stripe-shaped electrode 102 (FIG. 2).
7A). The transparent adhesive 103 is applied to the surface of the substrate 111 on which the electrodes 106 are formed (FIG. 27B), and the transparent substrate 104 is joined (FIG. 27C). The substrate 111 is, for example,
The target light-emitting element 107 is obtained (FIG. 28B). Thus the light emitting element constituted by a so-called EL, as indicated by the arrows in FIG. 28B, although light is emitted, the main emission unit, the high porosity layer 12H 1, and the its luminous efficiency is high. This the active layer, due to the fact that the superlattice structure is composed of high porosity layer 12H 1 is sufficiently thin. In the above embodiment, the semiconductor layer 101 is formed by diffusion of an impurity. However, the semiconductor layer 101 can be formed by ion implantation of an impurity, by an epitaxially grown semiconductor layer, by solid phase growth, CVD, or the like. .
The semiconductor layer 101 is not limited to being formed over the entire surface, but may be formed at a predetermined portion by selective diffusion, ion implantation, or the like. In addition, the semiconductor substrate 11 can be an n-type, and the luminous efficiency can be increased by using a high-resistance substrate. Further, when the substrate 111 is separated after being thermally oxidized in an oxygen atmosphere, a blue shift of an emission wavelength, that is, a shorter wavelength can be achieved.

【0237】尚、上述した各例においては半導体膜3の
半導体基体11からの剥離を、互いに引き離す外力を与
えて剥離した場合であるが、或る場合は超音波振動によ
って剥離することができる。
In each of the above-described examples, the semiconductor film 3 is separated from the semiconductor substrate 11 by applying an external force to separate the semiconductor film 3 from each other. In some cases, the semiconductor film 3 can be separated by ultrasonic vibration.

【0238】上述した各例において陽極化成において、
大電流通電、長時間通電等によって半導体例えばSiの
基体側からの剥離が生じ、このSiくずが電解液槽に付
着する場合がある。この場合は、基体11をとり出して
後、電解液に換えて槽内にフッ硝酸を注入することによ
って不要なSi等の半導体くずをエッチング除去するこ
とができる。また、上述した各例では陽極化成を行う装
置としては、図2の2槽構造を用いた場合であるが、図
29で説明した単槽構造の陽極化成装置を用いることが
できる。
In each of the above examples, in the anodization,
When a large current is applied or a long time is applied, a semiconductor, for example, Si may be separated from the substrate side, and this Si dust may adhere to the electrolytic solution tank. In this case, unnecessary semiconductor chips such as Si can be removed by etching by injecting hydrofluoric nitric acid into the tank instead of the electrolytic solution after the substrate 11 is taken out. In each of the above-described examples, the two-tank structure shown in FIG. 2 is used as an anodizing apparatus. However, the anodizing apparatus having a single-tank structure described with reference to FIG. 29 can be used.

【0239】また、上述した各例では、半導体膜13を
エピタキシャル成長によって形成した場合であるが、前
述したように、多結晶層、非晶質層、さらにあるいはこ
れらの混在によって形成することもできるものである。
また、半導体膜13として、シリコンSi膜を成膜する
場合、表面平滑性にすぐれたSi膜を得るにはSi供給
の原料ガスとしては塩素系ガスのSiCl,SiH
Cl3 ,Si2 2 Cl2 等による成膜が好ましく、例
えば太陽電池におけるよう受光効率を高めるために表面
に微細凹凸を発生させるには、半導体膜の成膜に先立っ
てHClによるエッチングを行って後、シラン系ガスS
iH4 ,S2 6 等によるせいまくを行うことが好まし
い。
In each of the examples described above, the semiconductor film 13 is formed by epitaxial growth. However, as described above, the semiconductor film 13 can be formed by a polycrystalline layer, an amorphous layer, or a mixture of these. It is.
When a silicon Si film is formed as the semiconductor film 13, a chlorine-based gas such as SiCl 4 or SiH is used as a source gas for supplying Si in order to obtain a Si film having excellent surface smoothness.
Film formation by Cl 3 , Si 2 H 2 Cl 2 or the like is preferable. For example, in order to generate fine irregularities on the surface in order to increase the light receiving efficiency as in a solar cell, etching with HCl is performed before forming the semiconductor film. After that, the silane-based gas S
It is preferable to perform damping by iH 4 , S 2 H 6, or the like.

【0240】上述した本発明製造方法によれば、半導体
基体は、表面に多孔質層を形成し、これの上に半導体の
成膜を行って、これを剥離するので半導体基体は多孔質
化された厚さだけが消耗されるものであるが、上述した
半導体膜の形成および剥離の後は、半導体基体表面を研
磨することによって、再び多孔質層の形成、半導体膜の
形成、剥離を繰り返すことができ、その繰り返し使用が
可能であることから、安価に製造できる。また、半導体
基体の繰り返し使用によって、これが薄くなった場合に
は、この半導体基体自体によって薄膜半導体として用い
ることができ、例えば太陽電池の製造もできるものであ
る。したがって、半導体基体は、最終的に無効となるこ
となく、殆ど無駄なく使用ができることから、これによ
ってもコストの低減化をはかることができる。
According to the manufacturing method of the present invention described above, the semiconductor substrate has a porous layer formed on the surface, a semiconductor film is formed thereon, and the semiconductor layer is peeled off. However, after the above-described formation and peeling of the semiconductor film, the formation of the porous layer, the formation and peeling of the semiconductor film are repeated again by polishing the surface of the semiconductor substrate. And can be used at low cost because it can be used repeatedly. If the semiconductor substrate is thinned by repeated use, the semiconductor substrate itself can be used as a thin film semiconductor, and for example, a solar cell can be manufactured. Therefore, since the semiconductor substrate can be used almost without waste without being finally invalidated, the cost can be reduced.

【0241】また、薄膜半導体、太陽電池を製造するこ
とによって厚さが減少した半導体基体に対し、この減少
した厚さに見合った厚さの半導体膜の成膜を行って、上
述した薄膜太陽電池の製造を繰返し行うようにすること
によって、永久的に同一の半導体基体の使用が可能とな
るので、更に低コスト、低エネルギーで太陽電池を製造
することができる。
In addition, a semiconductor film having a thickness commensurate with the reduced thickness is formed on a semiconductor substrate having a reduced thickness by manufacturing a thin film semiconductor or a solar cell. By repeatedly manufacturing the solar cell, the same semiconductor substrate can be permanently used, so that the solar cell can be manufactured at lower cost and lower energy.

【0242】また、本発明製造方法によれば、半導体膜
上にプリント基板などの支持基板を接合して基板と半導
体膜とを一体化させた後、基板をエピタキシャル半導体
膜と共に、半導体基体から剥離する方法を採ることがで
きるので、この基板の種類には制限はなく、金属板、セ
ラミック、ガラス、樹脂等、従来からの半導体技術の常
識では到底考えられなかったような基板上に薄膜単結晶
形成するとか、太陽電池を形成できる。
According to the manufacturing method of the present invention, after a supporting substrate such as a printed board is joined to the semiconductor film to integrate the substrate and the semiconductor film, the substrate is peeled off from the semiconductor substrate together with the epitaxial semiconductor film. There is no limitation on the type of the substrate, and a thin film single crystal can be formed on a substrate such as a metal plate, ceramic, glass, resin, etc., which has never been considered by common sense of conventional semiconductor technology. Or a solar cell can be formed.

【0243】また、単に単一多孔率を有する多孔質層上
に半導体層をエピタキシャル成長させる方法による場合
は、その半導体膜の結晶性を良好にするには、結晶成長
の核となる多孔質層の多孔率を小さくする必要があるこ
とから、陽極化成に当たってち、電流密度を低くして、
電解溶液のHF混合比を多くする必要がある。ところ
が、このように、多孔率を低くすると、多孔質層が硬く
なり、エピタキシャル半導体膜の分離が難しくなる。そ
こで、分離強度を弱くするために多孔率を上げようと、
例えば陽極化成の条件のうち、電流密度を高くして、電
解溶液のHF混合比を少なくすると、この場合は分離は
容易になるが、エピタキシャル半導体膜の結晶性が極端
に悪くなる。ところが前述したようには、多孔質層の表
面部分の多孔率を小さくして、多孔質層内部の多孔率が
大きいという2面性の性質をもつ多孔質層を形成するこ
とにより、多孔質層上にエピタキシャル半導体膜を良好
に形成でき、しかも、エピタキシャル半導体膜を容易に
分離できる。例えば、超音波により容易に分離させるこ
とができる程度の弱い多孔質層を形成することも可能で
ある。
In the case where a semiconductor layer is simply epitaxially grown on a porous layer having a single porosity, a porous layer serving as a nucleus for crystal growth is required to improve the crystallinity of the semiconductor film. Since it is necessary to reduce the porosity of, the current density is reduced after anodizing,
It is necessary to increase the HF mixture ratio of the electrolytic solution. However, when the porosity is reduced as described above, the porous layer becomes hard, and it becomes difficult to separate the epitaxial semiconductor film. So, in order to increase the porosity to weaken the separation strength,
For example, when the current density is increased and the HF mixture ratio of the electrolytic solution is reduced among the anodization conditions, in this case, separation is facilitated, but crystallinity of the epitaxial semiconductor film is extremely deteriorated. However, as described above, by reducing the porosity of the surface portion of the porous layer and forming a porous layer having a two-sided property that the porosity inside the porous layer is large, the porous layer is formed. An epitaxial semiconductor film can be favorably formed thereon, and the epitaxial semiconductor film can be easily separated. For example, it is also possible to form a weak porous layer that can be easily separated by ultrasonic waves.

【0244】また、多孔質層に形成する高多孔率層は、
多孔率が大きいほど剥離が容易になるが、歪みが大き
く、その影響が多孔質層の表面層にまで及ぼしてしま
う。このため、表面層に亀裂が生じることもある。ま
た、エピタキシャル成長を行う際、エピタキシャル半導
体膜に欠陥を生じさせる原因となる。これに対し、前述
したように、多孔率の非常に高い層と多孔率の低い表面
層との間に、これらの層から発生する歪みを緩和するバ
ッファー層として、表面層よりやや多孔率の高い中間多
孔率層を形成することにより、剥離が容易で良質のエピ
タキシャル半導体膜を形成できる。
The high porosity layer formed on the porous layer is
The larger the porosity, the easier the peeling is, but the larger the strain, and the influence is exerted on the surface layer of the porous layer. For this reason, cracks may occur in the surface layer. In addition, when performing epitaxial growth, it causes defects in the epitaxial semiconductor film. In contrast, as described above, between the very high porosity layer and the low porosity surface layer, as a buffer layer to alleviate the strain generated from these layers, a slightly higher porosity than the surface layer By forming the intermediate porosity layer, a high-quality epitaxial semiconductor film that can be easily peeled off can be formed.

【0245】また、本発明によれば高電流密度での陽極
化成において、電流を間欠的に流すことにより、多孔質
層に高多孔率層を半導体基板側界面またはその近傍に形
成することができるため、表面と剥離層となる高多孔質
層とを最大限に離間させることができ、そのためバッフ
ァー層を薄くでき、その分多孔質層の厚さを減らし、半
導体基体の厚さ減方向の消費を少なくすることができ、
コストを更に低下させることが可能となる。
Further, according to the present invention, in anodization at a high current density, a current can be intermittently passed to form a high porosity layer on the porous layer at the semiconductor substrate side interface or in the vicinity thereof. Therefore, the surface and the highly porous layer serving as the release layer can be separated to the maximum, so that the buffer layer can be made thinner, and the thickness of the porous layer can be reduced by that much, and the consumption of the semiconductor substrate in the thickness decreasing direction can be reduced. Can be reduced,
The cost can be further reduced.

【0246】また、本発明方法において、低電流密度で
の陽極化成において、電流を漸次増大させることによ
り、多孔質層の表面層と剥離層との間のバッファー層の
多孔率を内部に行くに従い漸次増大させるように形成す
るときは、バッファー層の機能を更に良好にすることが
できる。
Further, in the method of the present invention, in the anodization at a low current density, the current is gradually increased so that the porosity of the buffer layer between the surface layer of the porous layer and the release layer increases as going inside. When formed so as to increase gradually, the function of the buffer layer can be further improved.

【0247】また、陽極化成を、フッ化水素とエタノー
ルを含有する電解溶液、あるいは、フッ化水素とメタノ
ールの混合液中で行うことにより、多孔質層を容易に形
成することができる。この場合、陽極化成の電流密度を
変える際に、この電解溶液の組成も変えることにより、
多孔率の調整範囲が更に大きくなる。
The porous layer can be easily formed by performing anodization in an electrolytic solution containing hydrogen fluoride and ethanol or a mixed solution of hydrogen fluoride and methanol. In this case, when changing the current density of anodization, by changing the composition of this electrolytic solution,
The adjustment range of the porosity is further increased.

【0248】また、陽極化成中に光を照射することによ
る、多孔質層の表面の凹凸の発生が著しくなり、エピタ
キシャル半導体膜の結晶性が悪くなるが、上述の実施例
におけるように、陽極化成を暗所で行うことにより、こ
の凹凸を軽減ないしは回避できて、良好な結晶性を有す
るエピタキシャル半導体膜を形成することができる。
[0248] Irradiation of light during the anodization significantly causes irregularities on the surface of the porous layer, thereby deteriorating the crystallinity of the epitaxial semiconductor film. In a dark place, the unevenness can be reduced or avoided, and an epitaxial semiconductor film having good crystallinity can be formed.

【0249】また、多孔質層を形成した後、水素ガス雰
囲気中で加熱することにより、多孔質層の表面層の表面
はなめらかになり、良好な結晶性を有するエピタキシャ
ル半導体膜を形成することができた。また、多孔質層を
形成した後、水素ガス雰囲気中での加熱工程の前に、多
孔質層を熱酸化することにより、多孔質層の内部が酸化
されるので、次工程の水素中アニールを施しても、多孔
質層には大きな構造変化が生じ難くなり、多孔質層の表
面に内部からの歪みが伝わり難くなるため、結晶性の良
好なエピタキシャル半導体膜を形成することができる。
By heating in a hydrogen gas atmosphere after the formation of the porous layer, the surface of the surface layer of the porous layer becomes smooth, and an epitaxial semiconductor film having good crystallinity can be formed. did it. Also, after the porous layer is formed, before the heating step in a hydrogen gas atmosphere, the inside of the porous layer is oxidized by thermally oxidizing the porous layer. Even if it is applied, since a large structural change hardly occurs in the porous layer and distortion from inside is hardly transmitted to the surface of the porous layer, an epitaxial semiconductor film having good crystallinity can be formed.

【0250】更に、半導体基体として、シリコンの単結
晶を用いることにより、太陽電池に用いる単結晶シリコ
ン薄板を製造することができる。更に、半導体基体とし
て、ホウ素を高濃度にドープしたものは、陽極化成時
に、結晶状態を維持したまま多孔質化がなされるので、
良質のエピタキシャル半導体膜を形成できる。
Further, by using a single crystal of silicon as the semiconductor substrate, a single crystal silicon thin plate used for a solar cell can be manufactured. Furthermore, as a semiconductor substrate, one doped with boron at a high concentration is made porous while maintaining a crystalline state during anodization,
A high quality epitaxial semiconductor film can be formed.

【0251】また、本発明製造方法によれば、多孔質層
の表面に2層以上の半導体膜を例えばエピタキシャル成
長させて、例えば太陽電池などを容易に製造することが
できる。
According to the manufacturing method of the present invention, for example, a solar cell can be easily manufactured by, for example, epitaxially growing two or more semiconductor films on the surface of the porous layer.

【0252】また、例えば太陽電池を製造する場合にお
いて、この複層エピタキシャル半導体膜の表面に絶縁膜
を形成し、更にその上に電極を形成することにより、エ
ピタキシャル半導体膜との界面でのキャリア発生や再結
合を極力少なくしつつ、エピタキシャル半導体膜から電
流を取り出すことができる。
In the case of manufacturing a solar cell, for example, an insulating film is formed on the surface of the multilayer epitaxial semiconductor film, and an electrode is further formed thereon, thereby generating carriers at the interface with the epitaxial semiconductor film. Current can be extracted from the epitaxial semiconductor film while minimizing recombination and recombination.

【0253】また、本発明方法によれば太陽電池の電極
面に透明プリント基板を接着することにより、太陽電池
用の回路の配線を施した基板と太陽電池とを一体化する
ことができ、従来からの半導体技術の領域では到底考え
られなかったようなプリント基板と薄膜単結晶太陽電池
との一体化を容易にできる。
Further, according to the method of the present invention, by bonding a transparent printed circuit board to the electrode surface of a solar cell, the substrate on which the circuit for the solar cell is wired can be integrated with the solar cell. The integration of a printed circuit board and a thin-film single-crystal solar cell, which has never been considered in the field of semiconductor technology, can be facilitated.

【0254】また本発明によって製造された太陽電池
は、例えば単結晶Siをエピタキシャル半導体膜として
薄く、すなわちフレキシブルに形成できるので、支持基
板等の選定によって或る程度柔軟性を有する太陽電池と
することができる。そのため、ガラス表面に形成した太
陽電池付き窓ガラスや、ソーラーカーの屋根などに設置
することが可能である。
The solar cell manufactured according to the present invention can be formed thinly, that is, flexibly, by using, for example, single crystal Si as an epitaxial semiconductor film. Therefore, a solar cell having a certain degree of flexibility can be obtained by selecting a supporting substrate and the like. Can be. Therefore, it can be installed on a window glass with a solar cell formed on a glass surface, a roof of a solar car, or the like.

【0255】また、光電変換効率に優れた単結晶である
ため、単位面積当たりの発電量が従来のアモルファスシ
リコンより優れている。しかも、低エネルギーで製造さ
れているので、エネルギー回収年数も大幅に短縮するこ
とができる。
Further, since the single crystal is excellent in photoelectric conversion efficiency, the amount of power generation per unit area is superior to that of conventional amorphous silicon. Moreover, since it is manufactured with low energy, the years of energy recovery can be greatly reduced.

【0256】[0256]

【発明の効果】上述した本発明の薄膜半導体の製造方法
によれば、大面積の薄膜半導体を容易かつ安価に製造で
きる。また、結晶性にすぐれた薄膜半導体を容易にかつ
安価に製造することができる。また、本発明の太陽電池
に製造方法によれば、大面積の結晶性にすぐれ、かつ充
分薄い、したがって高効率の太陽電池を安価に製造する
ことができる。そしてこのようにコストの低廉化によっ
てエネルギー回収年数の短縮化がなされる。
According to the method for manufacturing a thin film semiconductor of the present invention described above, a large area thin film semiconductor can be manufactured easily and at low cost. Further, a thin film semiconductor having excellent crystallinity can be easily and inexpensively manufactured. Further, according to the method for manufacturing a solar cell of the present invention, a highly efficient solar cell having excellent crystallinity in a large area and being sufficiently thin can be manufactured at low cost. Thus, the cost reduction results in a shortened energy recovery life.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明方法を実施する陽極化成装置の一例の構
成図である。
FIG. 1 is a configuration diagram of an example of an anodizing apparatus for performing a method of the present invention.

【図2】本発明方法の一実施例の工程図(その1)であ
る。A〜Cは、その各工程の断面図である。
FIG. 2 is a process diagram (part 1) of one embodiment of the method of the present invention. A to C are cross-sectional views of each step.

【図3】本発明方法の一実施例の工程図(その2)であ
る。A〜Dは、その各工程の断面図である。
FIG. 3 is a process diagram (part 2) of one embodiment of the method of the present invention. A to D are cross-sectional views of the respective steps.

【図4】本発明方法の他の実施例の工程図(その1)で
ある。A〜Cは、その各工程の断面図である。
FIG. 4 is a process chart (part 1) of another embodiment of the method of the present invention. A to C are cross-sectional views of each step.

【図5】本発明方法の他の実施例の工程図(その2)で
ある。AおよびBは、その各工程の断面図である。
FIG. 5 is a process diagram (part 2) of another embodiment of the method of the present invention. A and B are cross-sectional views of the respective steps.

【図6】本発明方法の他の実施例の工程図(その1)で
ある。A〜Eは、その各工程の断面図である。
FIG. 6 is a process chart (1) of another embodiment of the method of the present invention. AE are cross-sectional views of each step.

【図7】本発明方法の他の実施例の工程図(その2)で
ある。AおよびBは、その各工程の断面図である。
FIG. 7 is a process diagram (part 2) of another embodiment of the method of the present invention. A and B are cross-sectional views of the respective steps.

【図8】本発明方法の他の実施例の工程図である。A〜
Fは、その各工程の断面図である。
FIG. 8 is a process chart of another embodiment of the method of the present invention. A ~
F is a cross-sectional view of each step.

【図9】本発明方法の他の実施例の工程図(その1)で
ある。A〜Dは、その各工程の断面図である。
FIG. 9 is a process chart (part 1) of another embodiment of the method of the present invention. A to D are cross-sectional views of the respective steps.

【図10】本発明方法の他の実施例の工程図(その2)
である。A〜Dは、その各工程の断面図である。
FIG. 10 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A to D are cross-sectional views of the respective steps.

【図11】本発明方法の他の実施例の工程図(その1)
である。AおよびBは、その各工程の断面図である。
FIG. 11 is a process chart of another embodiment of the method of the present invention (part 1).
It is. A and B are cross-sectional views of the respective steps.

【図12】本発明方法の他の実施例の工程図(その2)
である。AおよびBは、その各工程の断面図である。
FIG. 12 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A and B are cross-sectional views of the respective steps.

【図13】本発明方法の他の実施例の工程図(その3)
である。AおよびBは、その各工程の断面図である。
FIG. 13 is a process chart of another embodiment of the method of the present invention (part 3).
It is. A and B are cross-sectional views of the respective steps.

【図14】本発明方法の他の実施例の工程図(その4)
である。AおよびBは、その各工程の断面図である。
FIG. 14 is a process chart of another embodiment of the method of the present invention (part 4).
It is. A and B are cross-sectional views of the respective steps.

【図15】本発明方法の他の実施例の工程図(その1)
である。A〜Dは、その各工程の断面図である。
FIG. 15 is a process chart of another embodiment of the method of the present invention (part 1).
It is. A to D are cross-sectional views of the respective steps.

【図16】本発明方法の他の実施例の工程図(その2)
である。AおよびBは、その各工程の断面図である。
FIG. 16 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A and B are cross-sectional views of the respective steps.

【図17】本発明方法の他の実施例の工程図である。A
〜Eは、その各工程の断面図である。
FIG. 17 is a process chart of another embodiment of the method of the present invention. A
1 to E are cross-sectional views of the respective steps.

【図18】本発明方法の他の実施例の工程図である。A
〜Eは、その各工程の断面図である。
FIG. 18 is a process chart of another embodiment of the method of the present invention. A
1 to E are cross-sectional views of the respective steps.

【図19】本発明方法の他の実施例の工程図(その1)
である。AおよびBは、その各工程の断面図である。
FIG. 19 is a process chart of another embodiment of the method of the present invention (part 1).
It is. A and B are cross-sectional views of the respective steps.

【図20】本発明方法の他の実施例の工程図(その2)
である。AおよびBは、その各工程の断面図である。
FIG. 20 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A and B are cross-sectional views of the respective steps.

【図21】本発明方法の他の実施例の工程図(その1)
である。A〜Cは、その各工程の断面図である。
FIG. 21 is a process chart of another embodiment of the method of the present invention (part 1).
It is. A to C are cross-sectional views of each step.

【図22】本発明方法の他の実施例の工程図(その2)
である。AおよびBは、その各工程の断面図である。
FIG. 22 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A and B are cross-sectional views of the respective steps.

【図23】本発明方法における多孔質層の加熱処理前の
要部の顕微鏡写真の模式図である。
FIG. 23 is a schematic view of a micrograph of a main part of a porous layer before heat treatment in the method of the present invention.

【図24】本発明方法における多孔質層の加熱処理後の
要部の顕微鏡写真の模式図である。
FIG. 24 is a schematic view of a micrograph of a main part after heat treatment of a porous layer in the method of the present invention.

【図25】本発明方法の他の実施例の工程図(その1)
である。A〜Eは、それぞれその各工程の断面図であ
る。
FIG. 25 is a process chart of another embodiment of the method of the present invention (part 1).
It is. A to E are cross-sectional views of the respective steps.

【図26】本発明方法の他の実施例の工程図(その2)
である。A〜Dは、それぞれその各工程の断面図であ
る。
FIG. 26 is a process chart of another embodiment of the method of the present invention (part 2).
It is. A to D are cross-sectional views of the respective steps.

【図27】本発明方法の他の実施例の工程図(その3)
である。A〜Cは、それぞれその各工程の断面図であ
る。
FIG. 27 is a process chart of another embodiment of the method of the present invention (part 3).
It is. A to C are cross-sectional views of the respective steps.

【図28】本発明方法の他の実施例の工程図(その4)
である。AおよびBは、それぞれその各工程の断面図で
ある。
FIG. 28 is a process chart of another embodiment of the method of the present invention (part 4).
It is. A and B are cross-sectional views of each of the steps.

【図29】本発明方法を実施する陽極化成装置の他の例
の構成図である。
FIG. 29 is a configuration diagram of another example of the anodizing apparatus for performing the method of the present invention.

【符号の説明】[Explanation of symbols]

11 半導体基体、12 多孔質層、12M,12
1 ,12M2 中間多孔率層、12H 高多孔率層、
12H1 第1の高多孔率層、12H2 第2の高多孔
率層、13 半導体膜、131 第1の半導体膜、13
2 第2の半導体膜、133 第3の半導体膜、14,
103 接着剤、15 支持基板、16 絶縁膜、16
W 開口、23 薄膜半導体、17 電極ないしは配
線、18 透明基板、19 配線、20 プリント基
板、21 接着剤、23 薄膜半導体、24 電極、4
1 導電線、42 透明基板、43 絶縁材、44 保
護絶縁層、101,105 半導体層、102,106
電極、107 発光素子
Reference Signs List 11 semiconductor substrate, 12 porous layer, 12M, 12
M 1 , 12M 2 middle porosity layer, 12H high porosity layer,
12H 1 first high porosity layer, 12H 2 second high porosity layer, 13 semiconductor film, 131 first semiconductor film, 13
2 second semiconductor film, 133 third semiconductor film, 14,
103 adhesive, 15 support substrate, 16 insulating film, 16
W opening, 23 thin film semiconductor, 17 electrodes or wiring, 18 transparent substrate, 19 wiring, 20 printed circuit board, 21 adhesive, 23 thin film semiconductor, 24 electrodes, 4
1 conductive wire, 42 transparent substrate, 43 insulating material, 44 protective insulating layer, 101, 105 semiconductor layer, 102, 106
Electrode, 107 light emitting element

Claims (31)

【特許請求の範囲】[Claims] 【請求項1】 半導体基体表面を変化させて多孔率が異
なる2層以上の層から構成される多孔質層を形成する工
程と、 該多孔質層の表面に半導体膜を成長させる工程と、 該半導体膜を上記多孔質層を介して半導体基体から剥離
する工程とを有することを特徴とする薄膜半導体の製造
方法。
A step of forming a porous layer composed of two or more layers having different porosity by changing a surface of a semiconductor substrate; a step of growing a semiconductor film on a surface of the porous layer; Separating the semiconductor film from the semiconductor substrate via the porous layer.
【請求項2】 半導体基体表面を変化させて第1の多孔
質層を形成する工程と、 該第1の多孔質層内または該第1の多孔質層と半導体基
体との界面に、上記第1の多孔質層より多孔率の高い第
2の多孔質層を形成する工程と、 上記第1の多孔質層の表面に半導体膜を成膜する工程
と、 該半導体膜を上記第2の多孔質層を介して上記半導体基
体から剥離する工程とを有することを特徴とする薄膜半
導体の形成方法。
A step of forming a first porous layer by changing a surface of the semiconductor substrate; and forming the first porous layer in the first porous layer or at an interface between the first porous layer and the semiconductor substrate. Forming a second porous layer having a higher porosity than the first porous layer; forming a semiconductor film on the surface of the first porous layer; Separating the semiconductor substrate from the semiconductor substrate via the porous layer.
【請求項3】 上記半導体膜がエピタキシャル成長膜で
あることを特徴とする請求項1に記載の薄膜半導体の製
造方法。
3. The method according to claim 1, wherein the semiconductor film is an epitaxially grown film.
【請求項4】 上記半導体膜がエピタキシャル成長膜で
あることを特徴とする請求項2に記載の薄膜半導体の形
成方法。
4. The method according to claim 2, wherein said semiconductor film is an epitaxially grown film.
【請求項5】 上記多孔質層の形成工程において、 表面に多孔率が低い層を形成し、 半導体基体に近い内部側に多孔率が高い層を形成するこ
とを特徴とする請求項1に記載の薄膜半導体の製造方
法。
5. The method according to claim 1, wherein in the step of forming the porous layer, a layer having a low porosity is formed on the surface, and a layer having a high porosity is formed on the inner side near the semiconductor substrate. Method of manufacturing a thin film semiconductor.
【請求項6】 上記多孔質層の形成工程において、 多孔率が低い表面層と、該表面層と半導体基体との間に
多孔率が上記表面層より高い中間多孔率層と、該中間多
孔率層内もしくは該中間多孔率層と半導体基体との界面
に、上記中間多孔率層より高い多孔率を有する高多孔率
層とを形成することを特徴とする請求項1に記載の薄膜
半導体の製造方法。
6. In the step of forming the porous layer, a surface layer having a low porosity; an intermediate porosity layer having a higher porosity than the surface layer between the surface layer and the semiconductor substrate; 2. The thin film semiconductor according to claim 1, wherein a high porosity layer having a higher porosity than the intermediate porosity layer is formed in the layer or at an interface between the intermediate porosity layer and the semiconductor substrate. Method.
【請求項7】 上記多孔質層の形成工程が、 上記半導体基体表面を陽極化成することによって上記多
孔質層を形成する陽極化成工程であることを特徴とする
請求項1に記載の薄膜半導体の製造方法。
7. The thin film semiconductor according to claim 1, wherein the step of forming the porous layer is an anodizing step of forming the porous layer by anodizing the surface of the semiconductor substrate. Production method.
【請求項8】 上記多孔質層の形成工程が、 上記半導体基体表面を低電流密度で陽極化成する工程
と、 その後、高電流密度で陽極化成する工程とによることを
特徴とする請求項1に記載の薄膜半導体の製造方法。
8. The method according to claim 1, wherein the step of forming the porous layer includes a step of anodizing the surface of the semiconductor substrate at a low current density, and a step of subsequently anodizing the surface of the semiconductor substrate at a high current density. The manufacturing method of the thin film semiconductor according to the above.
【請求項9】 上記多孔質層の形成工程が、 上記半導体基体表面を低電流密度で陽極化成する工程
と、 該低電流密度よりも高い中間低電流密度で陽極化成する
工程と、 高電流密度で陽極化成する工程とによることを特徴とす
る請求項1に記載の薄膜半導体の製造方法。
9. The step of forming the porous layer includes: a step of anodizing the surface of the semiconductor substrate at a low current density; a step of anodizing at an intermediate low current density higher than the low current density; 2. The method of manufacturing a thin film semiconductor according to claim 1, wherein:
【請求項10】 上記多孔質層の形成工程における上記
高電流密度での陽極化成工程において、 電流を間欠的に流すことを特徴とする請求項8に記載の
薄膜半導体の製造方法。
10. The method of manufacturing a thin film semiconductor according to claim 8, wherein in the anodization step at a high current density in the step of forming the porous layer, a current is intermittently passed.
【請求項11】 上記多孔質層の形成工程における上記
中間低電流密度での陽極化成工程において、 電流密度を漸次もしくは階段的に増大させることを特徴
とする請求項9に記載の薄膜半導体の製造方法。
11. The thin film semiconductor according to claim 9, wherein the current density is gradually or stepwise increased in the anodization step at the intermediate low current density in the step of forming the porous layer. Method.
【請求項12】 上記多孔質層の形成工程における陽極
化成を、 フッ化水素とエタノール、またはフッ化水素とメタノー
ルを含有する電解溶液中で行うことを特徴とする請求項
7に記載の薄膜半導体の製造方法。
12. The thin film semiconductor according to claim 7, wherein the anodization in the step of forming the porous layer is performed in an electrolytic solution containing hydrogen fluoride and ethanol or hydrogen fluoride and methanol. Manufacturing method.
【請求項13】 上記多孔質層の形成工程における陽極
化成工程において、 陽極化成の電流密度を変更し、かつ電解溶液の組成を変
更するようにしたことを特徴とする請求項7に記載の薄
膜半導体の製造方法。
13. The thin film according to claim 7, wherein in the anodization step in the step of forming the porous layer, the current density of the anodization is changed and the composition of the electrolytic solution is changed. Semiconductor manufacturing method.
【請求項14】 上記多孔質層の形成工程における陽極
化成工程において、 陽極化成を暗所で行うことを特徴とする請求項7に記載
の薄膜半導体の製造方法。
14. The method according to claim 7, wherein in the anodizing step in the step of forming the porous layer, the anodizing is performed in a dark place.
【請求項15】 上記多孔質層の形成工程後に、 水素ガス雰囲気中で加熱する熱処理工程を有することを
特徴とする請求項1に記載の薄膜半導体の製造方法。
15. The method according to claim 1, further comprising, after the step of forming the porous layer, a heat treatment step of heating in a hydrogen gas atmosphere.
【請求項16】 上記多孔質層の形成工程と、上記水素
ガス雰囲気中での加熱工程の間に、 上記多孔質層を熱酸化する工程を有することを特徴とす
る請求項15に記載の薄膜半導体の製造方法。
16. The thin film according to claim 15, further comprising a step of thermally oxidizing the porous layer between the step of forming the porous layer and the step of heating in a hydrogen gas atmosphere. Semiconductor manufacturing method.
【請求項17】 上記半導体基体が、単結晶シリコン基
体であることを特徴とする請求項1に記載の薄膜半導体
の製造方法。
17. The method according to claim 1, wherein the semiconductor substrate is a single crystal silicon substrate.
【請求項18】 上記半導体基体がボロン(B)を高濃
度にドープしてなることを特徴とする請求項1に記載の
薄膜半導体の製造方法。
18. The method according to claim 1, wherein the semiconductor substrate is doped with boron (B) at a high concentration.
【請求項19】 上記多孔質層の表面に、成長する半導
体膜が、2層以上の半導体層を成膜した複層半導体膜と
したことを特徴とする請求項1に記載の薄膜半導体の製
造方法。
19. The method according to claim 1, wherein the semiconductor film to be grown on the surface of the porous layer is a multilayer semiconductor film having two or more semiconductor layers. Method.
【請求項20】 上記半導体膜に基体を接合する工程
と、 該基体と上記半導体膜とが一体化された状態で、上記半
導体膜を上記半導体基体から剥離する工程とを有するこ
とを特徴とする請求項1に記載の薄膜半導体の製造方
法。
20. A semiconductor device comprising: a step of bonding a substrate to the semiconductor film; and a step of peeling the semiconductor film from the semiconductor substrate in a state where the substrate and the semiconductor film are integrated. A method for manufacturing a thin film semiconductor according to claim 1.
【請求項21】 半導体基体表面を変化させて多孔率が
異なる2層以上の層から構成される多孔質層を形成する
工程と、 該多孔質層の表面に、少くとも太陽電池の活性部を構成
する複層半導体膜の形成工程と、 該複層半導体膜を上記多孔質層を介して半導体基体から
剥離する剥離工程とを有することを特徴とする太陽電池
の製造方法。
21. A step of forming a porous layer composed of two or more layers having different porosity by changing the surface of a semiconductor substrate, and forming at least an active portion of a solar cell on the surface of the porous layer. A method for manufacturing a solar cell, comprising: a step of forming a multilayer semiconductor film to be constituted; and a peeling step of peeling the multilayer semiconductor film from a semiconductor substrate via the porous layer.
【請求項22】 上記複層半導体膜が、エピタキシャル
半導体膜であることを特徴とする請求項21に記載の太
陽電池の製造方法。
22. The method according to claim 21, wherein the multilayer semiconductor film is an epitaxial semiconductor film.
【請求項23】 上記複層半導体膜が高不純物濃度のp
型半導体層と、これに比し低い不純物濃度のp型半導体
層と、n型半導体層から構成されることを特徴とする請
求項21に記載の太陽電池の製造方法。
23. The multi-layer semiconductor film having a high impurity concentration of p
22. The method for manufacturing a solar cell according to claim 21, comprising a type semiconductor layer, a p-type semiconductor layer having a lower impurity concentration than the type semiconductor layer, and an n-type semiconductor layer.
【請求項24】 上記複層半導体膜の表面に絶縁膜を形
成する工程と、該絶縁層に形成したコンタクト窓を通じ
て上記複層半導体膜と接続する電極を形成する工程とを
有することを特徴とする請求項21に記載の太陽電池の
製造方法。
24. A method comprising: forming an insulating film on a surface of the multilayer semiconductor film; and forming an electrode connected to the multilayer semiconductor film through a contact window formed in the insulating layer. The method for manufacturing a solar cell according to claim 21.
【請求項25】 上記電極を形成した面に透明プリント
基体を接着する工程と、 該プリント基体を上記複層半導体膜と共に、一体に上記
半導体基体から、上記多孔質層を介して剥離する工程と
を有することを特徴とする請求項21に記載の太陽電池
の製造方法。
25. A step of bonding a transparent printed substrate to the surface on which the electrodes are formed, and a step of integrally peeling the printed substrate together with the multilayer semiconductor film from the semiconductor substrate via the porous layer. The method for manufacturing a solar cell according to claim 21, comprising:
【請求項26】 上記半導体基体表面に形成された複層
半導体膜の所定部に電極ないしは配線を形成する工程
と、 上記電極ないしは配線に導電線を接合する工程と、 その後、上記電極ないしは配線に導電線が接合された側
において、上記導電線の遊端が外部に導出されるように
して上記半導体基体を透明基板上に接合する工程と、 その後上記複層半導体膜の上記半導体基板からの剥離工
程を行うことを特徴とする請求項21に記載の太陽電池
の製造方法。
26. A step of forming an electrode or a wiring on a predetermined portion of the multilayer semiconductor film formed on the surface of the semiconductor substrate, a step of bonding a conductive wire to the electrode or the wiring, and thereafter, Joining the semiconductor substrate on a transparent substrate such that the free ends of the conductive wires are led out to the outside on the side where the conductive wires are joined; and then peeling off the multilayer semiconductor film from the semiconductor substrate. 22. The method for manufacturing a solar cell according to claim 21, wherein a step is performed.
【請求項27】 それぞれ上記複層半導体膜が形成され
その所定部に形成された電極ないしは配線に導電線が接
合された複数の半導体基体を、それぞれ、上記電極ない
しは配線に導電線が接合された側において、上記導電線
の遊端が外部に導出されるように共通の透明基板上に接
合し、 その後上記複層半導体膜の上記半導体基体からの剥離工
程を行うことを特徴とする請求項21に記載の太陽電池
の製造方法。
27. A plurality of semiconductor substrates each having the multilayer semiconductor film formed thereon and having a conductive line bonded to an electrode or a wiring formed at a predetermined portion thereof, wherein each of the plurality of semiconductor substrates has a conductive line bonded to the electrode or the wiring. 22. The method according to claim 21, further comprising: bonding the free end of the conductive wire to a common transparent substrate so that the free end of the conductive wire is led out; 3. The method for manufacturing a solar cell according to 1.
【請求項28】 半導体基体表面を変化させて基体表面
側の発光部を構成する多孔質層と、基体内部側の多孔率
が高い分離層とを含む2層以上の層から構成される多孔
質層を形成する工程と、 上記発光部を構成する多孔質層を上記分離層を介して上
記半導体基体から剥離する工程とを有することを特徴と
する発光素子の製造方法。
28. A porous structure comprising two or more layers including a porous layer constituting a light emitting portion on the surface side of a semiconductor substrate by changing the surface of the semiconductor substrate and a separation layer having a high porosity inside the substrate. A method for manufacturing a light-emitting element, comprising: forming a layer; and removing a porous layer constituting the light-emitting portion from the semiconductor substrate via the separation layer.
【請求項29】 上記発光部を構成する多孔質層はpn
接合を有し、該pn接合は不純物拡散により形成するこ
とを特徴とする請求項28記載の発光素子の製造方法。
29. The porous layer constituting the light emitting section is pn
The method according to claim 28, further comprising a junction, wherein the pn junction is formed by impurity diffusion.
【請求項30】 上記多孔質層形成後、更に上記多孔質
層上に不純物含有半導体膜を成膜する工程を有し、上記
発光部を構成する多孔質層と上記不純物含有多孔質層と
でpn接合を形成することを特徴とする請求項28記載
の発光素子の製造方法。
30. After the formation of the porous layer, the method further includes the step of forming an impurity-containing semiconductor film on the porous layer, wherein the porous layer constituting the light emitting section and the impurity-containing porous layer are formed. The method according to claim 28, wherein a pn junction is formed.
【請求項31】 上記多孔質層上に電極を形成する工程
と、上記剥離する工程の後に上記多孔質層の裏面に電極
を形成する工程を更に含むことを特徴とする請求項28
記載の発光素子の製造方法。
31. The method according to claim 28, further comprising a step of forming an electrode on the porous layer and a step of forming an electrode on the back surface of the porous layer after the peeling step.
A method for manufacturing the light-emitting element according to the above.
JP5335497A 1996-03-18 1997-03-07 Manufacture of thin film semiconductor, solar cell and light emission element Pending JPH10135500A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5335497A JPH10135500A (en) 1996-03-18 1997-03-07 Manufacture of thin film semiconductor, solar cell and light emission element

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6155296 1996-03-18
JP8-234480 1996-09-04
JP23448096 1996-09-04
JP8-61552 1996-09-04
JP5335497A JPH10135500A (en) 1996-03-18 1997-03-07 Manufacture of thin film semiconductor, solar cell and light emission element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008000812A Division JP4826587B2 (en) 1996-03-18 2008-01-07 Thin film semiconductor manufacturing method

Publications (1)

Publication Number Publication Date
JPH10135500A true JPH10135500A (en) 1998-05-22

Family

ID=27294918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5335497A Pending JPH10135500A (en) 1996-03-18 1997-03-07 Manufacture of thin film semiconductor, solar cell and light emission element

Country Status (1)

Country Link
JP (1) JPH10135500A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326882A (en) * 1997-03-27 1998-12-08 Canon Inc Semiconductor substrate and manufacture thereof
JPH11163400A (en) * 1997-09-11 1999-06-18 Kdd Semiconductor light-emitting element and its manufacture
JP2000101139A (en) * 1998-09-25 2000-04-07 Toshiba Corp Semiconductor light-emitting element, manufacture thereof and device using the same
JP2002093775A (en) * 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw Method for formation and lift-off of porous silicon layer
JP2002175985A (en) * 2000-12-05 2002-06-21 Hitachi Cable Ltd Method for manufacturing nitride semiconductor epitaxial wafer and the nitride semiconductor epitaxial wafer
US6566235B2 (en) 2000-03-31 2003-05-20 Canon Kabushiki Kaisha Process for producing semiconductor member, and process for producing solar cell
JP2004517472A (en) * 2000-11-27 2004-06-10 エス オー イ テク シリコン オン インシュレータ テクノロジース Method for producing substrate, especially substrate for optics, electronics or electro-optics, and substrate obtained by this method
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2006527478A (en) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース Method for simultaneously manufacturing a pair of substrates coated with useful layers
JP2008500714A (en) * 2004-05-27 2008-01-10 コミツサリア タ レネルジー アトミーク Electronic circuit board including flexible support and method for manufacturing the same
CN100377377C (en) * 2004-10-29 2008-03-26 夏普株式会社 Manufacturing method for semiconductor light emitting device
JP2008117858A (en) * 2006-11-01 2008-05-22 Shin Etsu Chem Co Ltd Manufacturing method of single crystal silicon solar cell and the single crystal silicon solar cell
JP2008118079A (en) * 2006-11-08 2008-05-22 Shin Etsu Chem Co Ltd Manufacturing method of single crystal silicon solar cell and the single crystal silicon solar cell
EP2256809A2 (en) 2000-01-27 2010-12-01 Sony Corporation Image-pickup apparatus, fabrication method thereof, and camera system
JP2013518447A (en) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ Conductivity-based selective etching for GaN devices and applications thereof
JP2015513518A (en) * 2012-02-29 2015-05-14 ソレクセル、インコーポレイテッド Structures and methods for efficient compound semiconductor solar cells
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
JP2018078329A (en) * 2011-04-29 2018-05-17 アンバーウェーブ, インコーポレイテッド Thin film solder bond
WO2019103168A1 (en) * 2017-11-21 2019-05-31 한국에너지기술연구원 Method for manufacturing thin film having layered structure, thin film having layered structure and manufactured thereby, and method for manufacturing semiconductor device by using same
CN110491961A (en) * 2019-07-29 2019-11-22 上迈(镇江)新能源科技有限公司 A kind of the lightweight photovoltaic module and its continuous complex forming equipment of continuous composite molding
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10326882A (en) * 1997-03-27 1998-12-08 Canon Inc Semiconductor substrate and manufacture thereof
JPH11163400A (en) * 1997-09-11 1999-06-18 Kdd Semiconductor light-emitting element and its manufacture
JP2000101139A (en) * 1998-09-25 2000-04-07 Toshiba Corp Semiconductor light-emitting element, manufacture thereof and device using the same
EP2256809A2 (en) 2000-01-27 2010-12-01 Sony Corporation Image-pickup apparatus, fabrication method thereof, and camera system
JP2002093775A (en) * 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw Method for formation and lift-off of porous silicon layer
US6566235B2 (en) 2000-03-31 2003-05-20 Canon Kabushiki Kaisha Process for producing semiconductor member, and process for producing solar cell
JP2004517472A (en) * 2000-11-27 2004-06-10 エス オー イ テク シリコン オン インシュレータ テクノロジース Method for producing substrate, especially substrate for optics, electronics or electro-optics, and substrate obtained by this method
JP2002175985A (en) * 2000-12-05 2002-06-21 Hitachi Cable Ltd Method for manufacturing nitride semiconductor epitaxial wafer and the nitride semiconductor epitaxial wafer
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
US7622363B2 (en) 2003-05-06 2009-11-24 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2006527478A (en) * 2003-06-06 2006-11-30 エス オー イ テク シリコン オン インシュレータ テクノロジース Method for simultaneously manufacturing a pair of substrates coated with useful layers
JP2008500714A (en) * 2004-05-27 2008-01-10 コミツサリア タ レネルジー アトミーク Electronic circuit board including flexible support and method for manufacturing the same
CN100377377C (en) * 2004-10-29 2008-03-26 夏普株式会社 Manufacturing method for semiconductor light emitting device
JP2008117858A (en) * 2006-11-01 2008-05-22 Shin Etsu Chem Co Ltd Manufacturing method of single crystal silicon solar cell and the single crystal silicon solar cell
JP2008118079A (en) * 2006-11-08 2008-05-22 Shin Etsu Chem Co Ltd Manufacturing method of single crystal silicon solar cell and the single crystal silicon solar cell
JP2013518447A (en) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ Conductivity-based selective etching for GaN devices and applications thereof
US9206524B2 (en) 2010-01-27 2015-12-08 Yale University Conductivity based on selective etch for GaN devices and applications thereof
US10458038B2 (en) 2010-01-27 2019-10-29 Yale University Conductivity based on selective etch for GaN devices and applications thereof
JP2018078329A (en) * 2011-04-29 2018-05-17 アンバーウェーブ, インコーポレイテッド Thin film solder bond
JP2015513518A (en) * 2012-02-29 2015-05-14 ソレクセル、インコーポレイテッド Structures and methods for efficient compound semiconductor solar cells
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
WO2019103168A1 (en) * 2017-11-21 2019-05-31 한국에너지기술연구원 Method for manufacturing thin film having layered structure, thin film having layered structure and manufactured thereby, and method for manufacturing semiconductor device by using same
CN110491961A (en) * 2019-07-29 2019-11-22 上迈(镇江)新能源科技有限公司 A kind of the lightweight photovoltaic module and its continuous complex forming equipment of continuous composite molding

Similar Documents

Publication Publication Date Title
JP4826587B2 (en) Thin film semiconductor manufacturing method
US6426274B1 (en) Method for making thin film semiconductor
US6326280B1 (en) Thin film semiconductor and method for making thin film semiconductor
JPH10135500A (en) Manufacture of thin film semiconductor, solar cell and light emission element
JP4075021B2 (en) Semiconductor substrate manufacturing method and thin film semiconductor member manufacturing method
US6500731B1 (en) Process for producing semiconductor device module
US20160049535A1 (en) Flexible Monocrystalline Thin Silicon Cell
JP3893645B2 (en) Thin film semiconductor device and IC card manufacturing method
JP2018078329A (en) Thin film solder bond
EP1024523A1 (en) Method for fabricating thin film semiconductor devices
JP3777668B2 (en) Method for manufacturing thin film solar cell
JPH09255487A (en) Production of thin film semiconductor
JP2000036609A (en) Manufacture of solar cell, manufacture of thin-film semiconductor, method for separating thin-film semiconductor, and method for forming semiconductor
JP3951340B2 (en) Semiconductor substrate and method of manufacturing semiconductor substrate and thin film semiconductor
JP4161380B2 (en) Thin film semiconductor and semiconductor device manufacturing method
JPH1079330A (en) Manufacture of thin film semiconductor
JP4770706B2 (en) Thin film semiconductor manufacturing method
JP3963030B2 (en) Thin film semiconductor manufacturing method
JP3814886B2 (en) Method for anodizing outer peripheral surface of ingot, method for producing thin film semiconductor and thin film solar cell using the same, and anodizing device
WO2008088298A1 (en) Method for producing thin semiconductor films
JPH1131827A (en) Solar cell and its manufacturing method
KR101023146B1 (en) Solar cell and fabrication method thereof
JPH10308520A (en) Manufacture of semiconductor thin film and solar battery using the semiconductor thin film
JPH11330518A (en) Method for isolating thin film semiconductor, manufacture for photoelectric converter, and solar cell
JP5360127B2 (en) Thin film semiconductor manufacturing method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20070828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106