JPH10126218A - サンプリング周波数変換装置 - Google Patents

サンプリング周波数変換装置

Info

Publication number
JPH10126218A
JPH10126218A JP8272489A JP27248996A JPH10126218A JP H10126218 A JPH10126218 A JP H10126218A JP 8272489 A JP8272489 A JP 8272489A JP 27248996 A JP27248996 A JP 27248996A JP H10126218 A JPH10126218 A JP H10126218A
Authority
JP
Japan
Prior art keywords
sampling frequency
input
output sampling
frequency ratio
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8272489A
Other languages
English (en)
Inventor
Nobuyuki Yasuda
安田　　信行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8272489A priority Critical patent/JPH10126218A/ja
Priority to US08/946,379 priority patent/US5925093A/en
Priority to EP97308063A priority patent/EP0837561B1/en
Priority to DE69736344T priority patent/DE69736344T2/de
Priority to KR1019970052032A priority patent/KR19980032728A/ko
Priority to CN97122754A priority patent/CN1119861C/zh
Publication of JPH10126218A publication Critical patent/JPH10126218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0422—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H17/0225—Measures concerning the multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H03H17/0416—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0427—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0433—Recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being arbitrary or irrational
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0292—Time multiplexed filters; Time sharing filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】 【課題】 入出力標本化周波数比計測値の変動を原因と
する周波数変換精度の悪化を防止したサンプリング周波
数変換装置の提供。 【解決手段】 デジタル・フィルタを用いてサンプリン
グ周波数Ｆｓｉの第１のデジタル信号を任意のサンプリ
ング周波数Ｆｓｏの第２のデジタル信号に変換する際
に、周波数Ｆｓｉと周波数Ｆｓｏとの比である標本化周
波数比を変換のための制御量として用いるサンプリング
周波数変換装置において、第１のデジタル信号を一時記
憶するためのバッファメモリと、一定時間毎の標本化周
波数比に対して補間処理を行う演算手段と、演算手段に
より補間された標本化周波数比に基づき、バッファメモ
リに記憶された第１のデジタル信号の読み出しアドレス
を計算するアドレス計算手段とを備えた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、入力デジタル信号
をこれと非同期のサンプリング周波数のデジタル信号に
変換するサンプリング周波数変換装置に関し、特に、入
力サンプリング周波数と出力サンプリング周波数との比
の変動を原因とする変換精度の悪化を防止できるように
したものに関する。
【０００２】
【従来の技術】デジタルオーディオ装置等のデジタル機
器において、サンプリング周波数の異なる機器間でデー
タを授受する場合には、送信側の機器からの出力される
データのサンプリング周波数を受信側の機器のサンプリ
ング周波数に変換する必要がある。
【０００３】こうした場合に用いられるサンプリング周
波数変換装置では、一般に、入力サンプリング周波数と
出力サンプリング周波数との比（入出力標本化周波数
比）を計測し、この入出力標本化周波数比を用いて周波
数変換処理を行っている。
【０００４】図１１は、従来のこうしたサンプリング周
波数変換装置のシステム構成の概要を示す図である。送
信側のデジタル機器（図示せず）から入力端子Ｐｉ１を
介して供給される入力信号系基準クロック（例えば入力
サンプリング周波数Ｆｓｉの１２８倍の周波数のクロッ
ク１２８Ｆｓｉ）と、受信側のデジタル機器（図示せ
ず）から入力端子Ｐｉ２を介して供給される出力信号系
基準クロック（出力サンプリング周波数Ｆｓｏの所定数
倍の周波数のクロック）とが、入出力標本化周波数比計
測生成回路１に入力される。
【０００５】入出力標本化周波数比計測生成回路１は、
図１２に示すように、入力端子Ｐｉ１を介して入力信号
系基準クロック１２８Ｆｓｉが供給されるＦｓｉ／Ｆｓ
ｏ計数回路３と、入力端子Ｐｉ２を介して供給される出
力サンプリング周波数Ｆｓｏを所定数分の１（一例とし
て１／４０９６とする）に分周してＦｓｉ／Ｆｓｏ計数
回路３に供給する分周器４とを有している。Ｆｓｉ／Ｆ
ｓｏ計数回路３は、入力信号系基準クロック１２８Ｆｓ
ｉをカウントするカウンタ５（一例として１９ビット語
長のフリーランカウンタとする）と、このカウンタの出
力が入力されるラッチ回路６とを含んでおり、分周器４
からの出力クロック１／４０９６Ｆｓｏが、カウンタ５
にリセットパルスとして与えられるとともにラッチ回路
６にストローブパルスとして与えられる。これにより、
入力標本化周期と出力標本化周期との比が、クロック１
／４０９６Ｆｓｏの周期毎の（即ち出力サンプリング周
波数Ｆｓｏの４０９６クロック分の時間毎の）入力信号
系基準クロック１２８Ｆｓｉのカウント値という形でラ
ッチ回路６にラッチされる。
【０００６】このカウント値は、入力サンプリング周波
数Ｆｓｉが出力サンプリング周波数Ｆｓｏに対して高く
なれば多くなり、他方入力サンプリング周波数Ｆｓｉが
出力サンプリング周波数Ｆｓｏに対して低くなれば少な
くなるものであり、クロック１／４０９６Ｆｓｏの各周
期における両サンプリング周波数Ｆｓｉ，Ｆｓｏの比と
一致している。したがって、入力標本化周期と出力標本
化周期との比の計測によって入出力標本化周波数比が求
められることになる。
【０００７】尚、入力信号系基準クロック１２８のカウ
ント値の計測周期Ｔを出力サンプリング周波数Ｆｓｏの
１クロック分の時間ではなくその４０９６クロック分の
時間としているのは、入出力標本化周波数比の計測値の
桁数を増大させることによってその精度を向上させるた
めである。
【０００８】ラッチ回路６の出力（入出力標本化周波数
比計測値ＲＳ）は、出力端子Ｐｏ２を介して図１１の標
本化周波数変換器信号処理部２に供給される。標本化周
波数変換器信号処理部２は、送信側のデジタル機器から
入力端子Ｐｉ３を介して供給される入力サンプリング周
波数Ｆｓｉのデジタル信号をこの入出力標本化周波数比
計測値ＲＳを用いて周波数変換し、出力サンプリング周
波数Ｆｓｏのデジタル信号を出力端子Ｐｏ１を介して受
信側のデジタル機器に供給する。
【０００９】
【発明が解決しようとする課題】このように、従来のサ
ンプリング周波数変換装置では、入出力標本化周波数比
計測生成回路１で求めた入出力標本化周波数比計測値Ｒ
Ｓ自体を用いて周波数変換処理を行うようにしていた。
【００１０】ところで、サンプリング周波数の変換処理
の最中に送信側の入力サンプリング周波数Ｆｓｉ（また
は受信側の出力サンプリング周波数Ｆｓｏ）が変化する
場合には、入出力標本化周波数比計測生成回路１で求め
られる入出力標本化周波数比計測値ＲＳは、例えば図１
３に示すように相前後する入出力標本化周波数比計測周
期Ｔ間で階段状に急激に変動する値となる。こうした場
合、従来のサンプリング周波数変換装置では、この入出
力標本化周波数比計測値ＲＳをそのまま用いて周波数変
換処理が行われるので、出力デジタル信号に時間的な波
形歪みが発生して周波数変換精度が悪化してしまうこと
があった。
【００１１】また、こうした場合に入出力標本化周波数
比計測値ＲＳを積分することによってその変化を低減さ
せた値を標本化周波数変換器信号処理部２に供給すると
いった方式も従来試みられたことがあった。しかし、サ
ンプリング周波数変換装置では入力デジタル信号のサン
プリング周波数をリアルタイムに変換することが要求さ
れるのに対し、積分によって変化を十分に低減させるの
にはかなり長い時間がかかるので、この方式では積分後
の入出力標本化周波数比計測値が標本化周波数変換器信
号処理部２に供給されるまでにかなりの時間遅れが生じ
てしまっていた。したがって、この方式はサンプリング
周波数変換装置に採用するには適さないものであった。
【００１２】この発明は上述の点に鑑みてなされたもの
で、リアルタイム性の要求を損なうことなく、入出力標
本化周波数比計測値ＲＳの変動を原因とする周波数変換
精度の悪化を防止できるようにしたサンプリング周波数
変換装置を提供しようとするものである。
【００１３】
【課題を解決するための手段】本発明に係るサンプリン
グ周波数変換装置は、デジタル・フィルタを用いてサン
プリング周波数Ｆｓｉの第１のデジタル信号を任意のサ
ンプリング周波数Ｆｓｏの第２のデジタル信号に変換す
る際に、サンプリング周波数Ｆｓｉとサンプリング周波
数Ｆｓｏとの比を求め、この入出力標本化周波数比をサ
ンプリング周波数変換のための制御量として用いるよう
にしたサンプリング周波数変換装置において、第１のデ
ジタル信号を一時記憶するためのバッファメモリを備え
ると共に一定時間毎の入出力標本化周波数比に対して補
間処理を行う演算手段と、この演算手段によって補間さ
れた入出力標本化周波数比に基づき、バッファメモリの
読み出しアドレスを計算する計算手段とを備えたことを
特徴としている。
【００１４】このサンプリング周波数変換装置によれ
ば、一定時間毎の入出力標本化周波数比が演算手段によ
って補間されることにより、入出力標本化周波数比の急
激な変化が十分に低減される。そして、この変化が十分
に低減した入出力標本化周波数比に基づき、計算手段に
よるバッファメモリの読み出しアドレスの計算等、周波
数変換のための各信号処理が行われる。これにより、も
との入出力標本化周波数比値の急激な変化を原因とする
時間的な波形歪みの存在しない出力デジタル信号が得ら
れる。
【００１５】尚、こうした補間処理によって変化を十分
に低減させるのに要する時間は、積分によって変化を十
分に低減させるのには要する時間と比較してきわめて短
いものである。したがって、サンプリング周波数変換装
置における変換処理のリアルタイム性を十分に満足させ
ることができる。
【００１６】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳細に説明する。図１は本発明に係るサンプ
リング周波数変換装置の一実施例を示すものであり、同
図において図１１に対応する部分には同一符号を付して
その詳細説明を省略する。このサンプリング周波数変換
装置では、入出力標本化周波数比計測生成回路１からの
入出力標本化周波数比計測値ＲＳは直線補間演算回路７
に供給される。
【００１７】直線補間演算回路７は、一例として図２に
示すように、入力端子Ｐｉ４を介して入出力標本化周波
数比計測生成回路１から相前後して供給される２つの入
出力標本化周波数比計測値ＲＳ（ｉ），ＲＳ（ｉ＋１）
を順次転送して保持するためのレジスタ１１，１２と、
レジスタ１２に保持された先行の計測値ＲＳ（ｉ）に、
直線補間の重み係数である先行計測値用直線補間係数Ｃ
ーＬＩＰ（Ｌ）を乗算する乗算器１３と、レジスタ１１
に保持された後続の計測値ＲＳ（ｉ＋１）に、直線補間
の重み係数である後続計測値用直線補間係数ＣーＬＩＰ
（Ｔ）を乗算する乗算器１４と、乗算器１３及び１４の
出力を加算する加算器１５とを含んでいる。
【００１８】先行計測値用直線補間係数ＣーＬＩＰ
（Ｌ）は、初期値を１として、入出力標本化周波数比計
測周期Ｔの１／ｎ（ｎは２以上の整数）の長さの標本化
周波数変換処理周期Ｔｏ毎に（ｎー１）／ｎ，（ｎー
２）／ｎ，…というように直線的に減少する値をとるこ
とにより、周期Ｔの経過時には値が０となる係数であ
る。逆に後続計測値用直線補間係数ＣーＬＩＰ（Ｔ）
は、０を初期値として、周期Ｔｏ毎に１／ｎ，２／ｎ，
…というように直線的に増加する値をとることにより、
周期Ｔの経過時には値が１となる係数である。
【００１９】したがって、例えば図３に示すような入出
力標本化周波数比計測値ＲＳ２，ＲＳ３がそれぞれＲＳ
（ｉ），ＲＳ（ｉ＋１）としてレジスタ１１，１２に保
持されているときには、乗算器１３，１４の乗算結果は
それぞれ図の点線Ｌ１，Ｌ２上に位置することになるの
で、加算器１５の加算結果はＲＳ２とＲＳ３とを結ぶ線
上にｘ印で示す通りとなる。同様に、図のＲＳ１，ＲＳ
２がそれぞれＲＳ（ｉ），ＲＳ（ｉ＋１）である場合に
は加算器１５の加算結果はＲＳ２とＲＳ３とを結ぶ線上
にｘ印で示す通りになり、図のＲＳ３，ＲＳ４がそれぞ
れＲＳ（ｉ），ＲＳ（ｉ＋１）である場合には加算器１
５の加算結果はＲＳ３とＲＳ４とを結ぶ線上にｘ印で示
す通りになる。このようにして、各入出力標本化周波数
比計測値ＲＳをｎ等分に直線補間した入出力標本化周波
数比直線補間値ＲＳーＬが得られる。直線補間演算回路
７におけるこうした補間処理の所要時間は、例えば積分
によって入出力標本化周波数比計測値ＲＳ変化を十分に
低減させるのには要する時間と比較してきわめて短いも
のである。
【００２０】この直線補間演算回路７で図１３の入出力
標本化周波数比計測値ＲＳを直線補間して得た入出力標
本化周波数比直線補間値ＲＳーＬを図示すると図４の通
りであり、もとの入出力標本化周波数比計測値ＲＳと比
較して急激な変化が十分に低減していることがわかる。
【００２１】尚、係数ＣーＬＩＰ（Ｌ），ＣーＬＩＰ
（Ｔ）は、例えばサンプリング周波数変換装置の全体を
制御するＣＰＵ（図示せず）が直接出力して乗算器１
３，１４に供給するようにしてもよく、あるいは、こう
した係数を記録した係数メモリからＣＰＵが読み出して
乗算器１３，１４に供給するようにしてもよい。
【００２２】この入出力標本化周波数比直線補間値ＲＳ
ーＬは、出力端子Ｐｏ３を介して図１の標本化周波数変
換器信号処理部８に供給される。標本化周波数変換器信
号処理部８では、この入出力標本化周波数比直線補間値
ＲＳーＬを用いてデジタル信号のサンプリング周波数が
入力サンプリング周波数Ｆｓｉから出力サンプリング周
波数Ｆｓｏに変換される。
【００２３】図５は標本化周波数変換器信号処理部８に
おける信号処理を経時的に示しており、送信側のデジタ
ル機器から入力端子Ｐｉ１を介して直列信号として供給
されるサンプリング周波数Ｆｓｉのデジタル信号が、直
並列変換用の入力インタフェース（ＳＩ−ＰＯ）２１で
並列信号に変換され、減衰器２２で徐々に減衰された
後、複数のオーバーサンプリング用フィルタ（例えば１
７１次の有限インパルス応答型デジタルフィルタ（ＦＩ
Ｒフィルタ）２３，３５次のＦＩＲフィルタ２４及び１
９次のＦＩＲフィルタ２５）でオーバーサンプリングさ
れることにより、８倍オーバーサンプリングデータとし
てリングバッファメモリ２６に供給される。
【００２４】リングバッファメモリ２６は、一例として
６４ワードの記憶容量（６４サンプル分の８倍オーバー
サンプリングデータを記憶する容量）を有しており、図
６に示すように、それぞれ１サンプルを記憶するための
６４個のアドレス０〜６３がリング状に形成されてい
る。
【００２５】リサンプリングポインタ発生器２７には、
送信側のデジタル機器から入力信号系基準クロック１２
８Ｆｓｏが供給される。リサンプリングポインタ発生器
２７からは、入力サンプリング周波数Ｆｓｉの８倍の周
波数のクロックに基づき、リングバッファメモリ２６の
アドレス０〜６３が書き込みアドレスとして順次繰り返
し指示される。これにより、個々の８倍オーバーサンプ
リングデータがアドレス０〜６３の記憶領域に順次書き
込まれる。
【００２６】またリサンプリングポインタ発生器２７に
は、直線補間演算回路７から入出力標本化周波数比直線
補間値ＲＳーＬが入力されるとともに、受信側のデジタ
ル機器から出力信号系基準クロックが供給される。リサ
ンプリングポインタ発生器２７は、直線補間演算回路７
からの入出力標本化周波数比直線補間値ＲＳーＬ（前述
のようにＦｓｉ／Ｆｓｏ計数回路３のカウンタ５は１９
ビット語長なので、ＲＳーＬも１９ビットの値である）
を出力サンプリング周波数Ｆｓｏの８倍の周波数のクロ
ックの各周期毎に積算して２４ビットのリサンプリング
アドレスデータを算出する。
【００２７】ここで、入出力標本化周波数比直線補間値
ＲＳーＬのもとになった入出力標本化周波数比計測値Ｒ
Ｓは、入力信号系基準クロック１２８Ｆｓｉ（即ち８倍
オーバーサンプリングデータの１６＝２4 倍の周波数の
クロック）を出力サンプリング周波数Ｆｓｏの周期の４
０９６＝２12倍の期間に亘って計測して求められたもの
である。したがって、このリサンプリングアドレスデー
タを１／（２4 ×２12）＝１／２16倍した値が、リング
バッファメモリ２６内の８倍オーバーサンプリングデー
タの１サンプルと対応する。そこで、このリサンプリン
グアドレスデータのうち下位１８ビットよりも上位の６
ビットをリングバッファメモリ２６の読み出しアドレス
（２6 ＝６４アドレス）として用い、下位１８ビットを
補間処理のためのデータとして用いる。
【００２８】ここでは、この１８ビットの補間処理用デ
ータうちの上位６ビットを多項式補間用のＦＩＲフィル
タ２８内の係数ＲＯＭの読み出しアドレス（Ｐｈａｓｅ
アドレス）として用い、下位１２ビットを４０９６＝２
12等分の直線補間用のリニアインターポレータ２９の４
０９６個の補間係数の読み出しアドレス（Ｇｒｉｄアド
レス）として用いる。尚、ＦＩＲフィルタ２８は一例と
してラグランジェ７次多項式補間を行うものであるが、
ラグランジェ７次多項式補間では周知のように目的とす
る出力サンプルの前後４サンプルずつの合計８サンプル
の８倍オーバーサンプリングデータを用いるものであ
る。そこで、リングバッファメモリ２６の読み出しアド
レスは例えば目的とする出力サンプルの直前の８倍オー
バーサンプリングデータのアドレスを示すものとし、そ
のアドレスとその直前の３アドレスとその直後の４アド
レスとの合計８アドレスの８倍オーバーサンプリングデ
ータがこの読み出しアドレスに基づいてリングバッファ
メモリ２６から順次読み出される。
【００２９】ＦＩＲフィルタ２８は、一例としてタップ
数（乗算器の数）が８であり、その係数ＲＯＭには、８
倍オーバーサンプリングデータの８サンプルの各間隔
（合計８区間）毎の６４個ずつ（合計で６４×８＝５１
２個）の補間係数が、各間隔を６４分割した際の分割位
置（位相）が等しい８個の補間係数を１グループとする
６４個のグループに分けて記憶されている。リサンプリ
ングポインタ発生器２７からの６ビットのＰｈａｓｅア
ドレスはこの６４＝２6 個のグループのうちのいずれか
の１グループを指示するものであり、その１グループ内
の８個の補間係数がこのＰｈａｓｅアドレスに基づいて
係数ＲＯＭから順次読み出される。
【００３０】ＦＩＲフィルタ２８では、まず、目的とす
る出力サンプルの直前の分割位置での８個の補間係数が
Ｐｈａｓｅアドレスにより係数ＲＯＭから読み出され、
これらの補間係数８とリングバッファメモリ２６から読
み出された８倍オーバーサンプリングデータの８サンプ
ルとが各乗算器で乗算されて各乗算器の出力が加算され
ることにより、目的とする出力サンプルの直前の分割位
置での補間データＸ１が求められる。次に、目的とする
出力サンプルの直後の分割位置での８個の補間係数がＰ
ｈａｓｅアドレスにより係数ＲＯＭから読み出され、こ
れらの補間係数８とリングバッファメモリ２６から読み
出された８倍オーバーサンプリングデータの８サンプル
とが各乗算器で乗算されて各乗算器の出力が加算される
ことにより、目的とする出力サンプルの直後の分割位置
での補間データＸ２が求められる。
【００３１】リニアインターポレータ２９では、ＦＩＲ
フィルタ２８で求められた補間データＸ１，Ｘ２にリサ
ンプリングポインタ発生器２７からのＧｒｉｄアドレス
で指示される補間係数１−α，αを乗算することによ
り、目的とする出力サンプルの補間データ値（１−α）
Ｘ１＋αＸ２が求められる。
【００３２】こうした処理が出力サンプリング周波数Ｆ
ｓｏの８倍の周波数のクロックの各周期毎に繰り返し行
われることにより、サンプリング周波数Ｆｓｏの８倍の
周波数のサンプルデータ８Ｆｓｏが得られる。このサン
プルデータ８Ｆｓｏのサンプリング周波数がデシメータ
としてのＦＩＲフィルタ（例えば１９次のＦＩＲフィル
タ３０及び３５次のＦＩＲフィルタ３１及び１７１次の
ＦＩＲフィルタ３２）で降下されることにより、出力サ
ンプリング周波数ＦｓｏのサンプルデータＦｓｏが得ら
れる。このサンプルデータＦｓｏは、並直列変換用の出
力インタフェース（ＰＯーＳＩ）３３で直列信号に変換
され、出力端子Ｐｏ１を介して受信側のデジタル機器に
伝送される。
【００３３】以上のような標本化周波数変換器信号処理
部８での信号処理は、専用のハードウェア回路により実
現してもよいが、こうした信号処理を記述したプログラ
ムをマイクロプロセッサに実行させることによって実現
するようにしてもよい。
【００３４】前述のように入出力標本化周波数比直線補
間値ＲＳーＬは急激な変化が十分に低減した値なので、
このＲＳーＬの積算値に基づいてリングバッファメモリ
２６からの読み出されて補間されるサンプルデータに
は、入出力標本化周波数比計測値ＲＳ自体に基づいてサ
ンプルデータの読み出し及び補間を行う場合のような時
間的な波形歪みは発生しない。したがって、入出力標本
化周波数比計測値ＲＳの変化を原因とする周波数変換精
度の悪化が防止される。図３に示した直線補間演算回路
７を実際に用いた実験結果では、変換誤差が２０ビット
以内に抑えられたので、高精度な周波数変換を実現する
ことができた。
【００３５】しかも、前述のように直線補間演算回路７
における補間処理の所要時間はきわめて短いので、この
実験の結果、直線補間演算回路７から標本化周波数変換
器信号処理部８への入出力標本化周波数比直線補間値Ｒ
ＳーＬの供給にはほとんど時間遅れが生じなかった。し
たがって、サンプリング周波数変換装置における変換処
理のリアルタイム性を十分に満足させることができた。
【００３６】尚、この実施例では入出力標本化周波数比
計測値ＲＳを直線補間する直線補間演算回路７を設けた
が、これに代えて、入出力標本化周波数比計測値ＲＳを
多項式補間する補間演算回路を設けるようにしてもよ
い。
【００３７】また、この実施例では周波数変換の途中に
おいてデジタル信号を一時記憶するためにリングバッフ
ァメモリ２６を標本化周波数変換器信号処理部８内に設
けているが、リングバッファメモリ以外のバッファメモ
リを設けてデジタル信号を一時記憶するようにしてもよ
い。
【００３８】次に、図７はサンプリング周波数変換装置
の別の実施例を示すものであり、同図において図１及び
図２に対応する部分には同一符号を付してその詳細説明
を省略する。このサンプリング周波数変換装置では、入
出力標本化周波数比計測生成回路１からの入出力標本化
周波数比計測値ＲＳは無限インパルス応答（ＩＩＲ）型
ローパスフィルタ演算回路９に供給される。
【００３９】ＩＩＲ型ローパスフィルタ演算回路９は、
一例として図８に示すような２次のＩＩＲフィルタから
成っており、各入出力標本化周波数比計測値ＲＳ（ｉ）
と、遅延子４１（遅延時間＝計測周期Ｔ）を経て乗算器
４２でフィルター係数ａを乗算された１計測周期前の入
出力標本化周波数比値ａ・ＲＳ（ｉー１）と、遅延子４
１及び４３（遅延時間＝計測周期Ｔ）を経て乗算器４４
でフィルター係数ｂを乗算された２計測周期前の入出力
標本化周波数比値ｂ・ＲＳ（ｉー２）とが、加算器４５
及び４６で加算される。
【００４０】こうした巡回積和演算を行なうことによっ
て入出力標本化周波数比計測値ＲＳの高周波成分が除去
されるので、変動量を十分に低減させた入出力標本化周
波数比計測値ＲＳーＩＩＬＰＦが得られる。図７に示す
ように、この入出力標本化周波数比計測値ＲＳーＩＩＬ
ＰＦは標本化周波数変換器信号処理部８に供給される。
標本化周波数変換器信号処理部８では、この入出力標本
化周波数比計測値ＲＳーＩＩＬＰＦを用いて図５に示し
たような信号処理を実行することによりデジタル信号の
周波数が変換される。
【００４１】尚、遅延子４１及び４３の遅延時間がＴ以
外（例えば１／２Ｔまたは１／４ＴのようにＴよりも短
い時間）であっても、やはり変動量を十分に低減させた
入出力標本化周波数比計測値ＲＳーＩＩＬＰＦを得るこ
とができる。
【００４２】また、２次以外の次数のＩＩＲフィルタを
ＩＩＲ型ローパスフィルタ演算回路１４として用いるよ
うにしてもよいことはもちろんである。
【００４３】次に、図９はサンプリング周波数変換装置
の更に別の実施例を示すものであり、同図において図１
及び図２に対応する部分には同一符号を付してその詳細
説明を省略する。このサンプリング周波数変換装置で
は、入出力標本化周波数比計測生成回路１からの入出力
標本化周波数比計測値ＲＳはＦＩＲ型ローパスフィルタ
演算回路８に供給される。
【００４４】ＦＩＲ型ローパスフィルタ演算回路１０
は、一例として図１０に示すような４次のＦＩＲフィル
タから成っており、乗算器５１でフィルター係数ａを乗
算された各入出力標本化周波数比値ａ・ＲＳ（ｉ）と、
遅延子５２（遅延時間＝計測周期Ｔ）を経て乗算器５３
でフィルター係数ｂを乗算された１計測周期前の入出力
標本化周波数比値ｂ・ＲＳ（ｉー１）と、遅延子５２及
び５４（遅延時間＝計測周期Ｔ）を経て乗算器５５でフ
ィルター係数ｃを乗算された２計測周期前の入出力標本
化周波数比値ｃ・ＲＳ（ｉー２）と、遅延子遅延子５
２，５４及び５６（遅延時間＝計測周期Ｔ）を経て乗算
器５７でフィルター係数ｄを乗算された３計測周期前の
入出力標本化周波数比値ｄ・ＲＳ（ｉー３）と、遅延子
５２，５４，５６及び５８（遅延時間＝計測周期Ｔ）を
経て乗算器５９でフィルター係数ｅを乗算された４計測
周期前の入出力標本化周波数比値ｅ・ＲＳ（ｉー４）と
が合算される（図では合算のための手段を便宜上１個の
加算器６０のみで表している）。
【００４５】こうした積和演算を行なうことによって入
出力標本化周波数比計測値ＲＳの高周波成分が除去され
るので、変動量を十分に低減させた入出力標本化周波数
比計測値ＲＳーＦＩＬＰＦが得られる。図９に示すよう
に、この入出力標本化周波数比計測値ＲＳーＦＩＬＰＦ
は標本化周波数変換器信号処理部８に供給される。標本
化周波数変換器信号処理部８では、この入出力標本化周
波数比計測値ＲＳーＦＩＬＰＦを用いて図５に示したよ
うな信号処理を実行することによりデジタル信号の周波
数が変換される。
【００４６】尚、図９のＦＩＲフィルタにおいて、フィ
ルター係数ａ，ｂ，ｃ，ｄ，ｅを共に１／Ｎ（但しＮは
タップ（乗算器）の数でありここでは５である）にする
ことにより、移動平均演算回路を形成するようにしても
よい。こうした移動平均演算回路によれば、入出力標本
化周波数比計測値ＲＳの変動量を１／Ｎに低減させた入
出力標本化周波数比計測値ＲＳーＩＩＬＰＦを得ること
ができる。
【００４７】また、４次以外の次数のＦＩＲフィルタを
ＦＩＲ型ローパスフィルタ演算回路１０として用いるよ
うにしてもよいことはやはりもちろんである。
【００４８】また、本発明は、以上の実施例に限らず、
本発明の要旨を逸脱することなく、その他様々の構成を
とりうることはもちろんである。
【００４９】
【発明の効果】以上のように、本発明に係るサンプリン
グ周波数変換装置によれば、サンプリング周波数の変換
処理の最中に入力サンプリング周波数Ｆｓｉ（または出
力サンプリング周波数Ｆｓｏ）が変化することにより入
出力標本化周波数比計測値ＲＳが変化した場合にも、こ
れを原因とする変換精度の悪化を防止して高精度な周波
数変換を実現することができ、しかもサンプリング周波
数変換装置におけるリアルタイム性の要求をも十分に満
足させることができるという利益がある。
【図面の簡単な説明】
【図１】本発明に係るサンプリング周波数変換装置の一
実施例を示すブロック図である。
【図２】図１の直線補間演算回路７の構成の一例を示す
ブロック図である。
【図３】直線補間演算回路７における補間処理の一例を
示す図である。
【図４】入出力標本化周波数比直線補間値ＲＳーＬの一
例を示す図である。
【図５】標本化周波数変換器信号処理部８における信号
処理の一例を示す図である。
【図６】図５のリングバッファメモリ３６の構成の一例
を示す図である。
【図７】サンプリング周波数変換装置の別の実施例を示
すブロック図である。
【図８】図７のＩＩＲ型ローパスフィルタ演算回路９の
構成の一例を示すブロック図である。
【図９】サンプリング周波数変換装置の別の実施例を示
すブロック図である。
【図１０】図７のＦＩＲ型ローパスフィルタ演算回路１
０の構成の一例を示すブロック図である。
【図１１】従来のサンプリング周波数変換装置の構成の
概要を示すブロック図である。
【図１２】図１１の入出力標本化周波数比計測生成回路
１の構成の一例を示すブロック図である。
【図１３】入出力標本化周波数比計測値ＲＳの一例を示
す図である
【符号の説明】
１ 入出力標本化周波数比計測生成回路、 ２，８ 標
本化周波数変換器信号処理部、 ３ Ｆｓｉ／Ｆｓｏ計
数回路、 ４ 分周器、 ５ カウンタ、 ６ラッチ回
路、 ７ 直線補間演算回路、 ９ ＩＩＲ型ローパス
フィルタ演算回路、 １０ ＦＩＲ型ローパスフィルタ
演算回路、 １１，１２ レジスタ、１３，１４，４
２，４４，５１，５３，５５，５７，５９ 乗算器、
１５，４５，４６，６０ 加算器、 ２１ 入力インタ
フェース（ＳＩ−ＰＯ）、 ２２ 減衰器 、２３，２
４，２５，２８，３０，３１，３２ 有限インパルス応
答型デジタルフィルタ、 ２６ リングバッファメモ
リ、 ２７ リサンプリングポインタ発生器、 ２９
リニアインターポレータ、 ３３ 出力インタフェース
（ＰＯーＳＩ）、 ４１，４３，５２，５４，５６，５
８ 遅延子

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 デジタルフィルタを用いてサンプリング
    周波数Ｆｓｉの第１のデジタル信号を任意のサンプリン
    グ周波数Ｆｓｏの第２のデジタル信号に変換する際に、
    前記サンプリング周波数Ｆｓｉと前記サンプリング周波
    数Ｆｓｏとの比を求め、この入出力標本化周波数比をサ
    ンプリング周波数変換のための制御量として用いるよう
    にしたサンプリング周波数変換装置において、 前記第１のデジタル信号のデータを一時記憶するための
    バッファメモリを備えると共に、 一定時間毎の前記入出力標本化周波数比に対して補間処
    理を行う演算手段と、 前記演算手段によって補間された入出力標本化周波数比
    に基づき、前記バッファメモリの読み出しアドレスを計
    算する計算手段とを備えたことを特徴とするサンプリン
    グ周波数変換装置。
  2. 【請求項２】 請求項１に記載のサンプリング周波数変
    換装置において、前記演算手段は直線補間処理を行うこ
    とを特徴とするサンプリング周波数変換装置。
  3. 【請求項３】 請求項１または２に記載のサンプリング
    周波数変換装置において、前記バッファメモリはリング
    バッファメモリから成ることを特徴とするサンプリング
    周波数変換装置。
JP8272489A 1996-10-15 1996-10-15 サンプリング周波数変換装置 Pending JPH10126218A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8272489A JPH10126218A (ja) 1996-10-15 1996-10-15 サンプリング周波数変換装置
US08/946,379 US5925093A (en) 1996-10-15 1997-10-07 Sampling frequency converting apparatus
EP97308063A EP0837561B1 (en) 1996-10-15 1997-10-10 Sampling frequency converting apparatus
DE69736344T DE69736344T2 (de) 1996-10-15 1997-10-10 Abtastfrequenz-Umsetzeinrichtung
KR1019970052032A KR19980032728A (ko) 1996-10-15 1997-10-10 샘플링주파수 변환장치
CN97122754A CN1119861C (zh) 1996-10-15 1997-10-14 取样频率变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8272489A JPH10126218A (ja) 1996-10-15 1996-10-15 サンプリング周波数変換装置

Publications (1)

Publication Number Publication Date
JPH10126218A true JPH10126218A (ja) 1998-05-15

Family

ID=17514640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8272489A Pending JPH10126218A (ja) 1996-10-15 1996-10-15 サンプリング周波数変換装置

Country Status (6)

Country Link
US (1) US5925093A (ja)
EP (1) EP0837561B1 (ja)
JP (1) JPH10126218A (ja)
KR (1) KR19980032728A (ja)
CN (1) CN1119861C (ja)
DE (1) DE69736344T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421001B1 (ko) * 2001-02-20 2004-03-03 삼성전자주식회사 샘플링 레이트 변환 장치 및 방법
US7057537B2 (en) 2004-03-29 2006-06-06 Samsung Electronics Co., Ltd. Systems, methods and devices for sampling rate conversion by resampling sample blocks of a signal
JP2006261812A (ja) * 2005-03-15 2006-09-28 Yamaha Corp 伝送制御装置およびサンプリング周波数変換装置
KR100834937B1 (ko) 2006-07-14 2008-06-03 엠텍비젼 주식회사 특정 샘플링 레이트를 목적으로 하는 샘플링 레이트 변환방법 및 샘플링 레이트 변환 시스템
JP2009128559A (ja) * 2007-11-22 2009-06-11 Casio Comput Co Ltd 残響効果付加装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061704A (en) * 1997-12-23 2000-05-09 Telefonaktiebolaget Lm Ericsson Method and apparatus for rate conversion
US6058406A (en) * 1998-03-23 2000-05-02 Ati Technolgies, Inc. Variable length fractional bandwidth low-pass filtering
WO1999065147A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Convertisseur a/n, n/a a surechantillonnage
US6718073B1 (en) * 1998-09-30 2004-04-06 Sony Corporation Arithmetic device, and converter, and their methods
JP2001005721A (ja) 1999-06-17 2001-01-12 Nec Ic Microcomput Syst Ltd Ｄｓｐによるリング・バッファ用メモリ確保によるフィルタ処理方法及びそのフィルタ処理システム
US6590510B2 (en) 2000-06-16 2003-07-08 Lionel Jacques Woog Sample rate converter
US6856661B2 (en) * 2001-03-08 2005-02-15 Texas Instruments Incorporated Using phase interpolator information to detect a loss of lock condition during recovery of a clock signal from a received data stream
JP2003091923A (ja) * 2001-09-18 2003-03-28 Sony Corp 再標本化アドレスジェネレータ回路
US7764758B2 (en) * 2003-01-30 2010-07-27 Lsi Corporation Apparatus and/or method for variable data rate conversion
FR2858891B1 (fr) * 2003-08-11 2005-10-28 St Microelectronics Sa Convertisseur de taux d'echantillonnage a augmentation ou diminution du taux d'echantilonnage
US7236109B1 (en) * 2004-05-25 2007-06-26 Cirrus Logic, Inc. Systems and methods for clock mode determination utilizing operating conditions measurement
TWI278635B (en) * 2004-12-31 2007-04-11 Ind Tech Res Inst Method for surely detecting islanding operation
US20080208941A1 (en) * 2005-06-16 2008-08-28 Neuro Solutiion Corp. Interpolation Process Circuit
CN101257288B (zh) * 2008-04-11 2010-06-02 哈尔滨理工大学 一种可配置参数的有限冲激响应数字滤波器
DE102009008092B4 (de) * 2009-02-09 2014-10-30 Atlas Elektronik Gmbh Verfahren und Vorrichtung zum Kompensieren von Abtastratenschwankungen
KR101013571B1 (ko) * 2009-02-27 2011-02-14 성균관대학교산학협력단 원형저장공간을 이용한 음조변환방법
EP3716479A1 (en) 2019-03-26 2020-09-30 Bang & Olufsen A/S A method for sampling rate conversion
CN111835600B (zh) * 2019-04-16 2022-09-06 达发科技(苏州)有限公司 多模式超高速数字用户线路收发器设备及其执行方法
CN110333722A (zh) * 2019-07-11 2019-10-15 北京电影学院 一种机器人轨迹生成和控制方法、装置及系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE14358T1 (de) * 1980-11-26 1985-08-15 Studer Willi Ag Verfahren und schaltungsanordnung zur umsetzung der abtastfrequenz einer abtastfolge unter umgehung der konversion in ein kontinuierliches signal.
JPS5892160A (ja) * 1981-11-27 1983-06-01 Nec Corp サンプリング周波数変換装置
NL8503478A (nl) * 1985-12-18 1987-07-16 Philips Nv Coefficienten generator met fase vergrendelde lus voor een filterinrichting met niet-rationele verhouding tussen ingangs- en uitgangsbemonsterfrequentie.
JP3190080B2 (ja) * 1990-11-30 2001-07-16 株式会社東芝 サンプリング周波数変換装置
JP3041564B2 (ja) * 1993-01-07 2000-05-15 日本プレシジョン・サーキッツ株式会社 サンプリングレートコンバータ
US5365468A (en) * 1992-02-17 1994-11-15 Yamaha Corporation Sampling frequency converter
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
JP2508616B2 (ja) * 1992-12-21 1996-06-19 日本プレシジョン・サーキッツ株式会社 サンプリングレ―トコンバ―タ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421001B1 (ko) * 2001-02-20 2004-03-03 삼성전자주식회사 샘플링 레이트 변환 장치 및 방법
US7057537B2 (en) 2004-03-29 2006-06-06 Samsung Electronics Co., Ltd. Systems, methods and devices for sampling rate conversion by resampling sample blocks of a signal
JP2006261812A (ja) * 2005-03-15 2006-09-28 Yamaha Corp 伝送制御装置およびサンプリング周波数変換装置
JP4661284B2 (ja) * 2005-03-15 2011-03-30 ヤマハ株式会社 伝送制御装置
KR100834937B1 (ko) 2006-07-14 2008-06-03 엠텍비젼 주식회사 특정 샘플링 레이트를 목적으로 하는 샘플링 레이트 변환방법 및 샘플링 레이트 변환 시스템
JP2009128559A (ja) * 2007-11-22 2009-06-11 Casio Comput Co Ltd 残響効果付加装置

Also Published As

Publication number Publication date
DE69736344D1 (de) 2006-08-31
EP0837561A2 (en) 1998-04-22
CN1119861C (zh) 2003-08-27
DE69736344T2 (de) 2007-07-12
US5925093A (en) 1999-07-20
KR19980032728A (ko) 1998-07-25
EP0837561A3 (en) 2000-07-19
EP0837561B1 (en) 2006-07-19
CN1182307A (zh) 1998-05-20

Similar Documents

Publication Publication Date Title
JPH10126218A (ja) サンプリング周波数変換装置
TWI450499B (zh) 在樣本速率轉換系統內計算內插因子的方法與設備
JP2724188B2 (ja) デイジタル補間装置
US7262716B2 (en) Asynchronous sample rate converter and method
US5475628A (en) Asynchronous digital sample rate converter
US5512895A (en) Sample rate converter
US4715257A (en) Waveform generating device for electronic musical instruments
JP4957194B2 (ja) デシメーションフィルタ
US7564386B2 (en) Pre-processing data samples from parallelized data converters
KR100241119B1 (ko) 디지탈 이상장치
US4996528A (en) Apparatus having shared modular architecture for decimation and interpolation
JP2022515060A (ja) 信号リサンプリングのためのシステム及び方法
JP2662694B2 (ja) デジタル保護リレー装置
KR20150040111A (ko) 데이터 레이트 변환 장치 및 방법
US20230198506A1 (en) Arbitrary sample rate conversion using modulus accumulator
JP4240269B2 (ja) 波形測定器
JP3362796B2 (ja) 楽音発生装置
JP2622962B2 (ja) Ｆｆｔアナライザのズーミング装置
Liu et al. Research on Resampling of Wideband Zero-IF Receiver
JPH0710411Y2 (ja) 信号発生器
JPH10322164A (ja) ディジタルフィルタ
WO2001004789A1 (fr) Dispositif de generation de donnees sur forme d'onde a fonction d'echantillonnage
JPH1183914A (ja) 周期検出装置および周期検出方法
JPH03113911A (ja) サンプリングレート変換デジタルフィルタ装置
JPH061883B2 (ja) 間引き補間装置