JPH0983581A - データ伝送処理装置 - Google Patents

Abstract

(57)【要約】 【課題】内部回路における消費電力をできるだけ小さく
なるように改良した高効率かつ小消費電力のデータ伝送
処理装置を提供する。 【解決手段】入力側データ伝送路（２０−１）からの入
力２値レベル信号の各ビットのレベルを入力処理部（４
０）により内部回路（３０）における消費電力が小さく
なる側のレベルに変換して内部回路（３０）に出力し、
内部回路（３０）の各ビットのレベルを出力処理部（５
０）により元の信号レベルに変換して出力２値レベル信
号として出力側データ伝送路（２０−２）に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は入力側伝送路から
の２値レベル信号を内部回路で処理して出力側伝送路に
出力するデータ伝送処理装置に関し、特に、内部回路に
おける消費電力をできるだけ小さくなるように改良した
データ伝送処理装置に関する。

【０００２】

【従来の技術】従来、この種のデータ伝送処理装置を用
いたデータ伝送システムとしては図８に示すような構成
をとるものが知られている。この図８に示すデータ転送
システムは、複数のデータ伝送処理装置１００−１〜１
００−４を複数のデータ伝送路２００−１〜２００−１
０で相互に接続して構成される。

【０００３】ここで、各データ伝送処理装置１００−１
〜１００−４はそれぞれ内部回路を有しており、この内
部回路によりデータ伝送路２００−１〜２００−１０を
伝送される論理“０”または“１”からなる２値レベル
信号に対して所定の処理を実行することにより、システ
ムの管理、保守、データの交換、データの変換等を行
う。

【０００４】ところで、図８に示すようなデータ伝送シ
ステムにおいて、各データ伝送処理装置１００−１〜１
００−４内の内部回路における消費電力は、データ伝送
路２００−１〜２００−１０からこのデータ伝送処理装
置１００−１〜１００−４に入力されるデータによって
異なる。

【０００５】図９は、データ伝送処理装置１００−１〜
１００−４の内の１つのデータ伝送処理装置１００の内
部回路を示したもので、このデータ伝送処理装置１００
は３個の内部回路１０１〜１０３を有しており、各内部
回路１０１〜１０３の入力配線および出力配線にはそれ
ぞれ終端抵抗１０６〜１０９を介して電源電圧ＶTTでプ
ルアップしたプルアップ回路が設けられている。

【０００６】ここで、例えば、内部回路１０１で処理さ
れる２値レベル信号の論理“０”が０Ｖであり、論理
“１”がＶTT（ＶTT＞０Ｖ）であるとし、実際に内部回
路１０１から出力される２値レベル信号のレベルがＶOU
T （０Ｖ≦ＶOUT ≦ＶTT）であるとすると、この内部回
路１０１の出力配線に設けられたプルアップ回路の終端
抵抗１０８に流れる電流Ｉは、この抵抗１０８の抵抗値
をＲとすると、 Ｉ＝（ＶTT−ＶOUT ）／Ｒ （１） となる。

【０００７】すなわち、式（１）から明らかように、こ
のプルアップ回路の終端抵抗１０８に流れる電流Ｉが最
小となるのは、内部回路１０１から出力される２値レベ
ル信号が論理“１”の場合であり、逆にこのプルアップ
回路の抵抗１０８に流れる電流Ｉが最大となるのは、内
部回路１０１から出力される２値レベル信号が論理
“０”の場合である。そして同様のことが各内部回路１
０１〜１０３の入力配線および出力配線に設けられたプ
ルアップ回路についていえる。

【０００８】ところで、例えば、このデータ伝送処理装
置１００の入力側伝送路であるデータ伝送路２０１から
このデータ伝送処理装置１００に入力される２値レベル
信号が、無意味データ、例えば論理“０”のデータばか
りであり、各内部回路がこの論理“０”のデータをその
まま出力するとすると、この場合、このデータ伝送処理
装置１００の各内部回路１０１〜１０３の入力配線およ
び出力配線に設けられたプルアップ回路の抵抗１０６〜
１０９にはそれぞれ最大の電流が流れることになり、そ
の結果このデータ伝送処理装置１００の消費電力は最大
になる。

【０００９】つまり、図８に示すようなデータ伝送シス
テムにおいて、各データ伝送処理装置１００−１〜１０
０−４内の内部回路における消費電力は、データ伝送路
２００−１〜２００−１０からこのデータ伝送処理装置
１００−１〜１００−４に入力されるデータによってそ
の消費電力が異なり、電力最小システムを構成している
とはいえない。

【００１０】

【発明が解決しようとする課題】上述の如く、入力側伝
送路からの２値レベル信号を内部回路で処理して出力側
伝送路に出力するデータ伝送処理装置においては、入力
側伝送路から入力される２値レベル信号に対応してその
消費電力が異なり、入力側伝送路から入力される２値レ
ベル信号によっては、消費電力が最小となる高効率な小
消費電力データ伝送処理装置を構成しているとはいえな
い。

【００１１】そこで、この発明は、内部回路における消
費電力をできるだけ小さくなるように改良した高効率か
つ小消費電力のデータ伝送処理装置を提供することを目
的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するた
め、この発明は、内部回路を有し、入力側伝送路からの
入力２値レベル信号を前記内部回路で処理して出力２値
レベル信号として出力側伝送路に出力するデータ伝送処
理装置において、前記入力側伝送路からの入力２値レベ
ル信号の各ビットのレベルを前記内部回路における消費
電力が小さくなる側のレベルに変換して前記内部回路に
出力する入力処理手段と、前記内部回路の出力の各ビッ
トのレベルを元の信号レベルに変換して前記出力２値レ
ベル信号として前記出力側伝送路に出力する出力処理手
段とを具備することを特徴とする。この発明では、入力
側伝送路からの入力２値レベル信号の各ビットのレベル
を入力処理手段により内部回路における消費電力が小さ
くなる側のレベルに変換して内部回路に出力し、内部回
路の各ビットのレベルを出力処理手段により元の信号レ
ベルに変換して出力２値レベル信号として出力側伝送路
に出力する。

【００１３】ここで、前記内部回路は、少なくと入力配
線および出力配線に所定の終端抵抗を介するプルアップ
回路を有し、前記入力処理手段は、前記入力側伝送路か
らの入力２値レベル信号が全てローレベルのビットから
なる無意味な信号の場合は、該無意味な信号の各ビット
を反転して全てハイレベルのビットからなる信号として
前記内部回路に出力する反転手段を具備し、前記出力処
理手段は、前記入力側伝送路からの入力２値レベル信号
が全てローレベルのビットからなる無意味な信号の場合
は、前記内部回路の出力を再反転して前記出力側伝送路
に出力する再反転手段を具備することを特徴とする。

【００１４】また、前記入力側伝送路からの２値レベル
信号は、先頭に無意味データか有意義データかを識別す
る識別ビットを有する固定長データからなり、前記入力
処理手段は、前記固定長データの前記識別ビットが無意
味データ表わすか否かを判定する判定手段と、前記入力
側伝送路からの２値レベル信号から前記識別ビットを除
去する除去手段と、前記判定手段により前記固定長デー
タの識別ビットが無意味データを表わすと判定された場
合は、前記除去手段により前記識別ビットが除去された
信号の全てのビットを前記内部回路における消費電力が
小さくなる側のレベルに変換する変換手段と、前記変換
処理手段の出力に前記除去手段により除去された前記識
別ビットを再付加する再付加手段とを具備することを特
徴とする。

【００１５】また、前記入力側伝送路からの２値レベル
信号は、固定長データからなり、前記入力処理手段は、
前記固定長データの一方のレベルのビット数を計数する
計数手段と、前記計数手段の計数値に基づき前記内部回
路における消費電力を最小にするために前記固定長デー
タを反転するか否かを判定する第１の判定手段と、前記
第１の判定手段により反転すると判定された場合は、前
記固定長データの各ビットを反転する反転手段と、前記
反転手段の出力に前記反転手段で反転したか否かを識別
する識別ビットを付加して前記内部回路に出力する識別
ビット付加手段とを具備し、前記出力処理手段は、前記
内部回路の出力から前記識別ビットを除去する除去手段
と、前記内部回路の出力から出力される識別ビットから
該内部回路の出力が反転したものか否かを判定する第２
の判定手段と、前記内部回路の出力から前記識別ビット
を除去する除去手段と、前記第２の判定手段により反転
したものと判定された場合は、前記除去手段により前記
識別ビットが除去された信号の各ビットを再反転して前
記出力側伝送路に出力する再反転手段とを具備すること
を特徴とする。

【００１６】

【発明の実施の形態】以下、この発明に係わるデータ伝
送処理装置の実施例を添付図面に基づいて詳細に説明す
る。

【００１７】図１は、この発明に係わるデータ伝送処理
装置の概略構成を示すブロック図である。

【００１８】図１において、この実施例のデータ伝送処
理装置１０は、内部回路３０の入力側に入力処理部４０
を設けるとともに、内部回路３０の出力側に出力処理部
５０を設けて構成される。

【００１９】ここで、入力処理部４０は、このデータ伝
送処理装置１０の入力側データ伝送路２０−１からのデ
ータを受け取るレシーバを含み、データ伝送路２０−１
からのデータ、すなわち２値レベル信号の各ビットのレ
ベルを内部回路３０における消費電力が小さくなる側の
レベルに変換して内部回路３０に出力する処理を行う。

【００２０】また、出力処理部５０は、このデータ伝送
処理装置１０の出力側のデータ伝送路２０−２へデータ
を送出するドライバを含み、内部回路３０の出力の各ビ
ットのレベルを元の信号レベルに再変換してデータ伝送
路２０−２へ出力する処理を行う。

【００２１】また、内部回路３０は、システムの管理、
保守、データの交換、データの変換等を行うもので、こ
の内部回路３０は図９に示したように各回路の少なくと
入力配線および出力配線に所定の終端抵抗を介するプル
アップ回路を有しており、この内部回路３０の消費電力
を処理信号の各ビット単位でみると、各ビットの信号が
論理“０”の場合に最大となり、論理“１”の場合に最
大となる。

【００２２】さて、図１に示したデータ伝送処理装置１
０は、ＡＴＭ（非同期転送モード）で伝送されるような
固定長セル、すなわち固定長データを処理対象とし、こ
の固定長データ単位でデータを処理するように構成され
ており、このデータ伝送処理装置１０の動作は、上記固
定長データが無意味なデータの場合と有意味なデータの
場合とで異なる。

【００２３】１）データ伝送処理装置１０に入力される
固定長データが無意味なデータの場合 データ伝送処理装置１０に入力される固定長データが無
意味なデータの場合におけるデータ伝送処理装置１０の
動作は次の２つの場合がある。

【００２４】ａ）固定長データの各ビットのレベルが全
て論理“０”である。

【００２５】ｂ）固定長データの先頭に該データが無意
味のデータであることを示す識別ビットを有し、各ビッ
トのレベルは不定である。

【００２６】まず、ａ）の場合、すなわち、データ伝送
処理装置１０に入力される固定長データが無意味なデー
タの場合において、固定長データの各ビットのレベルが
全て論理“０”であるデータを処理するシステムに図１
に示したデータ伝送処理装置１０を適用した場合の実施
例について説明する。

【００２７】このように、データ伝送処理装置１０に入
力される固定長データが無意味なデータであると、この
データ伝送処理装置１０の内部回路３０では、各ビット
のレベルが全て論理“０”であるデータを処理すること
になる。

【００２８】ここで、内部回路３０での処理信号が各ビ
ットのレベルが全て論理“０”である場合は、図９で説
明したようにこの内部回路３０の消費電力は最大にな
る。

【００２９】図２は、このような場合のデータ伝送処理
装置１０の一実施例を示したものである。図２におい
て、このデータ伝送処理装置１０は、図１に示したデー
タ伝送処理装置１０の入力処理部４０に反転型レシーバ
４１を用い、出力処理部５０に反転型ドライバ５１を使
用して構成される。

【００３０】このような構成において、入力側データ伝
送路２０−１から各ビットのレベルが全て論理“０”で
ある無意味なデータが入力されると、このデータは入力
処理部４０の反転型レシーバ４１で各ビットのレベルが
全て論理“１”であるデータに変換されて内部回路３０
に入力される。

【００３１】また、内部回路３０から出力される各ビッ
トのレベルが全て論理“１”であるデータは、出力処理
部５０の反転型ドライバで、元のレベル、すなわち各ビ
ットのレベルが全て論理“０”であるデータに再反転さ
れて出力側のデータ伝送路２０−２へ送出される。

【００３２】つまり、この構成によると、内部回路３０
ではデータ伝送路２０−１および２０−２を伝送される
データとは反対の論理でデータを処理することになり、
その結果、各ビットのレベルが全て論理“０”である無
意味なデータは各ビットのレベルが全て論理“１”であ
るデータとして処理されることになり、これにより内部
回路３０における消費電力を最小にすることができる。

【００３３】次に、ｂ）の場合、すなわち、データ伝送
処理装置１０に入力される固定長データが無意味なデー
タの場合において、固定長データの先頭に該データが無
意味のデータであることを示す識別ビットを有し、各ビ
ットのレベルは不定であるデータを処理するシステムに
図１に示したデータ伝送処理装置１０を適用した場合の
実施例について説明する。

【００３４】まず、この場合の処理対象データのフレー
ムフォーマットを図３に示す。

【００３５】図３に示すフレームフォーマットにおいて
は、固定長データとして１０ビットのデータを用い、そ
の９ビット（Ｘ0 〜Ｘ8 ）がペイロード（情報ビット）
を構成し、先頭の１ビットが９ビット（Ｘ0 〜Ｘ8 ）の
情報ビットの内容が無意味であるか有意義であるを示す
識別ビットＹを構成している。

【００３６】ここで、識別ビットＹが、例えば“０”で
あるとこれに続く情報ビット（Ｘ0〜Ｘ8 ）は無意味で
あり、“１”であるとこれに続く情報ビット（Ｘ0 〜Ｘ
8 ）は有意味であることを示す。なお、識別ビットＹ
（以下これをＹビットという）が無意味を示す“０”の
場合はこれに続く情報ビット（Ｘ0 〜Ｘ8 ）は不定であ
る。

【００３７】図４は、このような場合のデータ伝送処理
装置１０の入力処理部４０の一実施例を示したものであ
る。図４において、この入力処理部４０は、入力側デー
タ伝送路２０−１からのデータを受け取るレシーバ４
２、レシーバ４２で受信した図３に示すようなフレーム
フォーマットの固定長データからＹビットを除去し、こ
れに続く情報ビット（Ｘ0 〜Ｘ8 ）を出力するＹビット
除去部４３、レシーバ４２で受信した図３に示すような
フレームフォーマットの固定長データのＹビットを判定
するＹビット判定部４４、Ｙビット判定部４４による判
定結果に基づきＹビット除去部４３から出力される情報
ビット（Ｘ0 〜Ｘ8 ）を変換する変換処理部４５、変換
処理部４５で変換された情報ビット（Ｘ0 〜Ｘ8 ）の先
頭にＹビット除去部４３で除去したＹビットを再付加し
て内部回路３０へ出力するＹビット再付加部４６とを具
備して構成される。

【００３８】ここで、Ｙビット判定部４４は、レシーバ
４２の出力からレシーバ４２で受信した固定長データの
Ｙビットが“無意味”を示す“０”か有意味を示す
“１”かを判定する。

【００３９】そして、Ｙビット判定部４４で、Ｙビット
が“無意味”を示す“０”であると判定された場合は、
Ｙビット除去部４３でＹビットが除去された情報ビット
（Ｘ0 〜Ｘ8 ）は不定であるので、この場合、変換処理
部４５は、この情報ビット（Ｘ0 〜Ｘ8 ）を全て内部回
路３０における消費電力が小さくなる側のレベルに変換
する。

【００４０】具体的には、内部回路３０における消費電
力は、図９で説明したように、各ビットのレベルが全て
論理“１”である場合に最小となるので、変換処理部４
５は、Ｙビット除去部４３から出力される情報ビット
（Ｘ0 〜Ｘ8 ）を全て論理“１”に変換する。

【００４１】そして、この変換処理部４５で、全て論理
“１”に変換された情報ビット（Ｘ0 〜Ｘ8 ）の先頭
に、Ｙビット再付加部４６によりＹビットが再付加され
て内部回路３０へ出力される。

【００４２】なお、Ｙビット判定部４４で、Ｙビットが
“有意味”を示す“１”であると判定された場合は、変
換処理部４５ではＹビット除去部４３から出力されるＹ
ビットが除去された情報ビット（Ｘ0 〜Ｘ8 ）をそのま
まＹビット再付加部４６に出力し、Ｙビット再付加部４
６では、この情報ビット（Ｘ0 〜Ｘ8 ）の先頭に、Ｙビ
ット除去部４３で除去したＹビットを再付加し、内部回
路３０へ出力する。

【００４３】このような構成によると、入力側データ伝
送路２０−１からのデータが“無意味”の場合、情報ビ
ット（Ｘ0 〜Ｘ8 ）は内部回路３０における消費電力が
小さくなる側のレベル、すなわち“１”に変換されて内
部回路３０に入力されるので、この場合の内部回路３０
における消費電力を最小にすることができる。

【００４４】上記説明においては、データ伝送処理装置
１０で処理される固定長データが無意味なデータの場合
について説明したが、次に、データ伝送処理装置１０で
処理される固定長データが有意味なデータの場合につい
て説明する。

【００４５】図５は、このような場合のデータ伝送処理
装置１０の入力処理部４０の他の実施例を示したもので
ある。図５において、この入力処理部４０は、入力側デ
ータ伝送路２０−１からのデータを受け取るレシーバ４
０１、レシーバ４０１で受信した固定長データの論理
“０”のビット数を計数するカウンタ４０２、カウンタ
４０２の計数値に基づきレシーバ４０１で受信した固定
長データを内部回路３０における消費電力を最小にする
ために反転するか否かを判定する反転非反転判定部４０
３、反転非反転判定部４０３で反転すると判定された場
合は、レシーバ４０１の出力を反転し、反転しない、す
なわち非反転と判定された場合は、レシーバ４０１の出
力をそのまま出力する反転処理部４１０、反転処理部４
１０で反転したか否かを示す識別ビット（以下これをＺ
ビットという）を反転処理部４１０から出力の先頭に付
加して内部回路３０に出力するＺビット付加部４０４を
具備して構成される。

【００４６】また、反転処理部４１０は、非反転型ドラ
イバ４１１、反転型ドライバ４１２、インバータ４１３
を具備して構成され、反転非反転判定部４０３の出力が
“反転”、すなわち論理“０”である場合は、この論理
“０”の信号により非反転型ドライバ４１１を不動作に
するとともに、この論理“０”の信号によりインバータ
４１３を介して反転型ドライバ４１２を動作可能にし、
これによりレシーバ４０１の出力を反転型ドライバ４１
２で反転してＺビット付加部４０４へ出力し、反転非反
転判定部４０３の出力が“非反転”、すなわち論理
“１”である場合は、この論理“１”の信号により非反
転型ドライバ４１１が動作可能にするとともにインバー
タ４１３を介して反転型ドライバ４１２を不動作にし、
これによりレシーバ４０１の出力を非反転型ドライバ４
１１を介してそのままＺビット付加部４０４へ出力す
る。

【００４７】ここで、反転非反転判定部４０３は、以下
に説明するアルゴリズムによりレシーバ４０１で受信し
た固定長データを反転するか否かを判定する。

【００４８】すなわち、図５に示す構成において、レシ
ーバ４０１で受信した固定長データの全ビット数をｎと
し、カウンタ４０２の計数値をＮとした場合、 Ｎ≧（ｎ／２）＋１ （２） が成立すると、レシーバ４０１で受信した固定長データ
を反転すると判定し、式（２）が成立しないとレシーバ
４０１で受信した固定長データを反転しないと判定す
る。

【００４９】ここで、式（２）によりレシーバ４０１で
受信した固定長データを反転するか否かを判定するよう
に構成した理由は、内部回路３０における消費電力は、
図９で説明したように、各ビットのレベルが論理“０”
のとき最大となり、論理“１”のとき最小となるので、
固定長データの内で論理“０”のビットが多い場合は、
レシーバ４０１で受信した固定長データを反転した方が
内部回路３０における消費電力を小さくすることがで
き、反対に、固定長データの内で論理“１”のビットが
多い場合は、レシーバ４０１で受信した固定長データを
反転しない方が内部回路３０における消費電力を小さく
することができるからである。

【００５０】図６は、図５に示したＺビット付加部４０
４から出力されるＺビットが付加されたデータのフレー
ムフォーマットの一例を示したものである。図６に示す
フレームフォーマットにおいては、９ビット（Ｘ0 〜Ｘ
8 ）がペイロード（情報ビット）を構成し、先頭の１ビ
ットが９ビット（Ｘ0 〜Ｘ8 ）の情報ビットの内容を反
転したか否かを示すＺビットを構成している。

【００５１】ここで、Ｚビットが、例えば“０”である
とこれに続く情報ビット（Ｘ0 〜Ｘ8 ）は反転データで
あり、“１”であるとこれに続く情報ビット（Ｘ0 〜Ｘ
8 ）は非反転データであることを示す。

【００５２】図７は、図５に示した入力処理部４０を用
いた場合の出力処理部５０の一実施例を示したものであ
る。図７において、この出力処理部５０は、内部回路３
０からの図６に示すようなフレームフォーマットからな
る出力データからＺビットを除去し、これに続く情報ビ
ット（Ｘ0 〜Ｘ8 ）を出力するＺビット除去部５０１、
内部回路３０からの図６に示すようなフレームフォーマ
ットからなる出力データのＺビットを判定するＺビット
判定部５０２、Ｚビット判定部５０２の判定結果に基づ
きＺビット除去部５０１の出力を反転してまたは反転し
ないでそのまま出力する反転処理部５１０、反転処理部
５１０の出力を出力側のデータ伝送路２０−２へ送出す
るドライバ５０３を具備して構成される。

【００５３】また、反転処理部５１０は、非反転型ドラ
イバ５１１、反転型ドライバ５１２、インバータ５１３
を具備して構成され、Ｚビット判定部５０２の出力が
“反転データ”、すなわち論理“０”である場合は、こ
の論理“０”の信号により非反転型ドライバ５１１を不
動作にするとともに、この論理“０”の信号によりイン
バータ５１３を介して反転型ドライバ５１２を動作可能
にし、これによりＺビット除去部５０１の出力を反転型
ドライバ５１２で再反転してドライバ５０３へ出力し、
Ｚビット判定部５０２の出力が“非反転データ”、すな
わち論理“１”である場合は、この論理“１”の信号に
より非反転型ドライバ５１１が動作可能にするとともに
インバータ５１３を介して反転型ドライバ５１２を不動
作にし、これによりＺビット除去部５０１の出力を非反
転型ドライバ５１１を介してそのままドライバ５０３へ
出力する。

【００５４】このような構成によると、データ伝送処理
装置１０で処理される固定長データが有意味なデータの
場合においても内部回路３０における消費電力を最小に
することが可能になる。

【００５５】

【発明の効果】以上説明したように、この発明によれ
ば、入力側伝送路からの入力２値レベル信号の各ビット
のレベルを入力処理手段により内部回路における消費電
力が小さくなる側のレベルに変換して内部回路に出力
し、内部回路の各ビットのレベルを出力処理手段により
元の信号レベルに変換して出力２値レベル信号として出
力側伝送路に出力するように構成したので、内部回路に
おける消費電力をできるだけ小さくなるように改良した
高効率かつ小消費電力のデータ伝送処理装置を提供する
ことができるという効果を奏する。

【図面の簡単な説明】

【図１】この発明に係わるデータ伝送処理装置の概略構
成を示すブロック図。

【図２】この発明に係わるデータ伝送処理装置の一実施
例を示すブロック図。

【図３】この発明に係わるデータ伝送処理装置の他の実
施例で採用する処理データのフレームフォーマットの一
例を示す図。

【図４】図３に示したフレームフォーマットのデータを
処理するこの発明に係わるデータ伝送処理装置の入力処
理部の一実施例を示すブロック図。

【図５】この発明に係わるデータ伝送処理装置の入力処
理部の他の実施例を示すブロック図。

【図６】図５に示したＺビット付加部から出力されるＺ
ビットが付加されたデータのフレームフォーマットの一
例を示した図。

【図７】図５に示した入力処理部を用いた場合の出力処
理部の一実施例を示すブロック図。

【図８】データ伝送処理装置を用いたデータ伝送システ
ムの一例を示すブロック図。

【図９】図８に示したデータ伝送処理装置の内部回路の
一構成例を示すブロック図。

【符号の説明】

１０ データ伝送処理装置 ２０−１ 入力側データ伝送路 ２０−２ 出力側データ伝送路 ３０ 内部回路 ４０ 入力処理部 ４１ 反転型レシーバ ４２ レシーバ ４３ Ｙビット除去部 ４４ Ｙビット判定部 ４５ 変換処理部 ４６ Ｙビット再付加部 ５０ 出力処理部 ５１ 反転型ドライバ １００ データ伝送処理装置 １００−１〜１００−４ データ伝送処理装置 １０１〜１０３ 内部回路 １０６〜１０９ 終端抵抗 ２００−１〜２００−１０ データ伝送路 ４０１ レシーバ ４０２ カウンタ ４０３ 反転非反転判定部 ４０４ Ｚビット付加部 ４１０ 反転処理部 ４１１ 非反転型ドライバ ４１２ 反転型ドライバ ４１３ インバータ ５０１ Ｚビット除去部 ５０２ Ｚビット判定部 ５０３ ドライバ ５１０ 反転処理部 ５１１ 非反転型ドライバ ５１２ 反転型ドライバ ５１３ インバータ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 内部回路を有し、入力側伝送路からの入
   力２値レベル信号を前記内部回路で処理して出力２値レ
   ベル信号として出力側伝送路に出力するデータ伝送処理
   装置において、 前記入力側伝送路からの入力２値レベル信号の各ビット
   のレベルを前記内部回路における消費電力が小さくなる
   側のレベルに変換して前記内部回路に出力する入力処理
   手段と、 前記内部回路の出力の各ビットのレベルを元の信号レベ
   ルに再変換して前記出力２値レベル信号として前記出力
   側伝送路に出力する出力処理手段とを具備することを特
   徴とするデータ伝送処理装置。
2. 【請求項２】 前記内部回路は、 少なくと入力配線および出力配線に所定の終端抵抗を介
   するプルアップ回路を有し、 前記入力処理手段は、 前記入力側伝送路からの入力２値レベル信号が全てロー
   レベルのビットからなる無意味な信号の場合は、該無意
   味な信号の各ビットを反転して全てハイレベルのビット
   からなる信号として前記内部回路に出力する反転手段を
   具備し、 前記出力処理手段は、 前記入力側伝送路からの入力２値レベル信号が全てロー
   レベルのビットからなる無意味な信号の場合は、前記内
   部回路の出力を再反転して前記出力側伝送路に出力する
   再反転手段を具備することを特徴とする請求項１記載の
   データ伝送処理装置。
3. 【請求項３】 前記入力側伝送路からの２値レベル信号
   は、 先頭に無意味データか有意義データかを識別する識別ビ
   ットを有する固定長データからなり、 前記入力処理手段は、 前記固定長データの前記識別ビットが無意味データ表わ
   すか否かを判定する判定手段と、 前記入力側伝送路からの２値レベル信号から前記識別ビ
   ットを除去する除去手段と、 前記判定手段により前記固定長データの識別ビットが無
   意味データを表わすと判定された場合は、前記除去手段
   により前記識別ビットが除去された信号の全てのビット
   を前記内部回路における消費電力が小さくなる側のレベ
   ルに変換する変換手段と、 前記変換処理手段の出力に前記除去手段により除去され
   た前記識別ビットを再付加する再付加手段とを具備する
   ことを特徴とする請求項１記載のデータ伝送処理装置。
4. 【請求項４】 前記入力側伝送路からの２値レベル信号
   は、 固定長データからなり、 前記入力処理手段は、 前記固定長データの一方のレベルのビット数を計数する
   計数手段と、 前記計数手段の計数値に基づき前記内部回路における消
   費電力を最小にするために前記固定長データを反転する
   か否かを判定する第１の判定手段と、 前記第１の判定手段により反転すると判定された場合
   は、前記固定長データの各ビットを反転する反転手段
   と、 前記反転手段の出力に前記反転手段で反転したか否かを
   識別する識別ビットを付加して前記内部回路に出力する
   識別ビット付加手段とを具備し、 前記出力処理手段は、 前記内部回路の出力から前記識別ビットを除去する除去
   手段と、 前記内部回路の出力から出力される識別ビットから該内
   部回路の出力が反転したものか否かを判定する第２の判
   定手段と、 前記内部回路の出力から前記識別ビットを除去する除去
   手段と、 前記第２の判定手段により反転したものと判定された場
   合は、前記除去手段により前記識別ビットが除去された
   信号の各ビットを再反転して前記出力側伝送路に出力す
   る再反転手段とを具備することを特徴とする請求項１記
   載のデータ伝送処理装置。