JPH0964671A - Amplification factor monitoring circuit - Google Patents
Amplification factor monitoring circuitInfo
- Publication number
- JPH0964671A JPH0964671A JP22035195A JP22035195A JPH0964671A JP H0964671 A JPH0964671 A JP H0964671A JP 22035195 A JP22035195 A JP 22035195A JP 22035195 A JP22035195 A JP 22035195A JP H0964671 A JPH0964671 A JP H0964671A
- Authority
- JP
- Japan
- Prior art keywords
- amplification factor
- amplifier
- signal
- amplifiers
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、AGC 増幅器の増幅
率に比例した信号を生成する増幅率モニタ回路に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplification factor monitor circuit for generating a signal proportional to the amplification factor of an AGC amplifier.
【０００２】[0002]
【従来の技術】外部からの増幅率制御信号により増幅器
の増幅率を制御する回路としては、図５に示す回路が知
られている。この回路では、自動増幅率調整制御回路２
によりAGC(auto gain control)増幅器１の増幅率が制御
されるので、自動増幅率調整制御回路２からの増幅率制
御信号VCにより、その増幅率が求められる。2. Description of the Related Art A circuit shown in FIG. 5 is known as a circuit for controlling the amplification factor of an amplifier by an amplification factor control signal from the outside. In this circuit, the automatic gain adjustment control circuit 2
Since the amplification factor of the AGC (auto gain control) amplifier 1 is controlled by this, the amplification factor is obtained by the amplification factor control signal VC from the automatic amplification factor adjustment control circuit 2.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、増幅率
制御信号VCの微少な電圧の違いにより、AGC 増幅器の増
幅率が大きく変化したり、製造プロセスや温度条件によ
りその増幅率と制御電圧との関係が一義的に定まらず、
増幅率制御信号VCからその増幅率を正確に求めることが
できなかった。However, the amplification factor of the AGC amplifier changes greatly due to a slight difference in the voltage of the amplification factor control signal VC, and the relationship between the amplification factor and the control voltage depends on the manufacturing process and temperature conditions. Is not uniquely determined,
The amplification factor could not be accurately obtained from the amplification factor control signal VC.
【０００４】このことを、図６に示すAGC 増幅器を参照
してより詳細に説明する。入力トランジスタM1,M2 で差
動対を構成してあり、そのゲートには差動入力が印加さ
れている。定電流源M3は差動対のソースに接続され、定
電流源M4はトランジスタM1のドレインに接続されてお
り、定電流源M5はトランジスタM2のドレインに接続され
ている。増幅率制御用トランジスタM6,M7 と、増幅率制
御用トランジスタM8,M9により差動対が形成されてお
り、増幅率制御用トランジスタM6,M9 のゲートに制御電
圧(VCL) が印加され、増幅率制御用トランジスタM7,M8
のゲートに制御電圧(VCH) が印加され、増幅率を制御し
ている。増幅率制御用トランジスタM6,M7 のソースと入
力トランジスタM1のドレインが接続されており、増幅率
制御用トランジスタM8,M9 のソースと入力トランジスタ
M2のドレインが接続されている。制御電圧(VCH) は制御
電圧(VCL) より常に大きくなるように制御される。出力
トランジスタM10,M11 はそれぞれドレインが増幅器の出
力となっており、それぞれゲートとドレインが接続さ
れ、出力トランジスタM10 のドレインと増幅率制御用ト
ランジスタM6,M8 のドレインが接続され、出力トランジ
スタM11 のドレインと増幅率制御用トランジス夕M7,M9
のドレインとが接続されている。This will be described in more detail with reference to the AGC amplifier shown in FIG. The input transistors M1 and M2 form a differential pair, and a differential input is applied to the gates thereof. The constant current source M3 is connected to the sources of the differential pair, the constant current source M4 is connected to the drain of the transistor M1, and the constant current source M5 is connected to the drain of the transistor M2. A differential pair is formed by the amplification factor control transistors M6 and M7 and the amplification factor control transistors M8 and M9.The control voltage (V CL ) is applied to the gates of the amplification factor control transistors M6 and M9 to amplify the gain. Rate control transistors M7, M8
A control voltage (V CH ) is applied to the gate of to control the amplification factor. The sources of the gain control transistors M6 and M7 are connected to the drain of the input transistor M1, and the sources of the gain control transistors M8 and M9 and the input transistor are connected.
The drain of M2 is connected. The control voltage (V CH ) is controlled so as to be always higher than the control voltage (V CL ). The drains of the output transistors M10 and M11 are the output of the amplifier.The gate and drain are connected to each other, the drain of the output transistor M10 and the drains of the amplification factor control transistors M6 and M8 are connected to each other, and the drain of the output transistor M11 is connected. And gain control M7, M9
Is connected to the drain of.
【０００５】この増幅器の増幅率A は近似的に、The amplification factor A of this amplifier is approximately
【０００６】[0006]
【数１】 Ａ＝（ｇｍin／ｇｍload）×｛（VCH −VCL ）／VON ｝ と表される。ここで、ｇｍinは入力トランジスタM1,M2
の相互コンダクタンスであり、ｇｍloadは出力トランジ
スタM10,M11 の相互コンダクタンス、VON は信号入力が
ない場合の増幅率制御用トランジスタのゲート−ソース
間電圧とトランジスタのスレッシュホールド電圧の差で
ある。## EQU1 ## A = (gm in / gm load ) × {(V CH −V CL ) / V ON }. Here, gm in the input transistor M1, M2
Gm load is the transconductance of the output transistors M10 and M11, and V ON is the difference between the gate-source voltage of the amplification factor controlling transistor and the threshold voltage of the transistor when no signal is input.
【０００７】代表的な値として、（ｇｍin／ｇｍload)
＝ 10 ，VON ＝ 200mVとすると、VCH - VCL = 20mVのと
き、Ａ＝0dB となり、VCH ‐ VCL＝ 22.4mV のとき、Ａ
＝1dB となり、わずか2.4mV の違いで1dB も異なること
になる。また、VON はプロセス条件や温度に応じて大き
く変化するため、VCH - VCL と増幅率Ａとの関係を一義
的に決定することも困難であった。As a typical value, (gm in / gm load )
= 10, V ON = 200 mV, A = 0 dB when V CH -V CL = 20 mV, and A when V CH -V CL = 22.4 mV
= 1dB, which means a 1dB difference with only 2.4mV difference. Further, since V ON greatly changes depending on process conditions and temperature, it is difficult to uniquely determine the relationship between V CH -V CL and the amplification factor A.
【０００８】さらに、多段に接続された増幅器の増幅率
をモニタして増幅器モニタ信号として対数コードの信号
を得るためには、各増幅器の増幅率を対数に変換した上
で加算するか、各増幅率を乗算した後に対数に変換する
必要があった。Further, in order to monitor the amplification factors of amplifiers connected in multiple stages and obtain a logarithmic code signal as an amplifier monitor signal, the amplification factors of the respective amplifiers are converted into logarithms and then added, or each amplification is performed. It was necessary to multiply by the ratio and then convert to logarithm.
【０００９】特に、アナログ回路で増幅率を対数に変換
する方法として、バイポーラトランジスタのログ特性を
用いる方法があるが、温度による変動が大きいという問
題があり、また、各リニアの信号を乗算した後に対数に
変換すると、回路規模が大きくなるという問題があっ
た。In particular, as a method of converting an amplification factor into a logarithm in an analog circuit, there is a method of using a log characteristic of a bipolar transistor, but there is a problem that the variation due to temperature is large, and after multiplication of each linear signal, there is a problem. When converted into logarithm, there is a problem that the circuit scale becomes large.
【００１０】本発明の目的は、上記のような問題点を解
決し、増幅器の増幅率を正確にモニタするための増幅率
モニタ信号を生成することができる増幅率モニタ回路を
提供することにある。An object of the present invention is to solve the above problems and provide an amplification factor monitor circuit capable of generating an amplification factor monitor signal for accurately monitoring the amplification factor of an amplifier. .
【００１１】[0011]
１）本発明は、増幅器の増幅率に比例する信号を生成す
る増幅率モニタ回路において、前記増幅器と熱結合して
あって該増幅器と構成が同一であり基準信号を入力して
増幅率に比例する信号を出力するダミー増幅器と、該ダ
ミー増幅器および前記増幅器のそれぞれの増幅率を前記
増幅器の出力に基づき制御する増幅率調整回路とを備え
たことを特徴とする。1) The present invention relates to an amplification factor monitor circuit for generating a signal proportional to the amplification factor of an amplifier, which is thermally coupled to the amplifier and has the same configuration as that of the amplifier, and inputs a reference signal to be proportional to the amplification factor. A dummy amplifier for outputting a signal to be output, and an amplification factor adjusting circuit for controlling the amplification factors of the dummy amplifier and the amplifier based on the output of the amplifier.
【００１２】本発明では、増幅器と、基準信号を入力し
たダミー増幅器のそれぞれの増幅率を、増幅器の出力に
基づいて増幅率調整回路により制御すると、ダミー増幅
器から増幅器の増幅率に比例にした信号が出力される。According to the present invention, when the amplification factor of each of the amplifier and the dummy amplifier to which the reference signal is input is controlled by the amplification factor adjusting circuit based on the output of the amplifier, a signal proportional to the amplification factor of the amplifier is output from the dummy amplifier. Is output.
【００１３】２）上記１）において、前記ダミー増幅器
の出力信号を対数コードのディジタル信号に変換するＡ
Ｄ変換回路を備えたことを特徴とする。2) In the above 1), A which converts the output signal of the dummy amplifier into a logarithmic code digital signal
It is characterized by having a D conversion circuit.
【００１４】３）本発明は、ｎ（≧２）段直列に接続し
た増幅器全体の増幅率に比例する信号を生成する増幅率
モニタ回路において、前記各段の増幅器とそれぞれ熱結
合してあって前記各段の増幅器とそれぞれ構成が同一で
あり基準信号をそれぞれ入力した第１ないし第ｎダミー
増幅器と、前記各段の増幅器と、前記第１ないし第ｎダ
ミー増幅器のそれぞれの増幅率を前記各段の増幅器の各
出力に基づき制御する第１ないし第ｎ増幅率調整回路
と、前記第１ないし第ｎダミー増幅器の出力を時分割で
マルチプレクシングするマルチプレクサと、該マルチプ
レクサからの出力をＡＤ変換するＡＤ変換器と、該ＡＤ
変換器により得られたディジタル値を加算する加算器と
を備えたことを特徴とする。3) According to the present invention, in an amplification factor monitor circuit that generates a signal proportional to the amplification factor of the entire amplifier connected in series for n (≧ 2) stages, each of the amplifiers in each stage is thermally coupled. The amplification factors of the first to nth dummy amplifiers, which have the same configuration as the amplifiers of the respective stages and which respectively input the reference signal, the amplifiers of the respective stages, and the amplification factors of the first to nth dummy amplifiers, First to n-th amplification factor adjusting circuits that control based on each output of the stage amplifier, a multiplexer that multiplexes the outputs of the first to n-th dummy amplifiers in a time division manner, and the output from the multiplexer is AD-converted. AD converter and the AD
And an adder for adding the digital values obtained by the converter.
【００１５】本発明では、各段の増幅器と、基準信号を
入力した第１ないし第ｎダミー増幅器のそれぞれの増幅
率を、各段の増幅器の出力に基づいて第１ないし第ｎ増
幅率調整回路により制御すると、第１ないし第ｎダミー
増幅器から各段の増幅器の増幅率に比例にした信号が出
力され、これの信号を時分割でマルチプレクサによりマ
ルチプレクシングし、ＡＤ変換器によりＡＤ変換し、得
られたディジタル値を加算器により加算する。According to the present invention, the amplification factors of the amplifiers of the respective stages and the first to nth dummy amplifiers to which the reference signal is input are adjusted based on the outputs of the amplifiers of the first to nth amplification factor adjusting circuits. Control is performed, a signal proportional to the amplification factor of the amplifier of each stage is output from the first to n-th dummy amplifiers, this signal is time-division multiplexed by a multiplexer, AD-converted by an AD converter, and obtained. The added digital values are added by the adder.
【００１６】４）上記３）において、前記ＡＤ変換回路
は入力に対して対数コードのディジタル信号に変換する
ことを特徴とする。4) In the above 3), the AD conversion circuit converts the input into a logarithmic code digital signal.
【００１７】５）上記３）において、前記ＡＤ変換回路
は入力に対してリニアコードのディジタル信号に変換す
ると共に、前記ＡＤ変換回路のリニアコードの出力信号
を対数コードに変換するコード変換回路をさらに備えた
ことを特徴とする。5) In the above 3), the AD conversion circuit further includes a code conversion circuit for converting a linear code digital signal to an input and converting a linear code output signal of the AD conversion circuit into a logarithmic code. It is characterized by having.
【００１８】[0018]
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
【００１９】＜第１の実施の形態＞図１は本発明の第１
の実施の形態を示す。図１において、１、２は図５と同
一部分を示す。３はダミーAGC 増幅器であり、AGC 増幅
器１と熱結合してあって、AGC 増幅器１と構成が同一で
あり、自動増幅率調整制御回路２からの増幅率制御信号
VCにより増幅率が制御されている。熱結合は、AGC 増幅
器１とダミーAGC 増幅器３がそれぞれパッケージに入れ
てある場合は、パッケージを互いに密着させておくこと
により行うことができる。また、熱結合は、AGC 増幅器
１とダミーAGC 増幅器３を同一半導体チップ上に形成す
ることにより行うことができる。<First Embodiment> FIG. 1 shows a first embodiment of the present invention.
An embodiment will be described. In FIG. 1, 1 and 2 indicate the same parts as in FIG. Reference numeral 3 denotes a dummy AGC amplifier, which is thermally coupled to the AGC amplifier 1 and has the same configuration as the AGC amplifier 1, and an amplification factor control signal from the automatic amplification factor adjustment control circuit 2.
The amplification factor is controlled by VC. When the AGC amplifier 1 and the dummy AGC amplifier 3 are packaged, the thermal coupling can be performed by bringing the packages into close contact with each other. The thermal coupling can be performed by forming the AGC amplifier 1 and the dummy AGC amplifier 3 on the same semiconductor chip.
【００２０】次に、動作を説明する。Next, the operation will be described.
【００２１】AGC 増幅器１が制御信号VCにより増幅率GA
で動作すると、ダミーAGC 増幅器３も制御信号VCにより
増幅率GAで動作する。このとき、基準信号VREFとダミー
AGC幅器３の出力VGとの間に、The AGC amplifier 1 uses the control signal VC to amplify the amplification factor GA.
The dummy AGC amplifier 3 also operates at the amplification factor GA by the control signal VC. At this time, the reference signal V REF and dummy
Between output VG of AGC width device 3,
【００２２】[0022]
【数２】VG ＝ GA ×VREF …（２） の関係が成り立つ。よって、増幅率GAは式（２）より、[Formula 2] VG = GA × V REF (2) holds. Therefore, the amplification factor GA is
【００２３】[0023]
【数３】GA ＝ VG ／VREF …（３） と表される。基準信号VREFが一定であるので、増幅率GA
はダミーAGC 増幅器３の出力VGに比例し、しかも、温
度、電源電圧に無関係である。よって、ダミーAGC幅器
３からAGC 増幅器１の増幅率GAに比例した出力VGを得る
ことができる。[Expression 3] GA = VG / V REF (3) Since the reference signal V REF is constant, the amplification factor GA
Is proportional to the output VG of the dummy AGC amplifier 3, and is independent of temperature and power supply voltage. Therefore, the output VG proportional to the amplification factor GA of the AGC amplifier 1 can be obtained from the dummy AGC width device 3.
【００２４】＜第２の実施の形態＞図２は本発明の第２
の実施の形態を示す。図２において、１、２、３は図１
と同一部分を示す。４はAD(analog-to-digital) 変換器
であり、ダミーAGC 増幅器３の出力VGをAD変換し、出力
するものである。AGC 増幅器１の増幅率GAは、第１の実
施の形態１で説明したように、ダミーAGC 増幅器３の出
力VGに比例し、しかも、温度、電源電圧に無関係であ
る。よって、AD変換器４の出力として、AGC 増幅器１の
増幅率GAに比例した出力VGのディジタル値を得ることが
できる。<Second Embodiment> FIG. 2 shows a second embodiment of the present invention.
An embodiment will be described. In FIG. 2, 1, 2, and 3 are shown in FIG.
The same parts are shown. Reference numeral 4 denotes an AD (analog-to-digital) converter, which AD-converts the output VG of the dummy AGC amplifier 3 and outputs it. As described in the first embodiment, the amplification factor GA of the AGC amplifier 1 is proportional to the output VG of the dummy AGC amplifier 3, and is independent of temperature and power supply voltage. Therefore, as the output of the AD converter 4, a digital value of the output VG proportional to the amplification factor GA of the AGC amplifier 1 can be obtained.
【００２５】AD変換器としてはリニアコードまたは対数
コードを出力するものを使用することが可能である。As the AD converter, one that outputs a linear code or a logarithmic code can be used.
【００２６】＜第３の実施の形態＞図３は本発明の第３
の実施の形態を示す。これはAGC 増幅器１１，２１，３
１，４１を直列接続した場合の、全体の増幅率に比例し
た出力を得る例である。各段のAGC 増幅器１１，２１，
３１，４１の増幅率に比例した出力をそれぞれ得る回路
は、第１の実施の形態で説明した増幅率モニタ回路の構
成と同様である。すなわち、１段目は自動増幅率調整制
御回路１２と、AGC 増幅器１１と熱結合させたダミーAG
C 増幅器１３を有し、２段目は自動増幅率調整制御回路
２２と、AGC幅器２１と熱結合させたダミーAGC 増幅器
２３を有し、３段目は自動増幅率調整制御回路３２と、
AGC 増幅器３１と熱結合させたダミーAGC 増幅器３３を
有し、４段目は自動増幅率調整制御回路４２と、AGC 増
幅器４１と熱結合させたダミーAGC 増幅器４３を有す
る。ダミーAGC 増幅器１３，２３，３３，４３の入力端
子には、基準信号VREFが入力させてある。ダミーAGC 増
幅器１３，２３，３３，４３の増幅率モニタ信号VG1,VG
2,VG3,VG4 は、マルチプレクサ５により時分割でマルチ
プレクシングされ、AD変換器６によりディジタル値に変
換され、データ保持・加算回路７により加算される。AD
変換器６は対数コードを出力するものを用いる。従っ
て、データ保持・加算回路７では、対数コードを加算す
るのみでデータ保持・加算回路７から、直列接続された
AGC 増幅器１１，２１，３１，４１の全体の増幅率に比
例した信号を得ることができる。<Third Embodiment> FIG. 3 shows a third embodiment of the present invention.
An embodiment will be described. This is an AGC amplifier 11,21,3
This is an example in which an output proportional to the overall amplification factor is obtained when 1 and 41 are connected in series. AGC amplifiers 11 and 21 of each stage
The circuits that respectively obtain outputs proportional to the amplification factors of 31 and 41 are the same as the configurations of the amplification factor monitor circuit described in the first embodiment. That is, the first stage is a dummy AG that is thermally coupled to the automatic gain adjustment control circuit 12 and the AGC amplifier 11.
It has a C amplifier 13, a second stage has an automatic gain adjustment control circuit 22, a dummy AGC amplifier 23 thermally coupled to the AGC width device 21, and a third stage has an automatic gain adjustment control circuit 32.
The dummy AGC amplifier 33 thermally coupled to the AGC amplifier 31 is provided, and the fourth stage has an automatic amplification factor adjustment control circuit 42 and the dummy AGC amplifier 43 thermally coupled to the AGC amplifier 41. The reference signal V REF is input to the input terminals of the dummy AGC amplifiers 13, 23, 33 and 43. Amplification factor monitor signals VG1, VG of dummy AGC amplifiers 13,23,33,43
2, VG3 and VG4 are time-division multiplexed by the multiplexer 5, converted into digital values by the AD converter 6, and added by the data holding / adding circuit 7. AD
As the converter 6, a converter which outputs a logarithmic code is used. Therefore, the data holding / adding circuit 7 is connected in series from the data holding / adding circuit 7 only by adding the logarithmic code.
It is possible to obtain a signal proportional to the overall amplification factor of the AGC amplifiers 11, 21, 31, and 41.
【００２７】＜第４の実施の形態＞図４は本発明の第４
の実施の形態を示す。図４において、図３と同じ符号は
同一部分を示す。６´はAD変換器であって、入力された
アナログ信号をリニアコードに変換するものである。８
はコード変換回路であって、入力されたリニアコードを
対数コードに変換するものである。<Fourth Embodiment> FIG. 4 shows a fourth embodiment of the present invention.
An embodiment will be described. 4, the same reference numerals as those in FIG. 3 indicate the same parts. Reference numeral 6'denotes an AD converter, which converts an input analog signal into a linear code. 8
Is a code conversion circuit, which converts an input linear code into a logarithmic code.
【００２８】AD変換器６´に入力されるアナログ信号
は、第３の実施の形態で説明したように、増幅率モニタ
信号VG1,VG2,VG3,VG4 が時分割でマルチプレクシングさ
れた信号で、AD変換器６´によりリニアコードのディジ
タル信号に変換され、データ保持・加算回路７により加
算される。The analog signal input to the AD converter 6'is a signal obtained by multiplexing the amplification factor monitor signals VG1, VG2, VG3, VG4 in a time division manner as described in the third embodiment. The data is converted into a linear code digital signal by the AD converter 6 ′ and added by the data holding / adding circuit 7.
【００２９】よって、データ保持・加算回路７から、直
列接続されたAGC 増幅器１１，１２，３１，４１の全体
の増幅率に比例した信号を得ることができる。Therefore, from the data holding / adding circuit 7, it is possible to obtain a signal proportional to the overall amplification factor of the AGC amplifiers 11, 12, 31, 41 connected in series.
【００３０】[0030]
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、単一または多段に接続され
た増幅回路の増幅率を正確にモニタすることができる。As described above, according to the present invention,
With the above configuration, it is possible to accurately monitor the amplification factor of the amplifier circuits connected in a single or multiple stages.
【図１】本発明の第１の実施の形態を示すブロック図で
ある。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施の形態を示すブロック図で
ある。FIG. 2 is a block diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施の形態を示すブロック図で
ある。FIG. 3 is a block diagram showing a third embodiment of the present invention.
【図４】本発明の第４の実施の形態を示すブロック図で
ある。FIG. 4 is a block diagram showing a fourth embodiment of the present invention.
【図５】従来の増幅率モニタ回路を示すブロック図であ
る。FIG. 5 is a block diagram showing a conventional amplification factor monitor circuit.
【図６】図１に示すAGC 増幅器１の構成を示す電気回路
図である。FIG. 6 is an electric circuit diagram showing the configuration of the AGC amplifier 1 shown in FIG.
１，１１，２１，３１，４１ ＡＧＣ増幅器 ２，１２，２２，３２，４２ 自動増幅率調整制御回路 ３，１３，２３，３３，４３ ダミーAGC 増幅器 ４，６ ＡＤ変換器 ５ マルチプレクサ ７ データ保持・加算回路 1, 11, 21, 31, 41 AGC amplifier 2, 12, 22, 32, 42 Automatic gain adjustment control circuit 3, 13, 23, 33, 43 Dummy AGC amplifier 4, 6 A / D converter 5 Multiplexer 7 Data holding / Adder circuit
Claims (5)
る増幅率モニタ回路において、 前記増幅器と熱結合してあって該増幅器と構成が同一で
あり基準信号を入力して増幅率に比例する信号を出力す
るダミー増幅器と、 該ダミー増幅器および前記増幅器のそれぞれの増幅率を
前記増幅器の出力に基づき制御する増幅率調整回路とを
備えたことを特徴とする増幅率モニタ回路。1. An amplification factor monitor circuit for generating a signal proportional to an amplification factor of an amplifier, which is thermally coupled to the amplifier and has the same configuration as the amplifier and is input with a reference signal and is proportional to the amplification factor. An amplification factor monitor circuit comprising: a dummy amplifier that outputs a signal; and an amplification factor adjustment circuit that controls the amplification factors of the dummy amplifier and the amplifier based on the output of the amplifier.
ドのディジタル信号に変換するＡＤ変換回路を備えたこ
とを特徴とする請求項１に記載の増幅率モニタ回路。2. The amplification factor monitor circuit according to claim 1, further comprising an AD conversion circuit that converts an output signal of the dummy amplifier into a logarithmic code digital signal.
の増幅率に比例する信号を生成する増幅率モニタ回路に
おいて、 前記各段の増幅器とそれぞれ熱結合してあって前記各段
の増幅器とそれぞれ構成が同一であり基準信号をそれぞ
れ入力した第１ないし第ｎダミー増幅器と、 前記各段の増幅器と、前記第１ないし第ｎダミー増幅器
のそれぞれの増幅率を前記各段の増幅器の各出力に基づ
き制御する第１ないし第ｎ増幅率調整回路と、 前記第１ないし第ｎダミー増幅器の出力を時分割でマル
チプレクシングするマルチプレクサと、 該マルチプレクサからの出力をＡＤ変換するＡＤ変換器
と、 該ＡＤ変換器により得られたディジタル値を加算する加
算器とを備えたことを特徴とする増幅率モニタ回路。3. An amplification factor monitor circuit for generating a signal proportional to the amplification factor of all amplifiers connected in series for n (≧ 2) stages, wherein the amplifiers of each stage are thermally coupled to each other and The first to nth dummy amplifiers, which have the same configuration as that of the amplifiers and which respectively input the reference signals, the amplifiers of the respective stages, and the amplification factors of the first to nth dummy amplifiers of the amplifiers of the respective stages, respectively. First to n-th amplification factor adjusting circuits that control based on each output, a multiplexer that multiplexes the outputs of the first to n-th dummy amplifiers in a time division manner, and an AD converter that AD-converts the output from the multiplexer. And an adder that adds the digital values obtained by the AD converter.
ードのディジタル信号に変換することを特徴とする請求
項３に記載の増幅率モニタ回路。4. The amplification factor monitor circuit according to claim 3, wherein the AD conversion circuit converts an input into a logarithmic code digital signal.
コードのディジタル信号に変換すると共に、前記ＡＤ変
換回路のリニアコードの出力信号を対数コードに変換す
るコード変換回路をさらに備えたことを特徴とする請求
項３に記載の増幅率モニタ回路。5. The AD conversion circuit further comprises a code conversion circuit for converting an input into a linear code digital signal and converting a linear code output signal of the AD conversion circuit into a logarithmic code. The amplification factor monitor circuit according to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22035195A JPH0964671A (en) | 1995-08-29 | 1995-08-29 | Amplification factor monitoring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22035195A JPH0964671A (en) | 1995-08-29 | 1995-08-29 | Amplification factor monitoring circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964671A true JPH0964671A (en) | 1997-03-07 |
Family
ID=16749781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22035195A Withdrawn JPH0964671A (en) | 1995-08-29 | 1995-08-29 | Amplification factor monitoring circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964671A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1084557C (en) * | 1996-06-07 | 2002-05-08 | 日本电气株式会社 | Portable telephone use limiting system and portable telephone |
-
1995
- 1995-08-29 JP JP22035195A patent/JPH0964671A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1084557C (en) * | 1996-06-07 | 2002-05-08 | 日本电气株式会社 | Portable telephone use limiting system and portable telephone |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7253686B2 (en) | Differential amplifiers with enhanced gain and dynamic range | |
| US6011437A (en) | High precision, high bandwidth variable gain amplifier and method | |
| US8159298B2 (en) | Linearization circuits and methods for power amplification | |
| JP3347359B2 (en) | Output buffer amplifier | |
| JPS5853521B2 (en) | Denryokuzo Fuku Cairo | |
| JP2010136377A (en) | Improved exponential current generator and method | |
| JPS5573114A (en) | Output offset control circuit for full step direct-coupled amplifier | |
| JPS61133713A (en) | Agc device | |
| EP0545531B1 (en) | Multichannel amplifier with gain matching | |
| JP2006528476A (en) | Temperature and process compensation for MOSFETs operating in subthreshold mode. | |
| JPS631766B2 (en) | ||
| US7839315B2 (en) | Converter and method for converting an analog signal and comparator for use in such conversion | |
| JPH0964671A (en) | Amplification factor monitoring circuit | |
| US6121830A (en) | Regulating the gain of a circuit including a programmable current amplifier using a control signal | |
| KR100609683B1 (en) | Temperature compensated Complementary Metal Oxide Semiconductor exponential function generator circuit | |
| US7453307B2 (en) | Process independent voltage controlled logarithmic attenuator having a low distortion and method therefor | |
| CN117981213A (en) | Variable gain amplifier with temperature compensated gain | |
| JP3226727B2 (en) | Amplification rate monitor signal generation circuit | |
| KR100821122B1 (en) | CMOS Type Variable Gain Amplifier | |
| JP2676823B2 (en) | Bias circuit | |
| US7084705B2 (en) | Automatic biasing of a power device for linear operation | |
| US8305144B1 (en) | Circuits and methods for controlling quiescent current in amplifiers | |
| US3787777A (en) | Electric amplifier | |
| US6137361A (en) | Low power class A amplifier circuit | |
| JPS62154808A (en) | Digital gain setting and amplifying circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |