JPH09507996A - 大容量モジュールａｔｍスイッチ - Google Patents

Abstract

(57)【要約】 高速伝送バスが接続された複数のモジュールから成るマトリックス構造の大容量モジュールＡＴＭスイッチを提供する。各モジュールには、スイッチへの外部アクセス用のＩ／Ｏポートが接続される。データが任意の数の連続ＡＴＭセル列の形でＩ／Ｏポート間で交換される。データ伝送の実行の前に、コネクション・リクエスト（回線接続要求）信号とコネクション・グラント（接続許可）信号がコントロールバスを通して交換され、宛先ポートとソースＩ／Ｏポートとの間の接続が行われる。

Description

【発明の詳細な説明】 発明の名称 大容量モジュールＡＴＭスイッチ 技術分野 本発明は、一般的には大容量ＡＴＭ（非同期転送モード）スイッチに関する。 特に、バッファおよびインプット／アウトプット（Ｉ／Ｏ）ポートを有する複数 のモジュールが論理マトリックス状に配置されたＡＴＭスイッチに関する。本発 明にかかるＡＴＭセルは、コネクション制御信号に応答して、１個またはそれ以 上のセル列の状態でバッファおよび／または高速伝送バスに応じて、Ｉ／Ｏポー ト間で交換される。 背景技術 大容量ファイバ通信では、合理的なコストで、極めて大量のデータをノード間 で伝送する手段がすでに提供されている。広帯域アクセスシステムは、家庭への ファイバ、市場へのファイバ、同軸ケーブル、無線システムのような通信システ ムにそのシステム構築の基礎をおいており、ユーザとローカル・アクセス・ノー ドとのコネクションに寄与している。非同期転送モード（ＡＴＭ）広帯域通信の ユーザが増え、全体のネットワーク・トラフィック量が増えている中で、有効な アクセスネットワーク、タンデム（中継）ネットワークを建設するには、伝送速 度が１００から１０００ギガビット／秒の大容量ＡＴＭスイッチが必要となる。 ネットワークアーキテクチャの革新により、多数でより小型のノードが接続さ れたネットワークがさらに拡張・分散されているが、都市や社会でのトラフィッ クの地理的な集中の問題があり、さらに、広帯域のリング型、ツリー型、スター 型などのアクセスネットワークを接続するコストを下げる必要があり、より少な い機器で大きい通信サイトをカバーする運営節約の問題があり、その場合に、通 信トラフィックを１万人ー１０万人のユーザが利用できるようなスイッチに集束 させることが引き続き要請される。接続デバイスの数が少なくて 、しかも、容量の大きいタンデムスイッチがよりコスト的に有利である。ボイス トラフィックで５，０００−８０，０００アーランのスイッチ能のあるローカル スイッチ、タンデムスイッチが今日ではすでに普通に使用されている。トラフィ ックのパターンや社会の興味が大きくは変化しないと仮定しても、現存の電話ネ ットワーク容量を考えただけでも、その伝送速度は、単純に見積もって、現在の ６４キロビット／秒から０．４−５ギガビット／秒に拡大する筈である。 広帯域ネットワークにおける端末でのトラフィックデマンドと平均ビット率に ついてはその予測は容易ではない。提供されるネットワークサービスにより変動 があるけれども、ユーザ１人当たりの平均ピーク・アワー・デマンドは、少ない 場合には１００キロビット／秒、多い場合で１０メガビット／秒の範囲であろう 。例えば、ＭＰＥＧ２を使用したデジタルのビデオオンデマンドの場合の１家族 当たりのネットワークデマンドは５−１０メガビット／秒のレベルにすぐに届く 筈である（この手の予測において、ボトルネックになるのはビデオサーバ容量で ある）。 １０万人のユーザ分の全体デマンドを処理するには、１テラビット／秒の総交 換容量が必要である。低コストのネットワークが提供されるなら、すでに現在に おいて存在している数百万のホームコンピュータから１０メガビット／秒を越え るピークレートで、広帯域ネットワークを通してデータを伝送することができる であろう。 今日では、データと進展するマルチメディアマーケットの両方に対応できるＡ ＴＭスイッチが提供されつつある。これらのスイッチの伝送速度は、６００メガ ビット／秒以下から数十ギガビット／秒の範囲である。しかし、大量のポイント ・ツー・マルチポイントまたはポイント・ツー・ポイントのトラフィックを効果 的に交換する機能について今後解決せねばならない問題がある。 米国特許第５，１２６，９９９号（１９９２年６月３０日発行、Munter等）に は、アウトプット・インプット分離型バッファがクロスポイント・セレクタ回路 によりリアルタイムで動作して、組み合わせバッファフィル／エイジ・ア ルゴリズムが実現されているＡＴＭスイッチが開示されている。 米国特許第５，２４１，５３６号（１９９３年８月発行、Grimbleら）は、タ イムスロット使用デバイスが提供されていて、インプットポートとアウトプット ポートとの間の最も高速なコネクションのスケジューリングができる機能を持つ ＡＴＭスイッチを開示している。 米国特許第５，１３０，９７５号（１９９２年７月１４日発行、Akata）には 、タイムスロット・スケジューリング機能を備えており、空間分割切り替えユニ ットの中でパケットが衝突を起こすことを防止するようにしたＡＴＭスイッチを 開示している。空間分割切り替えユニットのスループットを改善するために、各 ポートにあるパケット・バッファが、タイムスロット・スケジューリング・ユニ ットにより割当てられたタイムスロット内で、パケットを順番に書き込み、読み 出しがランダムでなされるようになっている。 米国特許第５，１５７，６５４号（１９９２年１０月２０日発行、Cisneros） には、大型スイッチ用のコンテンションの解決法が開示されている。ここでは自 己ルーチング・クロスポイントの並列プレーンを一緒に使用したセルアドレス予 測法、時間をずらした段階的コンテンション解決法、インプットとアウトプット ・モジュールを基礎にしたメモリの共有法を活用したものである。 米国特許第４，９５６，８３９号（１９９０年１１月１１発行、Torii等）に は、ＡＴＭライン終端ユニットおよび自己ルーチィング・空間分割スイッチが含 まれたＡＴＭスイッチを開示している。 本願出願人の同時係属出願第０８／３５２，４０５（１９９４年１２月８日出 願、本出願のレファレンスとして添付）には、大容量ＡＴＭスイッチを開示して ある。このスイッチは、空間スイッチクロスポイント、インプット・アウトプッ トバッファ、これらを接続している高速伝送リンクにその機能の基礎をおいてい る。 コネクション制御信号の交換によりバッファ間にコネクションが形成され、Ａ ＴＭセル列がバースト単位で伝送されるようになっている。高速伝送リンクとバ ースト単位のセル伝送を組み合わせることで、比較的低速の制御信号で、しかも 大容量のスイッチ機能が達成されている。 スイッチにとって、大容量であることだけでなく、拡張つまり最大まで交換容 量（伝送速度）を拡大できることが望ましく、例えば、５０−１０００ギガビッ ト／秒を達成できるかどうかである。如何にスムースに容量拡張をするかが、全 部のアーキテクチャ設計上の最大の問題となる。スイッチ市場からの要件として も、ポート当たりのコストは、今後たとえスイッチが広く使用されることが期待 できる場合でも、横ばいであろう。物理的・ハードウエア的な意味で、スイッチ の拡張カーブは本来的に非線形である。その理由は、その拡張が、外部Ｉ／Ｏ構 成部品のポート当たりコストが一定であることや、スイッチのコア機能の発展速 度が、対数的（理論的な最適ケース）であったり二乗特性的なものであったりし 、さらに、スイッチの制御機能は二乗またはそれ以上のペースで拡張するなどの 要素が組み合わされるという背景がある。 ＩＥＥＥジャーナル（第９巻、８号、１９９１年１０月、１２９９−１３０７ 頁）には、「スケーラブル・ＡＴＭスイッチアーキテクチャ」（Fishcer等）と いう題名でＡＴＭスイッチモジュールに関する論文が掲載されている。この論文 では、割り込みなしでポート数を増やしたモジュールを使用したスイッチについ て論じている。 本発明によるアーキテクチャでは、新型のモジュール構造を取り入れて、高速 バスとバッファを活用している。本発明のモジュール構造には、バーストスイッ チメカニズムという機能上の利点があり、これは本願出願人の同時係属出願で説 明しているものと類似している。 発明の目的 本発明の目的は、複数のモジュールを論理マトリックス状に配置した大容量Ａ ＴＭスイッチを提供することである。 本発明のもうひとつの目的は、交換容量をスムーズに拡張できるモジュールの 大容量ＡＴＭスイッチを提供することである。 本発明のさらにもうひとつの目的は、使用するデータバスは高速であるがコン トロールバス制御は比較的低速である、大容量のＡＴＭスイッチを提供する ことである。 発明の概要 本発明の一つの態様に従って簡単に説明すれば、本発明は、Ｉ／Ｏポート間で データをＡＴＭセルの形にして交換できる大容量のモジュールＡＴＭスイッチで あり、ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置された複数の交 換モジュールで構成され、各モジュールには、Ｉ／Ｏポート、バッファ、バスセ レクタ・デバイス、制御回路が接続されている。さらに、ＨデータバスとＶデー タバスが配置され、このうちのＨデータバスは、マトリックスの横列にあるモジ ュールのそれぞれに別々に接続されて、横の各列にあるすべてのモジュールにデ ータを伝送し、Ｖデータバスは、マトリックスの縦列にあるモジュールのそれぞ れに別々に接続されて、縦の各列にあるすべてのモジュールにデータを伝送する 。また、Ｈ、Ｖコントロールバスが配置されており、それぞれ横列、縦列のモジ ュールに接続され、モジュール・コントロール回路間の制御信号を交換している 。各モジュールのバスセレクター・デバイスは、Ｈ、Ｖデータバスに接続されて いて、Ｈ，Ｖコントロールバスからの制御信号に応答して、Ｈ，Ｖデータバスか らのデータを選択的に受け取る。これらのＨ，Ｖデータバスにはバッファが接続 されていて、Ｉ／Ｏポート間で転送されている１個以上のＡＴＭセルを格納する 。コントロール回路はバッファの状態に対応した制御信号を出す。 本発明のもうひとつの態様によれば、本発明は、Ｉ／Ｏポート間で、データを ＡＴＭセルの形で交換できる大容量のモジュールのＡＴＭスイッチであり、ｍ× ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置された複数の交換モジュー ルで構成され、各モジュールには、Ｉ／Ｏポート、バッファ、バスセレクタデバ イス、制御回路が接続されている。Ｈデータバスを含み、これは別々に、マトリ ックスの各横列のモジュールに接続されており、横の各列にあるすべてのモジュ ールにデータを伝送する。さらに、Ｖ，Ｗデータバスがあり、これらは別々に、 マトリックスの縦列のモジュールと接続されており、縦の各列にあるすべてのモ ジュールにデータを伝送している。さらに、Ｈ，Ｖ，Ｗコン トロールバスがあり、これは横列と縦列のモジュールに接続されており、モジュ ールコントロール回路間の制御信号を交換している。各モジュールのバスセレク タ・デバイスは、Ｈ，Ｖ，Ｗデータバスに接続されており、Ｈ，Ｖ，Ｗコントロ ールバスからの制御信号に応答してデータを選択的に受け取る。これらのデータ バスにはバッファが接続されていて、Ｉ／Ｏポート間で転送されている１個以上 のＡＴＭセルを格納する。コントロール回路はバッファの状態に対応した制御信 号を出す。 さらに別の実施例によれば、ＶデータバスとＷデータバスを組み合わせること で、増加した容量とバッファ用の分割編成メモリを有する単一のバスに構成でき るようになっている。 図面の簡単な説明 下記説明と添付図面を参照することにより、本発明をさらに詳しく理解できるで あろう。 図１は、既知のＡＴＭマトリックススイッチである。 図２は、本発明によるマトリックススイッチの概念図である。 図３は、本発明の実施例によるマトリックススイッチのクロスポイントモジュ ールの概略図である。 図４は、本発明による３×３マトリックススイッチの機能図である。 図５は、本発明の別の実施例における３×３マトリックススイッチの機能図で ある。 図６は、図５の実施例のマトリックススイッチで使用されるクロスポイントの 概略図である。 図７は、ある縦列上にあるバスとモジュールの機能図である。 図８は、光学的分散を示す図である。 図９は、光学セレクタ・メカニズムの機能図である。 図１０は、図８で示された光学セレクタ・メカニズムのある実施例を示した概 略図である。 図１１は、図８で示された光学セレクタ・メカニズムの別の実施例を示した 概略図である。 図１２は、本発明の別の実施例によるバッファメカニズムである。 図１３は、本発明のさらに別の実施例によるバッファメカニズムである。 図１４は、モジュール間のトラフィックの伝送分散を示すチャートである。 実施の形態 通信スイッチの場合、１段アーキテクチャであることが、性能、予測可能性の 観点からも望ましい。しかし、１段アーキテクチャをモジュール化させ、意味あ る範囲にまで機能拡張させることは困難なことである。 インプット・バッファ・クロスポイント、アウトプット・バッファ・バス、共 通メモリのような伝統的なアーキテクチャを極めて大型サイズのものに適用する ことは可能である。アッド・アンド・ドロップ・ノードのリングをインプットバ ッファバスかアウトプットバッファバスのいずれかに使用できる。しかし、これ らのシステムをモジュール化できるかどうかということなると問題が残る。 １段テラビット（１兆ビット）容量共通メモリスイッチ作成に必要な基本技術 要件を導き出すことは極めて簡単なことである。例えば、ネットペイロードが１ テラビット／秒の時には、ＡＴＭセルの到達速度は、１秒間当たり２．３６ギガ セル／秒（ＡＴＭセルで５３バイト）であり、従って、「標準」共通メモリコア を作成するために必要となる読み出し、書き込みのメモリアクセスタイムは約４ ００ｐｓｅｃということになる。必要なメモリ量は、リンク伝送レートと全体的 な性能要求（損失、優先度）に依存しているが、おそらく１０−４０，０００セ ル（０．５−２ＭＢ）を越えることはないであろう。多段接続されている低容量 のスイッチを有するキャビネットを３０−４０個必要となるような代替機を考え た場合には、上記のメモリ量は大きなものではないが、メモリアクセスが極めて 高速であることが必要である。現在の技術では、ここで必要なレベルの速度は実 現不可能であるように思われる。 正方形に配列させた複数の低速デバイスを使用することで、非常に高速なＲＡ Ｍ型の１段システムとして機能するスイッチを作成することは可能である。 速度を２だけ落とすたびにＲＡＭ容量は４倍必要となる。メモリ速度が８だけ低 下すると、必要速度の４００ｐｓｅｃは３．２ｎｓｅｃになり、この速度は現在 の技術で達成可能な速度ではある。速度が８だけ低下するとすると、実際に必要 なメモリ容量は６４倍、つまり、３２メガバイトから１２８メガバイトになる。 比較のために例をあげれば、同様の能力を持つ多段スイッチでは、メモリ速度が ５ｎｓｅｃではその容量が約２０−４０メガバイト必要となり、その結果、物理 的なサイズが大きくなり、制御メカニズムも一層複雑になる。 共通メモリスイッチのスケジューラは、メモリと同じかそれ以上に高速で動作 する必要があるが、それはどのような設計にしたかにより違ってくる。しかし、 データＲＡＭがマトリックス化できるように、スケジューラも分散化が可能であ る。実際問題として、現実の交換動作はスケジューラ内で起こり、多くのアーキ テクチャでもそのようなスケジューラ・タスクの分散化が可能であるように見え る。しかし、そのような分散化したスケジューラでは、データＲＡＭの効果的な 利用は出来ておらず、同等の性能が発揮させるにはさらに多くのデータＲＡＭが 必要となるのである。 データＲＡＭとスケジューラ機能を多重ハードウエアに分散させることは、そ の分散により機能が拡張・拡張することになる場合に限って意味をもつ。Ｉ／Ｏ ポートを含む全機能をマトリックス配列で分散させることになる長方形または正 方形パッケージにすれば、そのような拡張手段を提供できることになる。 図１は、すでに知られているＡＴＭ用のマトリックススイッチである。図の中 では、図示のためにインプットポート１０は４個だけ、アウトプットポート１２ も４個だけしか示していない。インプットバスとアウトプットバスとの交差する 各点にはクロスポイントノード１４があり、この中には、アドレスリーダ１６と バッファ１８がある。クロスポイントノードが接続されているアウトプットポー トに、あるセルのアドレス指定がなされている場合には、クロスポイントノード はそのセルをバッファに保存して、アウトプットバスへのアクセスが可能になる まで待機することになる。アウトプットバス上にあるノードの バッファ間で調整が行われる。スイッチは１周期につき１個のＡＴＭセルを処理 するので、速度の速いスイッチでは、調整を非常に速い速度で行う必要がある。 図で示されているように、このスイッチはかなりまとまった量（例えば、一回に 一列のペース）で拡張（容量拡大）し、基本的にはＮ乗拡張特性を有するので、 将来の拡張（容量拡大）を部分的に暫定的なユニットに閉じこめることでその拡 張を抑えることができる。勿論、こうすることは、最も容量の小さいステージ部 位に最も影響を与えるので、大容量のマトリックススイッチでは多数のクロスポ イントノードが必要となる。負荷が最大時のセル損失を避けるためには、バッフ ァのメモリサイズは大きいことが必要であるが、しかし、そのようなバッファは 、概して、使用されることはほとんどない。 本発明のスイッチは、モジュールを長方形または正方形に配列しているので、 １回にいくらのモジュール数もあとから追加して容量の拡張が可能である。この スイッチは比較的低速のコネクション制御速度で、大容量のスイッチに拡張させ ることが可能である。その場合には、バッファを有効に使用することになる。 図２は、本発明の大容量ＡＴＭスイッチ（１テラビット／秒）の概念図であり 、そのアーキテクチャは図１のそれと類似したものである。このアーキテクチャ では、Ｉ／Ｏポートは分散されており、トラフィックは、別個のマルチプレクサ ステージで多重化するのでなく、直接にバス上で多重化する。スイッチブロック ２０が８Ｘ８のマトリックス構造になっており、垂直バス２２と水平バス２４に よってそれぞれが接続されている。各ブロックの名目容量は１６ギガビット／秒 であり、スイッチ全体では最大１テラビット／秒である。各スイッチブロックは 、関連インプットバスとアウトプットバスとの間で交換され、さらに１６ギガビ ット／秒相当の伝送速度の外部Ｉ／Ｏポート２６間で交換されたすべてのセルを 格納する役割をする。各垂直スライスは１２８ギガビット／秒相当のインプット ・トラフィックを搬送し、各水平スライスも同量のアウトプット・トラフィック を搬送するが、その搬送形態は１バスあたり１６ギガビット／秒で８バス、言い 換えると、より低速で多量の信号を伝送することに なる。ルーティング（経路選択）タグ、ＣＲＣ（巡回冗長符号）などで内部使用 としてセル拡張をする場合には、必要容量はネット・１６ギガビット／秒からグ ロス・２０ギガビット／秒になる。各クロスポイントブロックは、Ｉ／Ｏポート からのインプットトラフィックを垂直バスの一つに伝送し、全部の交差している 水平バスからの関連アウトプットポートに向かうトラフィックを集める（その量 は一回に付き１トラフィックである）。図は８×８の正方形マトリックス構造の スイッチを示しているが、勿論、Ｍ×Ｎの長方形マトリックス構造も可能である 。ここで「マトリックス」というのは論理的な意味であり、文字通りの意味では ないこと、マトリックスの水平バスおよび垂直バス、横列と縦列はそれぞれ互い に入れ替えが可能であることは言うまでもない。全部のクロスポイントをスイッ チで埋め尽くす必要はないことは注目すべきことである。 図２のシステムの場合は、１テラビット／秒の容量で直通方式で動作し、各ク ロスポイントスイッチブロック容量が１６０ギガビット／秒（１バスあたり２０ ギガビット／秒で８バス）であれば、真正の１段スイッチとして稼働する筈であ る。そうであれば、多くの大容量スイッチ（１スイッチが１６０ギガビット／秒 で６４個）を配置することのメリットはない。 図３は、図２で示した本発明の実施例による８×８マトリックススイッチのク ロスポイント・ノード（交換モジュール）の機能図を示したものである。図１の ような従来のマトリックススイッチと違って、このクロスポイントノードではバ ッファメモリをより効果的に活用しており、１回で１モジュールというスムース な拡張が可能である。このノードには３個のバッファ要素と２個の８：１バスセ レクタ回路が付いている。全データパスの伝送速度は２０ギガビット／秒である 。これらの３個のバッファの入力、出力速度は２０ギガビット／秒である（およ そ２０ｎｓｅｃ．メモリに収容される、つまり、５１２ビットセルで２０ギガビ ット／秒は、読み出し、書き込みメモリサイクルでおよそ２５．６ｎｓｅｃ．に 相当する）。２０ギガビット／秒のインプットポート３０が直接にバッファＡ３ ２をドライブして、このバッファＡ３２が全部のセルを受 け取ることになる。バッファＡ３２の出力が８個の垂直バスラインのうちの一個 をドライブする。この８個の垂直バスラインを全体としてＶデータバス３４と呼 ぶ。垂直スライスの一個のラインが各ノードによりドライブされ、８個の垂直ラ インがすべて８：１バスセレクタ回路３６により読み取り可能となり、その結果 、一個のライン出力がバッファＢ３８への入力として選択される。バッファ３８ が８個全部の垂直ラインからのトラフィックを（ラウンドロビン方式またはオン デマンド方式で）受け取り、それは同じ水平スライス内の別のポートのどれかに 伝送される。バッファＢ３８の出力はＨデータバス４０と呼ばれる８個の水平バ スラインの一個に独占的にドライブアクセスができる。バッファＣ４２は８個の 水平バスラインのうちのどれか（一回に一個選択される）からデータを受け取る 。図にはさらにＶコントロールバス４４とＨコントロールバス４６およびそれら の信号手段４８、５０、５２、５４（これらを全体的にコントロール回路という ）が示されている。これらの詳細については後述する。このコントロール回路は 勿論ＡＴＭセルのヘッダによりドライブされ、ヘッダリーダ５６で読まれる。 図４はマトリックススイッチであり、図で見て分かりやすいように、９個のノ ード（Ａ１１，Ａ１２、・・、Ａ３２、Ａ３３）が３×３のマトリックス状に配 置されている（実際には、８×８マトリックスの６４ノードである）。バスには ＶバスとＨバスの２グループの種類がある。ここではデータバスだけが図示され ている。バスの１グループはそれぞれ３つのバス、Ｖ１−Ｖ３とＨ１−Ｈ３から 成り、さらに、その一つ一つはそれぞれ３本のバスラインから構成されている。 この図には、バッファＡＢＣも図示されている。８×８マトリックス構成の場合 には、ＶバスとＨバスグループはそれぞれ８個のバスから構成され、さらにその 一個は８本のバスラインから成っていることが必要である。 セルは、例えば、モジュールＡ１２のＩ／Ｏポートを通して「インプット」か らマトリックスに入る。ここでセルはバッファＡに格納された後、垂直バスＶ２ に入る。モジュールＡ１２のバッファＡだけがバスＶ２の１本のバスラインをド ライブする。縦列上のすべてのモジュールはバスＶ２からセルを受け、 同じモジュールの制御回路の命令により、Ｖ２のバスライン上にあるセルのアド レス指定先が、その縦列上のあるモジュールのバスセレクタ回路Ｓ１である場合 には、その回路Ｓ１がそのセルを受け取ることになる。モジュールＡ２２では、 セルはＶバスから取り出されて、バッファＢに格納され、その後、水平バスＨ２ に伝送される。Ｖ２ラインの時と同じように、Ｈバスは３本のバスラインから構 成されており、制御回路の命令により、Ｈ２のラインの一つにあるセルのアドレ ス指定が横列のあるモジュールのバスセレクタ回路Ｓ２である場合には、その回 路Ｓ２がセルを受取りバッファＣにそのセルを格納する。モジュールＡ２３では 、セルはＨ２から取り出され、バッファＣを通して「アウトプット」に伝送され モジュールＡ２３のＩ／Ｏポートに入る。実際の交換作用はモジュールＡ２２の バスセレクタ回路Ｓ１とモジュールＡ２３の回路Ｓ２で起こる。バッファＡとＢ の目的は、これによりセルが、セルが到着する特定のバスラインに受領セレクタ を切り替えることができ状態になるまで待機できるようにすることである。他方 、バッファＣは単にレートアダプタ（速度調整器）として機能するファイフォ（ ＦＩＦＯ）バッファであり、これによりＩ／Ｏポート伝送速度が周辺機器にマッ チングでき、再同期できる状態になる。 図２−４で図示されているスイッチ構成のほうが、図１で示されたような従来 のマトリックススイッチよりも効果的であり、ポート内のトラフィック量が均衡 状態であれば機能的にもうまく動作する。均衡がとれてないトラフィックの場合 には、図４で分かるように多少ブロッキングを起こす原因になることもある。図 ４で説明すると、例えば、Ａ１２からＡ２３までのコネクションが行われている 間は、同じ横列のＡ２２から他のモジュールまでのＨバスがふさがることになる ので、Ａ２２からＡ２１まで、Ａ３２からＡ２２まで、Ａ３２からＡ２１まで、 Ａ２２（イン）からＡ２２（アウト）までのそれぞれのコネクションが完了でき ないことになる。 図５は、この問題を解決し、さらに性能を改善する本発明の別の実施例を示し たものである。この図でも、図示して分かりやすいように、３×３のマトリック スで９個のモジュールしか示していない。この実施例では、第３の交換ス テージを示しており、別のバスグループ（Ｗバスと呼ぶ）、バスセレクタ回路Ｓ ３とバッファＤから構成される。このＷバスは３つのバスグループであるＷ１− Ｗ３から構成され、その一つ一つはそれぞれ３本のバスラインから成っている。 このＷバスの導入および単一再同期バッファＤとバスセレクタを組み合わせるこ とにより上記の問題を解決する。例えば、図に沿って説明すれば、Ａ１２からＡ ２３までのコネクションは、一個以上のバスＷと、モジュールＡ２３のバスセレ クタＳ３とバッファＤを通過させることを除けば、図４での場合と同じように、 同一パスを通してなされる。Ａ２２からのＨ２がふさがっている間でも、Ａ２２ からＡ２１までの新しいコネクションが、Ｖ２、Ｈ３，Ｗ１、モジュールＡ２２ 、Ａ３２、Ａ３１、Ａ２１を通して可能となる。 図６は、図５の実施例をさらに詳しく図示したもので、８×８マトリックス構 成の一個のクロスポイントモジュールを示している。図３で示した構成品に加え て、図６では、第３のデータバスとコントロールバス（Ｗデータバス６０とＷコ ントロールバス６２）、および、それと関連するバスセレクタ回路６４、バッフ ァＤ６６が示されている。このように、バッファＣ４２はＷバスラインの一つを ドライブし、バスセレクタ回路６４が選択されたバスラインからセルを受取りバ ッファＤ６６に伝送する。図では簡単なファイフォ・バッファとして示されてい るが、実際は、バッファＡ、Ｂ、Ｃは、内部構造に多少工夫を加えて（多重バー チャル・ファイフォ）、ラインのヘッドがブロッキングを起こさないようになっ ている。バスを通してバッファ間を伝送されるトラフィックを調整・規制するた めに、バッファ制御が必要であり、そのことについては次に詳しく説明する。Ｖ 、Ｈ、Ｗバスの他に、Ｖ，Ｈ、Ｗコントロールバスとそれらの信号を示して説明 する。 図７は、縦の１列に配置されたモジュールおよびＶデータバス７０とＶコント ロールバス７２を示したものである。Ｖ、Ｈ、Ｗバスのいずれを導入してもこれ と似た図示が可能である。図７において、各モジュールの各バッファ７４にはコ ントロール回路７６が接続されており、この回路には、複数の基本的機 能、リクエスト（Ｒ）機能、グラント（Ｇ）機能がある。このコントロール回路 は、垂直コントロールバスまたは水平コントロールバスのいずれかと交信する。 ３×３のマトリックスのスイッチでは、３個の垂直コントロールバスと３個の水 平コントロールバスがあり、これらはそれぞれ完全に独立して動作する。図は、 ＴｘとＲｘを有するコントロール回路を示しており、コネクション・リクエスト （回線接続要求）信号やコネクション・グラント（接続許可）信号を同じ縦列の アドレス指定されたジュールに発信し、または、モジュールから受け取る。ここ で説明したバス構造は電子的、光学的、その両方を混合した方法で実施が可能で ある。上記で記した本願出願人の同時係属出願では、光電子機器による実施や同 様の方法が、本発明でも使用できることを示唆しており、例えば、データバスと して、ファイバオプティックス、光学スプリッタ（分配器）７８、光学シャフル の使用が可能である。オプチカルセレクタ８２は、束になった３本のファイバオ プティックスの一つを選択してコントロール回路からのグラント信号に応答でき るようになっている。 この交換アルゴリズムは、本願出願において詳しく説明している内容と似たも のである。少なくとも一個のセルをそのバッファＡに伝送する場合に、コネクシ ョン発生クロスポイントモジュールのコントローラからは、コントロールバスを 通して同一のＶバス上にあるモジュールにコネクションを実行させるためのリク エスト信号が発信されて来る。これに応答して、第二のモジュールのコントロー ラがグラント信号を送り返して来る。各リクエスト信号とそれに対する応答グラ ント信号との間には多少時間的間隔があるので、通常の場合、ひとつ以上のセル が、バッファに格納されることになる。希望通りのコネクションが達成されると 、格納された全セルが、コネクションが切れる前に、複数のセルを含む単一バー ストの形で第二のモジュールに伝送されることになる。第二のモジュールはバー スト単位のセルを受取りバッファＢに格納して、その後、同じＨバス上の第３の モジュールへのコネクションリクエスト信号を発信する。これと類似のプロセス がＷバス上の第３のモジュールから第４のモジュールでも実行され、第４モジュ ールの外部アウトプットに広がっていく。セル・トラフィックが高速伝送リンク （２０ギガビット／秒）上でフローし、他方、 コントロール交換がかなり低速（通常の場合、リンク上で１００メガビット／秒 程度）で起こることになる。 図８は、本発明の一つの実施例における、８×８マトリックスのオプティック ・クロスポイント用の光ファイバ配置を示したものである。図で示したように、 ある一つのモジュールからの信号は１個の光学スプリッタ（分配器）により８つ の部分に分割され、さらに８本のファイバオプティックスで構成されたファイバ オプティックスリボンにより、横列または縦列にある全部で８個のモジュールに 分散されることになる。８個のファイバ・オプティック・リボンと８個の光学ス プリッタが６４×６４光学シャフルを通して連結されて、一個のバスを形成して いる。 図９と図１０は本発明の実施例のひとつであるオプティカル・バス・セレクタ であり、両方とも機能的には同じものを示している。理解しやすいように、図９ （機能図）と図１０（電子／光学的表示）は並べて示している。入力光学信号は ディテクタ９０により電気信号に変換され、例えば、バッファＡに格納され、そ の出力はレーザ９２により光学信号に再度変換される。この光学信号は光学スプ リッタ９４と光学シャフル９６を通して縦列にある８個全部のモジュールに伝送 される。束になったファイバオプティックス９８の一本一本が縦列にある８個の モジュールでドライブされることになる。この光ファイバの束は８：１型光学ク ロスポイント回路１００に連結されており、この回路１００では、コントロール 信号に応答して、８個のファイバオプティックスのうちの一本が選択され、ディ テクタ１０２により電気信号を光信号に変換、あるいは、光信号を電気信号に変 換した後、その信号をバッファＢに格納する。このバッファＢの出力はレーザ１ ０４により第二バスまたはＩ／Ｏポートに伝送される。 図１１は、図９にその機能がすでに示されているバスセレクタ回路のひとつの 実施例を図示したものである。この実施例ではＷＤＭ（周波数多重方式）を 使用している。入力信号が多重化されて、８個の波長のうちの１つを含むビーム になり、８×８スター型カプラ１０６が入力部の８個の信号を出力部の８個の信 号と組み合わされ、その結果、各信号には、８個全部の信号源の合計を表す８個 全部の波長を含むことになる。これらの信号は、８個の信号のうちの一つを選択 するための調整可能型光学フィルタのような光学セレクタ１０８を通過した後バ ッファに入る。本願申請者の同時係属出願第０８／３２２（１９９４年１０月１ ３日申請）には、この目的に使用できるオプティカルＷＤＭ装置について説明し ている。 一般的には、信号が外部インプットから入って外部アウトプットから出る場合 には、４個のマトリックス・ノードを通過する。この場合の信号パスには、図５ で示したように４個のバッファと３種類のバスが含まれる。各バッファのアクセ ス速度は１個のバスとマッチングされるので、４個のバッファを組み合わせて一 個にすることができる。 図１２は、４個のバッファを組み合わせて１個のユニット１１０にした実施例 である。全部のバッファ・インプット信号が纏めてマルチプレクサにより多重化 されており、セルのヘッダはバッファに格納される前に、ヘッダリーダ１１４に より読み込まれる。そのバッファ出力はデマルチプレクサ１１６により各バスに 多重分離され外部アウトプットに伝送される。Ｖデータバス１１８は、図５で示 したＶデータバスとＷデータバスの機能を結合させ、その動作速度はバスセレク タ１２０の２倍、または、その帯域幅がバスセレクタ１２０の２倍である。バッ ファ１１０は４倍の速度で、すでに説明したバッファＡ、Ｂ、Ｃ、Ｄの組み合わ せ負荷を処理する。コントロール回路１２２は、バッファ、マルチプレクサ、デ マルチプレクサがともに、ＶコントロールバスとＨコントロールバスからの信号 に応答して、協調して動作するように制御する。すでに説明したように、Ｖ，Ｈ バスコントロールは、Ｒ信号とＧ信号をコントロールバスを通過させることでな される。つまり、あるデータバスの制御は別のデータバスの制御からは独立して いるのである。この実施例において、ある一個のコントロール回路が全部のバス を協調動作させているように示しているが、こ のコントロール機能は別の実施例では独立に分散させたものとして動作させるこ とも可能である。より高速のＶデータバスの調整では２倍のトラフィック負荷を 処理する必要がある。但し、このことはコントロール回路が高速で動作せねばな らないことを意味している訳ではない。その理由は、上記の同時係属出願でも示 したように、ＡＴＭ交換でのバーストモード伝送では、セル・ディレイの点から 見た交換性能は、コントローラ速度とポート数の関数にすぎないからである。 図１３も本発明のもうひとつの実施例であり、バッファ速度が図１２で示した ものよりも遅い例である。この実施例では、格納をしないで外部アウトプットリ ンクをドライブさせる目的で、ＶまたはＨバスのいずれかから信号をピックアッ プできるアウトプット・リンク・セレクタ２００が導入されている。これは可能 で、その理由は、各バスはアウトプットリンクと同じ速度で動作しており、外部 アウトプット信号を格納する必要が全くないからである。このセレクタは、３つ のソース、つまり、ノードバッファ２０２（ローカルトラフィック用またはルー プ・アラウンド・トラフィック用）と２個のバッファ（別のノードからのトラフ ィック用）のうちの一つを直接に選択することによりアウトプットリンクをドラ イブさせる。この結果、バッファの負荷が減少し速度がかなり低下する。アウト プット・ファイフォ（ＦＩＦＯ）２０４はバッファ（格納）用ではなく、バス速 度とアウトプットリンク速度との間にわずかにズレがある場合のスピード調整用 か、あるいは、もし受取り端末が空間スイッチ機能により現れる種々の長さのガ ードタイムを有するバーストから成る信号を受領できない場合に、必要であれば 、セル・フロー（セル流れ）を再同期させ、アイドル・セルの挿入を行うための ものである。コントロール回路２０６は、Ｈ，Ｖバスの選択の調整を行いアウト プットリンク・セレクタの制御を行う。 図１２、１３で示したようなシングル・バッファ構成にすることにより、４個 のモジュールを経由させずに、より直接に信号のルーチング（経路選択）をする 方法を提供できるので、バスの数を減少させ、バッファ容量も縮小させることが 可能となる。モジュールが同じ縦列か横列に存在しない場合には、交差 点にあるモジュールをタンデム（中継）モジュールとして使用する。一組のイン プット／アウトプットごとに２個のタンデムモジュールが使用可能である。図１ ３においては、マトリックス上のバスとバッファ容量は全体として減少している が、その理由は、信号が通過するバスとバッファの数が図１２で示した場合より も少ないからである。 図１２、１３で示した実施例からも明かなように、モジュールの外部インプッ トに入るトラフィックのルーチングとしては、まずＨデータバスに入り、それか らＶデータバスに入るか、あるいは、まずＶデータバスに入り、それからＨデー タバスに入るかのいずれかである。それ故、別の実施例では、各モジュールがそ のトラフィックのおよそ半分をまず最初にＨデータバス経由で送り、残りのモジ ュールがそのトラフィックをまず最初にＶデータバス経由で送るように構成する ことも可能である。 図１４は、信号モジュールに入るトラフィックがどのように分割されるか、お よび、バスとバッファ容量を如何に減らすかを算定するのにどのように利用でき るかを示したものである。算術を簡単化するために、１００モジュールマトリッ クスを考える。この時のマトリックスは１０×１０ではなく５×２０を考える。 その理由は２つあり、ひとつは、マトリックスが正方形である必要がないという 本発明の特徴を明確にできること、もうひとつの理由は、スイッチのアーキテク チャとしては、長方形構成（例えば、１６モジュールで、そのひとつひとつに４ シェルフ）のほうが実際的理由も物理的理由からも現実性を持っているというこ とである。信号モジュールに入る全トラフィックは１００％である。このうちの １％が、端末には局内スイッチがないとの仮定で、同じモジュールから出る。ト ラフィックの残り９９％が均等に分割されて５×２０マトリックスの９９宛先モ ジュールに伝送される。４％が垂直バスを通して直接に垂直に隣接したモジュー ルに伝送される。別の１９％が水平バスを通して直接に１９モジュールに伝送さ れる。残りの７６％が３８％と３８％に分割されて、中継モジュール（どのモジ ュールであるかは問題ではない）を経由してタンデムに伝送される。別の３８％ が水平、垂直バスを経由してインプットモジ ュールを出る。 あるコネクションでインプットモジュールの役目をしたモジュールが、別のコ ネクションの中継モジュールとして利用され、これがまたアウトプットモジュー ルとして利用できる。図１４は、これらの役目を同時に果たしているモジュール を示したものである。 図１５は、図１３の構成の場合におけるモジュールの全体トラフィック・フロ ーの分散状態を示したものである。クロスポイント・モジュールに入るトラフィ ックは常に組み合わせセレクタとマルチプレクサを通してバッファ（図１３では ２０２、図１５では２５０）に入る。中継モジュールの中のバッファは、リクエ スト信号またはグラント信号で要求されている別の信号をＨバスとＶバスからピ ックアップする（各バスから３８％）。バッファ出力は３つの宛先、つまり、関 連Ｈバス（１９％）とＶバス（４％）、アウトプットセレクタ（１％）（図１３ では２００、図１５では２５４）のうちのひとつに伝送される。勿論、Ｈバスと Ｖバスは、アウトプットセレクタによりピックアップされたタンデム・トラフィ ック（それぞれ３８％）を搬送する。アウトプットセレクタは、リクエスト信号 とグラント信号により、外部モジュールアウトプットに連結されている３つの伝 送源からトラフィックを順番に選択する。 図１５で示されているように、全体のバッファ・スループットは１７６％で、 Ｉ／Ｏリンク伝送速度の２倍以下である。バス伝送速度（セグメント当たり）を Ｈバス用リンク伝送速度の９５％に、Ｖバス用リンク伝送速度の８０％にするこ とは可能である。Ｈ−Ｖ長方形バスのアスペクト比を変えることにより、２つバ スの必要容量（速度）を調整することが可能である。例えば、正方形マトリック スの場合、等しいバス容量を必要とし、両方ともリンク伝送速度よりは低く、そ のため、リンク速度に等しいバス速度にすることにより、アスペクト比の範囲以 上の十分な容量を提供できることになる。

Claims (1)

1. 【特許請求の範囲】 １． ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置された 複数の交換モジュールで構成され、各モジュールは、Ｉ／Ｏポート、バッファ、 バスセレクタ手段、制御回路を有し、Ｉ／Ｏポート間で、ＡＴＭセル中のデータ を交換する大容量のモジュールＡＴＭスイッチにおいて： マトリックスの横列にあるモジュールに別々に接続されて、横の各列にある すべてのモジュールにデータを伝送するＨデータバス（４０）と、 マトリックスの縦列にあるモジュールに別々に接続されて、縦の各列にある すべてのモジュールにデータを伝送するＶデータバス（３４）と、 横列と縦列のモジュールに接続されており、モジュール・コントロール回路 間の制御信号を交換するＨコントロールバス（４６）とＶコントロールバス（４ ４）と、 ＨデータバスとＶデータバスに接続されており、ＨとＶコントロールバスか らの制御信号に応答してデータを選択的に受け取る各モジュールのバスセレクタ デバイス（３６）と、 これらのデータバスに接続され、Ｉ／Ｏポート間で転送されている１個以上 のＡＴＭセルを格納するバッファ（３２、３８、４２）と、 バッファの状態に応じて制御信号を出すコントロール回路（４８、５０、５ ２、５４）とを有することを特徴とする大容量モジュールＡＴＭスイッチ。 ２． 上記マトリックスにはｍ×ｎ以下の数のスイッチモジュールがあ る請求項１記載の大容量モジュールＡＴＭスイッチ。 ３． 上記制御信号にはコネクションリクエスト（接続要求）信号とコ ネクショングラント（接続許可）信号が含まれ、このコネクションリクエスト（ 接続要求）信号とコネクショングラント（接続許可）信号に応答して、データが 種々のＡＴＭセル列の形でスイッチモジュール間で交換されることを特徴とする 請求項２記載の大容量ＡＴＭスイッチ。 ４． ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置された 複数の交換モジュールで構成され、各モジュールは、Ｉ／Ｏポート、インプット ・アウトプットバッファ、中間バッファ、Ｈ，Ｖバスセレクタ手段、制御回路を 有し、Ｉ／Ｏポート間で、ＡＴＭセル中のデータを交換する大容量のモジュール ＡＴＭスイッチにおいて： マトリックスの横列にあるモジュールに接続されて、横の各列にあるすべて のモジュールにデータを伝送する各Ｈデータバス（４０）と、 マトリックスの縦列にあるモジュールに接続されて、縦の各列にあるすべて のモジュールにデータを伝送する各Ｖデータバス（３４）と、 横の各列のモジュールに接続される各Ｈコントロールバス（４６）と、 縦の各列のモジュールに接続される各Ｖコントロールバス（４４）と、 ＨデータバスとＶデータバスにそれぞれ接続されており、それぞれのコント ロールバスからの制御信号に応答してデータを選択的に受け取る各モジュールの 各Ｈ、Ｖバスセレクタ手段（３６）と、 Ｖバスセレクタ手段とＨデータバスとの間に接続される中間バッファ（３８ ）と、 Ｖデータバスにデータを伝送し、各モジュールのアウトプットバッファ（４ ２）は、Ｈデータバスに接続されているＨバスセレクタ手段からデータを受け取 る各モジュールのインプットバッファ（３２）と、 バッファの状態に応じて制御信号を出すコントロール回路（４８、５２、５ ４）とを備えたことを特徴とする大容量モジュールＡＴＭスイッチ。 ５． 上記マトリックスにはｍ×ｎ以下の数のスイッチモジュールがあ ることを特徴とする請求項４記載の大容量モジュールＡＴＭスイッチ。 ６． インプットバッファ、アウトプットバッファ、中間バッファが単 一のメモリの部分を構成し、 各Ｈデータバスと各Ｖデータバスは複数のデータバスラインから成り、各 バッファが複数のバスラインの一つをドライブし、バスセレクタ手段が全部のバ スラインに接続されているが、この手段が制御信号に応じてデータを受け取るバ スラインだけを選択することを特徴とする請求項５記載の大容量モジュールＡＴ Ｍスイッチ。 ７． ＶデータバスとＨデータバスがファイバオプティックス、光学ス プリッタ、ファイバオプティックスと光学スプリッタに接続されているファイバ オプティックスシャフルボックスを含むことを特徴とする請求項６記載の大容量 モジュールＡＴＭスイッチ。 ８． 制御信号がコネクションリクエスト（接続要求）信号とコネクシ ョングラント（接続許可）信号から成り、このコネクションリクエスト（接続要 求）信号とコネクショングラント（接続許可）信号に応じて、データが種々のＡ ＴＭセル列の形で交換されることを特徴とする請求項７記載の大容量モジュール ＡＴＭスイッチ。 ９． ＶデータバスとＨデータバスが、波長分割多重化ビームを搬送す るファイバオプティックス、波長選択フィルタ、ファイバオプティックスと波長 選択フィルタに接続されているファイバオプティックス・シャフル・ボックスを 含むことを特徴とする請求項６記載の大容量モジュールＡＴＭスイッチ。 １０． ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置され た複数の交換モジュールで構成され、各モジュールは、Ｉ／Ｏポート、バッファ 、バスセレクタ手段、制御回路を有し、Ｉ／Ｏポート間で、ＡＴＭセル中のデー タを交換する大容量のモジュールＡＴＭスイッチにおいて： マトリックスの横列にあるモジュールに別々に接続されて、横の各列にある すべてのモジュールにデータを伝送するＨデータバスと、 マトリックスの縦の各列にあるモジュールに別々に接続されて、縦の各列 にあるすべてのモジュールにデータを伝送する各Ｖ、Ｗデータバス（６０）と、 横列と縦列のモジュールに接続されてモジュールコントロール回路の間の制 御信号を交換するＨ，Ｖ，Ｗコントロールバス（６２）と、 Ｈ、Ｖ，Ｗデータバスにそれぞれ接続され、それぞれのコントロールバスか らの制御信号に応答してデータを選択的に受け取る各モジュールのバスセレクタ 手段と、 データバスの一つに接続されていて、Ｉ／Ｏポート間で転送されている１個 以上のＡＴＭセルを格納するバッファと、 バッファの状態に応じて制御信号を出すコントロール回路とを含むことを特 徴とする大容量モジュールＡＴＭスイッチ。 １１． マトリックスにはｍ×ｎ以下の数のスイッチモジュールがある ことを特徴とする請求項１０記載の大容量モジュールＡＴＭスイッチ。 １２． 制御信号がコネクションリクエスト（接続要求）信号とコネク ショングラント（接続許可）信号から成り、このコネクションリクエスト（接続 要求）信号とコネクショングラント（接続許可）信号に応じて、データが種々の ＡＴＭセル列の形で交換されることを特徴とする請求項１１記載の大容量モジュ ールＡＴＭスイッチ。 １３． ｍ×ｎ（ｍ、ｎは正の整数）の論理マトリックス状に配置され た複数の交換モジュールで構成され、各モジュールは、Ｉ／Ｏポート、インプッ ト・アウトプットバッファ、中間バッファ、Ｈ，Ｖ，Ｗバスセレクタ手段、制御 回路を有し、Ｉ／Ｏポート間で、ＡＴＭセル中のデータを交換する大容量のモジ ュールＡＴＭスイッチにおいて： マトリックスの横列にあるモジュールに接続されて、横列にあるすべてのモ ジュールにデータを伝送する各Ｈデータバスと、 マトリックスの縦の各列にあるモジュールに接続されて、縦列にあるすべ てのモジュールにデータを伝送するＶ，Ｗデータバス（６０）と、 マトリックスの横の各列のモジュールに接続されるＨコントロールバスと、 マトリックスの縦の各列のモジュールに接続されるＶ，Ｗコントロールバス （６２）と、 Ｈ、Ｖ，Ｗデータバスにそれぞれ接続されており、それぞれのコントロール バスからの制御信号に応答してデータを選択的に受け取る各モジュールのＨ，Ｖ ，Ｗバスセレクタ手段と、 Ｖバスセレクタ手段とＨデータバスとの間、および、Ｈバスセレクタ手段と Ｗデータバスとの問に接続される中間バッファ（４２）と、 Ｖデータバスにデータを伝送する各モジュールのインプットバッファと、Ｈ データバスに接続されているＨバスセレクタ手段からデータを受け取る各モジュ ールのアウトプットバッファ（６６）と、 バッファの状態に応じて制御信号を出すコントロール回路とを含むことを特 徴とする大容量モジュールＡＴＭスイッチ。 １４． マトリックスにはｍ×ｎ以下の数のスイッチモジュールがある 請求項１３記載の大容量モジュールＡＴＭスイッチ。 １５． インプットバッファ、アウトプットバッファ、中間バッファが 単一のメモリの部分を構成し、 各Ｈ，Ｖ，Ｗデータバスは複数のデータバスラインから成り、各バッファが 複数のバスラインの一つをドライブし、バスセレクタ手段が全部のバスラインに 接続されているが、この手段が制御信号に応答してデータを受け取るバスライン だけを選択することを特徴とする請求項１４記載の大容量モジュールＡＴＭスイ ッチ。 １６． Ｖ、Ｈ、Ｗデータバスが、ファイバオプティックス、光学スプ リッタ、ファイバオプティックスと波長選択フィルタに接続されているファ イバオプティックス・シャフル・ボックスから成ることを特徴とする請求項１５ 記載の大容量モジュールＡＴＭスイッチ。 １７． マルチプレクサとデマルチプレクサが単一メモリに接続され、 Ｖデータバスの伝送速度がＨデータバスの速度よりも速く、さらにこのＶデータ バスがマルチプレクサとデマルチプレクサと協働してＶ，Ｗデータバスとして機 能することを特徴とする請求項１５記載の大容量モジュールＡＴＭスイッチ。 １８． マルチプレクサとデマルチプレクサが単一メモリに接続され、 Ｖデータバスの伝送速度がＨデータバスの速度よりも速く、さらにこのＶデータ バスがマルチプレクサとデマルチプレクサと協働してＶ，Ｗデータバスとして機 能することを特徴とする請求項１６記載の大容量モジュールＡＴＭスイッチ。 １９． 制御信号がコネクションリクエスト（接続要求）信号とコネク ショングラント（接続許可）信号から成り、このコネクションリクエスト（接続 要求）信号とコネクショングラント（接続許可）信号に応答して、データがＡＴ Ｍセル列の可変数の形で交換されることを特徴とする請求項１７記載の大容量モ ジュールＡＴＭスイッチ。 ２０． 制御信号がコネクションリクエスト（接続要求）信号とコネク ショングラント（接続許可）信号から成り、このコネクションリクエスト（接続 要求）信号とコネクショングラント（接続許可）信号に応答して、データが種々 のＡＴＭセル列の形で交換されることを特徴とする請求項１８記載の大容量モジ ュールＡＴＭスイッチ。 ２１． Ｖ、Ｈ，Ｗデータバスが、波長分割多重化ビームを搬送するフ ァイバオプティックス、波長選択フィルタ、ファイバオプティックスと波長 選択フィルタに接続されているファイバオプティックス・シャフル・ボックスを 含むことを特徴とする請求項１５記載の大容量モジュールＡＴＭスイッチ。