JPH09507968A - Spacer-based antifuse structure for low capacitance and high reliability and method of manufacturing the same - Google Patents

Spacer-based antifuse structure for low capacitance and high reliability and method of manufacturing the same

Info

Publication number
JPH09507968A
JPH09507968A JP8515328A JP51532896A JPH09507968A JP H09507968 A JPH09507968 A JP H09507968A JP 8515328 A JP8515328 A JP 8515328A JP 51532896 A JP51532896 A JP 51532896A JP H09507968 A JPH09507968 A JP H09507968A
Authority
JP
Japan
Prior art keywords
conductor
antifuse
electrode
layer
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP8515328A
Other languages
Japanese (ja)
Inventor
メータ，スニル・ディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH09507968A publication Critical patent/JPH09507968A/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 このアンチヒューズは頂部表面および側部表面を規定する、第１の電極（３３）を上に有するベース（３０）を含む。アンチヒューズ材料（３４）は、第１の電極（３３）上において、頂部表面の少なくとも一部分上および側部表面の少なくとも一部分上に置かれ、第２の電極（４２）はアンチヒューズ材料（３４）上にある。この形態により、アンチヒューズ構成の一部としての酸化物のエッチングにおける欠陥の問題が避けられ、同時にデバイスのキャパシタンスは非常に低い。 (57) Summary This antifuse includes a base (30) having a first electrode (33) thereon defining a top surface and a side surface. The antifuse material (34) is disposed on the first electrode (33) on at least a portion of the top surface and at least a portion of the side surface, and the second electrode (42) is on the first electrode (33). It is above. This configuration avoids the problem of defects in etching the oxide as part of the antifuse construction, while at the same time the device capacitance is very low.

Description

【発明の詳細な説明】 低いキャパシタンスおよび高い信頼性のための スペーサベースのアンチヒューズ構造 およびその製造方法発明の分野 この発明はアンチヒューズに関し、より特定的には低いキャパシタンスを有し 高い歩留りを促進する設計のアンチヒューズに関する。発明の背景 アンチヒューズは広フィールドプログラマブルゲートアレイにおいて、よく用 いられる。典型的に、プログラムされるゲートアレイにおいて、そのようなアン チヒューズはすべて最初は非導通状態にある。あるアンチヒューズは導体になる よう選ばれ、他のものは非導体のまま保たれる。この点において、プログラムさ れたデバイスの適正動作にとって、非導通のまま保たれるよう選ばれたアンチヒ ューズがそのように機能することはもちろん重要である。一般に何十万ものアン チヒューズを含むフィールドプログラマブルゲートアレイでは、次に述べられる ような典型的な先行技術の型のアンチヒューズでこれを達成するのは困難である 。 図１から図４までは、典型的な先行技術のアンチヒューズ１０の製造を示す。 そこに示されるように（図１）、始めに金属電極１２が二酸化シリコンベース１ ４の上に設けられる。次に、酸化物層１６が金属電極１２の上に堆積さ れる。フォトレジストの層の適用およびパターニングの後、酸化物層１６はその 中に電極１２まで下がる開口を設けるようエッチングされ、電極１２の表面２４ を露出させる。パターン化されたレジストを取除いた後、アモルファスシリコン のようなアンチヒューズ材料１８の層は、電極１２の部分に接触するように、結 果として生じる構成（図２）の上に堆積される。レジストがアンチヒューズ層１ ８に与えられ、層１８のエッチングと同時に、そのようなアンチヒューズ材料が 図３において示される形状になるようパターン化される。 このようなレジストを取除いた後、第２の電極を形成する金属の層２０は、図 ３において示されるように堆積されパターン化される。 電極１２まで下がる酸化物層１６のエッチング工程は、図３の部分の拡大図で ある図４を参照して、次に述べられるように、歩留りの問題を引起こすことがわ かっている。 酸化物層１６のエッチングが行なわれると、酸化物１６が電極１２に隣接する 領域２２において鋭い角が形成されないことがよくある。むしろ、エッチングが 終了するとき、すなわち電極表面２４が露出するとき、レジスト残留物および／ または不規則な酸化物２３が領域２２の角に残ることが時々起こるだろう。構成 におけるこの欠陥は、一方の電極から他方への漏れ経路を引起こし得、その結果 、非導体であるべきアンチヒューズが導体として働く。問題は、 このような小さなデバイスにおける、このエッチングのむらにある。 このような欠陥は比較的稀ではあるが、その何十万ものアンチヒューズの各々 が適正に動作しなければならないことが理解されるだろう。 さらに、表面２４におけるアンチヒューズ層１８と電極１２との間の比較的大 きなコンタクト領域のために、アンチヒューズ１０は高いキャパシタンスを示し 、デバイスの性能の劣化を引起こす結果になる。これに加えて、このようなアン チヒューズ１０は横方向に測定されると実質的な領域を占める。最後に、コンタ クト開口のアスペクト比が非常に高いとき（すなわち深く小さいコンタクトの場 合）、金属２０のステップカバレッジは非常に不十分なものであり得る。発明の概要 このアンチヒューズ構成およびその製造方法は、ベースと、頂部表面および側 部表面を規定する、ベース上の第１の電極とを含むアンチヒューズ構造を提供す る。アンチヒューズ材料は、第１の電極上において、その頂部表面の少なくとも 一部分上および側部表面の少なくとも一部分上に配置され、第２の電極はアンチ ヒューズ材料の上にある。上に述べられた欠陥の問題を避けるよう酸化物のエッ チングが避けられ、同時に第１の電極とアンチヒューズ材料とのコンタクトの区 域が先行技術に比べて減らされるので、 このためアンチヒューズキャパシタンスが減少する。同時に、アンチヒューズ構 造の横方向の寸法が先行技術の構造に比べて減少される。図面の簡単な説明 図１〜図４は以上に述べられる典型的なアンチヒューズ構造の製造を示し、 図５〜図８はこの発明に従ったアンチヒューズ構造の製造を示し、すなわち、 特に 図５は、金属層がベース層の上に設けられる、この発明に従ったアンチヒュー ズ構造の製造の第１の工程を示し、 図６は図５に示される図に類似するが、パターン化された金属をさらに示し、 アンチヒューズ材料が含まれる状態での図であり、 図７は図６に示される図に類似するが、デバイスに与えられる第２の電極を示 す図であり、さらに 図８は図７に示される図に類似するが、デバイスで形成されるコンタクトおよ び第１の電極に接触するメタライゼーション層を示す。好ましい実施例の説明 次に図５〜図８を参照する。図５に示されるように、始めに二酸化シリコン３ ０の層が、たとえばシリコン基板（図示せず）上に設けられる。たとえばＴｉＷ の金属層３２が二酸化シリコン３０の上に、たとえば１０００Åの厚さに堆積さ れる。フォトレジスト（図示せず）が次に金属 層３２の上にパターン化され、金属層３２が、第１の電極３３を形成するよう、 図６に示される形態にエッチングされる。フォトレジストを取除いた後、アモル ファスシリコン３４（アンチヒューズ材料）の層が、結果として生じる構造の上 にたとえば１０００Åの厚さに堆積される。 次に、図７に示されるように、たとえばＴｉＷの金属層３６は、５００Åの厚 さで、結果として生ずる構造の上に置かれる。その後、たとえばアルミニウムの 、４０００Åの厚さの層３８がＴｉＷの層３６の上に堆積され、次に、たとえば ＴｉＷの５００Åの厚さの層４０がアルミニウム層３８の上に堆積される。Ｔｉ Ｗの頂部層４０の上にフォトレジストの層を適用およびパターニングした後、Ｔ ｉＷ、Ａ１、およびＴｉＷの層３６、３８および４０でできた金属層は第２の電 極４２を形成するようエッチングされる。 次に、図８に示されるように中間レベル誘電体４４（たとえばＳｉＯ2）が８ ０００Åの厚さで堆積される。このＳｉＯ2層の上にフォトレジスト層を適用お よびパターニングした後、このようなＳｉＯ2層はそこを通って層３４まで下が る開口を設けるようエッチングされ、層３４がさらに、そこを通って電極３３に 至る開口を設けるようエッチングされる。同時に、酸化物層４４はそこを通って 電極４２に至る開口を設けるようさらにエッチングされる。 フォトレジストを取除くと同時に、アルミニウムのコンタクト４６、４７は、 通常の実施に従って電極３３、４２ に設けられる。 図８を参照して、アンチヒューズ層として働くアモルファスシリコン層３４の 一部分が、電極３３の頂部表面３３Ａの一部分上および電極３３の側部表面３３ Ｂ上に置かれることが注目されるだろう。さらに、電極４２の部分４２Ａは側部 表面３３Ｂの部分に沿って、しかしそれから間隔をあけられて置かれる。層３４ の部分は酸化物３０にさらに接触する。第２の電極の一部分４２Ｂは第１の電極 ３３の頂部表面３３Ａの一部分に沿って、しかしそれから間隔をあけられて置か れる。 この構造およびその製造方法は多くの利点を提供する。 まず、先行技術におけるような、電極を露出させる酸化物のエッチングは完全 に避けられる。このため、上に述べられたような酸化物を生じさせる欠陥の心配 は必要ない。このために歩留りがかなり増加される。 さらに、デバイスの素子の側部表面、すなわちデバイスの横方向にわたって延 びない、デバイスの部分を利用することによって、アンチヒューズ１０の横方向 の寸法が大きく減らされる。たとえば、アンチヒューズ１０の横方向の寸法Ｘ（ 図８）は０．５ミクロン以下に、特定的には０．３ミクロンに減らされることが でき、同時に非常に高い歩留りを維持する。これは、およそ１．４ミクロンに延 びる、図３において示されるような典型的な先行技術のデバイスにおけるアモル ファスシリコン１８の端から端までの寸法 Ｙと比較されるべきである。 最後に、この構造においては、高いアスペクト比の開口がないので金属ステッ プカバレッジに伴う問題はない。 このように、このアンチヒューズおよびこのようなアンチヒューズを製造する 方法において多くの利点が提供されることがわかるだろう。第１に、上に述べら れたように製造の歩留りが増加される。さらに、結果として生じるデバイスは先 行技術におけるよりもはるかに小さい領域を占める。 機能するアンチヒューズを規定する領域３１における、アンチヒューズ材料３ ３と電極３０とのコンタクトの実際の領域は、先行技術のデバイスの相当する領 域よりもはるかに小さい。領域におけるこの減少によって、デバイスのキャパシ タンスがかなり減らされる。BACKGROUND OF THE INVENTION Field of low capacitance and high spacers based anti-fuse structures for reliability and manufacturing method INVENTION The present invention relates to antifuse, promotes high yields have low capacitance and more specifically For antifuses designed to BACKGROUND OF THE INVENTION Antifuses are commonly used in wide field programmable gate arrays. Typically, in a programmed gate array, all such antifuses are initially non-conducting. Some antifuses are chosen to be conductive and others remain non-conductive. In this respect, it is, of course, important for proper operation of the programmed device that the antifuse chosen to remain non-conducting behave accordingly. With field programmable gate arrays, which typically include hundreds of thousands of antifuses, this is difficult to achieve with typical prior art types of antifuses as described below. 1 through 4 illustrate the manufacture of a typical prior art antifuse 10. As shown therein (FIG. 1), a metal electrode 12 is first provided on the silicon dioxide base 14. Next, the oxide layer 16 is deposited on the metal electrode 12. After application and patterning of a layer of photoresist, oxide layer 16 is etched to provide an opening therein down to electrode 12, exposing surface 24 of electrode 12. After removing the patterned resist, a layer of antifuse material 18, such as amorphous silicon, is deposited over the resulting structure (FIG. 2) to contact portions of electrode 12. A resist is applied to antifuse layer 18 and upon etching layer 18, such antifuse material is patterned into the shape shown in FIG. After removing such resist, the layer of metal 20 forming the second electrode is deposited and patterned as shown in FIG. The etching process of the oxide layer 16 down to the electrode 12 has been found to cause yield issues, as described next with reference to FIG. 4, which is an enlarged view of the portion of FIG. When the oxide layer 16 is etched, the oxide 16 often does not form sharp corners in the regions 22 adjacent to the electrode 12. Rather, it will sometimes happen that resist residues and / or irregular oxides 23 remain at the corners of region 22 when the etching is finished, ie when the electrode surface 24 is exposed. This defect in the configuration can cause a leakage path from one electrode to the other, so that the antifuse, which should be non-conductor, acts as a conductor. The problem lies in this uneven etching in such small devices. Although such defects are relatively rare, it will be appreciated that each of the hundreds of thousands of antifuses must function properly. Furthermore, due to the relatively large contact area between the antifuse layer 18 and the electrode 12 on the surface 24, the antifuse 10 exhibits a high capacitance, resulting in degraded device performance. In addition, such an antifuse 10 occupies a substantial area when measured laterally. Finally, when the aspect ratio of the contact opening is very high (ie for deep and small contacts), the step coverage of metal 20 can be very poor. SUMMARY OF THE INVENTION This antifuse configuration and method of making the same provides an antifuse structure that includes a base and a first electrode on the base that defines a top surface and a side surface. The antifuse material is disposed on the first electrode on at least a portion of the top surface and at least a portion of the side surface, and the second electrode is on the antifuse material. Oxide etching is avoided to avoid the defect problems mentioned above, while at the same time the area of contact between the first electrode and the antifuse material is reduced compared to the prior art, thus reducing the antifuse capacitance. To do. At the same time, the lateral dimensions of the antifuse structure are reduced compared to prior art structures. Brief Description of the Drawings Figures 1-4 show the fabrication of a typical antifuse structure as described above, and Figures 5-8 show the fabrication of an antifuse structure according to the invention, i.e. in particular Figure 5 Shows a first step in the manufacture of an antifuse structure according to the invention, in which a metal layer is provided on the base layer, FIG. 6 being similar to the view shown in FIG. 5, but with a patterned metal FIG. 7 is a diagram with an antifuse material included, FIG. 7 is similar to that shown in FIG. 6, but showing a second electrode applied to the device, and FIG. 7 is similar to the view shown in FIG. 7, but shows the contacts formed in the device and the metallization layer in contact with the first electrode. Description of the Preferred Embodiment Reference is now made to FIGS. As shown in FIG. 5, a layer of silicon dioxide 30 is first provided, for example, on a silicon substrate (not shown). A metal layer 32, for example TiW 2, is deposited on the silicon dioxide 30 to a thickness of, for example, 1000Å. Photoresist (not shown) is then patterned on the metal layer 32, and the metal layer 32 is etched into the features shown in FIG. 6 to form the first electrode 33. After removing the photoresist, a layer of amorphous silicon 34 (antifuse material) is deposited over the resulting structure to a thickness of, for example, 1000Å. Next, as shown in FIG. 7, a metal layer 36 of, for example, TiW, is deposited over the resulting structure with a thickness of 500Å. Thereafter, a 4000Å thick layer 38 of, for example, aluminum is deposited on the TiW layer 36, and then a 500Å thick layer 40 of, for example, TiW is deposited on the aluminum layer 38. After applying and patterning a layer of photoresist on top of the Ti W top layer 40, the metal layer made of TiW, A1, and TiW layers 36, 38 and 40 is etched to form a second electrode 42. To be done. Next, an intermediate level dielectric 44 (eg, SiO 2 ) is deposited to a thickness of 8000Å as shown in FIG. After applying and patterning a photoresist layer over this SiO 2 layer, such SiO 2 layer is etched to provide an opening therethrough down to layer 34, through which layer 34 further extends to electrode 33. Is etched to provide an opening leading to. At the same time, the oxide layer 44 is further etched to provide an opening therethrough to the electrode 42. At the same time the photoresist is removed, aluminum contacts 46, 47 are provided on the electrodes 33, 42 in accordance with normal practice. It will be noted with reference to FIG. 8 that a portion of the amorphous silicon layer 34, which acts as an antifuse layer, is placed on a portion of the top surface 33A of the electrode 33 and on the side surface 33B of the electrode 33. Further, the portion 42A of the electrode 42 is spaced along the portion of the side surface 33B, but spaced therefrom. A portion of layer 34 further contacts oxide 30. The second electrode portion 42B is located along a portion of the top surface 33A of the first electrode 33, but spaced therefrom. This structure and its manufacturing method offer many advantages. First, etching of the oxide exposing the electrodes, as in the prior art, is completely avoided. Therefore, there is no need to worry about the defects that give rise to oxides as mentioned above. This considerably increases the yield. Further, by utilizing the lateral surfaces of the device's elements, ie, the portions of the device that do not extend across the lateral direction of the device, the lateral dimensions of antifuse 10 are greatly reduced. For example, the lateral dimension X (FIG. 8) of antifuse 10 can be reduced to less than 0.5 microns, specifically 0.3 microns, while maintaining a very high yield. This should be compared to the edge-to-edge dimension Y of amorphous silicon 18 in a typical prior art device as shown in FIG. 3, which extends to approximately 1.4 microns. Finally, in this structure there is no problem with metal step coverage as there are no high aspect ratio openings. Thus, it will be appreciated that many advantages are provided in this antifuse and methods of making such antifuses. First, the manufacturing yield is increased as described above. Moreover, the resulting device occupies a much smaller area than in the prior art. The actual area of contact between the antifuse material 33 and the electrode 30 in the area 31 defining the functioning antifuse is much smaller than the corresponding area of the prior art device. This reduction in area significantly reduces the capacitance of the device.

Claims (1)

【特許請求の範囲】 １．ベースと、 前記ベース上にあり、頂部表面および側部表面を規定する第１の導体と、 前記導体上にあり、その前記頂部表面の少なくとも一部分上および前記側部表 面の少なくとも一部分上に置かれるアンチヒューズ材料と、 前記アンチヒューズ材料上の第２の導体とを含む、アンチヒューズ構造。 ２．前記第２の導体の一部分は前記側部表面の少なくとも一部分に沿って、しか しそれから間隔をあけられて置かれる、請求項１に記載のアンチヒューズ構造。 ３．前記アンチヒューズ材料の一部分は前記ベースに接触する、請求項１に記載 のアンチヒューズ構造。 ４．前記第２の導体の一部分は前記第１の導体の前記頂部表面の少なくとも一部 分に沿って、しかしそれから間隔をあけられて置かれて、前記第１の導体にある 程度重なる、請求項１に記載のアンチヒューズ構造。 ５．前記第１の導体および前記第２の導体の重なりは０．５ミクロンまたはそれ より少ない、請求項４に記載の構造 ６．アンチヒューズ構造を製造する方法であって、 ベースを設けるステップと、 前記ベース上にあり、頂部表面および側部表面を有する導体を設けるステップ と、 頂部表面の少なくとも一部分上および側部表面の少なくとも一部分上にアンチ ヒューズ材料を設けるステップと、 前記アンチヒューズ材料上に第２の導体を設けるステップとを含む、アンチヒ ューズ構造を製造する方法。 ７．前記第２の導体の一部分が前記側部表面の少なくとも一部分にそって、しか しそれから間隔をあけられて置かれることを提供するステップをさらに含む、請 求項６に記載の方法。 ８．前記アンチヒューズ材料の一部分はベースに接触することを提供するステッ プをさらに含む、請求項６に記載の方法。 ９．前記第２の導体の一部分が、前記第１の導体にある程度重なるよう、前記第 １の導体の頂部表面の少なくとも一部分に沿ってしかしそれから間隔をあけられ て置かれるステップをさらに設ける、請求項６に記載の方法。 １０．前記第１および第２の導体を金属として設けるステップをさらに含む、請 求項６に記載の方法。 １１．前記アンチヒューズ材料はアモルファスシリコンであることを提供するス テップをさらに含む、請求項１０に記載の方法。[Claims] 1. Base,   A first conductor on the base defining a top surface and a side surface;   On the conductor and on at least a portion of the top surface thereof and the side surface. An antifuse material overlying at least a portion of the surface;   A second conductor over the antifuse material. 2. A portion of the second conductor along at least a portion of the side surface, The antifuse structure of claim 1, wherein the antifuse structure is spaced apart therefrom. 3. The part of claim 1, wherein a portion of the antifuse material contacts the base. Antifuse structure. 4. A portion of the second conductor is at least a portion of the top surface of the first conductor. Along the minute, but spaced from it, is on the first conductor The anti-fuse structure of claim 1, wherein the anti-fuse structures overlap. 5. The overlap of the first conductor and the second conductor is 0.5 micron or more Less than, the structure of claim 4 6. A method of manufacturing an antifuse structure, comprising:   Providing a base,   Providing a conductor on the base having a top surface and a side surface When,   Anti-reverse on at least a portion of the top surface and on at least a portion of the side surface. Providing a fuse material,   Providing a second conductor on the antifuse material. Method of manufacturing fuse structure. 7. A portion of the second conductor along at least a portion of the side surface, And then further comprising providing that the contracting is performed. The method according to claim 6. 8. A portion of the antifuse material provides a step for providing contact with the base. 7. The method of claim 6, further comprising: 9. The first conductor is partially overlapped with the first conductor so that the first conductor partially overlaps the first conductor. Spaced apart along at least a portion of the top surface of one conductor but 7. The method of claim 6, further comprising the step of: 10. A contract, further comprising the step of providing the first and second conductors as metal. The method according to claim 6. 11. The antifuse material is amorphous silicon. The method of claim 10, further comprising a step.
JP8515328A 1994-11-07 1995-10-11 Spacer-based antifuse structure for low capacitance and high reliability and method of manufacturing the same Ceased JPH09507968A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US33528394A 1994-11-07 1994-11-07
US08/335,283 1994-11-07
PCT/US1995/013523 WO1996014661A1 (en) 1994-11-07 1995-10-11 Spacer-based antifuse structure for low capacitance and high reliability and method of fabrication thereof

Publications (1)

Publication Number Publication Date
JPH09507968A true JPH09507968A (en) 1997-08-12

Family

ID=23311091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8515328A Ceased JPH09507968A (en) 1994-11-07 1995-10-11 Spacer-based antifuse structure for low capacitance and high reliability and method of manufacturing the same

Country Status (5)

Country Link
US (2) US5756367A (en)
EP (1) EP0738426A1 (en)
JP (1) JPH09507968A (en)
TW (1) TW295699B (en)
WO (1) WO1996014661A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168084B1 (en) * 1992-12-09 2007-01-23 Sedna Patent Services, Llc Method and apparatus for targeting virtual objects
US9286294B2 (en) 1992-12-09 2016-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content suggestion engine
US7793326B2 (en) 2001-08-03 2010-09-07 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator
US7908628B2 (en) 2001-08-03 2011-03-15 Comcast Ip Holdings I, Llc Video and digital multimedia aggregator content coding and formatting
US6611039B2 (en) * 2001-09-28 2003-08-26 Hewlett-Packard Development Company, L.P. Vertically oriented nano-fuse and nano-resistor circuit elements
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203123A (en) * 1977-12-12 1980-05-13 Burroughs Corporation Thin film memory device employing amorphous semiconductor materials
US4513303A (en) * 1980-07-08 1985-04-23 International Business Machines Corporation Self-aligned metal field effect transistor integrated circuit
US4670970A (en) * 1985-04-12 1987-06-09 Harris Corporation Method for making a programmable vertical silicide fuse
US4748490A (en) * 1985-08-01 1988-05-31 Texas Instruments Incorporated Deep polysilicon emitter antifuse memory cell
JPS62128556A (en) * 1985-11-29 1987-06-10 Fujitsu Ltd Semiconductor device
US5541441A (en) * 1994-10-06 1996-07-30 Actel Corporation Metal to metal antifuse
US5100827A (en) * 1991-02-27 1992-03-31 At&T Bell Laboratories Buried antifuse
US5233217A (en) * 1991-05-03 1993-08-03 Crosspoint Solutions Plug contact with antifuse
US5120679A (en) * 1991-06-04 1992-06-09 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
US5208177A (en) * 1992-02-07 1993-05-04 Micron Technology, Inc. Local field enhancement for better programmability of antifuse PROM
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
JP3170101B2 (en) * 1993-04-15 2001-05-28 株式会社東芝 Semiconductor device and manufacturing method thereof
JP3256603B2 (en) * 1993-07-05 2002-02-12 株式会社東芝 Semiconductor device and manufacturing method thereof
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure

Also Published As

Publication number Publication date
TW295699B (en) 1997-01-11
WO1996014661A1 (en) 1996-05-17
US5756367A (en) 1998-05-26
US6025637A (en) 2000-02-15
EP0738426A1 (en) 1996-10-23

Similar Documents

Publication Publication Date Title
JPH03179763A (en) Anti-fuse structure and formation thereof
US5440167A (en) Antifuse with double via contact and method of manufacture therefor
US5572062A (en) Antifuse with silicon spacers
JPH06216125A (en) Method of forming contact hole of high integrity semiconductor device
US5250464A (en) Method of making a low capacitance, low resistance sidewall antifuse structure
US5682059A (en) Semiconductor device including anti-fuse element and method of manufacturing the device
JP2769332B2 (en) Manufacturing electrically programmable integrated circuits.
US5936297A (en) Programmable semiconductor element having an antifuse structure
JPH09507968A (en) Spacer-based antifuse structure for low capacitance and high reliability and method of manufacturing the same
US6248508B1 (en) Manufacturing a circuit element
KR100482029B1 (en) Method for forming mim capacitor
WO1996025766A1 (en) An improved antifuse with double via, spacer-defined contact and method of manufacture therefor
JPH09511875A (en) Method of forming a metallization layer on an insulating layer and forming a through hole using the same mask
US6368900B1 (en) Method of fabricating an antifuse element
JPH06163702A (en) Structure and method for programmable contact
US5466640A (en) Method for forming a metal wire of a semiconductor device
US6146999A (en) Method for forming metal line of semiconductor device
KR100645459B1 (en) Method for fabricating semiconductor device
KR0177405B1 (en) Semiconductor device and manufacture thereof
JP2674339B2 (en) Method for manufacturing superconducting integrated circuit
JP3521061B2 (en) Method for manufacturing semiconductor device
KR0151022B1 (en) Capacitor storage electrode manufacturing method
KR100505567B1 (en) Redundancy cell of semiconductor device and method of manufacturing thereof
KR0122438B1 (en) Manufacturing method of field programmable gate array(fpga) device
JPH0350756A (en) Manufacture of semiconductor integrated circuit

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040623

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20050329