JPH09275332A - Voltage controlled oscillator circuit - Google Patents

Voltage controlled oscillator circuit

Info

Publication number
JPH09275332A
JPH09275332A JP8085417A JP8541796A JPH09275332A JP H09275332 A JPH09275332 A JP H09275332A JP 8085417 A JP8085417 A JP 8085417A JP 8541796 A JP8541796 A JP 8541796A JP H09275332 A JPH09275332 A JP H09275332A
Authority
JP
Japan
Prior art keywords
type
circuit
frequency
transistors
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8085417A
Other languages
Japanese (ja)
Inventor
Hiroshi Takigawa
浩 滝川
Sanae Takahashi
早苗 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Mitsubishi Electric Semiconductor Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp, Mitsubishi Electric Semiconductor Systems Corp filed Critical Renesas Design Corp
Priority to JP8085417A priority Critical patent/JPH09275332A/en
Publication of JPH09275332A publication Critical patent/JPH09275332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Logic Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain a voltage controlled oscillator circuit in which a variable frequency range is increased without using a frequency divider. SOLUTION: The circuit is provided with plural P-channel control transistors(TRs) 2a-2c whose gate connects to an input circuit via a switch 7 and whose characteristics differ from each other and with plural N-channel control transistors(TRs) 3a-3c whose gate connects to an input circuit via a switch 8 and whose characteristics differ from each other and the frequency variable range is increased depending on the switching of the switches 7, 8.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、位相同期ループ
回路に用いられる電圧制御発振回路に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voltage controlled oscillator circuit used in a phase locked loop circuit.

【0002】[0002]

【従来の技術】図4は従来の電圧制御発振回路を示す回
路図であり、図において、1a,1bは入力電圧Vin
を入力するp型およびn型トランジスタであり、これら
p型およびn型トランジスタ1a,1bにより入力回路
を構成する。2aはその入力電圧Vinにより動作する
p型コントロールトランジスタ、3aはその入力電圧V
inにより動作するn型コントロールトランジスタであ
る。
2. Description of the Related Art FIG. 4 is a circuit diagram showing a conventional voltage controlled oscillator circuit. In the figure, 1a and 1b are input voltages Vin.
Are p-type and n-type transistors for inputting, and these p-type and n-type transistors 1a and 1b form an input circuit. 2a is a p-type control transistor operated by its input voltage Vin, and 3a is its input voltage V
It is an n-type control transistor operated by in.

【0003】4a〜4nはp型トランジスタ、5a〜5
nはn型トランジスタであり、各ドレーン同士が直列接
続されると共にその直列回路が奇数段に並列接続され、
また、p型トランジスタ4a〜4nのソースがp型コン
トロールトランジスタ2aに接続され、n型トランジス
タ5a〜5nのソースがn型コントロールトランジスタ
3aに接続されている。さらに、最終段の直列回路の発
振周波数Foとなるドレーンから初段の直列回路のドレ
ーンに負帰還させており、これらp型トランジスタ4a
〜4nおよびn型トランジスタ5a〜5nにより、リン
グオシレータ6を構成する。
4a to 4n are p-type transistors, and 5a to 5n.
n is an n-type transistor, each drain is connected in series, and the series circuit is connected in parallel in an odd number of stages,
The sources of the p-type transistors 4a to 4n are connected to the p-type control transistor 2a, and the sources of the n-type transistors 5a to 5n are connected to the n-type control transistor 3a. Further, the p-type transistor 4a is negatively fed back from the drain having the oscillation frequency Fo of the final stage series circuit to the drain of the first stage series circuit.
4n and n-type transistors 5a to 5n constitute a ring oscillator 6.

【0004】次に動作について説明する。入力電圧Vi
nの変化に応じて出力信号の発振周波数Foを変化させ
る電圧制御発振回路は、位相同期ループ回路を初めとす
る制御システムに広く用いられている。図4において、
入力電圧Vinの変化に応じて入力回路のp型およびn
型トランジスタ1a,1bが動作し、さらに、p型およ
びn型コントロールトランジスタ2a,3aが動作す
る。ここで、p型コントロールトランジスタ2aのリン
グオシレータ6側の電位Vpと、n型コントロールトラ
ンジスタ3aのリングオシレータ6側の電位Vnとの電
位差に応じて、各p型トランジスタ4a〜4nおよびn
型トランジスタ5a〜5nが動作し、さらに、最終段の
直列回路からの発振周波数Foを初段の直列回路に負帰
還させることにより、入力電圧Vinの変化に応じた発
振周波数Foを出力させるものである。
Next, the operation will be described. Input voltage Vi
A voltage controlled oscillator circuit that changes the oscillation frequency Fo of an output signal according to a change in n is widely used in a control system including a phase locked loop circuit. In FIG.
Depending on the change of the input voltage Vin, the p-type and n-type of the input circuit
The type transistors 1a and 1b operate, and further the p-type and n-type control transistors 2a and 3a operate. Here, in accordance with the potential difference between the potential Vp of the p-type control transistor 2a on the ring oscillator 6 side and the potential Vn of the n-type control transistor 3a on the ring oscillator 6 side, each of the p-type transistors 4a to 4n and n.
The type transistors 5a to 5n are operated, and the oscillation frequency Fo from the series circuit of the final stage is negatively fed back to the series circuit of the first stage to output the oscillation frequency Fo according to the change of the input voltage Vin. .

【0005】ところで、電位Vp,Vnはp型およびn
型コントロールトランジスタ2a,3aの容量によって
決定され、電位Vp,Vnの電位差(Vp−Vn)が大
きいほど発振周波数Foは大きくなる。従って、入力電
圧Vinを大きくしていくとp型およびn型コントロー
ルトランジスタ2a,3aのオン抵抗が大きくなり、電
位Vpは低く、電位Vnは高くなり、電位差(Vp−V
n)が小さくなるので発振周波数Foは小さくなる。図
5はこの電圧制御発振回路における発振特性を示す特性
図であり、この電圧制御発振回路を位相同期ループ回路
に用いる場合、その位相同期ループ回路の特性上、ロッ
クスピード、引き込み範囲などを考慮し、入力電圧Vi
nの可変範囲を制限しなければならないため、発振周波
数Foの変化量を大きくするには限界がある。
By the way, the potentials Vp and Vn are p-type and n-type.
The oscillation frequency Fo increases as the potential difference (Vp-Vn) between the potentials Vp and Vn is determined by the capacitance of the type control transistors 2a and 3a. Therefore, as the input voltage Vin is increased, the ON resistances of the p-type and n-type control transistors 2a and 3a increase, the potential Vp decreases, the potential Vn increases, and the potential difference (Vp-V) increases.
Since n) becomes smaller, the oscillation frequency Fo becomes smaller. FIG. 5 is a characteristic diagram showing oscillation characteristics of this voltage controlled oscillator circuit. When this voltage controlled oscillator circuit is used in a phase locked loop circuit, the lock speed, pull-in range, etc. are taken into consideration due to the characteristics of the phase locked loop circuit. , Input voltage Vi
Since the variable range of n must be limited, there is a limit in increasing the amount of change in the oscillation frequency Fo.

【0006】そこで、1つの電圧制御発振回路でより広
範囲な周波数Fckを発生させるために図6に示すよう
に複数の分周器を用いていた。図6は従来の位相同期ル
ープ回路を示す回路図であり、位相比較器11,チャー
ジポンプ12,低域通過フィルタ13を介して、上記図
4で示した電圧制御発振回路14に入力電圧Vinが入
力され、その入力電圧Vinに応じた発振周波数Foが
出力される。さらに、その電圧制御発振回路14の発振
周波数Foをスイッチ16の選択に応じて1/2および
1/3分周器15a,15bにより1/2または1/3
分周し、所望の分周比1/Nを周波数Fckとして位相
比較器11に帰還させる。
Therefore, in order to generate a wider range of frequency Fck with one voltage controlled oscillator circuit, a plurality of frequency dividers are used as shown in FIG. FIG. 6 is a circuit diagram showing a conventional phase locked loop circuit, in which the input voltage Vin is applied to the voltage controlled oscillator circuit 14 shown in FIG. 4 via the phase comparator 11, the charge pump 12 and the low pass filter 13. The oscillation frequency Fo corresponding to the input voltage Vin is output. Further, the oscillation frequency Fo of the voltage controlled oscillation circuit 14 is 1/2 or 1/3 depending on the selection of the switch 16 by 1/2 and 1/3 frequency dividers 15a and 15b.
The frequency is divided, and the desired frequency division ratio 1 / N is fed back to the phase comparator 11 as the frequency Fck.

【0007】図7は図6の位相同期ループ回路における
1/2および1/3分周器15a,15bによる入力電
圧Vinに応じた周波数Fckを示す特性図であり、こ
のように、1/3分周、1/2分周および分周無しと切
換えることにより、入力電圧Vinに対する周波数Fc
kが大きくなり、周波数可変範囲を大きくすることがで
きる。
FIG. 7 is a characteristic diagram showing the frequency Fck according to the input voltage Vin by the 1/2 and 1/3 frequency dividers 15a and 15b in the phase-locked loop circuit of FIG. The frequency Fc for the input voltage Vin can be changed by switching the frequency division, 1/2 frequency division and no frequency division.
Since k is increased, the frequency variable range can be increased.

【0008】[0008]

【発明が解決しようとする課題】従来の電圧制御発振回
路は以上のように構成されているので、位相同期ループ
回路に用いられる場合に、周波数可変範囲を大きくする
ために1/2および1/3分周器15a,15bを用い
ていたが、出力される周波数Fckのデューティーサイ
クルを守るためには分周器が大きくなってしまう。即
ち、1/2分周器15aのみであれば、比較的容易にデ
ューティーサイクルを守ることができるが、1/3分周
器および1/5分周器が含まれる場合にデューティーサ
イクルを守るためにたくさんの分周器が必要になるとと
もに分周器が大きくなってしまい、電圧制御発振回路が
大きくなるという課題があった。
Since the conventional voltage-controlled oscillator circuit is constructed as described above, when it is used in a phase-locked loop circuit, 1/2 and 1 / in order to increase the frequency variable range. Although the frequency dividers 15a and 15b are used, the frequency divider becomes large in order to keep the duty cycle of the output frequency Fck. That is, the duty cycle can be protected relatively easily with only the 1/2 frequency divider 15a, but the duty cycle can be protected when the 1/3 frequency divider and the 1/5 frequency divider are included. However, there is a problem that a large number of frequency dividers are required and the frequency divider becomes large, and the voltage controlled oscillator circuit becomes large.

【0009】この発明は上記のような課題を解決するた
めになされたもので、分周器を用いることなく周波数可
変範囲を大きくすることができる電圧制御発振回路を得
ることを目的とする。
The present invention has been made to solve the above problems, and an object of the present invention is to obtain a voltage controlled oscillator circuit capable of enlarging the frequency variable range without using a frequency divider.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明に係
る電圧制御発振回路は、各ゲート毎に第1のスイッチを
介して入力回路に接続され各々異なる特性を有する複数
のp型コントロールトランジスタと、各ゲート毎に第2
のスイッチを介して上記入力回路に接続され各々異なる
特性を有する複数のn型コントロールトランジスタとを
備えたものである。
According to a first aspect of the present invention, there is provided a voltage controlled oscillator circuit having a plurality of p-type control transistors each having a different characteristic, each gate being connected to an input circuit through a first switch. And second for each gate
And a plurality of n-type control transistors each having a different characteristic, which are connected to the input circuit via the switch.

【0011】[0011]

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態1.図1はこの発明の実施の形態1による電
圧制御発振回路を示す回路図であり、図において、1
a,1bは入力電圧Vinを入力するp型およびn型ト
ランジスタであり、これらp型およびn型トランジスタ
1a,1bにより入力回路を構成する。2a〜2cはそ
の入力電圧Vinにより動作し、各々異なる特性を有す
るp型コントロールトランジスタ、3a〜3cはその入
力電圧Vinにより動作し、各々異なる特性を有するn
型コントロールトランジスタである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. Embodiment 1. 1 is a circuit diagram showing a voltage controlled oscillator circuit according to Embodiment 1 of the present invention. In FIG.
Reference characters a and 1b are p-type and n-type transistors for inputting an input voltage Vin, and these p-type and n-type transistors 1a and 1b form an input circuit. 2a to 2c operate according to their input voltage Vin, p-type control transistors having different characteristics, and 3a to 3c operate according to their input voltage Vin, and have different characteristics.
Type control transistor.

【0012】4a〜4nはp型トランジスタ、5a〜5
nはn型トランジスタであり、各ドレーン同士が直列接
続されると共にその直列回路が奇数段に並列接続され、
また、p型トランジスタ4a〜4nのソースがp型コン
トロールトランジスタ2a〜2cに接続され、n型トラ
ンジスタ5a〜5nのソースがn型コントロールトラン
ジスタ3a〜3cに接続されている。さらに、最終段の
直列回路の発振周波数Foとなるドレーンから初段の直
列回路のドレーンに負帰還させており、これらp型トラ
ンジスタ4a〜4nおよびn型トランジスタ5a〜5n
によりリングオシレータ6を構成する。さらに、7は各
p型コントロールトランジスタ2a〜2cのゲート毎に
入力回路との間に接続されたスイッチ(第1のスイッ
チ)、8は各n型コントロールトランジスタ3a〜3c
のゲート毎に入力回路との間に接続されたスイッチ(第
2のスイッチ)である。
4a to 4n are p-type transistors, and 5a to 5n.
n is an n-type transistor, each drain is connected in series, and the series circuit is connected in parallel in an odd number of stages,
The sources of the p-type transistors 4a to 4n are connected to the p-type control transistors 2a to 2c, and the sources of the n-type transistors 5a to 5n are connected to the n-type control transistors 3a to 3c. Further, the drain that is the oscillation frequency Fo of the series circuit of the final stage is negatively fed back to the drain of the series circuit of the first stage, and these p-type transistors 4a to 4n and n-type transistors 5a to 5n are used.
The ring oscillator 6 is constituted by Further, 7 is a switch (first switch) connected between the gate of each of the p-type control transistors 2a to 2c and the input circuit, and 8 is each of the n-type control transistors 3a to 3c.
Is a switch (second switch) connected between the gate and the input circuit.

【0013】次に動作について説明する。図1におい
て、入力電圧Vinの変化に応じて入力回路のp型およ
びn型トランジスタ1a,1bが動作し、さらに、スイ
ッチ7,8の選択に応じたp型およびn型コントロール
トランジスタ2a〜2c,3a〜3cが動作する。ここ
で、p型コントロールトランジスタ2a〜2cのリング
オシレータ6側の電位Vpとn型コントロールトランジ
スタ3a〜3cのリングオシレータ6側の電位Vnとの
電位差に応じて、各p型トランジスタ4a〜4nおよび
n型トランジスタ5a〜5nが動作し、さらに、最終段
の直列回路からの発振周波数Foを初段の直列回路に負
帰還させることにより、入力電圧Vinの変化に応じた
発振周波数Foを出力させるものである。
Next, the operation will be described. In FIG. 1, p-type and n-type transistors 1a and 1b of the input circuit operate according to changes in the input voltage Vin, and further p-type and n-type control transistors 2a to 2c depending on the selection of the switches 7 and 8. 3a to 3c operate. Here, according to the potential difference between the potential Vp of the p-type control transistors 2a to 2c on the ring oscillator 6 side and the potential Vn of the n-type control transistors 3a to 3c on the ring oscillator 6 side, each of the p-type transistors 4a to 4n and n. The type transistors 5a to 5n are operated, and the oscillation frequency Fo from the series circuit of the final stage is negatively fed back to the series circuit of the first stage to output the oscillation frequency Fo according to the change of the input voltage Vin. .

【0014】ところで、電位Vp,Vnはp型およびn
型コントロールトランジスタ2a〜2c,3a〜3cの
容量によって決定され、電位Vp,Vnの電位差(Vp
−Vn)が大きいほど発振周波数Foは大きくなる。従
って、入力電圧Vinを大きくしていくとp型およびn
型コントロールトランジスタ2a,3aのオン抵抗が大
きくなり、電位Vpは低く、電位Vnは高くなり、電位
差(Vp−Vn)が小さくなるので発振周波数Foは小
さくなる。
By the way, the potentials Vp and Vn are p-type and n-type.
Determined by the capacitance of the type control transistors 2a to 2c and 3a to 3c, the potential difference (Vp between potentials Vp and Vn
The oscillation frequency Fo increases as −Vn) increases. Therefore, as the input voltage Vin is increased, p-type and n-type
The on-resistances of the type control transistors 2a and 3a increase, the potential Vp decreases, the potential Vn increases, and the potential difference (Vp-Vn) decreases, so the oscillation frequency Fo decreases.

【0015】このように、発振周波数Foを決定する電
位Vp,Vnは、入力電圧Vinとp型およびn型コン
トロールトランジスタ2a〜2c,3a〜3cの容量、
即ち特性によって決定されることから、各々特性の異な
るp型およびn型コントロールトランジスタ2a〜2
c,3a〜3cをスイッチ7,8により選択することに
より、同じ入力電圧Vinであっても電位Vp,Vnを
変えることができ、p型およびn型コントロールトラン
ジスタ2a〜2c,3a〜3cの組み合わせ数分の発振
周波数Foを得ることができる。
As described above, the potentials Vp and Vn that determine the oscillation frequency Fo are the input voltage Vin and the capacitances of the p-type and n-type control transistors 2a to 2c and 3a to 3c.
That is, since it is determined by the characteristics, the p-type and n-type control transistors 2a to 2 having different characteristics.
By selecting c, 3a to 3c by the switches 7 and 8, the potentials Vp and Vn can be changed even with the same input voltage Vin, and a combination of the p-type and n-type control transistors 2a to 2c and 3a to 3c. An oscillation frequency Fo of several minutes can be obtained.

【0016】図2はこの電圧制御発振回路を用いた位相
同期ループ回路を示す回路図であり、位相比較器11,
チャージポンプ12,低域通過フィルタ13を介して、
上記図1で示した電圧制御発振回路17に入力電圧Vi
nが入力され、その入力電圧Vinに応じた発振周波数
Foが出力される。ここで、図3に示すように、所望の
発振周波数Foが得られるようにスイッチ7,8を切換
えて、例えば、p型およびn型コントロールトランジス
タ(2a,3a)、(2b,3b)、(2c,3c)と
切換えることにより、周波数の可変範囲が切換わり、発
振周波数Foの周波数可変範囲を大きくすることができ
る。従って、従来のように分周器を用いることなく、所
望の周波数Fckを位相比較器11に帰還させることが
できる。
FIG. 2 is a circuit diagram showing a phase locked loop circuit using this voltage controlled oscillator circuit.
Through the charge pump 12 and the low pass filter 13,
The voltage control oscillator circuit 17 shown in FIG.
n is input, and the oscillation frequency Fo corresponding to the input voltage Vin is output. Here, as shown in FIG. 3, the switches 7 and 8 are switched so as to obtain a desired oscillation frequency Fo, and, for example, p-type and n-type control transistors (2a, 3a), (2b, 3b), ( 2c, 3c), the variable range of the frequency is switched, and the variable range of the oscillation frequency Fo can be increased. Therefore, the desired frequency Fck can be fed back to the phase comparator 11 without using a frequency divider as in the conventional case.

【0017】以上のように、この実施の形態1によれ
ば、分周器を用いることなく、特性の各々異なるp型お
よびn型コントロールトランジスタ2a〜2c,3a〜
3cの組み合わせによって、発振周波数Foの周波数可
変範囲を大きくすることができるように構成したので、
分周器のような複雑で大きな回路を用いることなく、回
路を簡単にすることができ、レイアウト面積を削減でき
る効果がある。また、周波数可変範囲の変更において
も、異なる特性を有するp型およびn型コントロールト
ランジスタ2a〜2c,3a〜3cをスイッチ7,8を
介して接続するだけで済むので、極めて容易にできる効
果がある。
As described above, according to the first embodiment, the p-type and n-type control transistors 2a to 2c and 3a having different characteristics are used without using a frequency divider.
Since the frequency variable range of the oscillation frequency Fo can be increased by the combination of 3c,
The circuit can be simplified and the layout area can be reduced without using a complicated and large circuit such as a frequency divider. Further, even when changing the frequency variable range, it is sufficient to connect the p-type and n-type control transistors 2a to 2c and 3a to 3c having different characteristics via the switches 7 and 8, which is an extremely easy effect. .

【0018】[0018]

【発明の効果】以上のように、請求項1記載の発明によ
れば、各ゲート毎に第1のスイッチを介して入力回路に
接続され各々異なる特性を有する複数のp型コントロー
ルトランジスタと、各ゲート毎に第2のスイッチを介し
て上記入力回路に接続され各々異なる特性を有する複数
のn型コントロールトランジスタとを設けるように構成
したので、分周器のような複雑で大きな回路を用いるこ
となく、回路を簡単にすることができ、レイアウト面積
も削減することができる効果がある。また、周波数可変
範囲の変更においても、異なる特性を有するp型および
n型コントロールトランジスタを第1または第2のスイ
ッチを介して接続するだけで済むので、極めて容易にで
きる効果がある。
As described above, according to the first aspect of the present invention, a plurality of p-type control transistors each having different characteristics are connected to the input circuit for each gate through the first switch, and each p-type control transistor has a different characteristic. Since each gate is provided with a plurality of n-type control transistors which are connected to the input circuit through the second switch and have different characteristics, without using a complicated and large circuit such as a frequency divider. The circuit can be simplified and the layout area can be reduced. Further, even in the case of changing the frequency variable range, since it is only necessary to connect the p-type and n-type control transistors having different characteristics via the first or second switch, it is possible to achieve an extremely easy effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1による電圧制御発振
回路を示す回路図である。
FIG. 1 is a circuit diagram showing a voltage controlled oscillator circuit according to a first embodiment of the present invention.

【図2】 この発明の実施の形態1による電圧制御発振
回路を用いた位相同期ループ回路を示す回路図である。
FIG. 2 is a circuit diagram showing a phase locked loop circuit using the voltage controlled oscillator circuit according to the first embodiment of the present invention.

【図3】 この発明の実施の形態1による電圧制御発振
回路のスイッチの切換えによる入力電圧に応じた発振周
波数を示す特性図である。
FIG. 3 is a characteristic diagram showing an oscillation frequency according to an input voltage by switching a switch of the voltage controlled oscillator circuit according to the first embodiment of the present invention.

【図4】 従来の電圧制御発振回路を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a conventional voltage controlled oscillator circuit.

【図5】 従来の電圧制御発振回路における発振特性を
示す特性図である。
FIG. 5 is a characteristic diagram showing oscillation characteristics in a conventional voltage controlled oscillation circuit.

【図6】 従来の位相同期ループ回路を示す回路図であ
る。
FIG. 6 is a circuit diagram showing a conventional phase locked loop circuit.

【図7】 図6の位相同期ループ回路における1/2お
よび1/3分周器による入力電圧に応じた周波数を示す
特性図である。
7 is a characteristic diagram showing a frequency according to an input voltage by the 1/2 and 1/3 frequency dividers in the phase locked loop circuit of FIG.

【符号の説明】[Explanation of symbols]

1a p型トランジスタ(入力回路)、1b n型トラ
ンジスタ(入力回路)、2a〜2c p型コントロール
トランジスタ、3a〜3c n型コントロールトランジ
スタ、7 スイッチ(第1のスイッチ)、8 スイッチ
(第2のスイッチ)、4a〜4n p型トランジスタ、
5a〜5n n型トランジスタ、6 リングオシレー
タ、17 電圧制御発振回路。
1a p-type transistor (input circuit), 1b n-type transistor (input circuit), 2a to 2c p-type control transistor, 3a to 3c n-type control transistor, 7 switch (first switch), 8 switch (second switch) ) 4a-4n p-type transistors,
5a to 5n n-type transistor, 6 ring oscillator, 17 voltage controlled oscillator circuit.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H03L 7/187 H03L 7/18 D ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI Technical display location H03L 7/187 H03L 7/18 D

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 各ゲート毎に第1のスイッチを介して入
力回路に接続され各々異なる特性を有する複数のp型コ
ントロールトランジスタと、各ゲート毎に第2のスイッ
チを介して上記入力回路に接続され各々異なる特性を有
する複数のn型コントロールトランジスタと、p型トラ
ンジスタおよびn型トランジスタの各ドレーンが直列接
続されると共にその直列回路が奇数段に並列接続され、
上記各p型コントロールトランジスタにそれらp型トラ
ンジスタのソースが接続されると共に上記各n型コント
ロールトランジスタにそれらn型トランジスタのソース
が接続されたリングオシレータとを備えた電圧制御発振
回路。
1. A plurality of p-type control transistors each of which is connected to an input circuit via a first switch for each gate and has different characteristics, and each gate is connected to the input circuit via a second switch. A plurality of n-type control transistors each having different characteristics, and drains of the p-type transistor and the n-type transistor are connected in series, and the series circuit is connected in parallel in an odd number of stages.
A voltage controlled oscillation circuit comprising: a ring oscillator in which the sources of the p-type transistors are connected to the p-type control transistors and the sources of the n-type transistors are connected to the n-type control transistors.
JP8085417A 1996-04-08 1996-04-08 Voltage controlled oscillator circuit Pending JPH09275332A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8085417A JPH09275332A (en) 1996-04-08 1996-04-08 Voltage controlled oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8085417A JPH09275332A (en) 1996-04-08 1996-04-08 Voltage controlled oscillator circuit

Publications (1)

Publication Number Publication Date
JPH09275332A true JPH09275332A (en) 1997-10-21

Family

ID=13858242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8085417A Pending JPH09275332A (en) 1996-04-08 1996-04-08 Voltage controlled oscillator circuit

Country Status (1)

Country Link
JP (1) JPH09275332A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389091B1 (en) 1998-01-14 2002-05-14 Nec Corporation Digital phase locked loop capable of suppressing jitter
JP2005176363A (en) * 2003-12-08 2005-06-30 Hynix Semiconductor Inc Oscillator operated with variable driving voltage
JP2006135857A (en) * 2004-11-09 2006-05-25 Renesas Technology Corp Semiconductor integrated circuit apparatus and optical disk record reproducing apparatus
WO2006118284A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
JP2006333455A (en) * 2005-04-27 2006-12-07 Semiconductor Energy Lab Co Ltd Pll circuit and semiconductor device with same
JP2006352384A (en) * 2005-06-15 2006-12-28 Fuji Electric Device Technology Co Ltd Oscillator with built-in integrated circuit
JP2008519509A (en) * 2004-11-04 2008-06-05 ジェナム コーポレイション Tunable ring oscillator
US7940139B2 (en) 2006-08-11 2011-05-10 Nec Corporation Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method
US8031027B2 (en) 2008-08-29 2011-10-04 Samsung Electronics Co., Ltd. Voltage-controlled oscillator, phase-locked loop (PLL) circuit, and clock generator
US8106594B2 (en) 2005-02-28 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6389091B1 (en) 1998-01-14 2002-05-14 Nec Corporation Digital phase locked loop capable of suppressing jitter
JP2011072018A (en) * 2003-12-08 2011-04-07 Hynix Semiconductor Inc Oscillator operated with variable drive voltage
JP2005176363A (en) * 2003-12-08 2005-06-30 Hynix Semiconductor Inc Oscillator operated with variable driving voltage
JP2008519509A (en) * 2004-11-04 2008-06-05 ジェナム コーポレイション Tunable ring oscillator
JP2006135857A (en) * 2004-11-09 2006-05-25 Renesas Technology Corp Semiconductor integrated circuit apparatus and optical disk record reproducing apparatus
US8946710B2 (en) 2005-02-28 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same
US8106594B2 (en) 2005-02-28 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus using the same
WO2006118284A1 (en) * 2005-04-27 2006-11-09 Semiconductor Energy Laboratory Co., Ltd. Pll circuit and semiconductor device having the same
US7800455B2 (en) 2005-04-27 2010-09-21 Semiconductor Energy Laboratories Co., Ltd. PLL circuit and semiconductor device having the same
US8120435B2 (en) 2005-04-27 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. PLL circuit and semiconductor device having the same
US8547179B2 (en) 2005-04-27 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. PLL circuit and semiconductor device having the same
JP2006333455A (en) * 2005-04-27 2006-12-07 Semiconductor Energy Lab Co Ltd Pll circuit and semiconductor device with same
JP2006352384A (en) * 2005-06-15 2006-12-28 Fuji Electric Device Technology Co Ltd Oscillator with built-in integrated circuit
US7940139B2 (en) 2006-08-11 2011-05-10 Nec Corporation Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method
US8031027B2 (en) 2008-08-29 2011-10-04 Samsung Electronics Co., Ltd. Voltage-controlled oscillator, phase-locked loop (PLL) circuit, and clock generator

Similar Documents

Publication Publication Date Title
JP2908398B1 (en) Digital PLL circuit and oscillator delay element
JP3592950B2 (en) Frequency multiplier
CA2159762C (en) Duty cycled control implemented within a frequency synthesizer
JP2003078410A5 (en)
US6252467B1 (en) Voltage controlled oscillator including a plurality of differential amplifiers
US6255872B1 (en) Charge pump circuit for PLL
JPH09275332A (en) Voltage controlled oscillator circuit
JP2006311561A (en) Circuits oscillator, ring oscillator and method for generating a plurality of oscillation signals
US20030141912A1 (en) High-speed latch with integrated gate
US5081428A (en) Voltage controlled oscillator having 50% duty cycle clock
US6918050B2 (en) Delay adjustment circuit and a clock generating circuit using the same
CN1677864A (en) Commutating phase selector
KR19990078246A (en) Charge pump circuit for PLL
US6154077A (en) Bistable flip-flop
US6452430B1 (en) Phase-locked loop circuit
EP0641078B1 (en) Ring oscillator circuit for VCO with frequency-independent duty cycle
US6979990B2 (en) Reference voltage generator for frequency divider and method thereof
US6133796A (en) Programmable divider circuit with a tri-state inverter
US6222401B1 (en) Phase locked loop using gear shifting algorithm
JPH07231223A (en) Frequency multiplier circuit
US5724008A (en) Phase-locked loop with charge distribution
JPH11274904A (en) Delay circuit
JPH07202646A (en) Voltage controlled oscillation circuit
US5467051A (en) Low voltage precision switch
US10784875B2 (en) Loop filter for a phase-locked loop

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041026